

(19)
(12)(KR)
(B1)(51) 。 Int. Cl.⁷
G11C 8/00(45)
(11)
(24)2004 07 30
10-0442216
2004 07 20(21) 10-2001-0030069
(22) 2001 05 30(65)
(43)10-2002-0025650
2002 04 04

(30) 2000-299012 2000 09 29 (JP)

(73) 가 가 2 2 3

(72) 2 2 3 가 가

2 2 3 가 가

(74)

:

(54)

(2) ADD. DRAM(4)
(8) , (6) DATA (6)
(8) (6) DRAM 가 .

1

1 1 (1) , ,
2 1 가 ,
3 가 ,
4 1 DRAM(10) ,
5 1 DRAM(10) ,
6 5 DRAM(30) ,
7 2 ,

8 2 DRAM ,
 9 7 (74)가 ,
 10 18 1 9 ,
 19 DRAM(92) (90)가 ,
 20 DRAM ,
 21 4 ,
 22 5 DRAM(I11) ,
 23 5 ,
 24 5 DRAM ,
 25 5 ,
 26 5 ,
 27 ScRAM(200) ,
 28 ,
 29 27 (208) 1 ,
 30 27 (208) 2 ,
 31 27 (208) 3 ,
 32 ScRAM / ,
 33 ,
 34 37 1 4 ,
 38 CRYP 가 ,
 39 CRYP 1 ,
 40 CRYP 2 ,
 41 ,
 42 44 1 1 3 3 ,
 45 47 1 3 ,
 48 ECB 1 ,
 49 ECB 2 ,
 50 CBC ,
 51 CBC ,
 52 CBC ,
 53 (SDRAM) ,
 54 SDRAM ,
 55 DRAM .

53 64Mbit x16bit (SDRAM)
 54 SDRAM
 53 54 SDRAM 54
 CLK, 가 CKE, 가 /CS, 가 /
 WE /RAS, 가 /CAS, 가
 SDRAM DQ0 DQ15, /
 가 DQM(U/L), 가 A0 A11, 가 BA0, BA1,
 가 가 VDD, 가 VDDQ, 가 가 VSS,
 가 가 VSSQ , 53 , 1 13 42 54 가 ,
 , 15 19 37 39 가 ,
 20 35 .

[illegible]

가 .

가가 40 , DRAM NC()

53 36 (memory mapped) IO

2 1

2 2 가 X0 X13, Y DRAM 가 Y0 Y7 64Mbit , 8MByte x16 . DRAM 0h 3FFFFFFh

DRAM

DRAM

0h 1Fh

256x2Byte 512Byte

2 (3FFFFFFh 3 FFFE0h)

DRAM SDRAM

64Mbit SDRAM

M

3 가

3 (2) /RAS, /CAS,..., /CS, /WE, ADD. DA

TA (3), (3) (5) (5) (8)가

(6) (5) ADD DATA (6) 가 SRAM(Static Random Access Memory)

ss Memory)

(6) ADD DRAM

4 1

4 가 SDRAM 8 , SDRAM

4 , t1 , ext. CLK(,)

(/RAS, /CAS, ADD)가

/RAS가 L ACT가 ADD

/WE H Xa

t2 , /CAS가 L ext.CLK /RAS

/WE가 H READ ADD

Y

2 DRAM Xa Yb

1 DRAM(4) Xa Yb가 2 1 DRAM(4)

(8) (6) (8)

D/Q DATA (4 q0 q1 q7 6)가 , t3 ,

q0 , q0 (4 q1 q7 6)가 , t3 , ext.CLK

DRAM(4) (6) (6)

(8) t4 (8) ACT가 Xc가 L

t5 , /CAS WRITE가 가 ext.

CLK /RAS가 H Yd가 가 d0

2 DRAM /RAS

SDRAM ext.C

LK d1 d7 , 2 1
 DRAM(4) Xc Yd (6) d1 d7 (6)
 , 가 (8)가 ,
 (1)
 5 1 1 DRAM(10)
 5 , DRAM(10) /RAS, /CAS, ..., /CS, ADD, DATA
 (12), (12) DRAM(4), (12)
 (14),(16), (14),(16)
 (18),(20)
 6 5 DRAM(10)
 6 , 64Mbit 0h 3FFFFFFh 0h 1Fh (18)
 , 20h 2Fh (20)
 , IO 가
 (2)
 7 2 DRAM(30)
 7 , DRAM(30) SDRAM (32) (34)
 SDRAM (32) (36) (36) (/C
 36) DRAM (38) CLK CKE
 S, /RAS, /CAS, /WE DQM (44), (44) A0 An (52)
 (46), DQ0 DQn (40) (46) ACT, PRE (42)
), (36) , (42) X , Y (48)
 (48) (MRS) A0 Am
 (50)
 DRAM (38) (54), (48) 가
 (54) (56), (48) 가
 (54) (56), (60)
 (34) (74), (36) (74) (72)
 (72) A0 Am (52)
 가 (78), (80) (76) (84), DQ0 DQn
 (76) (52)
 (82), (86)
 8 2 DRAM
 8 , RAM DRAM DRAM
 DRAM , CPU
 MMU() 가 ()
 , DRAM X=3FFFh, Y=0H FFh
 7 (78) X=3FFFh, Y=00h (80) H=3FFFh, Y=01h
 (82) X=3FFFh, Y=02h (84) X=3FFFh, Y=03
 h , 2 (86) X=3FFFh, Y=04h
 X=3FFFh (Y=00h FFh) , 7 A
 CT X=3FFFh가 (72)
 , (72) , X=3FFFh ,
 , (72)가 , 가
 7 (74) (security) 가
 () (74)

CPU ,

9 7 (74)가
9 (74) RSA , DES
(Triple) DES ECB(Electric Cod
e Book), CBC(Cipher Block Chaining), OFB(Output Feed Back), CFB(Cipher Feed Back)
(74) (critical) 가
DRAM(30)
SDRAM
8 가
10 18
7 10 (78) Y 가 0h D0 D15 16 가
D0 1 (74) 가
가 D1 1 (74)가 가 0
D1
(78)
7 11 , Y=1h (80)가 , 16 D1
, D0 DES , '10' D
ES , '00'
D5 D2 가 '0001'
0010' CBC가 , '0100' ECB가 , '
가 '1000' CFB64 가 '0000' OFB가
D8 D6 가 '001'
8Byte 가 , '010'
, '000' 가
, Y=1h 1 2Byte 16 , 2 16
7 12 , Y=02h (82)가 D1, D0
'01' , '10' , '00' D5, D4가 '01'
, '10' , '00'
D9 D6 OFB, CFB 1
7 13 , Y 3h 6h 64 DES
7 14 , 1 (86) DES
Y=7h Ah (84),(86) 1
, FIFO
7 , 15 , 16
, 17 , 18
ID , RSA , Y=12h 1Fh
가 , DRAM
SDRAM ACT X가 3FFFh , (48)가
(76) 가 (52) 가 1
2 , 3FFF00h 3FFFFFFh ,
7 (50) DRAM
가 , DR
AM 64Mbit SDRAM 가 SDRAM
(3)
19 DRAM(92) (90)가

가 (90) CPU (94), (96), (98) (100) CPU (100) CPU (94)
) , (102) DRAM ,
 (100) ADD. DRAM(92) /RAS, /CAS, ..., /CS DATA
 ,
 DRAM(92) (90)
 20 DRAM
 20 , S1 ,
 , OS()
 (kernel) 가 OS OS 가
 , S2 , 가 가
 , 19 CPU (94) DRAM(92) (96)가
 (96) DRAM(92) 가 , DRAM(9
 2) 가 가 (uncachable)
 , 가
 , 가 DRAM
 , S3 , S4
 , S5 ,
 가 Y=0h D1 S3 S4 , 10 ,
 , SDRAM
 (4)
 1 3 DRAM
 4
 21 4
 21 , DRAM 64Mbit , X X
 0 X13, Y Y0 Y7 . X 1 가 X14='0' (實) X
 , X14='1'
 X14 가 가 1 가 , 가
 , 53 40 36 NC , 21 X14 가
 , Y 가 1 가 , Y8=0 DRAM , Y8=1 , X
 가 , Y 가 DRAM X Y
 , X14=1 , X14=0 X14 Y8
 가 , X14가 1 , X14=0 , X14=0 Y8
 X14=1 , Y8=1 Y8=0
 (5)
 22 5 DRAM(111)
 22 , DRAM(111) DRAM(114)
 CLK /RAS, /CAS, ..., /CS, /WE 가 , ADD., DQ
 WE_L, ADD_L

가
 DRAM(111) DRAM(114), (116), (116)
 , 가 가 22 가
 WE_L, ADD_L 53 36 40
 NC ADD_L L DRAM ADD_L L H DRA
 M(114) (116) 가 가 (118)가 .
 23 5 , 0h 3FFFFFFh가 DRAM . X 가 X0 X13 14 , Y 가 Y0 A
 Y7 8 , , DRAM A0 A
 21 가 .
 ADD_L A23 A23
 800000h 803FFFh , A23='1' ,
 X 가 0h 3FFFh가 DRAM 가 ,
 가 A23='1' 가 /CS
 (800000h 803FFFh) DRAM /CS
 가 .
 24 5 DRAM .
 24 , t1 CLK DRAM 가 .
 t1 , ADD_L H , . 24
 CLK 가 /WE_L L , .
 (5)
 25 5 .
 DRAM (132) CPU (134)
 (136)가 (140) X Y A0 A
 13 .
 23 , DRAM (142)
 (136) (140) .
 A0 A20 A0 A13
 SRAM 가 . A0 A20 /CS A14 A20
 「Don't Care」 .
 DRAM(121) A23='1' 가 /CS
 가 (800000h 803FFFh) DRAM /CS
 가 .
 DRAM(121) (126) ATD(Address Tra
 nsition Detect) (130) .
 26 5 t1 ADD_L L DRAM 가 , ADD_L H
 . , /WE_L L 가 , /WE_L
 H , 가 .
 A0 A13 ADD가 , ATD (130)가
 CLK , DQ 가
 DQ .
 (121) /WE_L (132) SRA
 M , A23 (121) SRAM (121) SRAM
 , 가 , (121)
 .
 (6)
 6 DRAM , DRAM S
 DRAM(ScRAM) .
 27 ScRAM(200) .

27, ScRAM(200) CLK (202), DQ (206)
 ADD, CMD CRYP (208), (206)
 ScRAM(200) (206) ScRAM DRAM (210), DRAM
 (208) (210) DRAM (212) mbus[15:0] DRAM (212)
 (204) DRAM (212)
 ScRAM(200) (214), REG0, REG1, REG2, (220),(224), (222), (228)
) (208) SDRAM (MRS) 가
 SDRAM REG0 REG2 /
 , MRS가 REG0 REG2 (228)가
 ScRAM(200) REG0 REG3
 REG0 REG1 4kb
 REG2 REG2
 4kb
 , REG0 REG2
 ScRAM(200)
 28
 28, ScRAM 2가
 , X=#3FFF 가 CRYP 1
 가 CRYP가 0 SDRAM MRS
 A10 1 A11 0 X=#3F
 FF 가 가 A11 1 X=#0000
 ScRAM SDRAM MRS A10=0
 MRS 가 tRSC ScRAM CRYP=0 가 CRYP
 / 가 (X=#3FFF X=#0)
 4k REG0 REG2
 가
 , 가 DRAM (212)
 가
 , MRS CRYP 0 , MR
 S REG0 REG2 SDRAM
 CAS (latency) SDRAM 1
 , 27 (208)
 29, 30 31 27 (208)
 29 CLK /CS, /R
 AS, /CAS, /WE L 가 ,
 BA0, BA1, A0 A11 30 A8, A7 0
 31
 SDRAM , SDRAM
 SDRAM /CAS
 SDRAM
 5ns 가
 A10 1 ,
 CRYP , 0

가 . , SDRAM , /CAS
가 1 .
MRS 가 MRS . MRS 가 tRSC SDRAM
가 , MRS 가 SDRAM
A10 0 CRYP
32 ScRAM
(344) (340) ScRAM 가 , CRYP 1 , 가
(344) CRYP가 0 A10 1
(340) , CRYP 0 A10 0
(342) 가 (342) CRYP 1 , CRYP가 0
(344) A10 1 가 .
(344) CRYP 1 (342) CRYP 0
(344) CRYP 0 A10 1
(342) A10 0
33
33 AM 가 CAS CL=3 X=#3FFF 가 . SDR
BL CL=3
1 , / (每) 가 .
34 37 가 h00, h01 , 35 가 h02 , 36
34 가 h03, h04, h05, h 06 . 37 가 h13 h20
X X=h3FFF X=h0
, ScRAM
ScRAM 가 , ScRA
M 27 (228) 가
9 가 , RSA ,
DES DES , ECB, CBC, OF
B, CFB-64
S/MIME (Netscape Communicator) 가 (Explorer)
(WAP) , ScRAM
ScRAM (hash), , (padding) ,
a) b) , RSA
a) RSA
 $M^e \bmod N$,
 $X*Y*R^{-1} \bmod N$,
Y mod N
b) , DES, DES(CBC, ECB, OFB, CFB-64) 가 .
DRAM (One-chip)
(2.5V) 1024bit RSA 100 200ms
60Mbps, DES 180Mbps
DES , ScRAM , SDRAM

, ScRAM

, CRYPT가 가 1 (default) X=h3FFF , M

RS A10, A11 1 , X=h0

가

38 CRYPT 가

38 (MCU)가 I/O CRYPT 0

X=h3FFF CRYPT 1

39 40 CRYPT X=h0 가

39 A10 1 , CRYPT 가 0 ScRAM (MRS) A11

40 , CRYPT 가 1 X=h3FFF 가

41 가

41 , 가 1 DR DRAM

AM MRS

41 X=h3FFF X=h3FFF가

t1 t2 (1) (1) DES-56 , CBC

t3 (2) (2) , REG1 REG2

t4 IV 가 IV가

t5 t6 가

t6 t7 IV가

t7 t8 8 t8 EOF(End of File)

t9 CAS DQ 가

ScRAM

42 44 가 56bit DES , 43 가 112bit DES

42 가 168bit DES , ScRAM

44 DES DES , S/MIME , 3

DES DES - -

45 47

45 42 , 46 43

47 44 , ScRAM ECB, CBC 2

48 49 ECB

48 49 , ECB /

() M , 48 , 64 K Mi(M=M1, M2, M3...)

Ci(C=C1, C2, C3...)가 , 49 , 65 Ci , 64

K Mi(M=M1, M2, M3...)




, CBC



50 CBC
50 , CBC
Ci M 64 Mi ECB 가
Mi+1
Ci ECB 가 Mi , Ci Ci+
1 Mi+1
50 , IV() , Mi, Ci(i=1, 2, ...), K Ek, Dk
IV 3 , IV 가 IV
51 CBC
52 CBC
51 52 , ScRAM 가 REG1 4k
, 4k Ci가
SDRAM SDRAM
DRAM, EDO(Extended Data Out) DRAM
DRAM, DDR(Double Data Rate) DRAM
가


가 , 가 가
가 , 가 가
가 , 가


(57)

1 가 ,










9


공개키 암호 방식	비밀키 암호 방식	
RSA	DES Triple DES	블록 암호화 모드
		ECB:Electric Code Book CBC:Cipher Block Chaining OFB:Output Feed Back CFB:Cipher Feed Back

지원하는 암호 방식



11

- 비밀키 방식의 제어




D1,0=01/10/00: DES/Triple DES/ **홀드**
(암호 방식 선택, 그 외는 금지)

D5-2=0001/0010/0100/1000/0000: ECB/CBC/OFB/CFB64/ **출드**
(블록 암호화 모드 선택, 그 외 조합은 금지)

D8-6=001/010/100/000: 통상/블럭/버퍼/홀드
(데이터 처리 모드, 그 외 조합은 금지)

12




D1,0=01/10/00: 암호화/복호화/출력(11은 금지)

D5,4=01/10/00: 평문 또는 암호문의 입력 개시/
정지/홀드 (11은 금지)


D9-6=1000-0001/0000:OFB, CFB의 1블럭 중의 텍스트 길이
(바이트 단위)/홀드 (그 외 조합은 금지)

13




키1(최장 64비트):DES의 키,
Triple DES의 EDE의 E에 대한 키

14




키2(최장 64비트):Triple DES의 EDE의 D에 대한 키

15




IV(Initial Vector): 초기 벡터

16




블록 길이:바이트 단위로 설정
Max=2kByte(D=#FF) Min=1Byte(D=#0)

17







버퍼 개수:버퍼 모드에서 유효
Max=64k(D=#FFFF) Min=1(D=#0)



18





출처 ID












27



28



29




30


BA0	BA1	A11	A10	A9	A8	A7	A6	A5	A4	A3	A2	A1	A0
					0	0							

31

비트	이름	설명
A2..0	버스트 길이	000 1
		001 2
		010 4
		011 8
		100 R
		101 R
		110 R
		111 모든 페이지
A3	버스트 타입	0 시퀀셜
		1 인터리브
A6..4	CAS 대기 시간	000 R
		001 R
		010 2
		011 3
		1XX R
A9	기록 모드	0 버스트
		1 단일 비트
A10	제어 레지스터 액세스	0 디스에이블
		1 인에이블
A11	제어 레지스터 어드레스	0 X=3FFF
		1 X=0
BA1	저 파워 모드	0 디스에이블
		1 인에이블
BA0	저 클럭 주파수	0 디스에이블
		1 인에이블

32





34

명	어드레스	비트	이름	설명		엑세스
				리셋	완료	
h00	D0	소프트웨어 리셋 플래그	1			W
	D1		0			R
	D2		1		프로세싱	R
	D3		1		X=h3FFF	W
	D3	레지스터 제어용 어드레스로 전환	1			W
	D4	레지스터 제어용 어드레스로 전환	1		X=h0	W
	D1	EOF(End of File)	1			W
	D2	부분 리프레시	1/0		뱅크 0 인에이블/디스에이블	W
h01	D3		1/0		뱅크 1 인에이블/디스에이블	W
	D4		1/0		뱅크 2 인에이블/디스에이블	W
	D5		1/0		뱅크 3 인에이블/디스에이블	W
	D6		1/0		인에이블/디스에이블	W
		저클럭 주파수	1/0		인에이블/디스에이블	W


일 어드레스	비트	이름	설명		액세스
h02	D1..0	안전 암호화 모드	00	출드	W
			01	DES-56	W
			10	Triple DES-112	W
			11	Triple DES-168	W
	D5..2	블럭 암호화 모드	0000	출드	W
			0001	ECB	W
			0010	CBC	W
			0100	OFB	W
			1000	CFB-64	W
	D9..6	인에이틀 뱅크 세트 인	0000	모든 뱅크 디스에이틀	W
			1/0	뱅크 0 인에이틀/디스에이틀	W
			1/0	뱅크 1 인에이틀/디스에이틀	W
			1/0	뱅크 2 인에이틀/디스에이틀	W
	D8	Reg-DRAM 전송 모드	1/0	뱅크 3 인에이틀/디스에이틀	W
			1/0	뱅크 3 인에이틀/디스에이틀	W
			1/0	뱅크 3 인에이틀/디스에이틀	W
	D10	모의 전송	1/0	인에이틀/디스에이틀	W

필드 주소	비트	이름	설명			액세스
			00	01	10	
h03	D1..0	ENC/DEC	00	01	암호화	W
				10	해독화	W
				11	RFU	W
	D2	레지스터1의 카운터	1		리셋	W
	D3	레지스터2의 카운터	1		리셋	W
	D4	IV 로드	0		이전 출력	W
	D8..5	블럭당 문서 길이	1		IV 로드	W
			0000		홀드	W
			Else		(D8..5)X1바이트	W
h04	D15..0	레지스터1 역세스	-		기록 데이터:D15..0	W
h05	D15..0	레지스터2 역세스	-		판독 데이터:D15..0	R
h06	D0	Reg-DRAM 전송	1		모드 입력	W
	D1		1		모드 출력	W
	D2		1		레지스터1의 카운터 리셋	W
	D3		1		레지스터1의 카운터 리셋	W

37


열 어드레스	비트	이름	설명	액세스
h13-h10	D15..0	DES, Triple DES용 키1	키1 입력 LSB: h10[D0] USB: h13[D15]	W
h17-h14	D15..0	Triple DES용 키2	키2 입력 LSB: h14[D0] USB: h17[D15]	W
h1B-h18	D15..0	Triple DES-168용 키3	키3 입력 LSB: h18[D0] USB: h17B[D15]	W
h1F-h1C	D15..0	초기 벡터(IV)	IV 입력 LSB: h1C[D0] USB: h1F[D15]	W
hFF-h20	D15..0	예비용		

38




CRYP 단자를 I/O 포트에 의해 제어

39












CRYP 단자를 L로 고정

40



CRYP 단자를 H로 고정






50

$$C_1 = E_k (M_1 \oplus IV)$$


$$C_i = E_k (M_i \oplus C_{i-1}) \quad (i=2,3,\dots)$$

$$M_1 = D_k (C_1) \oplus M_1$$


$$M_i = D_k (C_i) \oplus C_{i-1} \quad (i=2,3,\dots)$$



<CBC 모드에 있어서의 암호화의 개요>



<CBC 모드에 있어서의 복호화의 개요>



54

(종래기술)

단자명	기능
CLK	마스터 클럭
CKE	클럭 인에이블
/CS	칩 선택
/RAS	행 어드레스 스트로브
/CAS	열 어드레스 스트로브
/WE	기록 인에이블
DQ0~15	데이터 입출력
DQM(U/L)	출력 디스에이블/기록 마스크
A0~11	어드레스 입력
BA0,1(A12,13)	뱅크 어드레스
VDD	전원
VDDQ	출력용 전원
Vss	접지
VssQ	출력용 접지

55

(종래기술)

