

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2012 年 10 月 4 日(04.10.2012)



(10) 国際公開番号
WO 2012/133098 A1

- (51) 国際特許分類:
H01L 23/12 (2006.01) H01L 23/31 (2006.01)
H01L 23/28 (2006.01) H01L 23/34 (2006.01)
H01L 23/29 (2006.01)
- (21) 国際出願番号: PCT/JP2012/057313
- (22) 国際出願日: 2012 年 3 月 22 日(22.03.2012)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2011-079150 2011 年 3 月 31 日(31.03.2011) JP
- (71) 出願人 (米国を除く全ての指定国について): 日本ゼオン株式会社 (ZEON CORPORATION) [JP/JP]; 〒1008246 東京都千代田区丸の内一丁目 6 番 2 号 Tokyo (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 田中 明 (TANAKA Akira) [JP/JP]; 〒1008246 東京都千代田区丸の内一丁目 6 番 2 号 日本ゼオン株式会社内 Tokyo (JP).
- (74) 代理人: 大石 治仁 (OHISHI Haruhito); 〒1010047 東京都千代田区内神田 2 丁目 5 番 3 号 児谷ビル 1 階 Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).


添付公開書類:

— 国際調査報告 (条約第 21 条(3))

(54) Title: SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD FOR SAME

(54) 発明の名称: 半導体装置及びその製造方法

[図1]



(57) Abstract: The present invention provides a semiconductor device, wherein one or more semiconductor chips, provided with a first front surface electrode formed on the front surface side of a semiconductor substrate and a rear surface electrode formed on the rear surface side of the semiconductor substrate, are metalically joined with a heat dissipating board at the rear surface electrode, characterized by having a first insulating resin layer which seals the surface section of the semiconductor chip, a second insulating resin layer sealing the side sections of the semiconductor chip and the surface of the heat dissipating board, and at least a second front surface electrode formed on the first insulating resin layer and one or more first penetration vias which penetrate in the first insulating resin layer and connect the first front surface electrode with the second front surface electrode, and a manufacturing method therefor. With this invention, provided are a small and thin semiconductor device superior in heat resistance and heat dissipation, and a semiconductor device manufacturing method capable of efficiently manufacturing the semiconductor device.

(57) 要約:

[続葉有]

WO 2012/133098 A1



本発明は、半導体基板の表面側に形成された表面第1電極と、前記半導体基板の裏面側に形成された裏面電極とを備える1又は2以上の半導体チップが、前記裏面電極で放熱基板と金属接合されている半導体装置であって、前記半導体チップの表面部を封止する第1絶縁樹脂層と、前記半導体チップの側面部及び放熱基板表面を封止する第2絶縁樹脂層と、少なくとも前記第1絶縁樹脂層上に形成された表面第2電極と、及び前記第1絶縁樹脂層内を貫通し、前記表面第1電極と前記表面第2電極とを接続する1又は2以上の第1貫通ビアとを有することを特徴とする半導体装置、並びに、その製造方法である。本発明によれば、小型、薄型で、耐熱性及び放熱性に優れる半導体装置、並びに、この半導体装置を効率よく製造することができる半導体装置の製造方法が提供される。

明 細 書

発明の名称：半導体装置及びその製造方法

技術分野

[0001] 本発明は、小型、薄型で、耐熱性及び放熱性に優れる半導体装置及びその製造方法に関する。

背景技術

[0002] IGBT (Insulated Gate Bipolar Transistor)、MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor)、FWD (Free Wheel Diode) 等の半導体素子の複数個を同一のパッケージに収納してなるパワー半導体モジュールは、家電製品、産業用機器、自動車用機器、電鉄用機器等の種々の製品において電力を制御するために用いられる半導体装置である。

従来、パワー半導体モジュールにおいては、樹脂ケースを用いるパッケージ構造が主に採用されていた（特許文献１参照）。

[0003] 従来のパワー半導体モジュールの一例を示す模式図を図８に示す。

図８において、セラミックス基板の表面に銅パターンを接合してなるDBC (Direct Bonded Copper) 絶縁基板６０の一方の面上に、半導体素子６１がハンダ（図示を省略）で接合されている。半導体素子６１と外部導出端子６２は、ボンディングワイヤ６３又は銅パターン（図示を省略）で接続されている。DBC絶縁基板６０のもう一方の面は、銅パターン（図示を省略）で放熱ベース６４に接合されている。DBC絶縁基板６０やパワー半導体素子６１などは、樹脂ケース６５に収納され、必要に応じて内部に樹脂等（図示を省略）が充填され、樹脂製の蓋６６で覆われる。

[0004] このようなパワー半導体モジュールには、大電流通電性、高放熱特性、耐熱性等の特性が要求される。また、近年においては、パワー半導体モジュールに対する要求性能は更に高まってきている。例えば、ハイブリッド自動車

、太陽光発電システム、産業用モーター回路システム等に使用されるパワー半導体モジュールに関しては、高出力化が求められている。また、自動車のように部品の設置スペースに制約がある製品に使用されるパワー半導体モジュールに関しては、小型化、薄型化が求められている。

[0005] パワー半導体モジュールの高出力化や小型化、薄型化を図るには、半導体素子（以下、「半導体チップ」ということがある。）から発生する熱の対策がこれまで以上に重要であり、パワー半導体モジュールの耐熱性や放熱特性をさらに高めることが求められている。

[0006] パワー半導体モジュールの耐熱性を高める方法としては、半導体チップの材料である半導体基板として、S i 基板に代えて、より耐熱性に優れ、高温作動が可能であるS i C（シリコンカーバイド）基板やG a N（ガリウムナイトライド）基板を用いる方法が注目されてきている。また、これらの半導体基板の特性を生かすためには、パワー半導体モジュールに用いる樹脂材料は耐熱性に優れることが好ましい。

しかしながら、樹脂材料として、従来パワー半導体モジュールに広く使用されているシリコンゲル封止材は耐熱性が低く、酸素存在下、200℃付近で分解するおそれがあった。また、無機フィラーを添加した高耐熱性エポキシ樹脂が耐熱性に優れる樹脂として知られているが、無機フィラーを添加して用いると、樹脂溶融粘度が高くなるため樹脂流動性が低下し、ボイド、配線断絶等が発生させるおそれがあった。

[0007] 一方、パワー半導体モジュールの放熱特性の向上や小型化・薄型化を図る方策として、近年、新たな構造の半導体モジュールが提案されている。

例えば、特許文献2には、半導体チップの上下に、裏面金属層を有する絶縁基板をそれぞれ有し、さらに、それぞれの絶縁基板の裏面には放熱板、ヒートシンク及びヒートパイプ等の放熱構造体を有するパワー半導体モジュールが開示されている。この構造を有するパワー半導体モジュールにおいては、上下から半導体チップを冷却することができる。

しかしながら、この文献に記載のパワー半導体モジュールにおいては、2

枚の放熱板の間を封止する樹脂として硬いエポキシ系樹脂が用いられるため、樹脂流動性が低下して、ボイドや配線断絶等が発生させるおそれがあった。

[0008] また、特許文献2には、配線やチップにかかる応力を緩和するために、ポリイミド系樹脂、ポリアミドイミド系樹脂等の柔軟な樹脂でこれらの部品の表面にパッシベーション膜を形成してもよいことも記載されているが、この場合には次のような問題があった。

すなわち、溶剤可溶性のポリイミド樹脂やポリアミドイミド樹脂を使用する場合、樹脂の熱膨張率が大きく、樹脂と半導体チップ表面との間に熱応力差が生じ、界面の剥離、封止体内部のクラックや劣化を生じさせるおそれがあった。

また、パワー半導体モジュールの小型化という観点からは、特許文献2に記載のパワー半導体モジュールは十分とはいえなかった。

[0009] 一方、熱硬化型のポリイミド樹脂やポリアミドイミド樹脂を使用する場合、これらの樹脂の硬化温度が高いため、部品の表面にパッシベーション膜を形成するためには、対象物には耐熱性が求められていた。また、樹脂硬化時に残留応力が発生するという問題があった。

先行技術文献

特許文献

[0010] 特許文献1：特開平8-213547号公報

特許文献2：特開2008-124430号公報（US2008/0224303A1）

発明の概要

発明が解決しようとする課題

[0011] 上述のように、次世代パワー半導体モジュールとして、耐熱性に優れる半導体基板を用いる半導体チップを使用し、両面放熱構造を有するパワー半導体モジュールが注目されているが、小型、薄型で、耐熱性及び放熱性に優れ

るパワー半導体モジュールを得るためにはさらなる検討が必要な状況にあった。

[0012] 本発明は、上述した実情に鑑みてなされたものであって、小型、薄型で、耐熱性及び放熱性に優れる半導体装置、並びに、この半導体装置を効率よく製造することができる半導体装置の製造方法を提供することを目的とする。

課題を解決するための手段

[0013] 本発明者は、上記課題を解決すべく鋭意研究した結果、半導体基板の表面側に形成された表面第1電極と、前記半導体基板の裏面側に形成された裏面電極とを備える1又は2以上の半導体チップが、前記裏面電極で放熱基板と金属接合されている半導体装置であって、前記半導体チップの表面部を封止する第1絶縁樹脂層と、前記半導体チップの側面部及び放熱基板表面を封止する第2絶縁樹脂層と、少なくとも前記第1絶縁樹脂層上に形成された表面第2電極と、及び前記第1絶縁樹脂層内を貫通し、前記表面第1電極と前記表面第2電極とを接続する1又は2以上の第1貫通ビアとを有する半導体装置は、小型、薄型で、耐熱性及び放熱性に優れることを見出し、本発明を完成するに至った。

[0014] かくして本発明の第1によれば、下記(1)～(11)の半導体装置が提供される。

(1) 半導体基板の表面側に形成された表面第1電極と、前記半導体基板の裏面側に形成された裏面電極とを備える1又は2以上の半導体チップが、前記裏面電極で放熱基板と金属接合されている半導体装置であって、前記半導体チップの表面部を封止する第1絶縁樹脂層と、前記半導体チップの側面部及び放熱基板表面を封止する第2絶縁樹脂層と、少なくとも前記第1絶縁樹脂層上に形成された表面第2電極と、及び前記第1絶縁樹脂層内を貫通し、前記表面第1電極と前記表面第2電極とを接続する1又は2以上の第1貫通ビアと、を有することを特徴とする半導体装置。

(2) 前記放熱基板の表面積が前記半導体基板の表面積と等しいか、又はそ

れより大きいものであり、前記放熱基板が、前記半導体基板の裏面全体を覆うように前記裏面電極と金属接合されてなる（１）に記載の半導体装置。

（３）前記半導体チップを構成する半導体基板の厚みが $400\mu\text{m}$ 以下である（１）又は（２）に記載の半導体装置。

[0015] （４）前記第２絶縁樹脂層内を貫通する１又は２以上の第２貫通ビアをさらに有する（１）～（３）のいずれかに記載の半導体装置。

（５）前記裏面電極と接続されている放熱基板上電極を前記放熱基板表面に有し、前記放熱基板上電極と前記表面第２電極が、前記第２貫通ビアにより接続されていることを特徴とする（４）に記載の半導体装置。

（６）前記第１絶縁樹脂層が、熱膨張率が $2\sim 21\text{ppm}/^\circ\text{C}$ の樹脂層を形成する絶縁性樹脂から構成され、第２絶縁樹脂層が、熱膨張率が $2\sim 50\text{ppm}/^\circ\text{C}$ の樹脂層を形成する絶縁性樹脂から構成されていることを特徴とする（１）～（５）のいずれかに記載の半導体装置。

[0016] （７）前記第１絶縁樹脂層が、ガラス転移温度が 300°C 以上である絶縁性樹脂から構成され、前記第２絶縁樹脂層が、ガラス転移温度が 240°C 以上である絶縁性樹脂から構成されていることを特徴とする（１）～（６）のいずれかに記載の半導体装置。

（８）前記第１絶縁樹脂層及び前記第２絶縁樹脂層が、ポリイミド樹脂、ポリベンズイミダゾール樹脂及びポリベンズオキサゾール樹脂からなる群から選ばれる一種又は二種以上の絶縁性樹脂から構成されていることを特徴とする（１）～（７）のいずれかに記載の半導体装置。

（９）前記第１貫通ビア及び／又は第２貫通ビアが、めっき法又は金属ポスト材を用いる金属接合法により形成されたものである、（１）～（８）のいずれかに記載の半導体装置。

[0017] （１０）配線を有する絶縁性放熱シートを有し、その配線部が前記表面第２電極と金属接合されている（１）～（９）のいずれかに記載の半導体装置。

（１１）リード電極を有し、そのリード電極が前記表面第２電極と金属接合されている（１）～（１０）のいずれかに記載の半導体装置。

[0018] 本発明の第2によれば、下記(12)～(20)の半導体装置の製造方法が提供される。

(12) 以下の工程1～4をこの順で有することを特徴とする半導体装置の製造方法。

(工程1) 半導体基板の表面側に形成された表面第1電極と、前記半導体基板の裏面側に形成された裏面電極とを備える半導体チップと、前記表面第1電極上に形成された1又は2以上の第1貫通ビア形成用金属ポストと、前記半導体チップの表面部及び前記第1貫通ビア形成用金属ポストを封止する第1絶縁樹脂層とを有する、1又は2以上の半導体チップ封止体を、

その裏面電極で放熱基板と金属接合する工程

(工程2) 放熱基板と金属接合された前記半導体チップ封止体全体を覆うように、前記放熱基板表面に第2絶縁樹脂層形成用樹脂を塗布し、300～450℃で加熱して第2絶縁樹脂層を形成する工程

(工程3) 前記第1絶縁樹脂層及び第2絶縁樹脂層表面を薄化处理して、第1絶縁樹脂層と第2絶縁樹脂層を平坦化し、貫通ビア形成用金属ポストの上面を露出させる工程

(工程4) 少なくとも第1絶縁樹脂層表面上に、表面第2電極を形成する工程

(13) 前記半導体基板の厚みが400μm以下である(12)に記載の半導体装置の製造方法。

(14) 工程4の後に、前記表面第2電極に、配線を有する絶縁性放熱シート、配線を有する絶縁性放熱基板および放熱機能を有するリード電極から選ばれる放熱用部品を、該放熱用部品の配線部又はリード電極部で金属接合する工程をさらに有する、(12)又は(13)に記載の半導体装置の製造方法。

[0019] (15) 少なくとも工程2の前に、以下の工程a～cを有する(12)～(14)のいずれかに記載の半導体装置の製造方法。

(工程 a) 放熱基板表面にめっきレジスト膜を成膜し、前記放熱基板の所定部が露出するように、めっきレジスト膜に開口部を設ける工程

(工程 b) 前記開口部内に金属を充填し、第 2 貫通ビア形成用金属ポストを形成する工程

(工程 c) めっきレジスト膜を除去する工程

(16) 少なくとも工程 2 の前に、放熱基板表面の所定位置に、第 2 貫通ビア形成用金属ポストを金属接合法により形成する工程を有する、(12) ~ (14) のいずれかに記載の半導体装置の製造方法。

[0020] (17) 前記半導体チップ封止体が、以下の工程 1. 1 ~ 1. 5、1. 7 及び 1. 8 をこの順で有する製造工程により得られたものである、(12) ~ (16) のいずれかに記載の半導体装置の製造方法。

(工程 1. 1) 表面第 1 電極が形成された半導体基板の表面にめっきレジスト膜を成膜する工程

(工程 1. 2) 前記表面第 1 電極の所定部が露出するように、めっきレジスト膜に開口部を設ける工程

(工程 1. 3) 前記開口部に金属を充填し、第 1 貫通ビア形成用金属ポストを形成する工程

(工程 1. 4) めっきレジスト膜を除去する工程

(工程 1. 5) 前記第 1 貫通ビア形成用金属ポストを覆うように、前記半導体基板表面に第 1 絶縁樹脂層形成用樹脂を塗布し、300 ~ 450℃で加熱して第 1 絶縁樹脂層を形成し、同時に前記金属ポストのアニール処理を行う工程

(工程 1. 7) 前記半導体基板の裏面に裏面電極を形成する工程

(工程 1. 8) 前記半導体基板をダイシングにより個片化する工程

(18) 前記(工程 1. 5)の後、(工程 1. 7)の前に、(工程 1. 6) 前記半導体基板の裏面の薄板化処理により、半導体基板の厚みを400 μm 以下にする工程を有する(17)に記載の半導体装置の製造方法。

[0021] (19) 前記半導体チップ封止体が、以下の工程 1. 9、1. 10、1. 1

2 及び 1. 13 をこの順で有する製造工程により得られたものである、(12) ~ (15) のいずれかに記載の半導体装置の製造方法。

(工程 1. 9) 表面第 1 電極が形成された半導体基板の前記表面第 1 電極上に、第 1 貫通ビア形成用金属ポストを金属接合法により形成する工程

(工程 1. 10) 前記第 1 貫通ビア形成用金属ポストを覆うように、前記半導体基板表面に第 1 絶縁樹脂層形成用樹脂を塗布し、300~450℃で加熱して第 1 絶縁樹脂層を形成する工程

(工程 1. 12) 前記半導体基板の裏面に裏面電極を形成する工程

(工程 1. 13) 前記半導体基板をダイシングにより個片化する工程

(20) 前記(工程 1. 10)の後、(工程 1. 12)の前に、(工程 1. 11) 前記半導体基板の裏面の薄板化処理により、半導体基板の厚みを400 μm 以下にする工程を有する(19)に記載の半導体装置の製造方法。

発明の効果

[0022] 本発明の半導体装置は、小型、薄型で、耐熱性及び放熱性に優れる。

本発明の製造方法によれば、小型、薄型で、耐熱性及び放熱性に優れる半導体装置を効率よく製造することができる。本発明の製造方法は、本発明の半導体装置の製造方法として有用である。

図面の簡単な説明

[0023] [図1]本発明のパワー半導体モジュール100Aの模式的な断面図である。

[図2]本発明のパワー半導体モジュール100Bの模式的な断面図である。

[図3]本発明のパワー半導体モジュール100Cの模式的な断面図である。

[図4]本発明のパワー半導体モジュール100Dの模式的な断面図である。

[図5]本発明のパワー半導体モジュール100Eの模式的な断面図である。

[図6]本発明のパワー半導体モジュール100Eの製造工程図である。

[図7]半導体チップの製造工程図である。

[図8]従来のパワー半導体モジュールの模式的な断面図である。

発明を実施するための形態

[0024] 以下、本発明を、1) 半導体装置、及び、2) 半導体装置の製造方法に項

分けして説明する。

1) 半導体装置

本発明の半導体装置は、半導体基板の表面側に形成された表面第1電極と、前記半導体基板の裏面側に形成された裏面電極とを備える1又は2以上の半導体チップが、前記裏面電極で放熱基板と金属接合されている半導体装置であって、前記半導体チップの表面部を封止する第1絶縁樹脂層と、前記半導体チップの側面部及び放熱基板表面を封止する第2絶縁樹脂層と、少なくとも前記第1絶縁樹脂層上に形成された表面第2電極と、及び前記第1絶縁樹脂層内を貫通し、前記表面第1電極と前記表面第2電極とを接続する1又は2以上の第1貫通ビアとを有することを特徴とする。

[0025] なお、本明細書において、「金属接合」とは、高温（通常300℃以上、好ましくは400℃以上）条件下においても接合部位の溶融破断が起きない耐熱金属接合をいう。金属接合の方法としては、ナノ金粒子、ナノ銀粒子、ナノ銅粒子等のナノ金属粒子により直接接合する方法、耐熱温度300℃以上の高耐熱ハンダにより接合する方法、高周波接合により金属同士を接合する方法等が挙げられる。

[0026] 以下、本発明の半導体装置について、図面を参照しながら詳細に説明する。

本発明の半導体装置（パワー半導体モジュール）の模式的な断面図を図1～図5に示す。

図1に示すパワー半導体モジュール100Aは、半導体基板200と、該半導体基板200の表面側に形成された表面第1電極35と、及び、前記半導体基板200の裏面側に裏面電極32とを備える半導体チップが、裏面電極32で放熱基板14に金属接合された構造を有する。

また、前記半導体チップの表面部は第1絶縁樹脂層20で封止され、半導体チップの側面部及び放熱基板14は第2絶縁樹脂層21で封止されている。

[0027] 半導体チップとしては、IGBT、MOSFET、FWD等のパワー半導

体チップが挙げられる。半導体チップの裏面電極 32 としては、例えば、半導体チップが IGBT である場合、IGBT のコレクタ電極等が挙げられ、表面第 1 電極 35 としては、IGBT のエミッタ電極等が挙げられる。

[0028] 半導体基板 200 としては、Si (シリコン) 基板、SiC (シリコンカーバイド) 基板、GaN (ガリウムナイトライド) 基板等が挙げられ、耐熱性の観点からは、SiC (シリコンカーバイド) 基板、GaN (ガリウムナイトライド) 基板が好ましい。半導体基板 200 の厚みは、通常 600 μm 以下、好ましくは 400 μm 以下、より好ましくは 30 μm ~ 400 μm である。厚みが 400 μm 以下であることで、変換効率に優れた薄型の半導体装置が得られる。

[0029] 表面第 2 電極 36 は、第 1 絶縁樹脂層 20 の表面に形成され、第 1 貫通ビア 34 を介して表面第 1 電極 35 と接続されている。表面第 2 電極 36 は放熱機能も兼ね備えており、その面積は、最大で放熱基板 14 の面積と同等の大きさまで拡大することができる。したがって、本発明の半導体装置は設計の自由度が高い。このように、表面第 2 電極 36 と第 1 貫通ビア 34 を利用する構造を採用することで薄型化が達成され、また、放熱基板 14 と表面第 2 電極 36 とからなる両面放熱構造を有することで、高い放熱性が達成される。

[0030] 放熱基板 14 としては、DBC (Direct Bonded Copper) 基板、AMC (Active Metal Brazed Copper) 基板等の銅貼り基板が挙げられる。図 1 に示すパワー半導体モジュール 100A は、放熱基板として、セラミックス基板 14b の両面に銅パターン 14a が接合された構造の DBC 基板 14 を使用した例である。

[0031] 放熱基板 14 の表面積は、放熱性の観点から、半導体チップを構成する半層体基板 200 の表面積と等しいか、これよりも大きいことが好ましい。

また、同様の理由から、放熱基板 14 は半導体基板 200 の裏面全体を覆うように前記半導体チップの裏面電極 32 で金属接合されることが好ましい。

[0032] パワー半導体モジュール１００Ａにおいて、第１貫通ビア３４の設置断面積の合計は、表面第１電極３５の断面積に対して、２０％以上が好ましく、２０～５０％がより好ましく、２５～３５％がさらに好ましい。第１貫通ビア３４の設置断面積の合計が表面第１電極３５の断面積に対して２０％以上であることで、十分な導電性を得ることができる。また、表面第１電極表面で発生する熱を表面第２電極面に効率よく伝達することができ、デバイス表面の温度上昇による変換効率の低下や、熱応力発生による半導体チップの劣化を抑制することができる。一方、第１貫通ビア３４の設置断面積の合計が５０％以下であることで、貫通ビアの形成にかかるコストを抑えることができる。

第１貫通ビア３４は、例えば、めっき法又は金属ポスト材を用いる金属接合法により形成することができる。

[0033] パワー半導体モジュール１００Ａにおいて、半導体チップの表面部は第１絶縁樹脂層２０により封止され、半導体チップの側面部及び放熱基板１４の表面は、第２絶縁樹脂層２１により封止されている。

[0034] 第１絶縁樹脂層２０及び第２絶縁樹脂層２１を構成する絶縁性樹脂の弾性率は２～８ＧＰａが好ましい。後述するように、これらの絶縁樹脂層に対して、薄化处理が行われるが、このとき、弾性率が８ＧＰａを越えると樹脂が硬く脆くなり、切削時に表面荒れを起こすおそれがある。一方、弾性率が２ＧＰａを下回ると切削時に樹脂が伸びやすくなり、加工速度が低下するおそれや、綺麗な加工がしにくくなるおそれがある。

[0035] また、第１絶縁樹脂層２０及び第２絶縁樹脂層２１を構成する絶縁性樹脂は、前者で熱膨張率が２～２１ｐｐｍ／℃の樹脂層を形成する絶縁性樹脂であることが、後者で熱膨張率が２～５０ｐｐｍ／℃の樹脂層を形成する絶縁性樹脂であることが、好ましい。第１絶縁樹脂層２０及び第２絶縁樹脂層２１を構成する絶縁性樹脂はいずれも、熱膨張率が２～２１ｐｐｍ／℃の樹脂層を形成する絶縁性樹脂であるのが、より好ましい。

すなわち、第１絶縁樹脂層２０は半導体チップの上部を封止するものであ

ることから、第1絶縁樹脂層20の熱膨張率は、半導体チップを構成する半導体基板200の熱膨張率に近い値であることが好ましい。例えば、半導体基板としてSiC基板を用いる場合は、第1絶縁樹脂層20の熱膨張率は、 $2 \sim 8 \text{ ppm}/^\circ\text{C}$ が好ましく、 $4 \sim 6 \text{ ppm}/^\circ\text{C}$ がより好ましい。

第1絶縁樹脂層20の熱膨張率を半導体基板材料の熱膨張率に合わせることで、第1絶縁樹脂層20が設けられた半導体チップを放熱基板14に金属接合する際に、前記半導体チップの反りを抑制することができる。また、半導体装置の使用時に半導体チップが発熱しても、半導体チップと第1絶縁樹脂層20間の熱応力差が低減され、接合面、封止面での剥離等の問題が解消される。

[0036] 第2絶縁樹脂層21は放熱基板14の上部を封止するものであることから、第2絶縁樹脂層21の熱膨張率は、放熱基板14の熱膨張率に近い値であることが好ましい。例えば、放熱基板14の主骨格セラミックス部位の熱膨張率は通常 $8 \text{ ppm}/^\circ\text{C}$ 程度であることから、このような放熱基板を用いる場合は、第2絶縁樹脂層21は、熱膨張率が $8 \sim 17 \text{ ppm}/^\circ\text{C}$ の樹脂層を形成する絶縁性樹脂から構成されることが好ましい。

第2絶縁樹脂層21の熱膨張率を放熱基板14の熱膨張率に合わせることで、第2絶縁樹脂層21と放熱基板14間の熱応力差が低減される。

[0037] また、第2絶縁樹脂層21に上部放熱シートや放熱機能を有するリード電極を接合する場合、これらの材料の熱膨張率に合わせて第2絶縁樹脂層21の熱膨張率を調節することが好ましい。より具体的には、前記放熱機構の材料が銅やアルミニウムの場合は、第2絶縁樹脂層21の熱膨張率を、それぞれ $16.3 \text{ ppm}/^\circ\text{C}$ 付近、 $21 \text{ ppm}/^\circ\text{C}$ 付近に合わせることが好ましい。

[0038] 第1絶縁樹脂層20と第2絶縁樹脂層21を同一の樹脂で形成してもよい。このようにすることで、樹脂界面剥離を大幅に抑制することができる。

[0039] 第1絶縁樹脂層20や第2絶縁樹脂層21を構成する絶縁性樹脂としては、例えば、ポリイミド樹脂、ポリベンズイミダゾール樹脂及びポリベンズオ

キサゾール樹脂等が挙げられる。これらの樹脂は一種単独で、あるいは二種以上を組み合わせる用いることができる。これらの中でもポリイミド樹脂が好ましい。

[0040] 上記の熱膨張率を有するポリイミドを合成する方法としては、剛直構造の芳香族テトラカルボン酸又はその酸無水物と剛直構造芳香族ジアミンとを重縮合させることによってポリアミド酸を合成し、次いで熱イミド化、化学イミド化等の手法でポリイミド樹脂に変換する方法が挙げられる。また、熱膨張率の制御は、柔軟構造の芳香族テトラカルボン酸又はその酸無水物、柔軟構造の芳香族ジアミンを必要に応じて共重合することで達成できる。

ここで、「剛直構造」とは、運動性が低く、自身では湾曲できない、棒状の剛直鎖を形成していることを意味し、柔軟構造とは、前記剛直構造ではないことを意味する。

[0041] 剛直構造の芳香族テトラカルボン酸等としては、例えば、ピロメリット酸二無水物、3, 3', 4, 4'-ベンゾフェノンテトラカルボン酸二無水物、ベンゼン-1, 2, 3, 4-テトラカルボン酸二無水物、2, 2', 3, 3'-ベンゾフェノンテトラカルボン酸二無水物、2, 3, 3', 4'-ベンゾフェノンテトラカルボン酸二無水物、ナフタレン-2, 3, 6, 7-テトラカルボン酸二無水物、ナフタレン-1, 2, 5, 6-テトラカルボン酸二無水物、ナフタレン-1, 2, 4, 5-テトラカルボン酸二無水物、ナフタレン-1, 2, 5, 8-テトラカルボン酸二無水物、ナフタレン-1, 2, 6, 7-テトラカルボン酸二無水物、4, 8-ジメチル-1, 2, 3, 5, 6, 7-ヘキサヒドロナフタレン-1, 2, 5, 6-テトラカルボン酸二無水物、4, 8-ジメチル-1, 2, 3, 5, 6, 7-ヘキサヒドロナフタレン-2, 3, 6, 7-テトラカルボン酸二無水物、2, 6-ジクロロナフタレン-1, 4, 5, 8-テトラカルボン酸二無水物、2, 7-ジクロロナフタレン-1, 4, 5, 8-テトラカルボン酸二無水物、2, 3, 6, 7-テトラクロロナフタレン-1, 4, 5, 8-テトラカルボン酸二無水物、1, 4, 5, 8-テトラクロロナフタレン-2, 3, 6, 7-テトラカルボン

酸二無水物、3, 3', 4, 4'-ビフェニルテトラカルボン酸二無水物、2, 2', 3, 3'-ビフェニルテトラカルボン酸二無水物、2, 3, 3', 4'-ジフェニルテトラカルボン酸二無水物、2, 3'', 4, 4''-p-テルフェニルテトラカルボン酸二無水物、2, 2'', 3, 3''-p-テルフェニルテトラカルボン酸二無水物、2, 3, 3'', 4''-p-テルフェニルテトラカルボン酸二無水物、2, 2-ビス(2, 3-ジカルボキシフェニル)-プロパン二無水物、2, 2-ビス(3, 4-ジカルボキシフェニル)-プロパン二無水物、ビス(2, 3-ジカルボキシフェニル)エーテル二無水物、ビス(3, 4-ジカルボキシフェニル)エーテル二無水物、ビス(2, 3-ジカルボキシフェニル)メタン二無水物、ビス(3, 4-ジカルボキシフェニル)メタン二無水物、ビス(2, 3-ジカルボキシフェニル)スルホン二無水物、ビス(3, 4-ジカルボキシフェニル)スルホン二無水物、1, 1-ビス(2, 3-ジカルボキシフェニル)エタン二無水物、1, 1-ビス(3, 4-ジカルボキシフェニル)エタン二無水物、ペリレン-2, 3, 8, 9-テトラカルボン酸二無水物、ペリレン-3, 4, 9, 10-テトラカルボン酸二無水物、ペリレン-4, 5, 10, 11-テトラカルボン酸二無水物、ペリレン-5, 6, 11, 12-テトラカルボン酸二無水物、フェナンスレン-1, 2, 7, 8-テトラカルボン酸二無水物、フェナンスレン-1, 2, 6, 7-テトラカルボン酸二無水物、フェナンスレン-1, 2, 9, 10-テトラカルボン酸二無水物等の芳香族テトラカルボン酸二無水物及びその水添加物；シクロペンタン-1, 2, 3, 4-テトラカルボン酸二無水物、シクロブタンテトラカルボン酸二無水物、ビスクロ[2, 2, 2]オクター7-エン-2-エキソ, 3-エキソ, 5-エキソ, 6-エキソテトラカルボン酸2, 3:5, 6-二無水物、ビスクロ[2, 2, 1]ヘプタン-2-エキソ, 3-エキソ, 5-エキソ, 6-エキソテトラカルボン酸2, 3:5, 6-二無水物等の脂環式酸二無水物；ピラジン-2, 3, 5, 6-テトラカルボン酸二無水物、ピロリジン-2, 3, 4, 5-テトラカルボン酸二無水物、チオフェン-2, 3, 4, 5-テトラカルボン酸二無水物等の

複素環誘導体酸二無水物；これらに対応するテトラカルボン酸等が挙げられる。

[0042] これらの中でも、熱膨張率と残留応力が小さく、銅基板等との密着性に優れる膜をより簡便に得られることから、本発明においては、剛直構造の芳香族テトラカルボン酸等として、ピロメリット酸、ピロメリット酸二無水物（PMDA）、ビフェニルテトラカルボン酸、及びビフェニルテトラカルボン酸二無水物（s-BPDA）からなる群より選ばれる少なくとも1種を使用することが好ましい。

[0043] 剛直構造の芳香族ジアミンとしては、例えば、4, 4'-ジアミノベンズアニリド、4, 4'-ジアミノ-2, 2'-ジトリフルオロメチルビフェニル、2, 2'-ジ（p-アミノフェニル）-5, 5'-ビスベンゾオキサゾール、2, 2'-ジ（p-アミノフェニル）-6, 6'-ビスベンゾオキサゾール、2, 2'-ジ（p-アミノフェニル）-5, 5'-ビスベンズイミダゾール、3, 6-（4-アミノフェニル）ピリダジン、4, 4'-ジアミノベンズアニリド、p-フェニレンジアミン（PPDA）、4, 4'-ジアミノビフェニル、m-フェニレンジアミン、1-イソプロピル-2, 4-フェニレンジアミン、p-フェニレンジアミン、4, 4'-ジアミノジフェニルスルフィド、3, 3'-ジアミノジフェニルスルフィド、4, 4'-ジアミノジフェニルスルホン、3, 3'-ジアミノジフェニルスルホン、4, 4'-ジアミノジフェニルエーテル、3, 3'-ジアミノジフェニルエーテル、1, 4-ビス（4-アミノフェノキシ）ベンゼン、ベンジジン、4, 4''-ジアミノ-p-テルフェニル、3, 3''-ジアミノ-p-テルフェニル、ビス（p-アミノシクロヘキシル）メテン、ビス（p-β-アミノ-t-ブチルフェニル）エーテル、ビス（p-β-メチル-δ-アミノペンチル）ベンゼン、p-ビス（2-メチル-4-アミノペンチル）ベンゼン、p-ビス（1, 1-ジメチル-5-アミノペンチル）ベンゼン、1, 5-ジアミノナフタレン、2, 6-ジアミノナフタレン、2, 4-ビス（β-アミノ-t-ブチル）トルエン、2, 4-ジアミノトルエン、m-キシレン-2, 5-ジ

アミン、p-キシレン-2, 5-ジアミン、m-キシリレンジアミン、p-キシリレンジアミン等が挙げられる。

[0044] これらの中でも、2, 2'-ジ(p-アミノフェニル)-5, 5'-ビスベンゾオキサゾール(略称=NPN)、2, 2'-ジ(p-アミノフェニル)-6, 6'-ビスベンゾオキサゾール(略称=OPO)、2, 2'-ジ(p-アミノフェニル)-5, 5'-ビスベンズイミダゾール、3, 6-(p-アミノフェニル)ピリダジン(略称=DAPPZ)、4, 4'-ジアミノベンズアニリド(略称=DABA)が好ましい。

[0045] 熱膨張率を制御するために用いられる、柔軟構造の芳香族テトラカルボン酸又はその酸無水物としては、例えば、3, 3', 4, 4'-ベンゾフェノンテトラカルボン酸二無水物(BTDA)等の2つ以上の芳香族環が、カルボニル基($>C=O$)や酸素原子($-O-$)により結合した構造を有する芳香族テトラカルボン酸等が挙げられる。

[0046] 柔軟構造ジアミンとしては、例えば、2, 5-ビス(p-アミノベンゾイル)チオフェン等の主鎖のヘテロ環に結合する置換基の結合位置がオルト位やメタ位となる構造を含有するジアミン；オキシジアニリン等の主鎖にエーテル構造を含有するジアミン；1, 3-ジアミノプロピル-1, 1, 3, 3-テトラメチルジシロキサン等の主鎖にシロキサン構造を有するジアミン等が挙げられる。

そのほかの柔軟構造ジアミンの具体例としては、4, 4'-ジアミノジフェニルプロパン、3, 3'-ジアミノジフェニルプロパン、4, 4'-ジアミノジフェニルエタン、3, 3'-ジアミノジフェニルエタン、4, 4'-ジアミノジフェニルメタン、及び3, 3'-ジアミノジフェニルメタンなどが挙げられる。

[0047] また、第1絶縁樹脂層20を構成する絶縁性樹脂のガラス転移温度が300℃以上であり、第2絶縁樹脂層21を構成する絶縁性樹脂のガラス転移温度が240℃以上である樹脂であることが好ましい。このような絶縁性樹脂を使用することで、耐熱性に優れる半導体装置を得ることができる。

[0048] 第1絶縁樹脂層や第2絶縁樹脂層を形成する際に用いられるポリイミド樹脂の製造例を示す。

1. シリコン上の熱膨張率に合わせたポリイミド樹脂の合成

反応器に、2, 2'-ジ(p-アミノフェニル)-6, 6'-ビスベンゾオキサゾール27.28g(0.0652モル)、1, 3-ジアミノプロピル-1, 1, 3, 3-テトラメチルジシロキサン0.5g(0.002モル)、並びに溶剤として、N, N-ジメチルアセトアミド100g、及びN-メチル-2-ピロリドン100gを投入し、混合溶液とした。この溶液に、氷冷攪拌下、3, 3'-4, 4'-ビフェニルテトラカルボン酸二無水物20.6g(0.07モル)を粉体のまま加え、氷冷下で2時間攪拌した。さらに室温で2時間攪拌した後、5-アミノテトラゾール(0.0056モル)を加え、室温で24時間攪拌してポリアミド酸ワニスを得た。このワニスをシリコン基板上に塗工後、最終キュア温度400℃、1時間で製膜した膜の熱膨張率は4.5ppm/℃、ガラス転移温度(T_g)は400℃以上であった。

この膜はシリコン基板と強い密着性を示すことから、シリコン半導体基板を用いる場合、この樹脂は第1絶縁樹脂層の形成用樹脂として特に有用である。

[0049] 2. 放熱基板(銅基板)と熱膨張率に合わせたポリイミド樹脂の合成

反応器に、2, 2'-ジ(p-アミノフェニル)-6, 6'-ビスベンゾオキサゾール20.25g(0.048モル)、2, 5-ビス(4-アミノベンゾイル)チオフェン6.06g(0.0188モル)、並びに溶剤として、N, N-ジメチルアセトアミド100g、及びN-メチル-2-ピロリドン100gを投入し、混合溶液とした。この溶液に、氷冷攪拌下、3, 3'-4, 4'-ビフェニルテトラカルボン酸二無水物20.6g(0.07モル)を粉体のまま加え、氷冷下で2時間攪拌した。さらに室温で2時間攪拌した後、5-アミノテトラゾール0.476g(0.0056モル)を加え、室温で24時間攪拌してポリアミド酸ワニスを得た。このワニスを銅基

板上に塗工後、最終キュア温度 350℃、1 時間で製膜した膜の熱膨張率は 14.7 ppm/℃、ガラス転移温度 (T_g) は 350℃以上であった。この膜は放熱基板 (銅基板) と強い密着性を示すことから、後述するパワー半導体モジュール 100B、100C、100E 等において、この樹脂は第 2 絶縁樹脂層の形成用樹脂として有用である。

[0050] 3. 放熱基板 (銅基板) と熱膨張率を合わせたポリイミド樹脂の合成

反応器に、2, 2'-ジ (p-アミノフェニル) -6, 6'-ビスベンゾオキサゾール 25.87 g (0.0618 モル)、2, 5-ビス (4-アミノベンゾイル) チオフェン 0.866 g (0.0027 モル)、並びに溶剤として、N, N-ジメチルアセトアミド 100 g、及び N-メチル-2-ピロリドン 100 g を投入し、混合溶液とした。この溶液に、氷冷攪拌下、ピロメリット酸二無水物 15.3 g (0.07 モル) を粉体のまま加え、氷冷下で 2 時間攪拌した。さらに室温で 2 時間攪拌した後、5-アミノテトラゾール 0.476 (0.0056 モル) を加え、室温下 24 時間攪拌してポリイミド酸ワニスを得た。このワニスを銅基板上に塗工後、最終キュア温度 350℃、1 時間で製膜した膜の熱膨張率は 8.2 ppm/℃、ガラス転移温度 (T_g) は 350℃以上であった。この膜は銅基板と強い密着性を示すことから、後述するパワー半導体モジュール 100B、100C、100E 等において、この樹脂は第 2 絶縁樹脂層の形成用樹脂として有用である。

[0051] 上記パワー半導体 100A で説明した、半導体チップ、半導体基板、第 1 絶縁樹脂層、第 2 絶縁樹脂層等については、後述するパワー半導体モジュール 100B、100C、100D、及び 100E についても同様である。

[0052] 本発明の半導体装置のうち、半導体チップが 2 個以上実装されたパワー半導体モジュールの一例を図 2 に示す。図 2 中、(a) はパワー半導体モジュール 100B を上から見た模式図であり、(b) は、(a) における X-Y の断面を横から見た模式図である。

[0053] 図 2 に示すパワー半導体モジュール 100B は、放熱基板 14 に、3 つのパワー半導体チップが、それぞれの裏面電極 32 で放熱基板 14 の配線メタ

ル部位（図示を省略）と金属接合された構造を有している。また、パワー半導体チップは、半導体基板 200、表面第 1 電極 35、裏面電極 32 を有し、それらが第 1 絶縁樹脂層により封止されており、表面第 1 電極 35 が、第 1 絶縁樹脂層中に形成された第 1 貫通ビア 34 を介して、表面第 2 電極 36 と接続されている。

[0054] このパワー半導体モジュール 100B においては、放熱基板 14 の面に対して 3 つの素子を封止した第 2 絶縁樹脂層 21 上部までの厚みが均一になることが好ましい。この結果、表面第 1 電極と表面第 2 電極は平行になる。この形状を達成する方法としては、後述するように切削法が優れている。

[0055] 下部熱拡散伝導基板等の放熱機構を有するパワー半導体モジュールの一例を示す模式図を図 3 に示す。

図 3 に示すパワー半導体モジュール 100C は、放熱基板 14 が下部熱拡散伝導基板 15 に接合された構造を有している。従って、半導体チップで発生した熱は、放熱基板 14 の下部から効率よく放熱される。

[0056] 下部熱拡散伝導基板及び上部放熱シート等の放熱機構を有するパワー半導体モジュールの一例の模式図を図 4 に示す。

図 4 に示すパワー半導体モジュール 100D は、放熱基板 14 が下部熱拡散伝導基板 15 に接合され、表面第 2 電極引き出し配線 38 と接合され、該表面第 2 電極引き出し配線 38 と表面第 2 電極とが金属接合された構造を有している。

図 4 に示すパワー半導体モジュール 100D においては、半導体チップで発生した熱は、放熱基板 14 の下部から効率よく放熱される。加えて、半導体チップで発生した熱が、パワー半導体モジュール 100D の上部からも効率よく放熱される。

[0057] 下部熱拡散伝導基板及び上部放熱シート等の放熱機構を有するパワー半導体モジュールの別の例の模式図を図 5 に示す。

図 5 に示すパワー半導体モジュール 100E は、（i）放熱基板 14 が下部熱拡散伝導基板 15 に接合され、さらに、上部放熱シート 16 が表面第 2

電極引き出し配線 3 8 と接合され、(i i) 該表面第 2 電極引き出し配線 3 8 は表面第 2 電極と金属接合され、さらに、(i i i) 裏面電極 3 2 と接続されている放熱基板上電極 1 7 を放熱基板 1 4 の表面に設け、この放熱基板上電極 1 7 と表面第 2 電極 3 7 とは第 2 貫通ビア 3 9 によって接続され、放熱機能を有するリード電極 1 8 が表面第 2 電極 3 7 と金属接合された構造を有している。

[0058] 従って、図 5 に示すパワー半導体モジュール 1 0 0 E においては、半導体チップで発生した熱は、放熱基板 1 4 の下部から効率よく放熱され、上部からも効率よく放熱され、かつ、第 2 貫通ビア 3 9 を用いる放熱機構が設けられているため、半導体チップから発生する熱をさらに効率よく放熱することができる。

また、配線を集約することが可能となり、半導体装置の薄型化、小型化が達成され、上部放熱シート 1 6 の取り付けも有利になる。

[0059] なお、図 4、5 に示すパワー半導体モジュールにおいては、放熱シート 1 6 の代わりに、上部放熱基板を用いてもよく、放熱フィンを有する放熱部材を直結することもできる。

また、図 4、5 に記載されるように上部放熱基板 1 6 に配線を集約する方法に限定されず、例えば、下部熱拡散伝導基板 1 5 側に配線を集約することもできる。

[0060] 本発明の半導体装置は、図 1 ～ 5 に示す半導体装置に限定されず、本発明の主旨を逸脱しない範囲で、半導体基板の種類、表面第 1 電極、裏面電極、絶縁樹脂層、表面第 2 電極、貫通ビアの形状や配置などを自由に変更することができる。

[0061] 本発明の半導体装置は、半導体チップ全体が絶縁性及び耐熱性に優れる第 1 絶縁樹脂及び第 2 絶縁樹脂で封止されてなる。したがって、本発明の半導体装置は水分等から半導体チップが保護され、素子劣化が生じにくい。

また、本発明の半導体装置は、半導体基板や放熱基板と封止樹脂の熱膨脹率を制御することができる。従って、半導体装置の製造時や使用時において

、封止界面の熱応力差による界面応力を低減でき、半導体装置製造歩留まり、製品信頼性が大幅に向上する。

[0062] 2) 半導体装置の製造方法

本発明の半導体装置の製造方法は、以下の工程 1～4 をこの順で有することとを特徴とする。

(工程 1) 半導体基板の表面側に形成された表面第 1 電極と、前記半導体基板の裏面側に形成された裏面電極とを備える半導体チップと、前記表面第 1 電極上に形成された 1 又は 2 以上の第 1 貫通ビア形成用金属ポストと、前記半導体チップの表面部及び前記第 1 貫通ビア形成用金属ポストを封止する第 1 絶縁樹脂層とを有する、1 又は 2 以上の半導体チップ封止体を、その裏面電極で放熱基板と金属接合する工程

(工程 2) 放熱基板と金属接合された前記半導体チップ封止体全体を覆うように、前記放熱基板表面に第 2 絶縁樹脂層形成用樹脂を塗布し、300～450℃で加熱して第 2 絶縁樹脂層を形成する工程

(工程 3) 前記第 1 絶縁樹脂層及び前記第 2 絶縁樹脂層表面を薄化处理して、第 1 絶縁樹脂層と第 2 絶縁樹脂層を平坦化し、貫通ビア形成用金属ポストの上面を露出させる工程

(工程 4) 前記第 1 絶縁樹脂層と前記第 2 絶縁樹脂層の表面上の少なくとも第 1 絶縁樹脂部に表面第 2 電極を形成する工程

[0063] 工程 1 で用いる半導体チップ封止体の製造方法の具体例については後述する。

工程 2 において用いる第 2 絶縁樹脂層形成用樹脂としては、先に半導体装置の説明中で挙げたものと同様のものを使用することができる。

工程 3 における薄化处理としては、例えば、切削法や研磨法が挙げられ、これらを組み合わせてもよい。

工程 4 における表面第 2 電極を形成する方法としては、例えば、スパッタ蒸着法によって、金属膜を全面に形成した後、パターン化する方法や、あらかじめ、所定のパターンになるように金属膜を形成する方法が挙げられる。

本発明の半導体装置の製造方法は、上述した本発明の半導体装置を製造するのに特に適している。

[0064] 以下、本発明の製造方法を、図5に示すパワー半導体モジュール100Eを製造する場合を例にとり、図6により具体的に説明する。

図6中、図6(a)～図6(d)が上記工程1(工程1a～工程1d)、図6(e)が工程2(工程2a)、図6(f)が工程3(工程3a)、図6(g)が工程4(工程4a)のそれぞれを説明する図である。また、図6(h)は、図6(g)に示す状態のものに、さらに、下部熱拡散伝導基板15及び上部放熱シート16を接合する工程を説明する図である。

[0065] 本発明の半導体装置の製造方法は、この工程に記載のものに限定されない。また、目的の半導体装置の構造に合わせて、図6に記載の工程の中から必要な工程のみを行うことで、図1～4に記載の半導体装置を製造することもできる。

[0066] 工程1a：図6(a)に示すように、放熱基板14上にめっきレジスト23を成膜し、パターニングすることにより、貫通ビアホール39aを開口する。このとき、裏面電極と接続される放熱基板上電極17上に開口部を設けることが好ましい。

[0067] 工程1b：図6(b)に示すように、前記貫通ビアホール39a内をめっきにより金属を充填し、第2貫通ビア用金属ポスト39bを形成する。めっきの方法は特に制限されないが、電解めっき法を用いることが好ましい。

[0068] 工程1c：図6(c)に示すように、めっき終了後、常法によりめっきレジストを除去する。なお、工程1a～1cの代わりに、金属ポスト材を放熱基板14に金属接合することで、同様の第2貫通ビア用金属ポストを形成してもよい。

[0069] 工程1d：図6(d)に示すように、半導体チップ封止体を、その裏面電極で放熱基板14と金属接合する。

[0070] なお、工程1dは、後述する工程1eの前であれば、工程1dを実施する順番は特に制限されない。例えば、工程1aの前に、半導体チップ封止体を

放熱基板に金属接合してもよい。

[0071] 工程 2 a : 図 6 (e) に示すように、半導体チップ封止体及び第 2 貫通ビア用金属ポスト 3 9 b が埋め込まれるように第 2 絶縁樹脂層形成用樹脂を塗布し、300～450℃で加熱して第 2 絶縁樹脂層 2 1 を形成する。

[0072] この場合、第 2 絶縁樹脂層形成用樹脂を塗布し、乾燥して得られた塗膜（以下、「塗膜 A 1」ということがある。）を 300～450℃に加熱する前に、前記塗膜 A 1 を、第 2 絶縁樹脂層形成用樹脂（第 2 絶縁樹脂層形成用樹脂の有機溶媒溶液）に用いられている有機溶媒（以下、「溶媒 A 1」ということがある。）と親和性のある溶媒（以下、「溶媒 B 1」ということがある。）中に、10～40℃で 1～60 分間浸漬させる工程をさらに設けることも好ましい。

[0073] より具体的には、第 2 絶縁樹脂層形成用樹脂を塗布し、得られた塗膜を、溶媒の残留量が、塗膜全体に対し、通常 1～45 重量%、好ましくは 3～40 重量%、より好ましくは 5～35 重量%となるまで、乾燥温度 50～130℃で 1～60 分間乾燥して塗膜 A 1 を得た後、得られた塗膜 A 1 を、溶媒 B 1 中に、10～40℃で 1～60 分間浸漬させる工程をさらに設ける。これにより、前記塗膜 A 1 から溶媒 A 1 を効率よく除去することができ、結果として、放熱基板 1 4 との密着性に優れる第 2 絶縁樹脂層 2 1 を形成することができる。

[0074] 溶媒 A 1 としては、第 2 絶縁樹脂層形成用樹脂がポリイミド前駆体である場合、通常、N-メチルピロリドン、N,N-ジメチルホルムアミド、N,N-ジメチルアセトアミド、テトラメチル尿素、ヘキサメチルリン酸トリアミド等のアミド系溶媒；又は、ジメチルスルホキシド、スルホラン等の含硫黄系溶媒；が用いられる。従って、用いる溶媒 B 1 としては、アミド系溶媒及び含硫黄系溶媒以外の極性溶媒が好ましい。例えば、水；メタノール、エタノール、プロパノール等のアルコール系溶媒；アセトン、メチルエチルケトン、ジエチルケトン等のケトン系溶媒；及びこれらの溶媒の二種以上からなる混合溶媒；等が挙げられる。

[0075] また、第2絶縁樹脂層形成用樹脂を塗布し、300～450℃に1～120分間加熱して第2絶縁樹脂層21を形成する場合、前記塗膜A1を130～250℃に加熱した後、一端、0～120℃、好ましくは10～100℃、より好ましくは20～100℃に冷却し、再度250～450℃に加熱して、第2絶縁樹脂層21を形成することも、放熱基板14との密着性に優れる第2絶縁樹脂層を形成する上で好ましい。この場合、冷却する方法は、所定温度まで下げることができる方法であればよく、冷却時間は適宜決定することができる。例えば、放冷によって冷却することができる。

[0076] 第2絶縁樹脂層形成用樹脂を塗布し、300～450℃に加熱して第2絶縁樹脂層21を形成する場合、このキュア温度でめっき充填物も同時にアニールされる。従って、第2貫通ビア用金属ポスト39bと表面第1電極との密着性向上、第2貫通ビアの強度向上、第2貫通ビアの電気伝導性向上、第2貫通ビアと第1絶縁樹脂層との密着性向上等が達成される。

[0077] 工程3a：図6（f）に示すように、放熱基板14を台座（図示を省略）に固定して、表面の樹脂封止部分を切削し、第1貫通ビア用金属ポスト39b及び第2貫通ビア用金属ポスト39bの上面を露出させる。切削は、公知の切削加工機（例えば、DISCO社製、サーフェイスブレーナーDFS8920等）を用いて行うことができる。

[0078] 工程4a：図6（g）に示すように、切削面に金属膜を形成し、パターン化することで表面第2電極36、37を形成する。金属膜の形成方法は特に制限されない。例えば、スパッタ蒸着法によって、金属膜を形成することができる。

[0079] また、図6（h）に示すように、工程4aに引き続いて、得られた半導体装置において、その上下両面にそれぞれ熱拡散基板15、放熱シート16を接合することができる。

この場合、図示を省略しているが、上部放熱シート16は表面第2電極引き出し配線と接合され、該表面第2電極引き出し配線は表面第2電極と金属接合される。このような構造とすることにより、半導体チップで発生した熱は

パワー半導体モジュールの上部からも効率よく放熱される。

以上のようにして、図5に示すパワー半導体モジュール100Eを製造することができる。

[0080] 次に、本発明に好ましく用いられる半導体チップの製造工程の一例を図7(a)～(i)に示す。以下、順に説明する。

図7(a)：半導体基板200上に、表面第1電極(図示を省略)を有する半導体素子11を作製する。半導体基板としては、シリコン基板の他に、シリコンカーバイド基板やガリウムナイトライド基板を使用することができる。

[0081] 図7(b)：半導体素子11上にめっきレジスト23を成膜する。塗工膜厚はめっき厚みを考慮して決定できる。通常はめっき厚みが30～60 μ mになるようにすると良い。また、めっきレジスト23を成膜する代わりに、めっき対応感光性シートを用いてもよい。

[0082] 図7(c)：めっきレジスト23をパターニングすることにより必要な部位に貫通ビアホール34aを開口する。このとき、表面第1電極上を開口することが好ましい。

図7(d)：次いで、得られた貫通ビアホール34a内をめっき法により金属で充填して、第1貫通ビア用金属ポスト34bを形成する。

めっき方法は特に制限されないが、電解めっき法を用いることが好ましい。

図7(e)：めっき終了後、常法によりめっきレジストを剥離する。

[0083] 図7(f)：半導体基板200上全体に第1貫通ビア用金属ポスト34bが埋め込まれるように第1絶縁樹脂層形成用樹脂を塗布し、300～450℃で加熱して第1絶縁樹脂層20を形成し、半導体素子11と前記金属ポスト34bを封止する。

[0084] この場合、第1絶縁樹脂層形成用樹脂を塗布し、乾燥して得られた塗膜(以下、「塗膜A2」ということがある。)を300～450℃に加熱する前に、前記塗膜A2を、第1絶縁樹脂層形成用樹脂(第1絶縁樹脂層形成用樹脂

脂の有機溶媒溶液)に用いられている有機溶媒(以下、「溶媒A2」ということがある。)と親和性のある溶媒(以下、「溶媒B2」ということがある。)中に、10～40℃で、1～60分間浸漬させる工程をさらに設けることも好ましい。

[0085] より具体的には、第1絶縁樹脂層形成用樹脂を塗布し、得られた塗膜を、溶媒の残留量が、塗膜全体に対し、通常1～45重量%、好ましくは3～40重量%、より好ましくは5～35重量%となるまで、乾燥温度50～130℃で1～60分間乾燥して塗膜A2を得た後、得られた塗膜A2を、溶媒B2中に、10～40℃で1～60分間浸漬させる。この工程を設ける。これにより、前記塗膜A2から有機溶媒を効率よく除去することができ、結果として、半導体基板200との密着性に優れる第1絶縁樹脂層21を形成することができる。

[0086] 溶媒A2としては、第1絶縁樹脂層形成用樹脂がポリイミド前駆体である場合、通常、N-メチルピロリドン、N,N-ジメチルホルムアミド、N,N-ジメチルアセトアミド、テトラメチル尿素、ヘキサメチルリン酸トリアミド等のアミド系溶媒；又は、ジメチルスルホキシド、スルホラン等の含硫黄系溶媒；が用いられる。従って、用いる溶媒B2としては、アミド系溶媒及び含硫黄系溶媒以外の極性溶媒が好ましい。例えば、水；メタノール、エタノール、プロパノール等のアルコール系溶媒；アセトン、メチルエチルケトン、ジエチルケトン等のケトン系溶媒；及びこれらの溶媒の二種以上からなる混合溶媒；等が挙げられる。

[0087] また、第1絶縁樹脂層形成用樹脂を塗布し、300～450℃に1～120分間加熱して第1絶縁樹脂層20を形成する場合、前記塗膜A2を130～250℃に加熱した後、一端、0～120℃、好ましくは10～100℃、より好ましくは20～100℃に冷却し、再度250～450℃に加熱して第1絶縁樹脂層20を形成することも、半導体基板200との密着性に優れる第1絶縁樹脂層を形成する上で好ましい。この場合、冷却する方法は、所定温度まで下げることができる方法であればよく、冷却時間は適宜決定す

ることができる。例えば、放冷によって冷却することができる。

[0088] 第1絶縁樹脂層20を塗布し、300～450℃に加熱して第1絶縁樹脂層を形成するとき、このキュア温度でめっき充填物も同時にアニールされる。従って、第1貫通ビア用金属ポスト34bと表面第1電極との密着性向上、第1貫通ビアの強度向上、第1貫通ビアの電気伝導性向上、第1貫通ビアと第1絶縁樹脂層との密着性向上等が達成される。

[0089] また、所望により、半導体基板200側を台座(図示を省略)に固定して第1絶縁樹脂層20の表面を薄化加工し、厚みを均一にする(図示を省略)。この工程は次の裏面加工を精度よく行うためのものであり、必須の工程ではない。また、この工程を行う場合であっても、本発明の半導体装置を製造するのであれば、この工程において、第1貫通ビア用金属ポスト34bの上面を露出させるため、この工程においては第1貫通ビア用金属ポスト34bの上面の露出までは必要とはされない。

[0090] 薄化加工の加工法については特に制限されない。例えば、切削法や研磨法が挙げられ、これらを組み合わせてもよい。なかでも、切削法は加工速度に優れるため好ましい。切削法においては、公知の切削加工機(例えば、DISCO社製、サーフェイスブレーナーDFS8920等)を用いることができる。

[0091] 図7(g): 上記のように第1絶縁樹脂層20の表面処理の後、必要に応じてその表面に金属膜を全面形成する。次いで金属膜面を固定して半導体基板200の裏面を切削、研磨して薄板化する。この工程は必須の工程ではないが、半導体基板の厚みを、好ましくは400μm以下、より好ましくは30μm～200μmに薄板化することにより、変換効率に優れた薄型の半導体装置が得ることができる。

[0092] 図7(h): 所望により裏面研磨後、裏面電極32を作製する。表面第2電極と裏面電極の金属膜は残留応力が均等になるように膜組成、膜厚を調整して製膜する。両面金属箔の残留応力を調整することで、半導体基板200を薄板化した後であっても、該半導体基板200が反ることはない。

[0093] 図 7 (i) : ダイシングにより、半導体チップを個別化する。個別化しても半導体基板 2 0 0 に対して上限の残留応力が均等化しているので半導体チップの平坦化が維持されている。

以上の工程で得られた半導体チップは、図 2 ～ 5 に記載のパワー半導体モジュールを製造するための半導体チップ封止体として好ましく用いられる。

[0094] 本発明に用いられる半導体チップの製造工程は上記のものに限定されない。例えば、図 7 (a) ～ (d) に示す工程の代わりに、金属ポスト材をシリコン基板に金属接合することで、同様の貫通ビア用第 1 金属ポストを形成してもよい。

また、図 7 (f) に示す工程において平坦化した第 1 絶縁樹脂面に金属膜を形成せずに、仮固定基板等に固定することで基板の反りを抑制し、裏面基板研磨、裏面電極作製工程を行うこともできる。

[0095] また、工程 7 (e) において用いる第 1 絶縁樹脂として、感光性ポリイミドを用いることもできる。感光性ポリイミドとしては、例えば、特開 2 0 0 4 - 2 8 5 1 2 9 号公報記載の低熱膨張型感光性ポリイミド等が利用できる。工程 7 (e) において、感光性ポリイミドを用いることで、図 7 (a) ～ (c) の方法によって貫通ビア用金属ポストを形成する代わりに、貫通ビアホールを空けた後めっき充填して、貫通ビア用金属ポストを形成することができる。

この他に、感光性ポリイミドは図 7 (e) の封止工程において、ダイシングラインの開口を目的として利用することができるため好ましい。

さらに、第 2 表面電極が形成された後に、この電極に配線を有する絶縁性放熱シート、配線を有する絶縁性放熱基板および放熱機能を有するリード電極から選ばれる放熱用部品を金属接合する工程を設けてもよい。

符号の説明

- [0096] 1 1 . . . 半導体素子
 1 2 . . . 半導体チップ
 1 4 . . . 放熱基板

- 1 4 a . . . 銅パターン
- 1 4 b . . . セラミックス基板
- 1 5 . . . 下部熱拡散伝導基板
- 1 6 . . . 上部放熱シート
- 1 7 . . . 放熱基板上電極
- 2 0 . . . 第 1 絶縁樹脂層
- 2 1 . . . 第 2 絶縁樹脂層
- 2 3 . . . めっきレジスト
- 3 2 . . . 裏面電極
- 3 4 . . . 第 1 貫通ビア
- 3 4 a . . . 貫通ビア
- 3 4 b . . . 第 1 貫通ビア用金属ポスト
- 3 5 . . . 表面第 1 電極
- 3 6、3 7 . . . 表面第 2 電極
- 3 8 . . . 表面第 2 電極引き出し配線
- 3 9 . . . 第 2 貫通ビア
- 3 9 a . . . 貫通ビアホール
- 3 9 b . . . 第 2 貫通ビア用金属ポスト
- 6 0 . . . D B C 絶縁基板
- 6 1 . . . パワー半導体素子
- 6 2 . . . 外部導出端子
- 6 3 . . . ボンディングワイヤ
- 6 4 . . . 放熱ベース
- 6 5 . . . 樹脂ケース
- 6 6 . . . 蓋
- 6 2 . . . エミッタ電極
- 6 3 . . . ゲート電極
- 6 4 . . . コレクタ電極

100A、100B、100C、100D、100E・・・パワー半導体
モジュール

200・・・半導体基板

請求の範囲

- [請求項1] 半導体基板の表面側に形成された表面第1電極と、前記半導体基板の裏面側に形成された裏面電極とを備える1又は2以上の半導体チップが、前記裏面電極で放熱基板と金属接合されている半導体装置であって、
前記半導体チップの表面部を封止する第1絶縁樹脂層と、
前記半導体チップの側面部及び放熱基板表面を封止する第2絶縁樹脂層と、
少なくとも前記第1絶縁樹脂層上に形成された表面第2電極と、及び
前記第1絶縁樹脂層内を貫通し、前記表面第1電極と前記表面第2電極とを接続する1又は2以上の第1貫通ビアと、
を有することを特徴とする半導体装置。
- [請求項2] 前記放熱基板の表面積が前記半導体基板の表面積と等しいか、又はそれより大きいものであり、前記放熱基板が、前記半導体基板の裏面全体を覆うように前記裏面電極と金属接合されてなる請求項1に記載の半導体装置。
- [請求項3] 前記半導体チップを構成する半導体基板の厚みが $400\mu\text{m}$ 以下である請求項1又は2に記載の半導体装置。
- [請求項4] 前記第2絶縁樹脂層内を貫通する1又は2以上の第2貫通ビアをさらに有する請求項1～3のいずれかに記載の半導体装置。
- [請求項5] 前記裏面電極と接続されている放熱基板上電極を前記放熱基板表面に有し、前記放熱基板上電極と前記表面第2電極が、前記第2貫通ビアにより接続されていることを特徴とする請求項4に記載の半導体装置。
- [請求項6] 前記第1絶縁樹脂層が、熱膨張率が $2\sim 21\text{ppm}/^\circ\text{C}$ の樹脂層を形成する絶縁性樹脂から構成され、前記第2絶縁樹脂層が、熱膨張率が $2\sim 50\text{ppm}/^\circ\text{C}$ の樹脂層を形成する絶縁性樹脂から構成されていることを特徴とする請求項1～5のいずれかに記載の半導体装置。

- [請求項7] 前記第1絶縁樹脂層が、ガラス転移温度300℃以上である絶縁性樹脂から構成され、第2絶縁層樹脂が、ガラス転移温度が240℃以上である絶縁性樹脂から構成されていることを特徴とする請求項1～6のいずれかに記載の半導体装置。
- [請求項8] 前記第1絶縁樹脂層及び前記第2絶縁樹脂層が、ポリイミド樹脂、ポリベンズイミダゾール樹脂及びポリベンズオキサゾール樹脂からなる群から選ばれる一種又は二種以上の絶縁性樹脂から構成されていることを特徴とする請求項1～7のいずれかに記載の半導体装置。
- [請求項9] 前記第1貫通ビア及び／又は第2貫通ビアが、めっき法又は金属ポスト材を用いる金属接合法により形成されたものである、請求項1～8のいずれかに記載の半導体装置。
- [請求項10] 配線を有する絶縁性放熱シートを有し、その配線部が前記表面第2電極と金属接合されている請求項1～9のいずれかに記載の半導体装置。
- [請求項11] リード電極を有し、そのリード電極が前記表面第2電極と金属接合されている請求項1～10のいずれかに記載の半導体装置。
- [請求項12] 以下の工程1～4をこの順で有することを特徴とする半導体装置の製造方法。
- (工程1) 半導体基板の表面側に形成された表面第1電極と、前記半導体基板の裏面側に形成された裏面電極とを備える半導体チップと、前記表面第1電極上に形成された1又は2以上の第1貫通ビア形成用金属ポストと、前記半導体チップの表面部及び前記第1貫通ビア形成用金属ポストを封止する第1絶縁樹脂層とを有する、1又は2以上の半導体チップ封止体を、
- その裏面電極で放熱基板と金属接合する工程
- (工程2) 放熱基板と金属接合された前記半導体チップ封止体全体を覆うように、前記放熱基板表面に第2絶縁樹脂層形成用樹脂を塗布し、300～450℃で加熱して第2絶縁樹脂層を形成する工程

(工程 3) 前記第 1 絶縁樹脂層及び第 2 絶縁樹脂層表面を薄化处理して、第 1 絶縁樹脂層と第 2 絶縁樹脂層を平坦化し、貫通ビア形成用金属ポストの上面を露出させる工程

(工程 4) 少なくとも第 1 絶縁樹脂層表面上に、表面第 2 電極を形成する工程

[請求項 13] 前記半導体基板の厚みが $400\ \mu\text{m}$ 以下である請求項 1 2 に記載の半導体装置の製造方法。

[請求項 14] 工程 4 の後に、前記表面第 2 電極に、配線を有する絶縁性放熱シート、配線を有する絶縁性放熱基板および放熱機能を有するリード電極から選ばれる放熱用部品を、該放熱用部品の配線部又はリード電極部で金属接合する工程をさらに有する、請求項 1 2 又は 1 3 に記載の半導体装置の製造方法。

[請求項 15] 少なくとも工程 2 の前に、以下の工程 a ~ c を有する請求項 1 2 ~ 1 4 のいずれかに記載の半導体装置の製造方法。

(工程 a) 放熱基板表面にめっきレジスト膜を成膜し、前記放熱基板の所定部が露出するように、めっきレジスト膜に開口部を設ける工程

(工程 b) 前記開口部内に金属を充填し、第 2 貫通ビア形成用金属ポストを形成する工程

(工程 c) めっきレジスト膜を除去する工程

[請求項 16] 少なくとも工程 2 の前に、放熱基板表面の所定位置に、第 2 貫通ビア形成用金属ポストを金属接合法により形成する工程を有する、請求項 1 2 ~ 1 4 のいずれかに記載の半導体装置の製造方法。

[請求項 17] 前記半導体チップ封止体が、以下の工程 1. 1 ~ 1. 5、1. 7 及び 1. 8 をこの順で有する製造工程により得られたものである、請求項 1 2 ~ 1 6 のいずれかに記載の半導体装置の製造方法。

(工程 1. 1) 表面第 1 電極が形成された半導体基板の表面にめっきレジスト膜を成膜する工程

(工程 1. 2) 前記表面第 1 電極の所定部が露出するように、めっき

レジスト膜に開口部を設ける工程

(工程 1. 3) 前記開口部に金属を充填し、第 1 貫通ビア形成用金属ポストを形成する工程

(工程 1. 4) めっきレジスト膜を除去する工程

(工程 1. 5) 前記第 1 貫通ビア形成用金属ポストを覆うように、前記半導体基板表面に第 1 絶縁樹脂層形成用樹脂を塗布し、300～450℃で加熱して第 1 絶縁樹脂層を形成し、同時に前記金属ポストのアニール処理を行う工程

(工程 1. 7) 前記半導体基板の裏面に裏面電極を形成する工程

(工程 1. 8) 前記半導体基板をダイシングにより個片化する工程

[請求項18] 前記(工程 1. 5)の後、(工程 1. 7)の前に、(工程 1. 6)前記半導体基板の裏面の薄板化処理により、半導体基板の厚みを400μm以下にする工程を有する請求項 17 に記載の半導体装置の製造方法。

[請求項19] 前記半導体チップ封止体が、以下の工程 1. 9、1. 10、1. 12 及び 1. 13 をこの順で有する製造工程により得られたものである、請求項 12～15 のいずれかに記載の半導体装置の製造方法。

(工程 1. 9) 表面第 1 電極が形成された半導体基板の前記表面第 1 電極上に、第 1 貫通ビア形成用金属ポストを金属接合法により形成する工程

(工程 1. 10) 前記第 1 貫通ビア形成用金属ポストを覆うように、前記半導体基板表面に第 1 絶縁樹脂層形成用樹脂を塗布し、300～450℃で加熱して第 1 絶縁樹脂層を形成する工程


(工程 1. 12) 前記半導体基板の裏面に裏面電極を形成する工程

(工程 1. 13) 前記半導体基板をダイシングにより個片化する工程


[請求項20] 前記(工程 1. 10)の後、工程(1. 12)の前に、(工程 1. 11)前記半導体基板の裏面の薄板化処理により、半導体基板の厚みを400μm以下にする工程を有する請求項 19 に記載の半導体装置

の製造方法。

[図1]




[図2]




1 0 0 C




1 0 0 D




[図5]




[図6]



[図7]



[図8]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2012/057313

A. CLASSIFICATION OF SUBJECT MATTER

H01L23/12(2006.01)i, H01L23/28(2006.01)i, H01L23/29(2006.01)i, H01L23/31(2006.01)i, H01L23/34(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L23/12, H01L23/28, H01L23/29, H01L23/31, H01L23/34

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2012

Kokai Jitsuyo Shinan Koho 1971-2012 Toroku Jitsuyo Shinan Koho 1994-2012

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2005-26269 A (Casio Computer Co., Ltd.), 27 January 2005 (27.01.2005), paragraphs [0007] to [0044]; fig. 1 to 21 & US 2004/0262716 A1	1-16
Y	JP 2009-64852 A (Octec Inc.), 28 March 2009 (28.03.2009), paragraphs [0026] to [0050]; fig. 1 (Family: none)	1-16
Y	JP 2007-184438 A (Casio Computer Co., Ltd.), 19 July 2007 (19.07.2007), paragraphs [0008] to [0028]; fig. 1 to 10 & US 2007/0158857 A1 & US 2010/0178731 A1	1-16



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search

11 June, 2012 (11.06.12)

Date of mailing of the international search report

26 June, 2012 (26.06.12)

Name and mailing address of the ISA/

Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2012/057313

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 8-70081 A (Nippondenso Co., Ltd.), 12 March 1996 (12.03.1996), paragraphs [0009] to [0011]; fig. 1 (Family: none)	16
A	JP 2009-277876 A (Sanken Electric Co., Ltd.), 26 November 2009 (26.11.2009), claims 3, 10; paragraph [0013] (Family: none)	1-20
A	JP 2008-210912 A (CMK Corp.), 11 September 2008 (11.09.2008), paragraphs [0033] to [0063], [0072]; fig. 1 to 5 (Family: none)	1-20
A	JP 2010-15650 A (NEC Corp.), 19 January 2001 (19.01.2001), paragraphs [0012] to [0031]; fig. 1 to 4 & US 2010/0002493 A1	1-20

A. 発明の属する分野の分類（国際特許分類（I P C）） Int.Cl. H01L23/12(2006.01)i, H01L23/28(2006.01)i, H01L23/29(2006.01)i, H01L23/31(2006.01)i, H01L23/34(2006.01)i		
B. 調査を行った分野 調査を行った最小限資料（国際特許分類（I P C）） Int.Cl. H01L23/12, H01L23/28, H01L23/29, H01L23/31, H01L23/34		
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1 9 2 2 - 1 9 9 6 年 日本国公開実用新案公報 1 9 7 1 - 2 0 1 2 年 日本国実用新案登録公報 1 9 9 6 - 2 0 1 2 年 日本国登録実用新案公報 1 9 9 4 - 2 0 1 2 年		
国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2005-26269 A（カシオ計算機株式会社）2005.01.27, 【0007】 - 【0044】 , 【図 1】 - 【図 21】 & US 2004/0262716 A1	1-16
Y	JP 2009-64852 A（株式会社オクテック）2009.03.28, 【0026】 - 【0050】 , 【図 1】（ファミリーなし）	1-16
Y	JP 2007-184438 A（カシオ計算機株式会社）2007.07.19, 【0008】 - 【0028】 , 【図 1】 - 【図 10】 & US 2007/0158857 A1 & US 2010/0178731 A1	1-16
☒ C 欄の続きにも文献が列挙されている。 ☐ パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー 「A」 特に関連のある文献ではなく、一般的技術水準を示すもの 「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） 「O」 口頭による開示、使用、展示等に言及する文献 「P」 国際出願日前で、かつ優先権の主張の基礎となる出願日の後に公表された文献 「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」 特に関連のある文献であって、当該文献と他の 1 以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」 同一パテントファミリー文献		
国際調査を完了した日 1 1 . 0 6 . 2 0 1 2	国際調査報告の発送日 2 6 . 0 6 . 2 0 1 2	
国際調査機関の名称及びあて先 日本国特許庁（I S A / J P） 郵便番号 1 0 0 - 8 9 1 5 東京都千代田区霞が関三丁目 4 番 3 号	特許庁審査官（権限のある職員） 今井 拓也 電話番号 0 3 - 3 5 8 1 - 1 1 0 1 内線 3 4 7 1	4 R 9 1 6 9

C (続き) . 関連すると認められる文献		
引用文献の カテゴリ*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 8-70081 A (日本電装株式会社) 1996.03.12, 【0009】 - 【0011】 , 【図 1】 (ファミリーなし)	16
A	JP 2009-277876 A (サンケン電気株式会社) 2009.11.26, 【請求項 3】 , 【請求項 10】 , 【0013】 (ファミリーなし)	1-20
A	JP 2008-210912 A (日本シイエムケイ株式会社) 2008.09.11, 【0033】 - 【0063】 , 【0072】 , 【図 1】 - 【図 5】 (ファミリーなし)	1-20
A	JP 2010-15650 A (日本電気株式会社) 2001.01.19, 【0012】 - 【0031】 , 【図 1】 - 【図 4】 & US 2010/0002493 A1	1-20