(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(51) Int. Cl.[6]
H03F 21/00

(45) 공고일자 1999년06월15일
(11) 등록번호 10-0195382
(24) 등록일자 1999년02월11일

(21) 출원번호 10-1991-0004904
(22) 출원일자 1991년03월28일
(65) 공개번호 특1991-0019319
(43) 공개일자 1991년11월30일

(30) 우선권주장 503,579 1990년04월03일 미국(US)
(73) 특허권자 톰슨 콘슈머 일렉트로닉스, 인코포레이티드 크리트먼 어윈 엠
미국 인디아나주 46290-1024 인디아나폴리스 노스 메리디안 스트리트 10330
(72) 발명자 마크 프란시스 럼라이치
미합중국 인디아나 인디아나폴리스 노스길포드 5333
데이빗 로렌스 앨빈
미합중국 인디아나 인디아나 폴리스 노왈드 애비뉴 6166
(74) 대리인 이병호, 최달용

심사관 : 정순원

(54) 공급 전류 보상 회로 장치

요약

공통 공급 버스에 접속된 다수의 기능 소자를 포함하는 장치에서, 임의의 소자는 처리되는 신호에 연관되는 시간 변화 공급 젼류를 도출할 수도 있다. 이러한 소자에 의해 처리되는 신호에 응답하여, 총 공급 전류를 일정하게 유지하고, 국부적인 공급 전위 변화를 제한하기 위해서 동일하거나 반대인 시간 변화 공급 전류를 도출하는 공급 전류 보상 회로가 포함된다. 증폭기의 실시예인 보상 회로는 공급버스 사이에 연결되고 증폭기로부터 나온 신호 전위에 의해 제어되는 트랜지스터를 포함하여, 증폭기에 인가된 신호에 비례하는 공급 전류를 도출한다. 상기 공급 전류는 증폭기에 의해 도출된 공급 전류의 변화대 동위상(in phase to va'iriations)에 반대인 변화를 포함한다.

대표도



명세서

[발명의 명칭]

공급 전류 보상 회로 장치

[도면의 간단한 설명]

제1도는 본 발명에 따른 전자 시스템의 블록도.

제2도는 본 발명의 양호한 실시예를 나타내는 블록도.

제3a 및 3b도는 제2도의 회로에 유도된 공급 전류의 그래픽도.

제4 및 5도는 공급 전류 보상 회로에서 기능 소자를 도시하는 다이어그램.

* 도면의 주요부분에 대한 부호의 설명

16 : 아날로그-대-디지탈 변환기 18 : 디지탈 신호 프로세서

20 : 디지탈-대-아날로그 변환기

[발명의 상세한 설명]

본 발명은 공급 버스로부터 도출된 공급 전류내의 변화를 보상하기 위한 장치에 관한 것이며, 상기 변화

들은 공급 버스들에 공통으로 접속된 회로들의 동작에 영향을 미치게 된다.

종래의 전자 시스템은 일반적으로 매우 컴팩트한(compact) 모듈러(modular)형태의 보조 시스템(subsystem)들 내에 있는 다수의 기능 소자들을 포함하고 있다. 이러한 보조 시스템에서는, 기능 소자들이 공통 공급 버스에 연결되어 있다. 보조 시스템의 컴팩트한 구조 때문에, 공급 버스들은 상당한 임피던스를 갖는다.

기능 소자에 의해 공급 버스로부터 도출된 전류는 종종 신호에 의해 좌우된다. 즉, 특정 소자에 의해 도출된 전류는 일정하지 않다. 공급 버스의 임피던스에 대해서는, 기능 소자에 의해 도출되는 전류 변화는 각 기능 소자에 인가되는 국부적인(local) 시간 변화 공급 전위를 야기시킨다. 이러한 공급 전위 변화는 특정 소자의 전송 기능에 큰 영향을 미친다.

국부적인 공급 전위 변화는 각 기능 소자에서 바이패스 캐패시터를 포함시킴으로써 방지될 수 있다. 그러나, 이러한 해결 방법은 고도의 컴팩트 시스템에서 기능 소자의 위치를 복잡하게 하며, 보조 시스템을 크게 하기 때문에 바람직하지 못하다. 즉 이것은 보조 시스템이 집적 회로에 포함되는 것을 의미한다.

집적 회로에서 공급 전위 변화에 대한 해결 방법은, 다수의 증폭기가 공통 공급 버스에 접속되는 미합중국 특허 제 4,327,332호에 기술되었다. 각 증폭기의 응답에 바람직하지 못한 영향을 미치는 국부적인 공급 전위 변화를 배제하기 위하여, 각각의 증폭기는 각각의 전압 조정 회로를 통해 공급 버스에 접속된다. 그러나, 각각의 전압 조정기는 회로의 복잡성을 증가시키며, 온도 변화 등에서는 대단히 민감하다.

본 발명은 공급 버스 사이에 접속되어 있으며, 기능 소자가 공급 전류를 도출하고, 상기 기능 소자에 의해 도출된 공급 전류내의 변화와 동일하거나 반대 극성을 가진 공급 버스로부터 전류를 도출하기 위해서, 기능 소자에 의해 처리되는 신호에 의해 조절되는 장치를 포함한다.

제1도는 증폭기(14), 아날로그-대-디지탈 변환기(ADC)(16), 디지털 신호 프로세서(18), 디지털-대-아날로그 변환기(DAC)(20) 및, 공통 공급 버스(10, 25) 사이에 연결된 또다른 증폭기(22)를 포함하는 시스템을 도시한다. 상기 공급 버스는 충분한 저항을 표시하는 직렬 접속된 저항(R)로 도시되어 있다(가상선으로 도시됨).

각각의 기능 소자들(14-22)에 의해 도출된 공급 전류는 버스를 따라 전위 강하를 유도할 수 있다. 버스들은 충분한 크기가 되어야 한다. 그 이유는 공급 전위가 인가되는 곳에서 가장 멀리 떨어져 있는 기능 소자가 동작이 안되도록, 버스들을 따라 발생하는 D.C. 전위 강하가 크지 않아야 되기 때문이다.

증폭기(14, 22)는 증폭기의 입력 접속에 각각 인가된 순간 신호와 기능적으로 관련된 공급 전류를 도출하며, 소자(16, 18, 20)는 실제적으로 일정한 공급 전류를 도출한다고 가정하자. 증폭기에 의해 도출된 시간 변화 공급 젼류는 각 저항(R) 양단에서 시간 변화 전위를 발생시켜, 결과적으로 기능 소자(16, 18,20)에 대해 시간 변화 전위를 발생시킨다. 기능 소자가 8-10 비트 ADC 또는 DAC 같은 정밀한 소자이거나 상당히 엄격한 공급 전위 허용 오차로 동작하도록 설계된 디지털 회로인 경우에는, 시간 변화 공급 전위는 이러한 기능 소자의 동작에 큰 영향을 미치며, 최악의 경우 임의의 시간 간격 동안 상기 소자의 동작을 중지시킨다.

제2 및 3a 및 3b도에 있어서, 제2도는 차동 증폭기에 접속된 공급 전류보상 회로(52)와 차동 증폭기(50)를 도시하고 있다. 증폭기(50)는 제1도의 회로망에서 증폭기(14 또는 22)에 의해 설계된다.

증폭기(50)는 종래의 것이며 상세히 기술하지는 않는다. 증폭기는, 차동 구조로 되어 있는(differential configuration) 일정한 전류원(11)에 접속된 소스 전극을 갖는 한쌍의 P-형 입력 트랜지스터(P1 및 P2)를 포함한다. 트랜지스터(P1) 및 (P2)의 드레인 전극은, n-형 트랜지스터(N1 및 N2)를 구성하는 전류 미러 증폭부하 회로의 출력 및 입력 단자에 각각 접속된다.

제3a도는 인가된 입력 신호 전압의 함수인, 증폭기(50)에 의해 도출된 공급 전류의 그래프이다. 제3b도는 증폭기(50)와 전류 보상 회로(52)의 결합에 의해 도출된 공급 전류의 그래프이다. 제3a도는 증폭기(50)에 의해 도출된 공급전류가 입력 신호 전압의 선형 동작 범위에서 3.4% 씩 변화하는 것을 도시한다. 공급 전류에서 예상된 변화는 회로 시뮬레이션에 의해 결정되거나 또는 테스트 회로를 도통시키며 변화를 측정함으로써 결정될 수 있다. 공급 전류 대 신호 입력 전압의 도표로부터 공급 전류 보상 회로의 필요성이 결정될 수도 있다. 상기 예에서, 증폭기에 의해 도출된 공급 젼류는 입력 신호 전압에 따라 선형으로 변화된다. 그러므로, 공급 전류는 트랜지스터 같은 선형 전류 제어 장치에 의해 보상된다.

제2도에서, 공급 전류 보상 회로는 네거티브 및 포지티브 공급 버스에 각각 접속된 드레인 및 소스 전극을 가지며, 적절한 극서의 신호 전위가, 이용 가능한 회로 노드에 접속된 게이트 전극을 가지는 P-형 트랜지스터(P3)으로 구성된다. 트랜지스터(P3)에 의해 발생된 A.C. 드레인 전류 $\triangle i$ 는 $\triangle r x gm$ 과 동등하다($\triangle r$ 는 트랜지스터에 인가된 A.C. 게이트-대-소스 전위의 값이며, gm 는 트랜지스터의 상호 컨덕턴스이다). 값 $\triangle r$는 $A_d \triangle V_{in}$와 동일하다(A_d 는 트랜지스터 P1 및 N1 의 신호 입력 전극 사이에서의 전압 이득이며, $\triangle V_{in}$는 A.C. 입력 신호를 표시한다).

공급 전류 변화를 보상하기 위하여 트랜지스터(P3)의 상호 컨덕턴스 값은 다음 식에 의해 주어진다.

$$gm = \triangle i/(A_d \triangle V_{in}) \qquad (1)$$

$\triangle i / \triangle V_{in}$는 제3a도의 공급 전류대 입력 신호의 기울기로부터 결정된다. 트랜지스터(P3)는 P-형 트랜지스터이며, 이것은 게이트 전압을 감소시키기 위해 드레인 전류를 증가시킨다. 게이트 전압은 신호 입력 전압을 증가시키기 위해 감소한다. 그러므로 트랜지스터(P3)는 신호 입력 전압이 증가할 때 공급 버스로부터 더 큰 전류를 도출하며, 이것은 증폭기(50)에 의해 도출된 공급 전류의 합은 제3b도에 도시된

바와 같이 증폭기(50)의 공급 전류-신호 전압 특성과 반대가 된다. 트랜지스터(P3) 및 증폭기(50)에 의해 도출된 공급 전류의 합은 제3b도에 도시된 바와 같이 증폭기(50)의 선형 입력 동적 범위내에서 신호 전압 변화에 대해 비교적 일정하다.

트랜지스터(P3)에 도통된 총 전류는 D.C. 성분 I_{DC} 와 A.C. 성분 △i 의 합과 같다. 제2도의 실시예에서, D.C. 성분은 공급 전류 보상 없이 1.4 밀리암페어 또는 증폭기(50)에 의해 도출된 D.C. 전류의 약 30% 인 것은 제 3a 및 3b도로부터 알 수 있다. 트랜지스터(P3)에 의해 도통된 D.C. 전류의 비교적 고레벨은 회로에서 약 30%의 전력 손실을 증가시켜 바람직하지 못하다.

트랜지스터(P3)에 의해 도출된 D.C. 전류는 트랜지스터(P3)에 인가된 평균게이트-대-소스 전위를 저하시킴으로써 감소된다. 비교적 포지티브 공급 전위가 V_{DD} 이며, 트랜지스터(P3)의 게이트 전극에 인가된 평균 전위는 V_D 볼트라 가정하면, 트랜지스터(P3)에 의해 도출된 전류 I_{DC} 는 다음 식에 의해 표현된다.

$$I_{DC} = K(V_D - V_{DD} - V_T)^2 \qquad (2)$$

V_T 는 트랜지스터의 임계 전위이며, K 는 트랜지스터 지오메트리에 비례하여 일정하다. D.C. 전류는 트랜지스터 P3의 소스 전극과 공급 버스 사이에서 전압 강하를 조정하여 게이트-소스 전위 $V_D - V_{DD}$ 를 저하시킴으로써 감소될 수도 있다. 이것은 제4도에 도시되며, 여기서, 다이오드로써 상호 접속되는 트랜지스터(P4)는 트랜지스터(P3)이와 포지티브 공급 버스 사이에 접속된다. 이러한 트랜지스터(P4)가 하나의 V_T 전위 만큼 게이트-소스 전위를 감소시킬 때 트랜지스터(P3)에 도통되는 D.C. 전류를 작게한다. 트랜지스터(P3)이 게이트 소스 전위를 감소시키는 것은 또한 트랜지스터의 상호 컨덕턴스를 감소시킨다. 그러나 트랜지스터(P3)의 형태는 게이트-소스 전압의 감소에 기인한 상호 컨덕턴스의 감소를 보상하도록 변경될 수도 있다. 상호 컨덕턴스가 게이트-소스 전위에 따라 선형으로 변화하고 D.C. 전류가 게이트-소스 전위의 제공에 비례하여 변화할 때, D.C. 전류의 미세한 감소는 보상 공급 전류의 A.C. 성분을 제공하도록 적절한 값에서 상호 컨덕턴스를 유지하면서 얻어진다.

제5도는 공급 전류 보상 회로가 공급 버스로부터 D.C. 전류를 도출하지 않음으로써, 과도한 전력을 소비하지 않도록 배열된 다른 실시예를 도시하고 있다.

제5도에서, P-형 트랜지스터(P5)는 공급 버스 사이에서 n-형 트랜지스터(N4)의 드레인-소스 도통 통로에 직렬로 연결되어 있는 드레인-소스 도통 통로를 가진다. 실제로 일정한 바이어스 전위는 트랜지스터(P5)의 게이트 전극에 인가된다. 트랜지스터(P5)에 인가된 게이트-소스 전위에 있어서, 증폭기(50)에 의해 도출된 공급 전류에서 최대 변화와 동일한 전류로 도통하도록 트랜지스터(P5)의 채널 크기가 선택된다.

트랜지스터(N4)의 게이트 전극은 증폭기 부하 트랜지스터 N2 의 게이트 전극에 접속되며, 트랜지스터(N2 및 N4)의 소스 전극은 네거티브 공급 버스에 접속된다. 그러므로 트랜지스터(N2 및 N4)는 동일한 게이트 소스 전위를 가진다. 트랜지스터(N2 및 N4)는 트랜지스터의 채널 영역 비율과 동일한 비율로 전류를 도통시킨다. 트랜지스터(N2) 는 트랜지스터(P2)의 드레인 전극에 상호 접속되는 게이트 및 드레인 전극을 가진다. 트랜지스터(P2)의 드레인으로부터 트랜지스터(N2)의 게이트 및 드레인 전극의 상호 접속까지 연결된 전류 i_2 는 게이트 및 소스 전극 양단에서 트랜지스터(N2)가 자신에 인가된 전류 i_2 를 도통시키도록 충분한 전위를 발생시킨다. 트랜지스터(P2)에 의해 제공된 전류 i_2 는 신호 입력 전위에 선형으로 비례한다. 트랜지스터(N4)에 의해 도통된 전류가 트랜지스터(N2)에 의해 도통된 전류에 비례함으로, 트랜지스터(N4)에 의해 도통된 전류는 신호 입력 전위 △Vin 에 비례하는 i_2 에 비례한다. 트랜지스터(N4)의 상대 크기는 관계식

$$(\triangle i/\triangle V_{in})/(i_2/\triangle V_{in}) = \text{크기 N4}/\text{크기 N2} \qquad (3)$$

또는

$$\triangle i/i_2 = \text{크기 N4}/\text{크기 N2} \qquad (4)$$

으로부터 결정된다. 트랜지스터(N4) 대 트랜지스터(N2)의 크기 비율은 입력 신호전위의 함수로써 전류 I_2 의 변화대 입력 신호 전위의 함수로써 공급 전류의 변화 비율과 동일하다.

제5도의 공급 보상 회로(52)에선 트랜지스터(P5)는 도통된 최대 공급 전류를 제한하며, 반면에 트랜지스터(N2)는 공급 전류의 시간 변화 진폭을 제어한다.

(57) 청구의 범위

청구항 1

상대적으로 포지티브하고 비교적 네가티브한 공정 전위들을 공급하는 버스를 형성하는 제1과 제2전도체와, 상기 버스에 접속되어 있고, 시간 변화신호들을 처리하는 다수의 기능소자들과, 상기 제1과 제2전도체들 사이에 연결된 주요 전도 통로를 가지며, 전류 미러 증폭기의 입력과 출력 연결부중 한 개에 연

결된 제어 전극을 가지는 단일 트랜지스터를 구비한 수단으로서, 상기 수단은, 상기 버스에 연결되어 있고, 상기 기능 소자들중 최소한 하나의 기능소자에 응답하여, 보상 공급 전류를 도출하여, 상기 수단과 상기 기능 소자들중 최소한 하나의 기능소자에 의해 도출된 총 전류를 실제적으로 일정하게 유지시키는 수단을 구비하며, 상기 기능 소자들중 최소한 하나의 기능소자는 자신에 공급된 시간 변화 신호와 기능적으로 관련된 시간 변화 공급 전류를 도출하며, 상기 기능 소자들중 상기 최소한 하나의 기능소자는 상기 전류 미러 증폭기의 입력과 출력 연결부에 각각 접속된 출력 전극들을 가지고 있는 차동 트랜지스터들의 차동 쌍을 포함하는 차동 증폭기를 포함하는 증폭기를 포함하며, 상기 시간 변화 신호는 트랜지스터들의 상기 차동 증폭기중 최소한 하나의 제어 전극에 인가되며, 출력 신호가 상기 전류 미러 증폭기의 입력과 출력 연결부중 최소한 한 개로부터 얻어지는 장치.

청구항 2

제1항에 있어서, 상기 수단은 상기 제1 및 제2전도체 사이의 상기 단일 트랜지스터의 제1전도 통로에 직렬로 접속된 임피던스 수단을 추가로 구비하는 장치.

청구항 3

제1항에 있어서, 상기 전류 미러 증폭기는 제1전도 형태의 전계 효과 트랜지스터로 구성되어 있으며, 상기 단일한 트랜지스터는 상기 전류 미러 증폭기의 출력 단자에 연결된 제어 전극을 가지고 있는 반대의 전도 형태인 전계 효과 트랜지스터인 장치.

청구항 4

제3항에 있어서, 상기 기능 소자들중 상기 최소한 하나의 기능소자는 상기 전류 미러 증폭기의 출력 단자에 연결되어 있는 입력 단자에 연결되어 있는 입력 단자를 가지는 반전 버퍼 증폭기를 추가로 포함하고 있는 장치.

청구항 5

제1항에 있어서, 상기 전류 미러 증폭기는 제1전도 형태의 전계 효과 트랜지스터로 구성되어 있으며, 상기 단일 트랜지스터는 상기 전류 미러 증폭기의 입력 단자에 연결된 제어 전극을 가지고 있는, 동일한 전도 형태의 전계 효과 트랜지스터인 장치.

청구항 6

상대적으로 포지티브하고 상대적으로 네가티브한 공급 전위들을 공급하는 버스를 형성하는 제1과 제2전도체와, 상기 버스에 접속되어 있고, 시간 변위 신호들을 처리하는 다수의 기능 소자들과, 상기 제1과 제2전도체들 사이에 연결된 주요 전도 통로를 가지며, 전류 미러 증폭기의 입력과 출력 연결부중 한 개에 연결된 제어 전극을 가지는 단일 트랜지스터를 구비한 수단으로서, 상기 수단은, 상기 버스에 연결되어 있고, 상기 시간 변화 신호를 나타내는 신호에 응답하여, 보상 공급 전류를 도출하여, 상기 수단과 상기 증폭기에 의해 도출된 총 전류를 실제적으로 일정하게 유지시키는 수단을 구비하고 있으며, 상기 기능 소자들중 최소한 하나의 기능소자는 자신에 공급된 시간 변화 신호와 기능적으로 관련된 시간 변화 공급 전류를 도출하며, 상기 시간 변화 신호를 나타내는 신호를 제공하는 출력과, 상기 시간 변화 신호에 응답하는 입력을 가지고 있는 증폭기를 포함하는 장치.

도면

도면1



도면2


52
50
Δi
I1
2R1
VIN
P1
P2
i1
i2
2R1
R1
P3
N1
N2

도면3a


6mA
5mA
4mA
1.5
1.75
2.0
2.25
2.5
2.75
3.0

도면3b


변경된 경로
6mA
5mA
4mA
공급전류
1.5
1.75
2.0
2.25
2.5
2.75
3.0
입력전압

도면4


52
50
공급전류 +
Δi
I1
P4
2R1
VIN
P1
P2
i1
i2
2R1
R1
P3
버퍼 증폭기
N1
N2
공급전류 -
보상경로 증폭기

도면5

