

【公報種別】特許法第 17 条の 2 の規定による補正の掲載
 【部門区分】第 7 部門第 3 区分
 【発行日】平成20年1月31日(2008.1.31)

【公開番号】特開2001-244823(P2001-244823A)
 【公開日】平成13年9月7日(2001.9.7)
 【出願番号】特願2000-383787(P2000-383787)
 【国際特許分類】

H 0 3 M 13/27 (2006.01)

G 0 6 F 11/10 (2006.01)

H 0 3 M 13/15 (2006.01)

【 F I 】

H 0 3 M 13/27

G 0 6 F 11/10 3 3 0 P

H 0 3 M 13/15

【手続補正書】

【提出日】平成19年12月11日(2007.12.11)

【手続補正 1】

【補正対象書類名】明細書

【補正対象項目名】発明の詳細な説明

【補正方法】変更

【補正の内容】

【発明の詳細な説明】

【 0 0 0 1 】

【発明の属する技術分野】

本発明は、クロスインターリーブドリードソロモンコード(CIRC)の復号方法を使用して、データのストリーム内の誤りを訂正する方法及び装置に関する。

【 0 0 0 2 】

【従来の技術】

オーディオ記録及び再生システムは他の形式の通信システムと同様に品質の向上の要求がある。

【 0 0 0 3 】

記録媒体の問題は、媒体の欠陥であり、その領域内では不適切なデジタルデータが記録され又は、信頼性をもって再生できない。この結果、再生データにはデジタルデータの伝送と同様に誤りが発生する。デジタルデータの記録中、再生中及び、伝送中には、有限の確率でデジタルデータ中に誤りが発生する。データは典型的には、バイナリユニットで構成され、(8のような)バイナリユニットのグループは、データバイトを構成し、そして、バイトのグループ(例えば、2)はデータワードを構成する。更にデータは、(32又は、28バイトブロックのような)データのブロックに構成される。

【 0 0 0 4 】

2つの異なる形式の誤りがある。第1の形式はバイナリビットの2つの可能な値のうちの1つの反対の値への置換であり、単一ビット誤りである。そのような誤りは通常はランダムに発生する。第2の形式の誤りは、エラービットの連続シーケンスである。そのような誤りはバースト誤りと呼ばれるこれらのバースト誤りの長さとその発生頻度もランダムである。

【 0 0 0 5 】

コンパクトオーディオディスクで典型的に使用されている1つの誤り訂正コードはいわゆるCIRC訂正コードである。CIRCはクロスインターリーブドリードソロモンコードの略である。CIRCは2ステップの処理を使用する。第1の符号化器を通ると、デー

タ多項式を表す24の連続するデータバイトが生成多項式により除算される。この処理では、4つのパリティバイトが付加される。結果は、24データバイトと4パリティのブロック(C2コード)となる。この連続するバイトのシーケンスは、他の符号化データバイト間でインターリーブされ又は分散される。

【0006】

インターリーブされたデータは、第2の符号化器を通る。第2の符号化器は、インターリーブによりデータバイトが異なるシーケンスで提示されることを除けば、第1の符号化器と同じであり、データバイトとパリティバイトが共に符号化され、28バイトのブロック(28データバイト足す4パリティバイト)が24バイトの代わりに符号化され、そして、更に4パリティバイトが付加される。第2の符号化処理の結果は24データバイトと8パリティバイトからなる32バイトブロック(C1コード)である。

【0007】

CIRC訂正コードの場合には、(28, 4)リードソロモンコードの符号化処理は、24データシンボル(バイト)に対して行われ、各シンボルは8ビットよりなる。典型的なオーディオアプリケーションでは、各オーディオサンプルは16ビットを有し、そして、各8ビットの2シンボルから構成される。このように、各8ビットシンボルは、ステレオオーディオデータの2チャンネルのうちの1つのオーディオサンプルの上位又は下位側のいずれかである。

【0008】

符号化されたデータは、光学的に記録されそして、読み出される。符号化されたデータが読み出された後には、記録、読出し又は、伝送の問題により、単一ビット又は、バースト誤りがあり得る。

【0009】

従来の誤り訂正方法は、CIRCの復号での使用が既知である。そのような方法の例は、US-A-4546474、US-A-4476562及び、US-A-4497058に開示されている。CIRC誤りの復号の従来の方法に従って、いわゆる消失訂正方法に基づき行われる。消失訂正方法では、誤りシンボルのロケーションがポインタ情報により示される。誤り訂正は、誤りシンボルに行われる。上述のC1とC2コードでは、検出と2誤りまでの訂正が可能である。しかし誤りロケーションが既知の場合には、4消失訂正まで可能である。従って、誤り訂正能力を上げるために、誤り訂正に対して消失訂正方法の実行が好ましい。さらに、消失訂正方法はバースト誤りを訂正するのに特に効果がある。

【0010】

CIRC誤りの復号に使用される従来の方法に従って、C1復号器で2誤りまでの訂正が行われる。もし3つ以上の誤りが発生したなら、訂正できず、C1ポインタ情報は次の段階のC2復号器に送られ、C1ポインタ情報を使用してC2復号器で誤り訂正が実行される。

【0011】

復号においてCIRC訂正の複合的な使用は、誤り訂正システムの訂正能力を向上する。しかし、従来の復号方法(CIRC復号器)は、CIRCコードのブロックの複合的な処理ができない。この問題を解決するために、複合的な処理を可能とする更なる手段又は装置を伴う従来のCIRC復号器が提供され又は、従来のCIRC復号器が複合的な処理に使用できるようになされる。

【0012】

CIRCコードの複合的な処理のための1つの方法(従来のCIRC復号器)は、US-A4852099に記載されている。既知の方法は、誤り訂正システムの訂正能力を向上するために消失訂正方法を使用する。C1復号とC2復号を特定の順序で2回行うことが提案されている。例えば、その順序はC1復号、続いてC2復号、続いてC1復号、そして、続いてC2復号である。

【0013】

この例に従って、C 1 コードワードは実際に (3 2 , 2 8) リードソロモンコードの復号が行われる C 1 復号器に供給される。2 誤りまでの誤り訂正が行われる。C 1 復号器により 3 又はそれ以上の誤りが検出されたときには、C 1 コードワード内の全シンボルに C 1 ポインタが設定される。そして、C 1 復号器により訂正されたデータと誤りポインタは更に、デインターリーブ処理で処理される。デインターリーブの出力は、C 2 復号器に供給される。4 消失までの消失訂正は、C 1 ポインタ情報を使用して C 2 復号器内で行われる。C 2 復号器内での消失訂正の完了で、C 1 ポインタはクリアされ、第 2 の C 2 復号サイクルには、ポインタ情報は転送されない。

【 0 0 1 4 】

第 2 のサイクルでは、C 2 復号器からのデータは、インターリーブへ供給され、再生されたときであろうのと同じ配置にデータを戻す。その後、第 2 の復号サイクル内の処理は、第 1 の復号サイクル内の処理に対応する。この復号法を使用して、C I R C コードの複合的処理画行われるが、しかし、更なるハードウェア (インターリーブブロック) が必要である。

【 0 0 1 5 】

C I R C の複合的処理を使用する C I R C 復号で使用される他の方法は、U S - A - 4 6 3 7 0 2 1 に開示されている。誤り検出と訂正は C 1 復号器と C 2 復号器でデジタルデータバイトの処理を行うことにより達成される。データが処理されるレートを最大にするために、復号器 C 1 と C 2 は、システムメモリに蓄積されたデータに対して、C 1 復号器は C 2 復号器の前にデータに動作して、実際に同時に動作する。C I R C 訂正コードの開示された復号方法に従って、第 1 段階で C 1 復号で 2 重誤り訂正までの誤り処理が行われ、そして、次の段階で、C 1 復号器から得られた C 1 ポインタ情報を参照することにより、C 2 復号で 2 重誤り訂正までの誤り処理が行われる。この場合、C 1 ポインタ情報は誤り訂正システムの誤り訂正能力を増加するのに使用されない。C 1 ポインタ情報は復号処理の品質をチェックするのに使用される。

【 0 0 1 6 】

U S - A - 4 6 3 7 0 2 1 に従った方法では、以下のシーケンスで、データバイトがシステムメモリから C 1 と C 2 復号器により読み出される。第 1 の C 1 復号器は、C 1 ブロックのデータバイト (3 2 バイト) を処理する。最初の C 2 処理は、既に C 1 復号器により処理された C 2 ブロックのデータバイト (2 8 バイト) を処理する。これで最初のパスは終了する。第 2 の C 1 復号器は最初のパスで処理されたデータバイトを処理し、第 2 の C 2 復号器は最初のパスで処理され且つ第 2 の C 1 復号器により処理されたデータバイトを処理する。これで第 2 のパスは終了する。復号器サイクルは、第 1 のパスと第 2 のパスの両方の実行を含む。各復号器サイクルの最後で、アドレスカウンタが増加され、復号器サイクルが繰り返される。入力バッファ内のデータ (C 1 ブロック) が準備完了するとすぐに、新たなデータがメモリロケーションに書きこまれる。このように、動作中は、有効なデータが処理されるまで、4 つの復号器のメモリを通しての読出しは進行する。

【 0 0 1 7 】

C I R C の復号に使用するための U S - A - 4 6 3 7 0 2 1 に従った方法では、デインターリーブの実行とデータを制御する特別の方法を使用して実行される。デインターリーブブロックはシステムメモリ (2 5 6 × 3 2 バイト) 内に設けられており、C 1 メモリブロック (1 2 8 × 3 2 バイト) と C 2 メモリブロック (1 2 8 × 3 2 バイト) よりなる。C 1 メモリブロックはロー 1 1 2 から 2 3 9 のアドレスを含む。C 2 メモリブロックはロー 2 4 0 から 2 5 5 のアドレスを含み、そして、ロー 0 から 1 1 1 を含む。システムメモリは循環的である。最も低い番号のシステムメモリアドレスは最も高い番号の次である。これを図 7 に示す。

【 0 0 1 8 】

既知の方法に従って、第 1 の C 1 復号器は、3 2 バイトの C 1 メモリブロックを処理する。C 1 復号器は最初にアドレス 1 1 2 で C 1 メモリブロックを読むように配置される。各連続する復号器サイクル (C 1 と C 2 復号器両方による 2 パスの実行) で、C 1 復号器

は次の連続する上のアドレスでC 1メモリブロックを読むように配置される。このように、第2のサイクルに対しては、C 1メモリブロックは位置1 1 3に配置される。

【0019】

第1のC 2デコーダは2 8データバイトのC 2メモリブロックを処理する。C 2復号器は最初にアドレス0でC 2メモリブロックを読むように配置される。C 2メモリブロックを構成するそれらのバイトは、システムメモリの対角線に沿って配置される(図7)。C 2メモリブロックを構成するそれらのバイトは、連続する復号サイクルに変換される。

【0020】

第2のC 1パスの最初では、C 1復号器は最初にシステムメモリのアドレス2 4 0でC 1メモリブロックを読むように配置される。第2のパスの最初で、C 2デコーダは最初にシステムメモリのアドレス1 1 3でC 2メモリブロックを読むように配置される。4復号パスの実行(1つの復号器サイクル)は、システムメモリを通して連続して進む。未処理のデータがまだメモリ内にある場合には、復号サイクルは連続する。システムメモリ内の全データが訂正されると、誤り訂正システムの動作は完了する。

【0021】

【発明が解決しようとする課題】

上述のC I R C訂正コードを復号する方法は以下の欠点がある。

【0022】

a) システムメモリ内のデータは2 5 6サイクル(各復号サイクルで4復号パス)中に処理される。システムメモリ内の全データが処理訂正されたときには誤り訂正システムの動作は完了する。入力バッファに十分なデータがある場合には、システムメモリ処理内に割り込みが発生する。割り込みは、システムメモリ処理(2 5 6サイクル)中に何回も発生し得る。従って、システムメモリ内のデータは、2回処理できない(最初のC 1、C 2パスと第2のC 1、C 2パス)。

【0023】

b) 2つの復号器(C 1復号器とC 2復号器)は、システムメモリに蓄積されたデータに同時に使用されねばならない。従って追加のハードウェアが必要である。

【0024】

c) リードソロモンコードの消失訂正方法が上述の方法と共に使用できない。

【0025】

【課題を解決するための手段】

本発明の目的は、ハードウェアを減少する一方データストリーム内の誤りを効率的に訂正するクロスインターリーブドリードソロモンコード(C I R C)を復号するのに使用する方法及び装置を開示することである。

【0026】

本発明の他の目的は、いわゆる消失訂正方法を使用して、データストリーム内の誤りを訂正するクロスインターリーブドリードソロモンコード(C I R C)を復号するのに使用する方法及び装置を提供することである。

【0027】

本発明の特徴に従って、幾つかのロケーション N_{ij} ($i = 0, \dots, 217, j = 0, \dots, 31$)と共に、メモリ内にC 1コードワード $C1_CDW_k$ ($k = 0, \dots, 108$)及びC 2コードワード $C2_CDW_m$ ($m = 0, \dots, 108$)として蓄積されたデータ内の誤りを訂正するクロスインターリーブドリードソロモンコード(C I R C)を復号する処理内で使用する誤り訂正方法であって、前記ロケーション N_{ij} の各々は前記データのデータバイトを含み、

a 1) ここで、 $k = 0, \dots, 108, j = 0, \dots, 31, i = k + 109$ 、及び、 $C1_CDW_k^j$ は前記C 1コードワード $C1_CDW_k$ の位置jのデータバイトであり、 $C1_CDW_k^j = N_{ij}$ に基づき復号手段を使用して、前記ロケーション N_{ij} からの前記C 1コードワード $C1_CDW_k$ を読み出し且つ復号するステップと、

a 2) 少なくとも前記C 1コードワード $C1_CDW_k$ を部分的に訂正するステップと、

b 1) ここで、 $m = 0, \dots, 108$ 、 $j = 0, \dots, 28$ 、 $i = m + 4 * j$ 、及び、 $C2_CDW_m^j$ は前記 $C2$ コードワード $C2_CDW_m$ の位置 j のデータバイトであり、 $C2_CDW_m^j = N_{i,j}$ に基づき復号手段を使用して、前記ロケーション $N_{i,j}$ からの前記 $C2$ コードワード $C2_CDW_m$ を読み出し且つ復号するステップと、
 b 2) 少なくとも前記 $C2$ コードワード $C2_CDW_m$ を部分的に訂正するステップとを有する方法が提供される。

【0028】

この方法は、新しい方法での、 $C1$ と $C2$ のコードワードの読み出しと復号を提供する。これは、新たな方法は、どのデータワードが $C1$ と $C2$ 復号に使用されるかを定義し、且つ処理順序のための特定の規則を含むことを意味する。デインターリーバ実行のためのシステムメモリは、従来のメモリと比較して小さいサイズであることができる。更に、本発明に従った方法を実行するために、単一の $CIRC$ 復号器のみを使用すれば良い。

【0029】

$C1$ コード内の大きなバースト誤りの訂正を、低入力誤り率に対して非常に効率的に実行できる。

【0030】

本発明の他の特徴に従って、上述の誤り訂正方法を実行する新たな装置が請求項 13 に記載されている。

【0031】

独立請求項に従った本発明の優位な特徴は、関連する独立請求項に記載されている。

【0032】

【発明の実施の形態】

1. システム要素

図 2 は本発明に従った $CIRC$ 復号器のブロック図である。

【0033】

取得部分からのデータストリームは入力論理 1 内で蓄積される。入力論理 1 は、109 の $C1$ コードワード (32 バイト) をバッファに蓄積できる。十分なデータが入力バッファにある場合には、データブロック (109 × 32) はシステムメモリ 2、好ましくは RAM へ書き込まれる。システムメモリ 2 では、データを蓄積するのに 2 つのメモリブロック B1, B2 が形成される。

【0034】

"1 シンボルの遅延" 要素 3 は従来の $CIRC$ 復号器から知られるデータ遅延のために使用される。

【0035】

読み出し、書きこみ又は、誤り訂正動作が行われるシステムメモリ 2 中のアドレッシングとメモリロケーションの決定のための手段は、タイミング及び制御要素 4 に含まれる。

【0036】

より理解するために、システムメモリ 2 内のデータバイトは図 3 に示される 2 次元デカルト座標系要素であると考えられる。この仮定は、システムメモリ 2 の実際のハードウェア実行と独立している。

【0037】

各垂直又は、 i 軸位置は 32 バイトの $C1$ コードワード (図 3) を有する。各水へ又は、 j 軸は各 j 軸位置で 8 ビットバイトを表す。バイトは左から右へ移動する各 j 位置内で順次番号が振られる。それは、システムのリードソロモン (RS) コードに従っている。パリティバイトは位置 28 から 31 である。

【0038】

図 2 に従って、従来の RS 復号器 5 は、システムメモリ 2 とタイミング及び制御要素 4 に接続されている。従来の RS 復号器 5 では RS コードのいわゆる消失訂正方法が実行される。 RS 復号器 5 は、4 消失又は、2 誤り又は、 $2 * t + E < d$ に従った組合せを訂正できる。ここで t はコード内の誤りの数、 E は消失数、及び、 d は RS コードのハミング

距離である。コンパクトオーディオディスクアプリケーションでは $d = 4$ である。

【 0 0 3 9 】

システムメモリ 2 内のアドレッシングと位置の決定と、読出し、書きこみ、及び、訂正動作中のデータバイトの転送の制御はタイミング及び制御要素 4 を使用して行われる。

【 0 0 4 0 】

2 シンボルの遅延は " 2 シンボル遅延 " 要素 6 内で行われる。1 つの C 2 コードワードは、C I R C 復号器の第 2 の復号器サイクル後に訂正され、出力バッファ 7 に書きこまれる。

【 0 0 4 1 】

2 . 本発明に従った誤り訂正方法の詳細な動作

図 4 を参照すると、C I R C 訂正コードの複合的な処理のための新たな復号方法の動作を詳細に説明する。十分なデータが入力バッファにある場合には、データブロック (1 0 9 × 3 2) は、ステップ 4 1 0 と 4 2 0 で、システムメモリ 2 の i - 位置 1 0 9 , 1 1 0 , . . . , 2 1 7 へ書きこまれる。

【 0 0 4 2 】

B 1 メモリブロックのカウントパスは最初に 1 に初期化される (図 4 の 4 3 0) 。そして、ステップ 4 4 0 で、条件 $C o u n t _ p s = 2 - ?$ が分析される。結果が N O であるならステップ 4 5 0 へ進み、。ステップ 4 5 0 では、この時点で、C 1 レベルである R S 復号器 5 は、 i - 位置 1 0 9 で、C 1 コードワード (3 2 バイト、 j - 位置に沿って $j = 0 , 1 , . . . , 3 1$) を読み出すために配置される。各連続する C 1 復号器サイクルで、R S 復号器 5 は前に配置されそして、連続する次の値の i - 位置で C 1 コードワードを読む。このように、第 2 の C 1 復号器サイクル中に、R S 復号器 5 は i - 位置 1 1 0 に配置される。同様に、全ての j - 位置 ($j = 0 , 1 , . . . , 3 1$) に対して i - 位置 2 1 7 が読み出されるまでアドレッシングは続く。

【 0 0 4 3 】

各 C 1 復号器サイクルで R S 復号器 5 は、2 誤りまでを訂正しようと試みる。3 つ又はそれ以上の誤りがある場合には、訂正されず、C 1 コードワードの未訂正のデータバイトの全てに消失フラグが割り当てられる。消失フラグはシステムメモリ 2 内の更なるメモリブロック (図示していない) に蓄積される。

【 0 0 4 4 】

一般的に、R S 復号器 5 (C 1 レベル) は連続して 1 0 9 の復号と訂正サイクルを行う (図 4 の 4 5 0) 。そして、B 1 メモリブロック (図 3) は完全に処理される、即ち、C 1 復号の最初のパスは終了する。その後、この時点で C 2 レベルの R S 復号器 5 は、 i - 位置 0 (図 4 の 4 6 0) で、C 2 コードワード (2 8 バイト) を読み出す位置にある。C 2 コードワードは B 1 と B 2 メモリブロックの対角線に沿って読み出される。読出し動作の C 2 コードワード (C 2 - C W) のアドレッシングは、以下のアルゴリズムにより行われる。

【 0 0 4 5 】

【 数 1 】

```

for(cycle=0; cycle<=108; ++cycle)
    {for(j=0; j<28; ++j)
        {i=cycle+4*j;
            C2_CDW[j]=memory[i][j];
        }
    }

```

(1)

ここで、[i] [j]はシステムメモリ2内のロケーションである。

【0046】

各C2復号器サイクルでは、RS復号器5は4消失又は、2誤り又は、以下の条件 $2 * t + E < d$ に基づき誤り又は、消失の組合せを訂正しようと試みる。ここでtはコード内の誤りの数、Eは消失数、及び、dはRSコードのハミング距離である。

【0047】

C1復号サイクルで割り当てられた消失情報(C1ポインタ情報)は、C2復号と訂正動作で使用される。ステップ460で、未訂正C2コードワードはマークされない、即ち、消失フラグは割り当てられない。

【0048】

全体的に、RS復号器5は(C2レベルで)、連続して109のC2復号及び、訂正サイクルを行う(図4のステップ460)。109のC2コードワードが処理されそして、第1のC2復号は完了する。109のC2復号と訂正サイクルの後に、カウンタの内容 Count__ps (カウンタバス; 図4の470)は増加され2となる。

【0049】

ステップ440中に再び、条件 Count__ps = 2 - ? が分析される。結果がYESであるなら、ステップ480が行われそして、B1メモリブロック内の全データバイトの消失フラグがクリアされる。そして、RS復号器5は(C1レベルで)、再び、ステップ490中に、i - 位置109で、C1コードワードを読み出すために配置される。各連続するC1復号器サイクルでは、RS復号器5は前に配置され、そして、次の連続する高いi - 位置で、C1コードワードは読みだされる。このように、第2のC1復号器サイクル中に、RS復号器5は、i - 位置110に配置される。同様に、アドレッシングはi - 位置217まで続く。各C1復号器サイクルで、RS復号器5は2つまでの誤りを訂正しようと試みる。3つ又はそれ以上の誤りがある場合には、訂正されず、C1コードワードの未訂正のデータバイトの全てに消失フラグが割り当てられる。

【0050】

一般的に、RS復号器5(C1レベル)は連続して109の復号と訂正サイクルを行う(図4の490)。そして、B1メモリブロック(図3)は完全に処理される、即ち、第2のC1復号のパスは終了する。その後、(C2レベルで)RS復号器5は、i - 位置0で、C2コードワード(28バイト)を読み出すために再び配置される。ステップ500で、C2コードワードはB1とB2メモリブロックの対角線に沿って読み出される。読み出し動作のC2コードワード(C2 - CW)のアドレッシングは、前述のアルゴリズム(1)により行われる。

【0051】

RS復号器5は再び、各C2復号器サイクルにより、4消失又は、2誤り又は、誤り又は消失の組合せを訂正しようと試みる。RS復号器5が現在のC2コードワードを訂正できない場合には、データバイトにフラグが付される。その後、処理されたC2コードワ

ドは出力バッファ 7 へ書きこまれる (図 2) 。

【 0 0 5 2 】

R S 復号器 (C 2 レベル) は、連続して、 1 0 9 の C 2 復号と訂正サイクルを行う。 1 0 9 の C 2 コードワードが処理された後、 C 2 復号の第 2 のパスは完了する。そして、消失情報を伴う B 1 メモリブロックは、システムメモリ 2 の B 2 メモリブロックへ移動される (図 4 のステップ 5 1 0) 。タイミング及び制御要素 4 で、信号 D O N E が発生される。この信号は、システムメモリ 2 内の全てのデータバイトが丁度 2 回処理されたという情報を与える。そしてステップ 4 1 0 は再び実行される。

【 0 0 5 3 】

3 . パースト誤り訂正

以下に本発明に従った方法を使用するパースト誤り訂正を説明する。

【 0 0 5 4 】

A) 高入力誤り率での C 1 コードワードの訂正 (C 1 コードワードは完全に又は、ほぼ完全に壊れている)

本発明に従った C I R C 訂正コードの訂正方法の詳細な動作は、パースト誤りと関連して説明される。(前の段階で) B 2 メモリブロックは既に訂正されかつ B 2 メモリブロックには、誤りがないと仮定する。 B 1 メモリブロックが入力論理 1 から (により) 入力される。 i - 位置 1 3 0 , . . . , 1 4 0 に、パースト誤りがある (1 1 の破壊された C 1 コードワード、図 5 参照) 。

【 0 0 5 5 】

R S 復号器 5 (C 1 レベル) は開始し、 B 1 メモリブロック内の 1 0 9 の C 1 コードワードを連続して復号しかつ訂正することを試みる。 i - 位置 1 3 0 , . . . , 1 4 0 でコードワードは、訂正不能でありそしてそれゆえ、フラグが付される (各 C 1 コードワード内の各バイトに消失フラグが割り当てられる) 。

【 0 0 5 6 】

そして、 R S 復号器 5 (C 2 レベル) は、開始しそして、 B 1 と B 2 メモリブロック内の 1 0 9 の C 1 コードワードを連続して復号しかつ訂正することを試みる。その動作中に、 R S 復号器 5 (C 2 レベル) は、メモリセクタ 2 B 1 と 1 B 2 (図 5 参照) からバイトを読まなければならない。 R S 復号器 5 の第 1 パスの完了後 (1 0 9 の C 1 パスと 1 0 9 の C 2 パス) 、メモリセクタ 2 B 1 の i - 位置 (1 3 0 - 1 4 0) でフラグが付されたバイトは訂正され、一方、メモリセクタ 1 B 1 の i - 位置 (1 3 0 - 1 4 0) でフラグが付されたバイトは訂正されずに残る。

【 0 0 5 7 】

R S 復号器 5 の第 2 のパスは、 B 1 メモリブロック内の 1 0 9 の C 1 コードワードを復号し連続して訂正しようと試みる。位置 1 3 0 , . . . , 1 4 0 でコードワードは、再びフラグが付されるがしかし、実際には、この時点で誤りはメモリセクタ 1 B 1 内にのみ存在する。そして、 R S 復号器 5 (C 2 レベル) は開始し、 B 1 と B 2 メモリブロック内の 1 0 9 の C 2 コードワードを連続して復号しかつ訂正することを試みる。

【 0 0 5 8 】

次の段階で、消失情報を伴う訂正された B 1 メモリブロックは、システムメモリの B 2 メモリブロックにコピーされる (図 6 参照) 。その後、新たなデータブロックが入力論理 1 から B 1 メモリブロックへロードされ、そして、 C I R C 復号器が再度開始する。残りの誤りは、 (消失情報を伴うバイト) メモリセクタ 1 B 2 内に存在する。 R S 復号器 5 (C 1 レベル) は開始し、そして、 B 1 メモリブロック内の 1 0 9 の C 1 コードワードを連続して復号しかつ訂正することを試みる。

【 0 0 5 9 】

そして、 R S 復号器 5 (C 2 レベル) は、開始し、 B 1 と B 2 メモリブロック内の 1 0 9 の C 2 コードワードを連続して復号しかつ訂正することを試みる。この段階では、誤りはメモリセクタ 1 B 2 内にのみある誤り (i - 位置 2 1 , . . . , 3 1 に残る誤り) は、訂正される。

【 0 0 6 0 】

本発明に従った方法を実行するC I R C復号器は、14の壊れたC1コードワード（限界）を高入力誤り率で訂正可能である。

【 0 0 6 1 】

B) 低入力誤り率を伴うC1コードワードバーストの訂正（各C1コードワードは3から6の誤りを有する）

本発明に従った方法を実行するC I R C復号器は、破壊されたC1コードワードが低入力誤り率を有する場合には、非常に効率的に動作する。以下にこれを説明する。

【 0 0 6 2 】

C2コードワード誤り訂正（C I R C復号器の第1のパス）では、RS復号器5（C2レベル）は消失のどのようなランダム組み合わせ（4消失まで）も訂正できる、即ち、C I R C復号器の第2のパス中は、RS復号器5（C1レベル）は、C I R C復号器（C1レベル）の第1のパス中で訂正されなかったどのようなC1コードワードも訂正することができる。従って、C I R C復号器の第2のパス中に、C I R C復号器（C2レベル）の第1のパス中で訂正されなかったどのようなC2コードワードも訂正できる。

【 0 0 6 3 】

これは、図7を参照して示すことができる。図7では、それぞれ、従来のC I R C復号器と本発明に従った方法を実行するC I R C復号器の、2つのC I R C復号器の誤り訂正結果が表示されている。従来のC I R C復号器の結果は、破線で示されている。本発明に従った方法を実行するC I R C復号器の結果は、実線で示されている。

【 0 0 6 4 】

結果は、以下の組合せの誤りに対して示されている。

1. 各C1コードワード内に3つの誤り（ランダム誤り）を有する、20のC1コードワードのバースト誤り。
2. 各C1コードワード内に4つの誤りを有する、20のC1コードワードのバースト誤り。
3. 各C1コードワード内に5つの誤りを有する、20のC1コードワードのバースト誤り。
4. 各C1コードワード内に6つの誤りを有する、20のC1コードワードのバースト誤り。
5. 各C1コードワード内に3つの誤りを有する、30のC1コードワードのバースト誤り。
6. 各C1コードワード内に4つの誤りを有する、30のC1コードワードのバースト誤り。
7. 各C1コードワード内に5つの誤りを有する、30のC1コードワードのバースト誤り。
8. 各C1コードワード内に6つの誤りを有する、30のC1コードワードのバースト誤り。
9. 各C1コードワード内に3つの誤りを有する、40のC1コードワードのバースト誤り。
10. 各C1コードワード内に4つの誤りを有する、40のC1コードワードのバースト誤り。
11. 各C1コードワード内に5つの誤りを有する、40のC1コードワードのバースト誤り。
12. 各C1コードワード内に6つの誤りを有する、40のC1コードワードのバースト誤り。

【 0 0 6 5 】

各C1コードワード内に異なる数の誤りを有する、20のC1コードワードのバースト誤りの訂正結果を、図7に示す（円）。本発明に従った方法を実行するC I R C復号器は、各コードワード内に3又は4つの誤りを有する20のC1コードワードのバースト誤り

訂正できる。C 1 コードワード内に 5 又は 6 つの誤りが発生した場合には、本発明に従った方法を実行する C I R C 復号器は、20 の C 1 コードワードのバースト誤りを訂正できない。しかし、本発明に従った方法を実行するオーディオデータ C I R C 復号器の出力消失率は非常に低い。

【0066】

本発明に従った方法を実行する C I R C 復号器に関しては、従来の C I R C 復号器と比較して、30 の C 1 コードワードのバースト誤りの訂正に関して、誤り訂正のより良好な性能が得られる。本発明に従った方法を実行する C I R C 復号器は、各コードワード内に 3 つの誤りを有する、30 の C 1 コードワードのバースト誤りを訂正できる。本発明に従った方法を実行する C I R C 復号器内のオーディオデータの出力消失率はも低い（結果は四角により示されている）。本発明に従った方法を実行する C I R C 復号器の優位点は、更なる増大する入力誤り率で減少することである。

【0067】

従来の C I R C 復号器と本発明に従った方法を実行する C I R C 復号器の両方に対する制限は、バースト誤り 14 C 1（完全に壊れた）コードワードである。この場合、従来の C I R C 復号器と本発明に従った方法を実行する C I R C 復号器に対する誤り訂正能力は異なる。

【0068】

【発明の効果】

本発明により、ハードウェアを減少する一方データストリーム内の誤りを効率的に訂正するクロスインターリーブドリードソロモンコード（C I R C）を復号するのに使用する方法及び装置を提供できる。

【図面の簡単な説明】

【図 1】

従来の誤り訂正方法と共に使用されるシステムメモの例を示す図である。

【図 2】

本発明に従った方法を実行するのに好適な C I R C 復号器のブロック図である。

【図 3】

本発明に従ったメモリブロック B 1 と B 2 を伴うメモリブロックの概略を示す図である。

【図 4】

本発明に従った方法のフローチャートを示す図である。

【図 5】

メモリセクタを伴う図 3 のメモリブロックを示す図である。

【図 6】

メモリブロック B 2 へ移動されたメモリブロックを伴う図 5 のメモリブロックを示す図である。

【図 7】

それぞれ、従来の誤り訂正方法と本発明に従った誤り訂正方法の比較結果を示す図である。

【符号の説明】

- 1 入力論理
- 2 システムメモリ
- 3 1 シンボル遅延
- 4 タイミング及び制御要素
- 5 R S 復号器
- 6 2 シンボル遅延
- 7 出力バッファ