

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4843229号
(P4843229)

(45) 発行日 平成23年12月21日(2011.12.21)

(24) 登録日 平成23年10月14日(2011.10.14)

(51) Int.Cl.		F I		
HO 1 L 21/60 (2006.01)		HO 1 L 21/92	6 O 4 B	
HO 1 L 23/52 (2006.01)		HO 1 L 21/88	T	
HO 1 L 21/3205 (2006.01)		HO 1 L 21/92	6 O 4 S	
		HO 1 L 21/92	6 O 2 E	
		HO 1 L 21/92	6 O 3 B	

請求項の数 2 (全 8 頁)

(21) 出願番号	特願2005-47679 (P2005-47679)	(73) 特許権者	000003078
(22) 出願日	平成17年2月23日(2005.2.23)		株式会社東芝
(65) 公開番号	特開2006-237159 (P2006-237159A)		東京都港区芝浦一丁目1番1号
(43) 公開日	平成18年9月7日(2006.9.7)	(74) 代理人	100109900
審査請求日	平成19年12月12日(2007.12.12)		弁理士 堀口 浩
前置審査		(72) 発明者	瀬戸 雅晴
			神奈川県横浜市磯子区新杉田町8番地 株式会社東芝 横浜事業所内
		(72) 発明者	江澤 弘和
			神奈川県横浜市磯子区新杉田町8番地 株式会社東芝 横浜事業所内
		審査官	井上 猛

最終頁に続く

(54) 【発明の名称】 半導体装置の製造方法

(57) 【特許請求の範囲】

【請求項1】

基板上に通電層を形成する工程と、
 所定の位置に開口を有するレジストマスクを前記通電層上に形成する工程と、
 前記通電層に電流を供給して、めっき法により前記開口内にめっき膜を形成する工程と、
 前記開口を形成する前記レジストマスクの内側面を後退させて、前記内側面と前記めっき膜との間隔を広げる工程と、
 前記めっき膜を覆うように前記内側面の後退した前記開口内に絶縁膜を形成する工程と、
 前記レジストマスクを除去する工程と、
 前記めっき膜及び前記絶縁膜に覆われている部分以外の前記通電層を除去する工程と、
 前記絶縁膜に第2の開口を形成する工程と、
 前記第2の開口に半田バンプを形成する工程と、
 をさらに具備することを特徴とする半導体装置の製造方法。

【請求項2】

前記めっき膜はCuから構成されており、前記絶縁膜はポリイミドから構成されていることを特徴とする請求項1記載の半導体装置の製造方法

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置の製造方法及び半導体装置に関する。

【背景技術】

【0002】

従来から、半導体チップ上に形成された半田バンプにより半導体チップとBGA基板等のインターポーザ基板とをフリップチップ接続する技術が知られている。

【0003】

半田バンプは、Sn-Pb等のPb系半田を用いて形成されてきたが、近年、環境に対する鉛の影響等から例えばSn-Ag等のPbフリー半田を用いて形成されつつある。

【0004】

Sn-Ag半田を使用して、半田バンプを形成する場合には、めっき法が利用されている(例えば特許文献1参照)。例えば、パッシベーション膜上に通電層を形成し、通電層に電流を供給するとともにSn及びAgの二元系のめっき液を供給することにより、通電層上にSn-Ag半田を形成し、その後Sn-Ag半田をリフローして、半田バンプを形成している。

【0005】

しかしながら、二元系のめっき液は管理し難いため、Sn-Ag半田の組成を正確に管理することは困難である。このようなことから、一元系のめっき液によりAg膜及びSn膜を積層するように形成し、その後これらをリフローさせて、Sn-Agの半田バンプを形成する技術が注目されている。

【0006】

しかしながら、この技術においては、Ag膜及びSn膜形成後において通電層を除去する際に、Ag膜の側面が薬液等によりエッチングされ、損傷してしまうおそれがある。この結果、半田バンプが所望の組成にならず、融点に変化してしまうとともに機械的強度が低下してしまうおそれがある。

【特許文献1】米国特許第6569752号明細書

【発明の開示】

【発明が解決しようとする課題】

【0007】

本発明は、上記課題を解決するためになされたものである。即ち、本発明は、通電層を除去する際における第1のめっき膜の損傷を抑制できる半導体装置の製造方法及び半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明の一の態様によれば、基板上に通電層を形成する工程と、所定の位置に開口を有するレジストマスクを前記通電層上に形成する工程と、前記通電層に電流を供給して、めっき法により前記開口内にめっき膜を形成する工程と、前記開口を形成する前記レジストマスクの内側面を後退させて、前記内側面と前記めっき膜との間隔を広げる工程と、前記めっき膜を覆うように前記内側面の後退した前記開口内に絶縁膜を形成する工程と、前記レジストマスクを除去する工程と、前記めっき膜及び前記絶縁膜に覆われている部分以外の前記通電層を除去する工程と、前記絶縁膜に第2の開口を形成する工程と、前記第2の開口に半田バンプを形成する工程と、をさらに具備することを特徴とする半導体装置の製造方法が提供される。

【発明の効果】

【0010】

本発明の一の態様の半導体装置の製造方法によれば、通電層を除去する際における第1のめっき膜の損傷を抑制することができる。本発明の他の態様の半導体装置によれば、第1のめっき膜の損傷を抑制した半導体装置を提供することができる。

【発明を実施するための最良の形態】

【0011】

(第1の実施の形態)

10

20

30

40

50

以下、第1の実施の形態について説明する。図1(a)～図3(b)は本実施の形態に係る半導体装置の製造プロセスの模式図である。

【0012】

まず、本実施の形態で使用する半導体ウェハ(基板)について説明する。図1(a)に示されるように、トランジスタ等の半導体素子(図示せず)が形成された半導体ウェハW(以下、単に「ウェハ」と称する。)上には、電極パッド1及びパッシベーション膜2が形成されている。電極パッド1を構成する材料としては例えばAl等が挙げられ、またパッシベーション膜2を構成する材料としては例えばSiN等が挙げられる。本実施の形態では、電極パッド1がAlから構成されており、またパッシベーション膜2がSiNから構成されている場合について説明する。

10

【0013】

パッシベーション膜2は電極パッド1上にも形成されており、またパッシベーション膜2上にはポリイミド膜3が形成されている。パッシベーション膜2上にポリイミド膜3を形成することにより、後述する半田バンプ8を形成したときの応力を緩和することができ、また半導体チップとインターポーザ基板との間に充填されるアンダーフィル剤との密着性を向上させることができる。なお、本実施の形態では、パッシベーション膜2上にポリイミド膜3を形成しているが、ポリイミド膜3を形成しなくともよい。

【0014】

このような電極パッド1等が形成されたウェハWを使用して、以下の工程を行う。まず、図1(a)に示されるように、ポリイミド膜3上に、めっき時に電流を供給するための通電層4を形成する。ここで、パッシベーション膜2とポリイミド膜3には、電極パッド1上の部分に開口がそれぞれ形成されているので、電極パッド1上の部分においては、通電層4が電極パッド1に接する。通電層4を構成する材料としては、例えばTiやTiW等のTi系材料等が挙げられる。本実施の形態では、通電層がTi系材料から構成されている場合について説明する。なお、通電層は多層構造のものであってもよい。

20

【0015】

ポリイミド膜3上に通電層4を形成した後、図1(b)に示されるように、所定の位置に開口5aを有するレジストマスク5を通電層4上に形成する。本実施の形態では、開口5aは、電極パッド1上に形成されている。

【0016】

通電層4上にレジストマスク5を形成した後、通電層4に電流を供給するとともに開口5a内にめっき液を供給して、めっき法により図1(c)に示されるように開口5a内にめっき膜6(第1のめっき膜)を形成する。めっき膜6を構成する材料としては、例えばCu, Ag, Au等の金属が挙げられる。本実施の形態ではめっき膜6がAgから構成されている場合について説明する。

30

【0017】

開口5a内にめっき膜6を形成した後、例えばウエットエッチング或いはドライエッチング等により、開口5aを形成しているレジストマスク5の内側面5bを所定量後退させて、図2(a)に示されるように内側面5bとめっき膜6との間隔を広げる。ウエットエッチングとしては、例えば現像液やレジスト剥離液等を使用して行われるエッチングが挙げられ、またドライエッチングとしては、例えばO₂等によるアッシングが挙げられる。

40

【0018】

内側面5bとめっき膜6との間隔を広げた後、通電層4に電流を供給するとともに開口5a内にめっき液を供給して、めっき法により図2(b)に示されるようにめっき膜6を覆うように開口5a内にめっき膜7(第2のめっき膜)を形成する。めっき膜7を構成する材料としては、例えばめっき膜6を構成している金属とは異なる金属が挙げられる。本実施の形態では、めっき膜7がSnから構成されている場合について説明する。

【0019】

めっき膜7を形成した後、図2(c)に示されるようにレジスト剥離液等の薬液によりレジストマスク5を除去する。その後、図3(a)に示されるようにめっき膜6, 7に覆

50

われている部分以外の通電層 4 を除去する。本実施の形態では、通電層 4 が T i 系材料から構成されているので、希弗酸等を使用して通電層 4 を除去することができる。ここで、めっき膜 6 , 7 に覆われている部分の通電層 4 は、後述する半田バンプ 8 中に含まれる S n の拡散を抑制するためのパリアメタルとして機能する。

【 0 0 2 0 】

通電層 4 を除去した後、めっき膜 6 , 7 をリフローさせて、図 3 (b) に示されるように半田バンプ 8 を形成する。本実施の形態では、めっき膜 6 は A g から構成されており、めっき膜 7 は S n から構成されているので、半田バンプ 8 は S n - A g から構成されている。

【 0 0 2 1 】

その後、特に図示しないが、半田バンプ 8 が形成されたウェハ W をダイシングして、半導体チップを形成し、半田バンプ 8 を用いて B G A 基板等のインターポーザ基板にフリップチップ実装する。そして最後に半導体チップとインターポーザ基板との間にアンダーフィル剤を充填するとともに封止樹脂により半導体チップを封止することにより、半導体装置が得られる。

【 0 0 2 2 】

本実施の形態では、めっき膜 6 を形成した後、レジストマスク 5 の内側面 5 b を後退させて、内側面 5 b とめっき膜 6 との間隔を広げているので、めっき膜 7 を形成した際に、めっき膜 6 の上面と側面がめっき膜 7 により覆われる。これにより、通電層 4 を除去する際のめっき膜 6 の損傷を抑制することができる。その結果、所望の組成の半田バンプ 8 が得られるので、融点の変化及び機械的強度の低下を抑制することができる。なお、本実施の形態では、めっき膜 7 は S n から構成されているので、希弗酸により通電層 4 を除去した場合であっても、めっき膜 7 はほぼエッチングされない。

【 0 0 2 3 】

(第 2 の実施の形態)

以下、第 2 の実施の形態について説明する。なお、第 1 の実施の形態と重複する説明は省略することもある。本実施の形態では、第 1 の実施の形態で説明した手法を用いてウェハレベル C S P (Chip Scale Package) の再配置配線を形成する例について説明する。図 4 (a) ~ 図 6 (c) は本実施の形態に係る半導体装置の製造プロセスの模式図である。

【 0 0 2 4 】

図 4 (a) に示されるように、ポリイミド膜 3 上に通電層 4 を形成する。本実施の形態においても、通電層 4 が T i 系材料から構成されている場合について説明する。

【 0 0 2 5 】

ポリイミド膜 3 上に通電層 4 を形成した後、図 4 (b) に示されるように、所定の位置に開口 5 a を有するレジストマスク 5 を通電層 4 上に形成する。本実施の形態では、開口 5 a は、再配置配線を形成する位置に形成されている。

【 0 0 2 6 】

通電層 4 上にレジストマスク 5 を形成した後、通電層 4 に電流を供給するとともに開口 5 a 内にめっき液を供給して、めっき法により図 4 (c) に示されるように開口 5 a 内にめっき膜 6 を形成する。本実施の形態では、めっき膜 6 が C u から構成されている場合について説明する。

【 0 0 2 7 】

開口 5 a 内にめっき膜 6 を形成した後、ウェットエッチング或いはドライエッチングにより、開口 5 a を形成しているレジストマスク 5 の内側面 5 b を所定量後退させて、図 5 (a) に示されるように内側面 5 b とめっき膜 6 との間隔を広げる。

【 0 0 2 8 】

内側面 5 b とめっき膜 6 との間隔を広げた後、通電層 4 に電流を供給するとともに開口 5 a 内にめっき液を供給して、めっき法により図 5 (b) に示されるようにめっき膜 6 を覆うようにめっき膜 9 (第 2 のめっき膜) を形成する。めっき膜 9 を構成する材料としては、例えばポリイミド等の絶縁材料が挙げられる。本実施の形態では、めっき膜 9 がポリ

10

20

30

40

50

イミドから構成されている場合について説明する。

【0029】

めっき膜9を形成した後、図5(c)に示されるようにレジスト剥離液等の薬液によりレジストマスク5を除去する。その後、図6(a)に示されるようにめっき膜6,9に覆われている部分以外の通電層4を除去する。ここで、めっき膜6,9に覆われている部分の通電層4は、めっき膜6を構成するCuの拡散を抑制するためのバリアメタルとして機能する。

【0030】

通電層4を除去した後、図6(b)に示されるようにめっき膜9に開口9aを形成する。その後、図6(c)に示されるように、開口9a内にバリアメタル10を形成し、バリアメタル10上に半田バンプ11を形成する。なお、本実施の形態では、半田バンプ11を上記第1の実施の形態で説明した手法により形成していないが、第1の実施の形態で説明した手法により形成してもよい。

10

【0031】

その後、特に図示しないが、半田バンプ8が形成されたウェハWをダイシングして、半導体チップを形成することにより、半導体装置が得られる。

【0032】

本実施の形態では、めっき膜6を形成した後、レジストマスク5の内側面5bを後退させて、内側面5bとめっき膜6との間隔を広げているので、めっき膜9を形成した際に、めっき膜6の上面と側面がめっき膜9により覆われる。これにより、通電層4を除去する際のめっき膜6の損傷を抑制することができる。この結果、再配置配線として機能するめっき膜6の断線及び短絡等を抑制することができる。なお、本実施の形態では、めっき膜9はポリイミドから構成されているので、希弗酸により通電層4を除去した場合であっても、めっき膜9はほぼエッチングされない。

20

【0033】

本発明は上記実施の形態の記載内容に限定されるものではなく、構造や材質、各部材の配置等は、本発明の要旨を逸脱しない範囲で適宜変更可能である。

【図面の簡単な説明】

【0034】

【図1】図1(a)～図1(c)は第1の実施の形態に係る半導体装置の製造プロセスの模式図である。

30

【図2】図2(a)～図2(c)は第1の実施の形態に係る半導体装置の製造プロセスの模式図である。

【図3】図3(a)及び図3(b)は第1の実施の形態に係る半導体装置の製造プロセスの模式図である。

【図4】図4(a)～図4(c)は第2の実施の形態に係る半導体装置の製造プロセスの模式図である。

【図5】図5(a)～図5(c)は第2の実施の形態に係る半導体装置の製造プロセスの模式図である。

【図6】図6(a)～図6(c)は第2の実施の形態に係る半導体装置の製造プロセスの模式図である。

40


【符号の説明】

【0035】


W...ウェハ、4...通電層、5...レジストマスク、5a...開口、5b...内側面、6,7,9...めっき膜、8,11...半田バンプ。

【 図 1 】


(a)



(b)




(c)




【 図 2 】


(a)



(b)




(c)




【 図 3 】

(a)




(b)




【 図 4 】


(a)



(b)




(c)




【 5 】


(a)



(b)




(c)




【 6 】


(a)



(b)



(c)



フロントページの続き

- (56)参考文献 特開2003-234348(JP,A)
米国特許第06569752(US,B1)
特開2000-260801(JP,A)
特開平10-092830(JP,A)
特開平10-335364(JP,A)

- (58)調査した分野(Int.Cl., DB名)
H01L 21/92