

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第2区分

【発行日】平成22年12月24日(2010.12.24)

【公開番号】特開2009-124042(P2009-124042A)

【公開日】平成21年6月4日(2009.6.4)

【年通号数】公開・登録公報2009-022

【出願番号】特願2007-298361(P2007-298361)

【国際特許分類】

H 01 L 21/60 (2006.01)

H 01 L 23/12 (2006.01)

【F I】

H 01 L 21/92 6 0 2 H

H 01 L 23/12 5 0 1 P

【手続補正書】

【提出日】平成22年11月10日(2010.11.10)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

半導体チップと、

前記半導体チップ上に形成された配線と、

前記配線を被覆するパッシベーション膜と、

前記パッシベーション膜を貫通して形成され、前記配線を前記パッシベーション膜から部分的に露出させるための開口と、

前記配線における前記開口に臨む部分上に形成された介在膜と、

前記介在膜上に、その周縁部が前記介在膜の周縁よりも側方にはみ出したポストバンプとを備える、半導体装置。

【請求項2】

半導体チップと、

前記半導体チップ上に形成された配線と、

前記配線を被覆するパッシベーション膜と、

前記パッシベーション膜を貫通して形成され、前記配線を前記パッシベーション膜から部分的に露出させるための開口と、

前記開口内において前記配線の表面および前記パッシベーション膜の側面を覆い、前記パッシベーション膜における前記開口の周囲を覆う介在膜と、

前記介在膜上に、その周縁部が前記介在膜の周縁よりも側方にはみ出したポストバンプとを備える、半導体装置。

【請求項3】

半導体チップと、

前記半導体チップ上に形成された配線と、

前記配線を被覆するパッシベーション膜と、

前記パッシベーション膜を貫通して形成され、前記配線を前記パッシベーション膜から部分的に露出させるための開口と、

前記配線における前記開口に臨む部分上に形成された介在膜と、

前記介在膜上に、その周縁部が前記介在膜の周縁よりも、断面視で側方にはみ出したボ

ストバンプとを備える、半導体装置。

【請求項 4】

半導体チップと、

前記半導体チップ上に形成された配線と、

前記配線を被覆するパッシベーション膜と、

前記パッシベーション膜を貫通して形成され、前記配線を前記パッシベーション膜から部分的に露出させるための開口と、

前記配線における前記開口に臨む部分上に形成された介在膜と、

前記介在膜上に、その周縁部が前記介在膜の周縁よりも側方にはみ出したポストバンプとを備え、

前記ポストバンプと前記パッシベーション膜との間に空間が形成されている、半導体装置。

【請求項 5】

前記介在膜の周縁に対する前記ポストバンプの周縁部のはみ出し量は、前記介在膜の膜厚よりも大きい、請求項 1 ~ 4 のいずれか一項に記載の半導体装置。

【請求項 6】

前記介在膜は、その周縁部が前記パッシベーション膜における前記開口の周囲に乗り上げて形成されている、請求項 1 ~ 5 のいずれか一項に記載の半導体装置。

【請求項 7】

前記介在膜上に形成されたシード膜をさらに含み、

前記ポストバンプは、前記シード膜上に形成されている、請求項 1 ~ 6 のいずれか一項に記載の半導体装置。

【請求項 8】

前記シード膜は、その周縁部が前記介在膜の周縁よりも側方にはみ出している、請求項 7 に記載の半導体装置。

【請求項 9】

前記介在膜の周縁に対する前記シード膜の周縁部のはみ出し量は、前記介在膜の膜厚よりも大きい、請求項 8 に記載の半導体装置。

【請求項 10】

前記ポストバンプの側面が、前記シード膜の側面と面一をなしている、請求項 7 ~ 9 のいずれか一項に記載の半導体装置。

【請求項 11】

前記半導体チップの表層部に形成された層間絶縁膜をさらに含み、

前記配線は、前記層間絶縁膜上に形成されている、請求項 1 ~ 10 のいずれか一項に記載の半導体装置。

【請求項 12】

前記ポストバンプが Cu からなり、

前記介在膜が、TiW、Ti、Ta および TaN からなる群から選択される 1 種からなるバリア膜である、請求項 1 ~ 11 のいずれか一項に記載の半導体装置。

【請求項 13】

前記ポストバンプが Al からなり、

前記介在膜が、TiW からなるバリア膜である、請求項 1 ~ 11 のいずれか一項に記載の半導体装置。

【請求項 14】

前記配線が、Al からなる、請求項 1 ~ 13 のいずれか一項に記載の半導体装置。

【請求項 15】

前記配線が、Cu を含む金属材料を用いて形成されている、請求項 1 ~ 13 のいずれか一項に記載の半導体装置。

【請求項 16】

前記配線が、AlCu からなる、請求項 15 に記載の半導体装置。

【請求項 17】

前記配線が、Cuからなる、請求項15に記載の半導体装置。

【請求項 18】

半導体チップ上に配線を形成する工程と、

前記配線を被覆するようにパッシベーション膜を形成する工程と、

前記パッシベーション膜を貫通することにより、前記配線を前記パッシベーション膜から部分的に露出させるための開口を形成する工程と、

前記配線における前記開口に臨む部分および前記パッシベーション膜に介在膜を形成する工程と、

前記介在膜上に、シード膜を形成する工程と、

前記シード膜上に、所定の形状の開口を有するレジスト膜を形成する工程と、

前記シード膜からのめっき成長により、前記レジスト膜の前記開口内にポストバンプを形成する工程と、

前記ポストバンプの形成後、前記レジスト膜を除去し、当該除去により露出した前記シード膜における前記ポストバンプから露出した部分を、前記シード膜をエッチング可能な液により除去する工程と、

前記シード膜の除去後、前記シード膜の下方の前記バリア膜にまでエッチングが進行するよう、前記介在膜をエッチング可能な液を前記介在膜に供給することにより、前記バリア膜における前記シード膜から露出した部分および前記シード膜の周縁部と前記パッシベーション膜とに挟まれた部分を除去する工程とを含む、半導体装置の製造方法。

【請求項 19】

前記介在膜をエッチングする工程では、前記シード膜の下方の前記バリア膜にまでエッチングが進行するよう、エッチング液の供給時間を設定する、請求項18に記載の半導体装置の製造方法。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正の内容】

【発明の名称】半導体装置および半導体装置の製造方法

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0001

【補正方法】変更

【補正の内容】

【0001】

この発明は、いわゆるWL-CSP（ウエハレベルチップサイズパッケージ：Wafer Level-Chip Size Package）技術が適用された半導体装置およびその製造方法に関する。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0006

【補正方法】変更

【補正の内容】

【0006】

しかし、ポリイミド層を形成する工程を追加しなければならぬので、半導体装置101の製造工程数の増加を招き、製造コストが増大してしまう。また、ポリイミド層は、応力を吸収することができる十分な厚さに形成する必要がある。そのため、半導体装置101の厚さが増すという問題もある。

そこで、本発明の目的は、製造工程数の増加や厚さの増大などの問題を生じることなく、パッシベーション膜にクラックが生じるのを防止することができる半導体装置およびそ

の製造方法を提供することにある。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0007

【補正方法】変更

【補正の内容】

【0007】

前記の目的を達成するための請求項1記載の発明は、半導体チップと、前記半導体チップ上に形成された配線と、前記配線を被覆するパッシベーション膜と、前記パッシベーション膜を貫通して形成され、前記配線を前記パッシベーション膜から部分的に露出させるための開口と、前記配線における前記開口に臨む部分上に形成された介在膜と、前記介在膜上に、その周縁部が前記介在膜の周縁よりも側方にはみ出したポストバンプとを備える、半導体装置である。

また、請求項2記載の発明は、半導体チップと、前記半導体チップ上に形成された配線と、前記配線を被覆するパッシベーション膜と、前記パッシベーション膜を貫通して形成され、前記配線を前記パッシベーション膜から部分的に露出させるための開口と、前記開口内において前記配線の表面および前記パッシベーション膜の側面を覆い、前記パッシベーション膜における前記開口の周囲を覆う介在膜と、前記介在膜上に、その周縁部が前記介在膜の周縁よりも側方にはみ出したポストバンプとを備える、半導体装置である。

また、請求項3記載の発明は、半導体チップと、前記半導体チップ上に形成された配線と、前記配線を被覆するパッシベーション膜と、前記パッシベーション膜を貫通して形成され、前記配線を前記パッシベーション膜から部分的に露出させるための開口と、前記配線における前記開口に臨む部分上に形成された介在膜と、前記介在膜上に、その周縁部が前記介在膜の周縁よりも、断面視で側方にはみ出したポストバンプとを備える、半導体装置である。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0009

【補正方法】変更

【補正の内容】

【0009】

ポストバンプの周縁部が介在膜の周縁よりも側方にはみ出していることにより、請求項4記載のように、ポストバンプの周縁部とパッシベーション膜との間に空間が生じている。この空間が存在することにより、ポストバンプの周縁部は、パッシベーション膜との対向方向に変形可能である。よって、ポストバンプに応力が生じても、その応力をポストバンプの周縁部の変形により吸収することができる。その結果、パッシベーション膜にクラックが生じるのを防止することができる。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0010

【補正方法】変更

【補正の内容】

【0010】

また、この構成では、パッシベーション膜とポストバンプとの間に、応力緩和のためのポリイミド層が介在されないので、ポリイミド層を設けることによる製造工程数の増加や半導体装置の厚さの増大などの問題を生じない。また、請求項5に記載のように、前記介在膜の周縁に対する前記ポストバンプの周縁部のはみ出し量は、前記介在膜の膜厚よりも大きいことが好ましい。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 2

【補正方法】 変更

【補正の内容】

【0 0 1 2】

また、請求項6に記載のように、前記介在膜は、その周縁部が前記パッシベーション膜における前記開口の周囲に乗り上げて形成されていてもよい。