



(12)发明专利申请

(10)申请公布号 CN 107230667 A

(43)申请公布日 2017. 10. 03

(21)申请号 201710138345.7

(22)申请日 2017.03.09

(30) 优先权数据

2016-062869 2016.03.25 JP

(71) 申请人 迪睿合株式会社

地址 日本东京都

(72)发明人 吉元隆介

(74) 专利代理机构 北京挚诚信奉知识产权代理有限公司 11338

代理人 邢悦 王永辉

(51) Int.Cl.

H01L 23/488(2006.01)

H05K 3/30(2006.01)


权利要求书1页 说明书13页 附图16页

(54)发明名称

电子部件、各向异性连接结构体、电子部件
的设计方法

(57)摘要

本发明提供电子部件、各向异性连接结构体、电子部件的设计方法,能够实现电极的低高度化、同时实现了粒子捕捉率的提高、短路的防止和粘接强度的提高。解决手段是一种电子部件(1),其具备基板(2)、和在基板(2)的一个面(2a)形成的凸块(3)、(5),并且凸块(3)、(5)的与连接对象部件(14)的电极(16)、(17)连接的连接面(3a)、(5a)的面积比基板(2)侧的基部(3b)、(5b)的面积大。



1. 一种电子部件,其具备:基板、以及在所述基板的一个面形成的凸块,所述凸块的与连接对象部件的电极连接的连接面的面积比所述基板侧的基部的面积大。

2. 根据权利要求1所述的电子部件,其中,从所述基部直到所述连接面,所述凸块的截面积规则地增加。

3. 根据权利要求1所述的电子部件,其中,所述凸块的侧面的边为直线。

4. 根据权利要求1所述的电子部件,其中,所述凸块的侧面的边为非直线。

5. 根据权利要求1所述的电子部件,其中,形成有排列了多个所述凸块的凸块列。

6. 根据权利要求5所述的电子部件,其中,所述凸块列的各凸块从同一方向观察到的侧面形状是相同的。

7. 根据权利要求5所述的电子部件,其中,所述凸块列的各凸块从同一方向观察到的侧面形状是不相同的。

8. 根据权利要求1~7的任一项所述的电子部件,其中,所述连接面与所述基板大致平行。

9. 一种各向异性连接结构体,权利要求1~8的任一项所述的电子部件的所述凸块、与具备与所述凸块对置的电极的第2电子部件通过具备导电性粒子的各向异性导电粘接剂而被各向异性连接。

10. 一种电子部件的设计方法,是具备基板以及在所述基板的一个面形成的凸块的电子部件的设计方法,

使所述凸块的与连接对象部件的电极连接的连接面的面积比所述基板侧的基部的面积大。

电子部件、各向异性连接结构体、电子部件的设计方法

技术领域

[0001] 本申请涉及隔着各向异性导电粘接剂连接在电路基板上的电子部件、在电路基板上连接有电子部件的各向异性连接结构体、以及电子部件的设计方法。

背景技术

[0002] 以往,提供了IC芯片等电子部件与各种电子设备的电路基板连接而成的连接体、对基板安装了IC芯片而成的半导体封装等电子部件与各种电子设备的电路基板连接而成的连接体。近年来,在各种电子设备中,从细间距化、轻量薄型化等观点考虑,作为电子部件,采用了使用在安装面排列有作为突起状电极的凸块的IC芯片、LSI芯片或半导体封装,将这些IC芯片等电子部件直接安装在电路基板上的所谓COB(chip on board(芯片安装在板上))、COG(chip on glass(芯片安装在玻璃上))、COF(chip on film(芯片安装在膜上))等。

[0003] 在COB连接等、COG连接、COF连接中,在电路基板的端子部上隔着各向异性导电膜而热压接IC芯片等电子部件。各向异性导电膜是在热固化型的粘合剂树脂中混入导电性粒子并制成膜状而成的导电膜,通过在2个导体间进行加热压接从而由导电性粒子取得导体间的电导通,利用粘合剂树脂保持导体间的机械连接。作为构成各向异性导电膜的粘接剂,除了可靠性高的热固性的粘接剂以外,还使用了光固化性树脂、并用热固化和光固化的粘接剂。

[0004] 例如如图16(A)、图16(B)所示,关于带有凸块的IC芯片50,在电路基板的安装面,输入凸块51沿着一个侧缘50a以一系列排列,输出凸块53沿着与一个侧缘50a对置的另一个侧缘50b以二列交错状排列。输入凸块51、输出凸块53一般使用耐腐蚀性优异、连接可靠性高的Au,通过电解或非电解镀,形成为以导通方向为长度方向的纵截面矩形。此外,输入凸块51、输出凸块53也可以通过使用了无铅焊料的焊球来形成。

[0005] 而且,在COG安装中,隔着各向异性导电膜55在电路基板56的电极端子57上搭载IC芯片50后,隔着缓冲材60通过热压接工具58从IC芯片50上进行加热推压。通过由该热压接工具58进行热加压,各向异性导电膜55的粘合剂树脂熔融而从各个输入凸块51、输出凸块53与电路基板56的电极端子57之间流动,并且在各个输入凸块51、输出凸块53与电路基板56的电极端子57之间夹持导电性粒子,在该状态下粘合剂树脂热固化。由此,IC芯片50在电路基板56上电连接、机械连接。

[0006] 现有技术文献

[0007] 专利文献

[0008] 专利文献1:日本特开2014-222701号公报

发明内容

[0009] 发明所要解决的课题

[0010] 近年来,随着安装有电子部件的电子部件、安装有电子部件的电路基板小型化、薄

型化、高集成化,电子部件的安装区域的狭小化正在发展,也要求IC芯片等的输入输出凸块、相邻的凸块间的间隙狭小化。在这样的情况下,也要求维持通过输入输出凸块而捕捉的导电性粒子的捕捉率,并且降低由导电性粒子在凸块间间隙凝聚所导致的凸块间短路的风险。此外,为了确保施加外部应力时的电子部件的导通连接可靠性,也期望粘接强度的提高。

[0011] 此外,从减少输入输出凸块的材料、缩短电镀析出时间、电子部件的薄型化、低成本化等观点考虑,要求输入输出凸块的低高度化。然而,要想实现输入输出凸块的低高度化,会导致凸块间间隙的进一步狭小化,担心凸块间短路的风险。

[0012] 本申请是鉴于上述问题而提出的,目的在于提供实现电极的低高度化、同时实现了粒子捕捉率的提高、短路的防止和粘接强度的提高的电子部件、各向异性连接结构体、电子部件的设计方法。

[0013] 用于解决课题的方法

[0014] 为了解决上述课题,本申请涉及的电子部件具备基板以及在上述基板的一个面形成的凸块,上述凸块的与连接对象部件的电极连接的连接面的面积比上述基板侧的基部的面积大。

[0015] 此外,关于本申请涉及的各向异性连接结构体,上述电子部件的上述凸块、与具备与上述凸块对置的电极的第2电子部件通过具备导电性粒子的各向异性导电粘接剂而各向异性连接。

[0016] 此外,本申请涉及的电子部件的设计方法是具备基板、以及在上述基板的一个面形成的凸块的电子部件的设计方法,使上述凸块的与连接对象部件的电极连接的连接面的面积比上述基板侧的基部的面积大。

[0017] 发明的效果

[0018] 根据本申请,可以抑制每1个凸块的连接面积的狭小化,使导电性粒子的捕捉率提高。此外,根据本申请,直到基部为止,相邻的凸块间的间隙扩大,因此在导电性粒子的高密度填充化和使凸块低高度化的情况下,也可以抑制凸块间短路的发生。此外,根据本申请,由于从凸块的连接面直到基部,粘合剂树脂都发生钩状固化,因此凸块与粘合剂树脂的接触面积增加,并且通过被填充直到基部为止的粘合剂树脂而表现锚固效果,从而可以提高粘接强度。

附图说明

[0019] 图1中图1(A)是表示将IC芯片与电路基板各向异性导电连接的工序的截面图,图1(B)是表示IC芯片与电路基板各向异性导电连接而成的连接体的截面图。

[0020] 图2是表示IC芯片的俯视图。

[0021] 图3中图3(A)~图3(I)是表示输入输出凸块的形成例的立体图。

[0022] 图4是从基板2的另一面2b侧透过基板2而表示输出凸块3的图。

[0023] 图5是半导体晶片的俯视图。

[0024] 图6是表示半导体晶片的一部分的截面图。

[0025] 图7中图7(A)是表示将在半导体晶片的绝缘膜上形成的抗蚀剂层进行图案化的工序的截面图,图7(B)是表示在抗蚀剂层形成了贯通孔的工序的截面图,图7(C)是表示在绝

缘膜形成了开口部的工序的截面图。

[0026] 图8中图8(A)是表示形成了金属层的工序的截面图,图8(B)是表示除去了抗蚀剂层的工序的截面图,图8(C)是表示对金属层进行加工而形成了应用本申请的输入输出凸块的工序的截面图。

[0027] 图9是表示形成有输入输出凸块的半导体晶片的一部分的截面图。

[0028] 图10中图10(A)是表示各向异性导电膜的构成的截面图,图10(B)是表示含有导电性粒子的层与绝缘性粘接剂层层叠而得各向异性导电膜的构成的截面图。

[0029] 图11是表示彼此不接触地独立的导电性粒子不规则地遍布的各向异性导电膜的图,图11(A)是俯视图,图11(B)是截面图。

[0030] 图12是表示导电性粒子以格子状规则排列的各向异性导电膜的图,图12(A)是俯视图,图12(B)是截面图。

[0031] 图13是表示导电性粒子以六方格子状规则排列的各向异性导电膜的图,图13(A)是俯视图,图13(B)是截面图。

[0032] 图14是表示导电性粒子无规分散的各向异性导电膜的图,图14(A)是俯视图,图14(B)是截面图。

[0033] 图15是表示应用了本申请的半导体装置的截面图。

[0034] 图16中图16(A)是带有凸块的IC芯片的俯视图,图16(B)是表示连接工序的截面图。

[0035] 符号的说明

[0036] 1:IC芯片;2:基板;2a:一面;2b:另一面;2c、2d:侧缘;3:输出凸块;4:输出凸块区域;5:输入凸块;6:输入凸块区域;7:凸块间区域;9:凹坑;9a:非贯通孔;9b:槽;10:非电极区域;14:电路基板;15:缓冲材;16:输出端子;17:输入端子;20:连接体;30:各向异性导电膜;31:基础膜;32:导电性粒子;33:粘合剂树脂;34:绝缘性粘接剂层;35:含有导电性粒子的层;36:各向异性导电膜;40:热压接工具

具体实施方式

[0037] 以下,对于应用本申请的电子部件、各向异性连接结构体、电子部件的设计方法,参照附图详细地说明。另外,本申请不仅仅限定于以下实施方式,当然在不超出本申请的主旨的范围内能够进行各种变更。此外,附图是示意性的,各尺寸的比率等有时与实际的不同。具体的尺寸等应参考以下说明来判断。此外,当然在附图彼此之间彼此的尺寸的关系、比率不同的部分也包含在内。

[0038] 以下,作为电子部件,以IC芯片1为例进行说明。如图1(A)、图1(B)所示,关于连接体20,在电路基板14上隔着各向异性导电膜(ACF:Anisotropic Conductive Film)30等粘接剂而搭载IC芯片1,隔着缓冲材15将IC芯片1通过热压接工具10进行加热推压,从而将设置在IC芯片1的安装面的输出凸块3和输入凸块5、与设置于电路基板14的输出端子16和输入端子17进行导电连接。

[0039] [IC芯片]

[0040] IC芯片1具有基板2,基板2的一面2a设为排列有输入输出凸块且隔着各向异性导电膜30向电路基板14安装的安装面,与一面2a相反侧的另一面2b设为通过热压接工具10被

加热推压的推压面。

[0041] IC芯片1是在例如由硅基板形成的基板2形成有半导体电路,并且在基板2的一面形成有输出凸块3、输入凸块5的元件。IC芯片1通过在硅晶片上形成多个,通过切割而单片化来形成。

[0042] 如图2所示,基板2形成大致矩形,沿着成为长度方向的相对置的一对侧缘2c、2d,形成有排列了输出凸块3的输出凸块区域4和排列了输入凸块5的输入凸块区域6。IC芯片1中,输出凸块区域4形成于基板2的一个侧缘2c侧,输入凸块区域6形成于基板2的另一个侧缘2d侧。由此,在IC芯片1中,贯穿安装面2的宽度方向而分离地形成有输出凸块区域4与输入凸块区域6,并且在安装面2的中央部设置有未形成凸块的凸块间区域7。

[0043] 输出凸块区域4中,通过多个输出凸块3沿着基板2的长度方向排列,从而例如从一个侧缘2c侧依次形成有两列输出凸块列3A、3B。此外,各输出凸块列3A、3B的输出凸块3交错状地排列。

[0044] 此外,输入凸块区域6中,例如形成有多个输入凸块5沿着基板2的长度方向以一系列排列的输入凸块列5A。另外,输入凸块5形成为比输出凸块3大。由此,关于IC芯片1,输出凸块区域4与输入凸块区域6具有面积差,并且在基板2中不对称地配置。另外,输出凸块3、输入凸块5可以以彼此相同的尺寸形成。

[0045] 输出凸块3、输入凸块5适合使用例如铜凸块、金凸块、或对铜凸块实施了镀金的凸块等。此外,输出凸块3、输入凸块5以与设置在电路基板14的输出端子16、输入端子17对应的配置来设置,IC芯片1与电路基板14进行位置匹配地连接,从而隔着各向异性导电膜30与输出端子16、输入端子17连接。

[0046] 另外,关于输出凸块3、输入凸块5的排列,除了图2所示的以外,可以为在一个侧缘2c以一系列或多列排列,在另一个侧缘2d以一系列或多列排列的任意构成。此外,关于输出凸块3、输入凸块5,一系列排列的一部分可以成为多列,多列的一部分可以成为一系列。进一步,输出凸块3、输入凸块5可以以多列的各列平行且相邻的电极端子彼此并列的直排列形成,或也可以以多列的各列平行且相邻的电极端子彼此均等偏移的交错排列形成。

[0047] 另外,随着近年来的液晶显示装置以外的其它电子设备的小型化、高功能化、低成本化,IC芯片1等电子部件也要求小型化、低高度化、低成本化,输出凸块3、输入凸块5的高度也变低(没有特别限定,例如为3~15 μm)。

[0048] 这里,关于应用本申请的输出凸块3、输入凸块5,隔着各向异性导电膜30与电路基板14的输出端子16、输入端子17连接的连接面3a、5a的面积比基板2侧的基部3b、5b的面积大。所谓基部3b、5b,是指凸块的与连接面3a、5a相比靠基板2侧的部分之中的从基板2的一面2a突出的部分,在具有埋设于基板2内的部分的情况下不包含该部分。此外,基部3b、5b是指在与连接面3a、5a相比靠基板2侧,将与输出端子16、输入端子17的连接方向设为纵向时具有比连接面3a、5a的面积窄的横截面积的部分。即,应用本申请的输出凸块3、输入凸块5只要具备具有比连接面3a、5a的面积窄的横截面积的部分即可,除了立设于衬垫41上的上表面比连接面3a、5a窄的情况以外,还进一步包括在与连接面3a、5a相比靠基板2侧具备具有连接面3a、5a的面积以上的横截面积的部分的情况。

[0049] 由此,IC芯片1可以抑制每1个输出凸块3、输入凸块5与输出端子16、输入端子17的连接面积的狭小化,使导电性粒子32的捕捉率提高。此外,关于IC芯片1,由于直到基部3b、

5b为止,相邻的输出凸块3、输入凸块5间的间隙扩大,因此即使在导电性粒子32的高密度填充化和输出凸块3、输入凸块5的低高度化进展的情况下,也可以抑制凸块间短路的发生。

[0050] 此外,关于输出凸块3、输入凸块5,由于在将与输出端子16、输入端子17的连接方向设为纵向时,纵截面中至少一部分直到基板2侧为止都向凸块内侧缩径,因此如果各向异性导电膜30的粘合剂树脂33填充在输出端子16、输入端子17之间,则直到输出凸块3、输入凸块5的基部3b、5b为止都发生钩状固化。因此,关于IC芯片1,输出凸块3、输入凸块5与粘合剂树脂33的接触面积增加,并且通过被填充直到基部3b、5b为止的粘合剂树脂33而表现锚固效果,从而对电路基板14的粘接强度提高。此外,关于连接体20,通过缓和IC芯片1与电路基板14之间的应力的粘合剂树脂33的填充量增加,可以实现防止电子部件的剥离、防止翘曲、浮起。

[0051] 此外,关于输出凸块3、输入凸块5,在使连接面3a、5a的面积比基部3b、5b的面积大的情况下,如果凸块高度与基部3b、5b的纵横比变大,则通过热压接工具10被推压时有弯折的担心,因此优选实现低高度化,这也与减少构成输出凸块3、输入凸块5的金属的使用量、电子部件的低高度化这样的课题的解决相一致。

[0052] 另外,关于输出凸块3、输入凸块5,由于纵截面中至少一部分直到基板2侧为止都向凸块内侧缩径,因此与连接面3a、5a的面积和基部3b、5b的面积相同的情况相比,可以减少构成输出凸块3、输入凸块5的金属的使用量,实现低成本化。

[0053] 输出凸块3、输入凸块5的形状没有特别限制,能够采用长方体状、圆锥状、角锥状等各种形状。图3列举输出凸块3、输入凸块5能够采用的形状的一例。输出凸块3、输入凸块5在纵截面观察时可以为左右对称形状或不对称形状。此外,输出凸块3、输入凸块5在纵截面观察时从基部3b、5b到连接面3a、5a的一边可以为直线或曲线,也可以为具有台阶的形状。此外,输出凸块3、输入凸块5的凸块的侧面的边可以为直线,也可以为非直线,例如曲线。

[0054] 此外,输出凸块3、输入凸块5的形状优选为,从基部3b、5b直到连接面3a、5a,横截面积有规则性地增加的那样的形状。由此,关于IC芯片1,输出凸块3、输入凸块5的形成变得容易,此外易于模拟热压接工具10的加热推压时的加压的影响。基于同样的理由,输出凸块3、输入凸块5的全部侧面可以为相同形状,也可以不同。在侧面形状不同的情况下,优选在对置的侧面为对称形状。

[0055] 此外,关于输出凸块3、输入凸块5,输出凸块列3A、输出凸块列3B、输入凸块列5A的凸块全部可以为相同形状,也可以具有不同形状。通过输出凸块列3A、输出凸块列3B、输入凸块列5A的凸块全部为相同形状,可以使制造效率提高。例如,关于输出凸块3、输入凸块5,从基板2的侧缘2c、2d侧沿着凸块列3A、5A置入切割器,对凸块侧面进行切削来形成基部3b、5b,从而从同一方向观察到的侧面形状变得相同。

[0056] 此外,在输出凸块列3A、输出凸块列3B、输入凸块列5A的凸块具有不同形状的情况下,例如在存在交错排列等多列凸块排列的情况下,通过仅使侧缘2c、2d侧的凸块列3A、5A形成基部3b、5b,使连接面3a、5a的面积比基部3b、5b的面积大,从而可以使从同一方向观察到的凸块列3A与凸块列3B的侧面形状是不相同的,凸块布置的设计自由度变高。由此,在IC芯片1的输入输出中凸块数不同的情况下等,也可以期待使基板2的连接强度整面地均匀化等效果。

[0057] 此外,如输出凸块列3A、3B那样,在存在例如交错排列等多列凸块排列的情况下,

可以使凸块列间的树脂流动容易,还抑制凸块间短路的发生。这是因为,在凸块密集的情况下,通过使对于密集点的面缩径,从而使凸块间间隙扩大。此外,如果将它们组合,调节缩径的程度,也可以期待使诱导树脂流动的效果。

[0058] 例如,图4所示的输出凸块列3A、3B中,交错状地排列的输出凸块3彼此之中的相邻的凸块列侧的侧面和与该侧面相邻的2侧面的3个凸块侧面,彼此凸块间距离接近。因此,可以通过使该3面的凸块侧面中的一个或多个为向着基部3b侧缩径的倾斜面或弯曲面,从而可以将粘合剂树脂33和导电性粒子32的流路扩大设置,使输出凸块3、3间的滞留难以发生而抑制凸块间短路的发生。另外,图4是从基板2的另一面2b侧透过基板2而表示输出凸块3的图。此外,通过使交错状排列的输出凸块3彼此的凸块间距离接近的3个凸块侧面中的一个或多个与其它侧面相比相对深地进入到凸块的内侧,可以将粘合剂树脂33和导电性粒子32的流路扩大设置。

[0059] 在以多列的各列平行且相邻的电极端子彼此并列的直排列形成的情况下也同样地,通过使包含相邻的凸块列侧侧面的3个凸块侧面中的一个或多个为向着基部3b侧缩径的倾斜面或弯曲面,从而可以将粘合剂树脂33和导电性粒子32的流路扩大设置,可以使输出凸块3、3间的滞留难以发生而抑制凸块间短路的发生。

[0060] [IC芯片/凸块的形成方法]

[0061] 接着,对应用本申请的凸块的形成方法的一例进行说明。首先,如图5和图6所示,准备半导体晶片40。图5是半导体晶片40的俯视图。半导体晶片40在之后的工序中沿着切割线而切割成多个半导体芯片从而构成IC芯片1的基板2。半导体芯片往往切割为矩形,但形状不限于此,例如可以为圆形。

[0062] 半导体晶片40具有形成有输出凸块3、输入凸块5的多个衬垫41。衬垫41成为在半导体晶片40的内部形成的集成电路的电极。衬垫41在每个被单片化的IC芯片1的区域都形成。在半导体晶片40的一个面,衬垫41与输出凸块3、输入凸块5的排列位置对应地形成于IC芯片1的区域的周端部(2边或4边)。另外,衬垫41在半导体晶片40的面形成在形成有集成电路的区域(有源区域)的外侧,但也可以在半导体晶片40的面形成在包含有源区域的内侧的区域。

[0063] 接着,关于半导体晶片40,在衬垫41上形成有输出凸块3、输入凸块5。输出凸块3、输入凸块5可以通过例如电解镀法、非电解镀法、印刷等来形成。在通过非电解镀法形成的工序的一例中,如图7(A)和图7(B)所示,在绝缘膜42上,设置抗蚀剂层43,将抗蚀剂层43进行图案化。抗蚀剂层43覆盖包含衬垫41的上方在内的半导体晶片40的整个面而设置。抗蚀剂层43对应于输出凸块3、输入凸块5的高度而设定,例如可以以10~30 μm 左右的厚度形成。

[0064] 关于抗蚀剂层43,除去衬垫41的上方的部分,形成贯通孔44。关于贯通孔44,例如,可以如下形成:对于使用感应到紫外线等能量45而改变性质的树脂而形成的抗蚀剂层43,应用光刻技术而除去衬垫41的上方的部分。此外,贯通孔44也可以通过对抗蚀剂层43进行蚀刻来形成。或者,抗蚀剂层43也可以通过网版印刷或喷墨方式,直接以进行图案化的方式涂布抗蚀剂材料来形成贯通孔44。

[0065] 贯通孔44以与衬垫41的至少一部分重叠的方式形成,在底面露出绝缘膜42。通过对于半导体晶片40的面通过垂直立起的壁面来形成贯通孔44,从而可以形成垂直立起的凸块,通过切削等来形成连接面3a、5a的面积比基板2侧的基部3b、5b的面积大的输出凸块3、

输入凸块5。此外,通过利用各向异性蚀刻、以从底面直到开口部进行扩径的壁面来形成贯通孔44,从而可以形成连接面3a、5a的面积比基板2侧的基部3b、5b的面积大的输出凸块3、输入凸块5。贯通孔44的平面形状可以为矩形、圆形或其它的形状。

[0066] 接着,如图7(C)所示,使用形成有贯通孔44的抗蚀剂层43作为掩模,通过蚀刻而除去绝缘膜42的一部分而形成开口部46,使衬垫41的至少一部分露出。蚀刻的方法可以为化学方法、物理方法或组合利用它们的性质的方法中的任一者。蚀刻的特性可以为干蚀刻等各向异性,或也可以为湿蚀刻等各向同性。

[0067] 开口部46可以以与贯通孔44的直径相等的直径形成,但也可以以比贯通孔44的直径小的直径形成。如果使开口部46的直径比贯通孔44的直径小,则在贯通孔44内形成输出凸块3、输入凸块5,从而可以不使衬垫41的表面露出。或者,开口部46的直径也可以通过使用例如湿蚀刻,从而超过贯通孔44的直径而形成。

[0068] 另外,抗蚀剂层43可以通过在绝缘膜42的蚀刻后或蚀刻前,施加使交联反应发生的能量而使表面固化。

[0069] 接着,在实施锌酸盐处理后,如图8(A)所示,使用贯通孔44而通过非电解镀法等形成金属层47(凸块)。金属层47由单一层或多个层构成。金属层47可以由镍、金、铜、钯、锡中的任一种或多种形成,也可以由在锡中包含选自Ag、Cu、Bi、Zn中的至少1种的金属形成,也可以由这些之中的多种金属形成。例如,金属层可以通过镍层、镍与金的层、镍与铜的层、铜层、镍与金与铜的层、镍与铜与锡的层、镍与金与铜与锡的层、镍与金与铜与钯与锡的层、镍与钯与铜与钯与锡的层中的任一者来形成,但材料不限于此。代替锡,也可以形成银锡、铜锡。可以由镍形成多个层之中的最下层,由金或锡形成最表层。

[0070] 金属层47隔着贯通孔44的开口部46而层叠在衬垫41上,并且电连接。金属层47以与贯通孔44的高度(抗蚀剂层43的厚度)相同或不超过其高度的方式形成。金属层47如图所示那样可以为单一层,或也可以为多个层。

[0071] 接着,如图8(C)所示,形成连接面3a、5a的面积比基板2侧的基部3b、5b的面积大的输出凸块3、输入凸块5。横截面比连接面3a、5a的面积小的基部3b、5b可以通过对垂直立起的金属层47进行例如切削、化学蚀刻或物理蚀刻来形成。另外,利用切削进行的基部3b、5b的形成工序可以在将半导体晶片40单片化成各个IC芯片1后进行。

[0072] 此外,通过利用各向异性蚀刻、以从底面直到开口部进行扩径的壁面来形成贯通孔44,从而可以形成连接面3a、5a的面积比基板2侧的基部3b、5b的面积大的输出凸块3、输入凸块5。

[0073] 另外,输出凸块3、输入凸块5可以在金属层47的表面形成第2金属层。第2金属层以覆盖包含金属层47的侧面的表面的方式形成。由此,可以防止金属层47(例如镍层)的氧化。第2金属层由单一层或多个层构成,优选至少其表面由金或铜形成。第2金属层可以使用非电解镀等公知的成膜技术形成。

[0074] 输出凸块3、输入凸块5的上表面被设为与电路基板14的输出端子16、输入端子17隔着各向异性导电膜30而连接的连接面3a、5a。连接面3a、5a与基板2(半导体晶片40)大致平行地形成。此外,通过镀敷析出等而形成的输出凸块3、输入凸块5在连接面3a、5a具有凹凸。

[0075] 另外,关于输出凸块3、输入凸块5,可以适当使用公知的成膜技术来平坦地形成连

界面3a、5a。此外,为了将IC芯片1所受到的推压对导电性粒子32均等地传递,连接面为平坦也是优选的。这里所谓平坦,包含了导电性粒径的30%左右的凹凸。即,可以具有1~2 μm 的高低差,但该高低差越小越优选。

[0076] 图9是通过以上的工序形成的半导体晶片40的截面图。半导体晶片40被切割成多个IC芯片1。

[0077] [虚设凸块]

[0078] 此外,关于IC芯片1,只要凸块布置、制造工时的限制上允许,在输出凸块区域4与输入凸块区域6之间,可以适当设置不用于信号等的输入输出的所谓虚设凸块。

[0079] [电路基板]

[0080] 电路基板14是根据连接体20的用途而选择的,例如玻璃基板、玻璃环氧基板、陶瓷基板、柔性基板等,无论其种类如何。电路基板14中形成有与设置于IC芯片1的输出凸块3、输入凸块5连接的输出端子16、输入端子17。输出端子16、输入端子17具有与输出凸块3、输入凸块5的排列相同的排列。另外,电路基板14可以为IC芯片1。在该情况下,连接体20是将IC芯片1多层堆积而成。

[0081] [对准标记]

[0082] 另外,IC芯片1和电路基板14设置有通过重叠而进行IC芯片1对电路基板14的对准的未图示的对准标记。基板侧对准标记和IC侧对准标记可以使用通过组合而取得电路基板14与IC芯片1的对准的各种标记。由于电路基板14的输入输出端子的配线间距、IC芯片1的输出凸块3、输入凸块5的细间距化的进展,因此IC芯片1与电路基板14往往要求高精度的对准调整。

[0083] [粘接剂]

[0084] 作为将IC芯片1与电路基板14连接的粘接剂,可以适合使用各向异性导电膜30。如图10(A)所示,各向异性导电膜30通常为在作为基材的基础膜31上层叠含有导电性粒子32的粘合剂树脂33而得到。如图1所示,各向异性导电膜30是为了如下目的而使用的:通过使粘合剂树脂33介于电路基板14与IC芯片1之间,从而使电路基板14与IC芯片1连接,并且利用输出凸块3、输入凸块5与输出端子16、输入端子17夹持导电性粒子32,使其导通。

[0085] 粘合剂树脂33的粘接剂组合物包含通常的粘合剂成分,该通常的粘合剂成分例如含有膜形成用树脂、热固性树脂、潜在性固化剂、硅烷偶联剂等。

[0086] 作为膜形成用树脂,优选平均分子量为10000~80000左右的树脂,特别是可举出环氧树脂、改性环氧树脂、氨基甲酸酯树脂、苯氧基树脂等各种树脂。其中,从膜形成状态、连接可靠性等观点考虑优选为苯氧基树脂。

[0087] 作为热固性树脂,没有特别限定,可以使用例如市售的环氧树脂、丙烯酸系树脂等。

[0088] 作为环氧树脂,没有特别限定,可举出例如萘型环氧树脂、联苯型环氧树脂、苯酚酚醛清漆型环氧树脂、双酚型环氧树脂、芪型环氧树脂、三苯酚甲烷型环氧树脂、苯酚芳基型环氧树脂、萘酚型环氧树脂、二环戊二烯型环氧树脂、三苯基甲烷型环氧树脂等。它们可以是单独的,也可以为2种以上的组合。

[0089] 作为丙烯酸系树脂,没有特别限制,可以根据目的适当选择丙烯酸系化合物、液状丙烯酸酯等。可以举出例如丙烯酸甲酯、丙烯酸乙酯、丙烯酸异丙酯、丙烯酸异丁酯、环氧丙

烯酸酯、乙二醇二丙烯酸酯、二甘醇二丙烯酸酯、三羟甲基丙烷三丙烯酸酯、二羟甲基三环癸烷二丙烯酸酯、四亚甲基二醇四丙烯酸酯、2-羟基-1,3-二丙烯酸酰氧基丙烷、2,2-双[4-(丙烯酸酰氧基甲氧基)苯基]丙烷、2,2-双[4-(丙烯酸酰氧基乙氧基)苯基]丙烷、二环戊烯基丙烯酸酯、三环癸基丙烯酸酯、三(丙烯酸酰氧基乙基)异氰脲酸酯、氨基甲酸酯丙烯酸酯等。另外,也可以使用使丙烯酸酯为甲基丙烯酸酯而得的树脂。它们可以单独使用1种,也可以并用2种以上。

[0090] 作为潜在性固化剂,没有特别限定,可举出加热固化型的固化剂。潜在性固化剂通常不反应,通过根据热、光、加压等用途而选择的各种触发条件来活化,开始反应。热活性型潜在性固化剂的活化方法中,存在通过利用加热的离解反应等生成活性种(阳离子、阴离子、自由基)的方法,在室温附近在环氧树脂中稳定地分散而在高温与环氧树脂相容、溶解、开始固化反应的方法,将分子筛封入型的固化剂在高温溶出而开始固化反应的方法,利用微胶囊的溶出、固化方法等。作为热活性型潜在性固化剂,有咪唑系、酰肼系、三氟化硼-胺配位化合物、铈盐、胺酰亚胺、多胺盐、双氰胺等、它们的改性物,它们可以为单独的,也可以为2种以上的混合体。作为自由基聚合引发剂,可以使用公知的自由基聚合引发剂,其中可以优选使用有机过氧化物。

[0091] 作为硅烷偶联剂,没有特别限定,可以举出例如环氧系、氨基系、巯基-硫醚系、脲基系等。通过添加硅烷偶联剂,有机材料与无机材料的界面的粘接性提高。

[0092] [导电性粒子]

[0093] 作为粘合剂树脂33所含有的导电性粒子32,可以举出在各向异性导电膜中使用的公知的任何导电性粒子。即,作为导电性粒子,可举出例如镍、铁、铜、铝、锡、铅、铬、钴、银、金等各种金属、金属合金的粒子,在金属氧化物、碳、石墨、玻璃、陶瓷、塑料等的粒子的表面涂布金属而得的粒子,或者,在这些粒子的表面进一步涂布绝缘薄膜而得的粒子等。在树脂粒子的表面涂布金属而得的导电性粒子情况下,作为树脂粒子,可以举出例如环氧树脂、酚树脂、丙烯酸系树脂、丙烯腈-苯乙烯(AS)树脂、苯胍胺树脂、二乙烯基苯系树脂、苯乙烯系树脂等的粒子。导电性粒子32的大小优选为1~10 μ m,但不限于此。

[0094] 关于构成粘合剂树脂33的粘接剂组合物,不限于这样地含有膜形成用树脂、热固性树脂、潜在性固化剂,硅烷偶联剂等的情况,可以由作为通常的各向异性导电膜的粘接剂组合物而使用的任何材料构成。

[0095] 这里,作为粘合剂树脂33的最低熔融粘度范围的一例,为10~1 $\times 10^5$ Pa $\cdot$ s。当然粘合剂树脂33的最低熔融粘度范围不限于该范围。另外,粘合剂树脂33的最低熔融粘度可以通过使用例如旋转式流变仪(TA instrument公司制),在升温速度10 $^{\circ}$ C/分钟、测定压力5g保持恒定,使用直径8mm的测定板来测定,从而求出。

[0096] 关于支持粘合剂树脂33的基础膜31,例如在PET(聚对苯二甲酸乙二醇酯, Poly Ethylene Terephthalate)、OPP(取向聚丙烯, Oriented Polypropylene)、PMP(聚-4-甲基戊烯-1, Poly-4-methylpentene-1)、PTFE(聚四氟乙烯, Polytetrafluoroethylene)等上涂布有机硅等剥离剂,防止各向异性导电膜30的干燥,并且维持各向异性导电膜30的形状。

[0097] 各向异性导电膜30可以通过任何方法来制作,例如可以通过以下的方法来制作。调制含有膜形成用树脂、热固性树脂、潜在性固化剂、硅烷偶联剂、导电性粒子32等的粘接剂组合物。将调制的粘接剂组合物使用棒式涂布机、涂布装置等涂布在基础膜31上,通过烘

箱等使其干燥,从而获得在基础膜31上支持了粘合剂树脂33的各向异性导电膜30。

[0098] 另外,各向异性导电膜30的形状没有特别限定,例如如图10所示,可以制成能够卷绕于卷绕轴37的长带形状,切割成只有规定的长度而使用。此外,各向异性导电膜30可以在粘合剂树脂33的未被基础膜31支持的面层叠有未图示的剥离膜。

[0099] [导电粒子不接触型ACF・配置型ACF]

[0100] 这里,各向异性导电膜30可以适合使用在俯视视图中遍布有彼此不接触地独立存在的导电性粒子32的膜。其优选总导电粒子数的95%以上各个独立存在,进一步优选99%以上各个独立存在。有意地使多个导电性粒子32接触并使其单元化,将该单元作为1个来计数。此外,这样的导电性粒子32彼此不接触地独立存在的状态可以通过将导电性粒子32有意地配置在规定的位置来制成。

[0101] 例如,如图11(A)、图11(B)所示,彼此不接触地独立的导电性粒子32在粘合剂树脂33中可以以在俯视视图中粒子间距离被设为不规则的状态遍布,即,以根据方向而不同的距离存在。此外,导电性粒子32以规定的排列图案排列,如图12(A)、图12(B)、图13(A)、图13(B)所示,以四方格子状地规则排列、或以六方格子状地规则排列,从而可以在俯视视图中彼此不接触地独立存在。导电性粒子32的排列图案可以任意地设定。

[0102] 导电性粒子32通过在俯视视图中具有与凸块面积、布置相对应的导电性粒子间距离而彼此不接触地独立存在,从而关于各向异性导电膜30,如图14(A)、图14(B)所示,导电性粒子32被无规地分散,与因为形成凝聚体等从而导电性粒子的分布产生疏密的情况相比,各个导电性粒子32被捕捉的概率提高,因此在将相同的高集成IC芯片1进行各向异性连接的情况下,可以使导电性粒子32的配合量减少。由此,在导电性粒子32被无规地分散的情况下,导电性粒子数需要为一定量以上,因此担心在相邻的输出凸块3间、输入凸块5间的间隙产生凝聚体、连结,但通过在俯视视图中为彼此不接触地独立的状态,可以抑制这样的凸块间短路的发生,此外可以使对于输出凸块3、输入凸块5与输出端子16、输入端子17间的导通没有助益的导电性粒子32的数目降低。

[0103] 此外,由于可以降低导电性粒子32的粒子个数密度,因此关于IC芯片1,可以降低输出凸块3、输入凸块5的高度,可以进一步实现小型化、薄型化,并且可以使通过热压接工具10被推压时的耐性提高。即,连接体20由于导电性粒子32的粒子个数密度变低,因此即使在狭小化了的相邻的输出凸块3间、输入凸块5间的间隙,也可以使凸块间短路的发生风险降低。因此,关于连接体20,即使在细间距化了的输出凸块3、输入凸块5和输出端子16、输入端子17间,也可以捕捉粒子,并且可以使凸块间短路的发生减少。

[0104] 此外,如上所述,由于直到基部3b、5b为止,相邻的输出凸块3、输入凸块5间的间隙扩大,因此导电性粒子32的粒子个数密度降低,从而在输出凸块3、输入凸块5的低高度化进展的情况下,也可以抑制凸块间短路的发生,此外,通过凸块高度与基部3b、5b的纵横比变小,从而可以使通过热压接工具10被推压时的耐性提高。

[0105] 此外,各向异性导电膜30通过在俯视视图中遍布有彼此不接触地独立的导电性粒子32,从而即使在高密度地填充于粘合剂树脂33的情况下,也防止膜面内的导电性粒子32的疏密的发生。因此,如果使用导电性粒子32彼此不接触地独立排列的各向异性导电膜30,则即使是细间距化了的输出端子16、输入端子17、输出凸块3、输入凸块5,也可以提高导电性粒子32的捕捉率。

[0106] 这样的各向异性导电膜32例如可以通过下述方法等来制造,即:在能够拉伸的片上涂布粘着剂,在其上单层排列导电性粒子32后,使该片以所希望的拉伸倍率拉伸而转印到粘合剂树脂33的方法;使导电性粒子32在基板上排列成规定的排列图案后,向被基础膜31支持的粘合剂树脂33转印导电性粒子32的方法;或在被基础膜31支持的粘合剂树脂33上,隔着设置有与排列图案对应的开口部的排列板而供给导电性粒子32的方法。

[0107] [层叠ACF]

[0108] 这里,如图10(B)所示,本申请涉及各向异性导电膜优选为将仅由粘合剂树脂33构成的绝缘性粘接剂层34和由含有导电性粒子32的粘合剂树脂33形成的含有导电性粒子的层35层叠而成的构成。关于图10(B)所示的各向异性导电膜36,在基础膜31层叠有绝缘性粘接剂层34,在绝缘性粘接剂层34层叠有含有导电性粒子的层35,将含有导电性粒子的层35侧粘贴于电路基板14,从绝缘性粘接剂层34侧搭载IC芯片1。另外,各向异性导电膜36在含有导电性粒子的层35层叠有未图示的剥离膜,卷绕成筒状而使用。

[0109] 关于各向异性导电膜36,通过例如绝缘性粘接剂层34的最低熔融粘度比含有导电性粒子的层35的最低熔融粘度低等,从而绝缘性粘接剂层34的流动性比含有导电性粒子的层35的流动性高。因此,各向异性导电膜36介于电路基板14与IC芯片1之间而存在,如果通过热压接工具10被加热推压,则首先熔融粘度低的绝缘性粘接剂层34被填充到电路基板14与IC芯片1之间。由于熔融粘度高的含有导电性粒子的层35流动性低,因此即使是通过加热推压而粘合剂树脂33在电路基板14与IC芯片1之间熔融的情况,也可抑制导电性粒子32的流动。此外,通过先流动并填充到了电路基板14与IC芯片1之间的绝缘性粘接剂层34开始固化反应,也可抑制导电性粒子32的流动。因此,关于连接体20,导电性粒子32不在相邻的输出凸块3之间、输入凸块5之间凝聚而可以使凸块间短路的发生减少。

[0110] 如果举出绝缘性粘接剂层34、含有导电性粒子的层35和各向异性导电膜36的最低熔融粘度范围的一例,则绝缘性粘接剂层34的最低熔融粘度范围为 $1 \sim 1 \times 10^4 \text{ Pa} \cdot \text{s}$,含有导电性粒子的层35的最低熔融粘度范围为 $10 \sim 1 \times 10^5 \text{ Pa} \cdot \text{s}$,各向异性导电膜36整体的最低熔融粘度范围为 $10 \sim 1 \times 10^5 \text{ Pa} \cdot \text{s}$ 。当然绝缘性粘接剂层34、含有导电性粒子的层35和各向异性导电膜36的最低熔融粘度范围不限于这里举出的范围。另外,绝缘性粘接剂层34、含有导电性粒子的层35和各向异性导电膜36的最低熔融粘度可以通过与上述的粘合剂树脂33同样地测定来求出。

[0111] 另外,各向异性导电膜36可以仅层叠有含有导电性粒子的层35。在该情况下,各含有导电性粒子的层35的流动性可以相同,也可以不同。

[0112] 此外,关于各向异性导电膜36,如图11~图13所示,通过在含有导电性粒子的层35中使导电性粒子32在俯视视图中彼此不接触地独立排列,从而可以抑制排列的导电性粒子32的流动,即使在细间距化了的输出凸块3、输入凸块5和输出端子16、输入端子17间,也可以使粒子捕捉率提高,并且导电性粒子32可以不在相邻的输出凸块3之间、输入凸块5之间凝聚而使凸块间短路的发生减少。

[0113] 另外,在上述的实施方式中,作为各向异性导电粘接剂,以将在粘合剂树脂33中适当含有导电性粒子32的热固性树脂组合物成型为膜状而成的粘接膜作为例子进行了说明,但本申请涉及的粘接剂不限于此,可以为例如仅由粘合剂树脂33形成的绝缘性粘接膜。此外,各向异性导电粘接剂不限于这样的进行膜成型而成的粘接膜,可以为在粘合剂树

脂组合物中分散了导电性粒子32的导电性粘接糊料、或仅由粘合剂树脂组合物形成的绝缘性粘接糊料。本申请涉及的各向异性导电粘接剂也包含上述任一形态。

[0114] [连接工序]

[0115] 接着,对在电路基板14连接IC芯片1的连接工序进行说明。首先,在电路基板14的形成有输出端子16、输入端子17的安装面上暂时粘贴各向异性导电膜30。接着,将该电路基板14载置在连接装置的平台1上,在电路基板14的安装面上隔着各向异性导电膜30而配置IC芯片1。

[0116] 在使用含有导电性粒子的层35与绝缘性粘接剂层34层叠而得的各向异性导电膜36的情况下,将含有导电性粒子的层35侧粘贴于电路基板14,从绝缘性粘接剂层34侧配置IC芯片1。

[0117] 接着,通过加热到使粘合剂树脂33固化的规定温度的热压接工具10,隔着缓冲材15在成为IC芯片1的推压面的基板2的另一面2b上以规定的压力、时间进行热加压。由此,各向异性导电膜30的粘合剂树脂33显示流动性,从IC芯片1与电路基板14之间流出,并且粘合剂树脂33中的导电性粒子32被夹持在输出凸块3与输出端子16之间、和输入凸块5与输入端子17之间而压溃。

[0118] 此时,根据应用本申请的IC芯片1,各向异性导电膜30的粘合剂树脂33也填充到输出凸块3、输入凸块5的基部3b、5b。此外,对于层叠有绝缘性粘接剂层34与含有导电性粒子的层35的各向异性导电膜36,低熔融粘度的绝缘性粘接剂层34先填充到IC芯片1与电路基板14之间并且填充到基部3b、5b,抑制导电性粒子32的流入。由此,导电性粒子32被捕捉到细间距化了的输出凸块3、输入凸块5与输出端子16、输入端子17之间,并且不在相邻的输出凸块3、输入凸块5间的间隙凝聚,防止凸块间短路。

[0119] 其结果是,通过在输出凸块3、输入凸块5与输出端子16、输入端子17之间夹持导电性粒子32从而IC芯片1与电路基板14被电连接,在该状态下通过热压接工具10被加热的粘合剂树脂33固化,形成连接体20。

[0120] 关于连接体20,在输出凸块3、输入凸块5与电路基板14的输出端子16、输入端子17之间所没有的导电性粒子32被分散于粘合剂树脂33,维持电绝缘的状态。由此,仅在IC芯片1的输出凸块3和输入凸块5与电路基板14的输出端子16、输入端子17之间实现电导通。另外,作为粘合剂树脂,使用自由基聚合反应体系的快速固化型的粘合剂树脂,从而通过短的加热时间也可以使粘合剂树脂快速固化。此外,作为各向异性导电膜30、36,不限于热固化型,只要进行加压连接,则可以使用光固化型或光热并用型的粘接剂。

[0121] 这样的连接体20由于形成为输出凸块3、输入凸块5的连接面3a、5a的面积比基部3b、5b的面积大,因此可以抑制与各个输出端子16、输入端子17的连接面积的狭小化,使导电性粒子32的捕捉率提高。此外,关于IC芯片1,由于直到基部3b、5b为止,相邻的输出凸块3、输入凸块5间的间隙扩大,因此在导电性粒子32的高密度填充化和输出凸块3、输入凸块5的低高度化进展的情况下,也可以抑制凸块间短路的发生。

[0122] 此外,关于输出凸块3、输入凸块5,由于在将与输出端子16、输入端子17的连接方向设为纵向时,纵截面中至少一部分直到基板2侧为止都向凸块内侧缩径,因此如果各向异性导电膜30的粘合剂树脂33填充到输出端子16、输入端子17之间,则直到输出凸块3、输入凸块5的基部3b、5b为止都发生钩状固化。因此,关于IC芯片1,输出凸块3、输入凸块5与粘合

剂树脂33的接触面积增加,并且通过被填充直到基部3b、5b为止的粘合剂树脂33来表现锚固效果,从而对电路板14的粘接强度提高。

[0123] 此外,通过粘合剂树脂33的填充量增加从而粘合剂树脂33引起的电路板14与IC芯片1之间的应力被进一步缓和,可以实现防止电子部件的剥离、防止翘曲、浮起。因此,在电路板14构成例如LCD面板等显示面板的透明基板的情况下,还可以抑制翘曲对显示部的影响,防止显示不均。

[0124] 此外,输出凸块3、输入凸块5通过低高度化从而可以减小凸块高度与基部3b、5b的纵横比,通过热压接工具10被推压时也不会弯折,可以提高连接可靠性。

[0125] [半导体装置]

[0126] 另外,关于应用本申请的连接体20,除了连接有IC芯片1的LCD面板等电子设备的电路板以外,也可以为在形成有配线图案的基板上搭载有IC芯片1的半导体装置等电子部件。

[0127] 图15是显示本实施方式的一例涉及的半导体装置21的图。半导体装置21包含具有上述的输出凸块3、输入凸块5的IC芯片1、形成有配线图案22的基板23、以及多个外部端子24。

[0128] IC芯片1作为倒装芯片,与基板23倒装接合。在该情况下,将形成于基板23的配线图案22(岸面(ランド))与输出凸块3、输入凸块5隔着各向异性导电膜30进行电连接。

[0129] 外部端子24隔着未图示的通孔等与配线图案22电连接。外部端子24可以为焊球。可以将焊料等进行印刷,经过回流工序而形成外部端子24。此外,也可以不进行积极地形成外部端子24而利用主板安装时涂布于主板侧的焊料膏,因为其熔融时的表面张力结果可以形成外部端子。该半导体装置为所谓的岸面栅格阵列型的半导体装置。




图1 (A)




图1 (B)




图2




图3




图4




图5




图6






图7

(A)



(B)



(C)




图8




图9




图10




图11




图12




图13




图14




图15




图16

Abstract

The present invention provides an electronic component, an anisotropic connection structure and a designing method of an electronic component, which can realize lower height of the electrode while achieving improved particle capture rate, prevention of short circuit and improved adhesive strength. The technical solution includes an electronic component (1) comprising a substrate (2) and a bump (3, 5) formed on one surface (2a) of the substrate (2), wherein the area of a connection surface (3a, 5a) of the pump (3, 5) in which the connection surface (3a, 5a) is connected to an electrode (16, 17) of a connection object component (14), is larger than the area of an base portion (3b, 5b) on the side of the substrate (2).

