

【公報種別】特許法第 17 条の 2 の規定による補正の掲載

【部門区分】第 6 部門第 4 区分

【発行日】平成 17 年 5 月 19 日 (2005.5.19)

【公開番号】特開 2002-93175 (P2002-93175A)

【公開日】平成 14 年 3 月 29 日 (2002.3.29)

【出願番号】特願 2000-273596 (P2000-273596)

【国際特許分類第 7 版】

G 1 1 C 11/413

G 1 1 C 11/41

G 1 1 C 11/407

G 1 1 C 16/02

G 1 1 C 16/06

【F I】

G 1 1 C 11/34 J

G 1 1 C 11/34 3 0 1 E

G 1 1 C 11/34 3 4 1 A

G 1 1 C 11/34 3 6 2 S

G 1 1 C 17/00 6 1 3

G 1 1 C 17/00 6 3 1

【手続補正書】

【提出日】平成 16 年 7 月 9 日 (2004.7.9)

【手続補正 1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

メモリセルアレイと、

クロックに同期してアドレスを取り込むアドレスレジスタと、

このアドレスレジスタに保持されたアドレスをデコードして前記メモリセルアレイのメモリセル選択を行うデコード回路と、

前記メモリセルアレイのデータ読み出しと前記メモリセルアレイへのデータ書き込みを行う読み出し / 書き込み回路と、

前記メモリセルアレイの読み出し及び書き込みデータを前記クロックに同期して一時保持するデータレジスタと、

前記クロックに同期し且つ前記メモリセルアレイから読み出される出力データの伝搬遅延時間に対応する伝搬遅延時間をもって、データ出力を外部に知らせるための所定の期待値パターンからなるエコー信号を出力するエコー信号発生回路とを有することを特徴とする半導体メモリ装置。

【請求項 2】

前記エコー信号発生回路は、

前記期待値パターンが書き込まれて前記メモリセルアレイと同時にアクセスされてエコー信号が読み出されるエコー信号用メモリセルアレイと、

このエコー信号用メモリセルアレイのデータ読み出しを行うエコー信号用読み出し回路と、

前記エコー信号用メモリセルアレイの読み出しデータを前記クロックに同期して一時保持するエコー信号用データレジスタと、

を有することを特徴とする請求項 1 記載の半導体メモリ装置。

【請求項 3】

前記エコー信号発生回路は、

前記エコー信号用メモリセルアレイにデータを書き込む書き込み回路を有することを特徴とする請求項 2 記載の半導体メモリ装置。

【請求項 4】

前記メモリセルアレイは、

複数本ずつの互いに交差するワード線とビット線、及びこれらのワード線とビット線の各交差部に配置されたメモリセルとを有し、

前記エコー信号用メモリセルアレイは、前記メモリセルアレイと共有される複数本のワード線とこれと交差する複数本のエコー信号用ビット線、及びこれらのワード線とエコー信号用ビット線の各交差部に配置されたメモリセルとを有することを特徴とする請求項 2 記載の半導体メモリ装置。

【請求項 5】

前記メモリセルアレイは、複数のセクションに分割され、前記エコー信号用メモリセルアレイは前記各セクション毎に設けられていることを特徴とする請求項 2 記載の半導体メモリ装置。

【請求項 6】

前記エコー信号発生回路は、

前記所定の期待値パターンのエコー信号を出力するエコー信号源と、

このエコー信号源から出力されるエコー信号に所定の伝搬遅延時間を与えるために用意された、互いに異なる遅延時間を持つ複数の遅延回路と、

これらの遅延回路の一つを選択して前記エコー信号の伝搬遅延時間を設定するプログラム回路と

を有することを特徴とする請求項 1 記載の半導体メモリ装置。