

公告本

申請日期	91 年 7 月 22 日
案 號	91116271
類 別	H03G 3/00

A4
C4

(以上各欄由本局填註)

554609

發明專利說明書

一、發明 名稱	中 文	多級放大器及積體電路
	英 文	
二、發明 創作人	姓 名	(1) 烏谷宗宏
	國 籍	(1) 日本
	住、居所	(1) 日本國東京都港區芝大門一丁目一六番三號芝 大門一一六大樓七樓新瀉精密股份有限公司內
三、申請人	姓 名 (名稱)	(1) 新瀉精密股份有限公司 新瀉精密株式會社
	國 籍	(1) 日本
	住、居所 (事務所)	(1) 日本國新瀉縣上越市西城町二丁目五番一三號
	代 表 人 姓 名	(1) 池田毅

裝

訂

線

(由本局填寫)

承辦人代碼：
大類：
I P C分類：

A6
B6

本案已向：

國（地區） 申請專利，申請日期： 案號： ，☐有 ☐無主張優先權

日本 2001 年 7 月 23 日 2001-220880 ☒有主張優先權

有關微生物已寄存於： ，寄存日期： ，寄存號碼：

（請先閱讀背面之注意事項再填寫本頁各欄）

裝

訂

線

經濟部智慧財產局員工消費合作社印製

五、發明說明 (1)

技術領域

本發明係關於多級放大器及積體電路，特別是關於備有在串聯多數級放大部依序放大信號之增益的多級放大器、以及具該多級放大器或其他大增益之電路的積體電路所適用者。

背景技術

通常，FM 無線電接收機之限幅放大器，或 AM 無線電接收機之 IF(Intermediate Frequency)放大器等，爲了放大微小輸入信號以獲得較大增益，乃使用將多數放大器多級串聯而可獲得高增益所成之多級放大器。以往，亦被提供將該多級放大器集積於一晶片之 IC。

圖 1 爲具有多級放大器之 IC 晶片的習知例顯示圖。如圖 1 所示，多級放大器係自輸入側向輸出側串聯 n 個 (本例爲 3 個)放大器 1、2、3 所構成。各放大器 1~3 共同被連接於相同之電源線 4，介電源墊 6 在 IC 晶片 100 外部連接於電源 VDD。

在如此構成之多級放大器，被輸入於第一級放大器 1 之微小信號，藉該放大器 1 僅被放大所定電平再加以輸出。在此放大且被輸出之信號，復被輸入於第二級放大器 2，在該放大器 2 更被放大再加以輸出。

以下同樣，藉第三級放大器 3 將信號更加放大。而藉此，對第一級放大器 1 之微小輸入信號，愈到後級振幅逐漸變大，最後自第三級放大器 3 輸出被放大呈所定電平之

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明 (2)

信號。

通常，FM 無線電接收機之限幅放大器、或 AM 無線電接收機之 IF 放大器等，係被要求 80 dB 左右之高增益， μ V(微伏特)階級之微小輸入信號通過該多級放大器而被放大至 mV(毫伏特)階級之信號。

如上述圖 1 所示，習知多級放大器，乃在各級放大器 1~3 共同連接一電源線 4 並被引出至電源墊 6。因此，自外部電源 VDD 依序被引入各級放大器 1~3 之電流及發生差異。此時，由於電源線 4 上存在有共用阻抗，致被供應各級放大器 1~3 之電源會發生電位差。尤其，串聯如放大器之面積較大電路時，自初級放大器 1 至電源墊 6 之距離較大，故由於高阻抗會產生較大電位差。且，有該電位差以噪音出現之問題。

又，透過各級放大器 1~3 之內部電路、電源線 4 及接地線 5 所形成之信號反饋迴路，自後級放大器會向前級放大器反饋信號。於是，通常之放大信號與反饋信號互相干涉致放大動作變為不穩定，而有多級放大器之性能減低之問題。又，後級放大器 3 之 mV 階級信號反饋到處理 μ V 階級微小信號之初級放大器 1，並總計迴路增益如過大時，亦有發生振盪之問題。

本發明，即為解決如此問題所開發者，其目的為：在串聯有多數放大器，並具有較大增益且面積亦大之電路，促使其能防止電源線所發生之噪音或振盪等，而俾使電路穩定動作。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明 (3)

發明之開示

本發明之多數放大器，係備有對自前級之輸入信號進行放大向次級予以輸出所串聯之多數放大器，與被連接上述多數放大器之電源線，而上述電源線具有：被連接於上述多數放大器中之至少初級放大器的第一電源線，與被共用連接於除了上述至少初級放大器以外之剩餘放大器的第二電源線為特徵。

本發明之另外形態，則以在上述上述第二電源線與接地線之間予以裝設旁路電容器為特徵。

本發明之其他形態，乃備有對自前級之輸入信號進行放大向次級予以輸出所串聯之多數放大器，與被連接上述多數放大器之接地線，而上述接地線具有：被連接於上述多數放大器中之至少初級放大器的第一接地線，與被共用連接於除了上述至少初級放大器以外之剩餘放大器的第二接地線為特徵。

本發明之其他形態，卻備有對自前級之輸入信號進行放大向次級予以輸出所串聯之多數放大器，與被連接上述多數放大器之接地線，而將上述多數放大器所具基體分別連接於上述接地線為特徵。

本發明之其他形態，係備有對自前級之輸入信號進行放大向次級予以輸出所串聯之多數放大器，與被個別連接上述多數放大器之多數電源線為特徵。

又，本發明之積體電路，係備有對自前級之輸入信號進行放大向次級予以輸出所串聯之多數放大器，與被連接

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明 (4)

上述多數放大器之電源線，與被連接於上述電源線之電源墊，而上述電源線具有：被連接於上述多數放大器中之至少初級放大器與上述電源墊間的第一電源線，與被共用連接於除了上述至少初級放大器以外之剩餘放大器與上述電源墊間的第一電源線的第二電源線為特徵。

本發明之另外形態，則以在上述上述第二電源線與接地線之間予以裝設旁路電容器為特徵。

本發明之其他形態，乃備有對自前級之輸入信號進行放大向次級予以輸出所串聯之多數放大器，與被連接上述多數放大器之接地線，與被連接於上述接地線之接地墊，而上述接地線具有：被連接於上述多數放大器中之至少初級放大器與上述接地墊間的第一接地線，與被共用連接於除了上述至少初級放大器以外之剩餘放大器與接地墊間的第二接地線為特徵。

本發明之其他形態，卻備有對自前級之輸入信號進行放大向次級予以輸出所串聯之多數放大器，與被連接上述多數放大器之接地線，與被連接於上述接地線之接地墊，而將上述多數放大器所具基體分別連接於上述接地線為特徵。

本發明之其他形態，係備有對自前級之輸入信號進行放大向次級予以輸出所串聯之多數放大器，與被個別連接上述多數放大器之多數電源線，與被共用連接於上述多數電源線之電源墊為特徵。

本發明之其他形態，乃備有對自前級之輸入信號進行

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明 (5)

放大向次級予以輸出所串聯之多數處理電路，與被連接於上述多數處理電路中之至少初級處理電路的第一電源線，與被共用連接於除了上述至少初級處理電路以外之剩餘處理電路的第二電源線，與被共用連接於上述第一及上述第二電源線之電源墊為特徵。

依據如上述構成之本發明，由於對至少上述初級放大器與其他放大器介不同之電源線予以供應相同電源電壓，故不會因各放大器所引入電流差致初級放大器與其他放大器間發生較大電位差，且可阻止該電位差所起因之噪音發生。又，由於初級放大器與其他放大器之信號反饋迴路相異，尚能防止自後級放大器向初級放大器反饋信號之不妥。

依照本發明之另外特徵，雖在第二電源線上發生噪音，卻藉其噪音之阻抗，與第二電源線及接地線間所設之旁路電容器可平滑化噪音，以抑低噪音電平。

依照本發明之其他特徵，藉多數放大器之基體各別被連接於接地線，致基體互相分離，而可避免透過該基體之電路間結合。

圖示之簡單說明

圖 1 為具習知多級放大器之 IC 晶片構成顯示圖。

圖 2 為第一實施形態之具多級放大器的 IC 晶片構成顯示圖。

圖 3 為第二實施形態之具多級放大器的 IC 晶片構成

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明 (6)

顯示圖。

主要元件對照表

1 0 , 2 0 , 1 0 0	I C 晶 片
1 , 2 , 3	放 大 器
4	第 二 電 源 線
5	接 地 線
6	電 源 墊
7	接 地 墊
8	第 一 電 源 線
9	旁 路 電 容 器
2 1	基 體

發明之最佳實施形態

(第一實施形態)

以下，就本發明第一實施形態參照圖示加以說明。

圖 2 為本實施形態之具多級放大器的 IC 晶片 10 構成例顯示圖。如圖 2 所示，在本實施形態之多級放大器，自輸入側向輸出側串聯有 n 個(本例為 3 個)之放大器 1、2、3。

上述多數放大器 1~3 中，初級放大器 1 係被連接於第一電源線，介電源墊 6 在 IC 晶片 10 外部被連接於電源 VDD(未圖示)。又，除了初級以外之兩放大器 2、3 卻分別被共用連接於相同之第二電源線 4，並介電源墊 6 在 IC 晶

經濟部智慧財產局員工消費合作社印製

五、發明說明 (7)

片 10 外部被連接於電源 VDD。各放大器 1~3 即利用外部電源 VDD 進行放大動作。

雖可將第一電源線 8 及第二電源線 4 連接於不同之電源墊，惟本實施形態卻如圖 2 予以共用連接於一個電源墊 6。藉此，可避免電源墊之增加同時，對第一電源線 8 及第二電源線 4 保證能提供相同之電源電壓。

又，各放大器 1~3，則是分別被共用連接於接地線 5，且介接地墊 7 在 IC 晶片 10 外部被接地。又，在第二電源線 4 與接地線 5 間設有旁路電容器 9，該旁路電容器 9 之容量為數[pF]程度。

如上，本實施形態之 IC 晶片 10，係由處理最微小信號之初級放大器 1 與處理被放大且某程度電平變大之信號的放大器 2、3 予以分離電源線，將被分離各電源線 8、4 引出至電源墊 6 為特徵。

藉此，在初級放大器 1 與其以外放大器 2、3 之間不會發生較大電位差，可有效地阻止該電位差所起因之噪音發生。又，由於初級放大器 1 與其以外放大器 2、3 之信號反饋迴路相異，致不會有自後級放大器 2、3 向前級放大器 1 反饋信號之情形。因此，能回避通常之放大信號與反饋信號發生干涉以致限制增益之放大的不妥。又，亦能避免 mV 階級較大信號反饋到處理 μ V 階級微小信號之初級致發生振盪之不妥，可促使多級放大器穩定地動作。

且，本實施形態，因在共用連接多數放大器 2、3 之第二電源線 4 設有旁路電容器 9，故假如由於電源線 4 上

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明 (8)

之阻抗而發生噪音，亦能介該阻抗與旁路電容器 9 予以平滑化噪音，將噪音抑制於最小限度。

又，上述實施形態，雖將兩個放大器 2、3 共用連接於一電源線 4，惟例如放大器 2 所處理之信號的電平並不十分大，由於自後級放大器 3 之反饋信號而有發生振盪之虞時，就該兩個放大器 2、3 將電源線加以分離，把所分離各電源線引出至共用之電源墊 6 亦可。

例如，對多數放大器 1~3 將多數電源線個別予以連接，且將該等多數電源線連接於共用之電源墊 6 亦可。

又，將初級及第二級放大器 1、2 連接於共用之電源線，並由第二級為止之放大器 1、2 與第三級放大器 3 把電源線加以分離亦可。

又，在上述實施形態，雖把電源線予以分離，惟將接地線或將電源線及接地線雙方加以分離亦可。例如，將圖 2 所示接地線 5，分離為初級放大器 1 及接地墊 7 間之第一接地線，與除了初級放大器 1 之剩餘放大器 2、3 及接地墊 7 間之第二接地線亦可。

又，在上述實施形態，雖就多級放大器進行說明，惟促使微小信號知增益放大之電路卻可任意加以適用。又，不只促使信號之增益放大的電路，如裝載有多數可處理自前級輸入之信號並向次級予以輸出之處理電路的積體電路等、且具較大總計增益又面積較大(自墊子之距離較大)電路，則在該積體電路亦可同樣適用本發明。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明 (9)

(第二實施形態)

其次，參照圖示說明本發明第二實施形態。

圖 3 為具有本實施形態之多級放大器的 IC 晶片 20 構成例顯示圖。附上與圖 2 所示符號相同符號者即具相同功能，故在此省略其重複說明。

在圖 3 所示第二實施形態，如符號 21 所示，係將多數放大器 1~3 所具基體 (MOSFET 之硅酮基板所形成的凹陷領域) 分別連接於接地線 5。

以往，與圖 1 所示電源線 4 或接地線 5 同樣，各放大器 1~3 之基體，乃被把相同基體互相加以總括共用連接於一基體線 (未圖示)，並將其連接於基體用而設之專用墊 (未圖示)。且藉此，將漏泄於基體之噪音成分等，以基體線之鋁配線等加以吸取，而自專用之基體墊放逸至晶片外部。

然，此時除了電源墊 6 或接地墊 7 外，尚需裝設基體之專用墊。針對此，本實施形態並不需設置基體之專用墊，相對地可縮小 IC 晶片之面積。

又，藉將共用之基體線連接於基體線，亦可省略基體之專用墊。惟，在本實施形態並不設置共用之基體線本身，而是將各放大器 1~3 之基體各別連接於接地線 5，介接地線 5 予以連接於接地墊 7。藉此，可防止各放大器 1~3 所具基體間之結合，以抑制所謂結合噪音。

又，本實施形態，亦可適用第一實施形態所述各種變形例。例如，由初級放大器 1 及其以外放大器 2、3 分離

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明 (10)

接地線，並將所分離各接地線予以連接於基體亦可。

以上所示本實施形態之多級放大器及積體電路，係可適用於：如 AM 或 FM 無線電接收機、電視接收機、攜帶電話機、無線電話機、近距離無線電通信技術之平滑器、無線 LAN、汽車駕駛導向系統、具通信功能之遊戲器等，備有可接收高頻信號(RF 信號)加以處理功能之各種電子機器。

其他，以上所說明各實施形態，皆不過是為實施本發明時之一具體化例示而已，不得由此限定性解釋本發明之技術範圍，即，本發明可不脫逸其精神，或其主要特徵，以種種形式加以實施。

如上述，本發明由於至少以初級放大器及其以外放大器分離電源線，且將所分離各電源線引出至電源墊，因此能促使在初級放大器與其以外放大器之間不致發生較大電位差，並阻止該電位差所起因之發生噪音。

又，能使初級放大器與其以外放大器之信號的反饋迴路相異，以有效地防止自後級放大器向初級放大器反饋信號之不妥。藉此可回避通常之放大信號與反饋信號互相干涉以致限制放大增益之不妥。又，能回避 mV 階級較大信號反饋到處理 μV 階級微小信號之初級而發生振盪之不妥，可使電路穩定地動作。

依據本發明之另外特徵，雖在第二電源線上發生噪音，亦能介該噪音之阻抗與第二電源線及接地線間所設旁路電容器予以平滑化噪音，將噪音電平加以抑制。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明 (11)

依據本發明之其他特徵，由於將多數放大器之基體各別連接於接地線，故能將基體互相予以分離。藉此，可回避透過該基體之電路間結合，以抑制所謂之結合噪音。

又，由於能不需設置基體之專用墊，而相對地縮小晶片面積。

產業上之可利用性。

本發明係在串聯有多數放大器，且具有較大增益並面積亦大之電路，促使其能防止電源線所發生之噪音或振盪等，而俾使電路穩定動作頗為有用。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

四、中文發明摘要(發明之名稱：多級放大器及積體電路)

由處理微小信號之初級放大器 1 與其他之放大器 2、3 將電源線予以分離，藉把所分離各電源線 4、8 連接於共用之電源墊 6，避免因各放大器 1~3 所引入電流差以致在初級放大器 1 與其他之放大器 2、3 間發生大電位差，而促使可阻止該電位差起因之噪音發生。又，使初級放大器 1 與其他之放大器 2、3 之信號的反饋迴路相異，以利亦能防止自後級放大器 2、3 向前級放大器 1 反饋大信號之不妥。

英文發明摘要(發明之名稱：)

(請先閱讀背面之注意事項再填寫本頁各欄)

裝

訂

線

六、申請專利範圍 1

1. 一種多級放大器，係備有對自前級之輸入信號進行放大向次級予以輸出所串聯之多數放大器，與

被連接上述多數放大器之電源線，其特徵為：

上述電源線具有被連接於上述多數放大器中之至少初級放大器的第一電源線，與被共用連接於除了上述至少初級放大器以外之剩餘放大器的第二電源線。

2. 如申請專利範圍第 1 項之多級放大器，其中上述第二電源線與接地線之間係裝設有旁路電容器。

3. 一種多級放大器，係備有對自前級之輸入信號進行放大向次級予以輸出所串聯之多數放大器，與

被連接上述多數放大器之接地線，其特徵為：

上述接地線具有被連接於上述多數放大器中之至少初級放大器的第一接地線，與被共用連接於除了上述至少初級放大器以外之剩餘放大器的第二接地線。

4. 一種多級放大器，係備有對自前級之輸入信號進行放大向次級予以輸出所串聯之多數放大器，與

被連接上述多數放大器之接地線，其特徵為：

將上述多數放大器所具基體分別被連接於上述接地線。

5. 一種多級放大器，係備有對自前級之輸入信號進行放大向次級予以輸出所串聯之多數放大器，與

被連接於上述多數放大器之電源線，與

被連接於上述多數放大器之接地線，其特徵為：

上述電源線具有被連接於上述多數放大器中之至少初

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

六、申請專利範圍 2

級放大器的第一電源線，與被共用連接於除了上述至少初級放大器以外之剩餘放大器的第二電源線。

6. 如申請專利範圍第 5 項之多級放大器，其中上述接地線係具有被連接於上述至少初級放大器之第一接地線，與被共用連接於除了上述至少初級放大器以外之剩餘放大器的第二接地線。

7. 如申請專利範圍第 5 項之多級放大器，其中上述多數放大器所具基體係分別被連接於上述接地線。

8. 一種多級放大器，係備有對自前級之輸入信號進行放大向次級予以輸出所串聯之多數放大器，與

被個別連接於上述多數放大器之多數電源線。

9. 一種積體電路，係備有對自前級之輸入信號進行放大向次級予以輸出所串聯之多數放大器，與

被連接於上述多數放大器之電源線，與

被連接於上述多數電源線之電源墊，其特徵為：

上述電源線具有被連接於上述多數放大器中之至少初級放大器與上述電源墊間的上述的第一電源線，與被共用連接於除了上述至少初級放大器以外之剩餘放大器與上述電源墊間的第二電源線。

10. 如申請專利範圍第 9 項之積體電路，其中上述第二電源線與接地線之間係裝設有旁路電容器。

11. 一種積體電路，係備有對自前級之輸入信號進行放大向次級予以輸出所串聯之多數放大器，與

被連接於上述多數放大器之接地線，與

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

六、申請專利範圍

3

被連接於上述接地線之接地墊，其特徵為：

上述接地線具有被連接於上述多數放大器中之至少初級放大器與上述接地墊間的第一接地線，與被共用連接於除了上述至少初級放大器以外之剩餘放大器與接地墊間的第二接地線。

12. 一種積體電路，係備有對自前級之輸入信號進行放大向次級予以輸出所串聯之多數放大器，與

被連接於上述多數放大器之接地線，與

被連接於上述接地線之接地墊，其特徵為：

上述多數放大器所具基體係分別被連接於上述接地線。

13. 一種積體電路，係備有對自前級之輸入信號進行放大向次級予以輸出所串聯之多數放大器，與

被連接於上述多數放大器之電源線，與

被連接於上述多數放大器之接地線，與

被連接於上述電源線之電源墊，與

被連接於上述接地線之接地墊，其特徵為：

上述電源線具有被連接於上述多數放大器中之至少初級放大器與上述電源墊間的第一電源線，與被共用連接於除了上述至少初級放大器以外之剩餘放大器與上述電源墊間的第二電源線。

14. 如申請專利範圍第 13 項之積體電路，其中上述接地線係具有被連接於上述至少初級放大器與上述接地墊間的第一接地線，與被共用連接於除了上述至少初級放大器

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

六、申請專利範圍 4

以外之剩餘放大器與上述接地墊間的第二接地線。

15. 如申請專利範圍第 13 項之積體電路，其中上述多數放大器所具基體係分別被連接於上述接地線。

16. 一種積體電路，其特徵為：備有對自前級之輸入信號進行放大向次級予以輸出所串聯之多數放大器，與被各別連接於上述多數放大器之多數電源線，與被共用連接於上述多數電源線之電源墊。

17. 一種積體電路，其特徵為：係備有對自前級之輸入信號進行放大向次級予以輸出所串聯之多數放大器，與被連接於上述多數放大器中之至少初級放大器之第一電源線，與

被共用連接於除了上述至少初級放大器以外之剩餘放大器的第二電源線，與

被共用連接於上述第一及第二電源線之電源墊。

18. 一種積體電路，其特徵為：係備有對自前級之輸入信號進行處理向次級予以輸出所串聯之多數處理電路，與

被連接於上述多數處理電路中之至少初級處理電路的第一電源線，與

被共用連接於除了上述至少初級處理電路以外之剩餘處理電路的第二電源線，與


被共用連接於上述第一及上述第二電源線之電源墊。

(請先閱讀背面之注意事項再填寫本頁)


裝

訂

第 1 圖



第 2 圖



第 3 圖

