

(12) 특허협력조약에 의하여 공개된 국제출원

(19) 세계지식재산권기구  
국제사무국

(43) 국제공개일  
2013년 1월 31일 (31.01.2013)



(10) 국제공개번호  
**WO 2013/015573 A2**

- (51) 국제특허분류:  
*H01L 29/786* (2006.01) *H01L 21/336* (2006.01)
- (21) 국제출원번호: PCT/KR2012/005809
- (22) 국제출원일: 2012년 7월 20일 (20.07.2012)
- (25) 출원언어: 한국어
- (26) 공개언어: 한국어
- (30) 우선권정보:  
10-2011-0073292 2011년 7월 22일 (22.07.2011) KR
- (71) 출원인 (US 을(를) 제외한 모든 지정국에 대하여): **동국대학교 산학협력단 (DONGGUK UNIVERSITY INDUSTRY-ACADEMIC COOPERATION FOUNDATION)** [KR/KR]; 100-715 서울시 중구 필동로 1길 30, Seoul (KR).
- (72) 발명자; 겸
- (75) 발명자/출원인 (US 에 한하여): **이상욱 (LEE, Sang Wuk)** [KR/KR]; 136-032 서울시 성북구 동소문동 2가 96, Seoul (KR). **강태원 (KANG, Tae Won)** [KR/KR]; 133-759 서울시 성동구 옥수동 436번지 극동그린아파트 104-1801, Seoul (KR). **파닌젠나디 (PANIN, Genady)** [RU/KR]; 100-273 서울시 중구 필동 3가 26 양자기반반도체연구센터, Seoul (KR).

(74) 대리인: 특허법인 **충현 (CHUNG HYUN PATENT & LAW FIRM)**; 137-130 서울시 서초구 바우피로 225 한마음빌딩 4층, Seoul (KR).


(81) 지정국 (별도의 표시가 없는 한, 가능한 모든 종류의 국내 권리의 보호를 위하여): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(84) 지정국 (별도의 표시가 없는 한, 가능한 모든 종류의 역내 권리의 보호를 위하여): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), 유라시아 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 유럽 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

[다음 쪽 계속]

(54) Title: FIELD-EFFECT TRANSISTOR USING GRAPHENE OXIDE AND METHOD FOR MANUFACTURING SAME

(54) 발명의 명칭 : 그래핀 옥사이드를 이용한 전계효과 트랜지스터 및 그 제조방법




100 ... Substrate  
110 ... Gate electrode  
120 ... Dielectric layer  
130 ... Source electrode  
140 ... Drain electrode  
150 ... Graphene oxide layer on which a reducing process has been performed

(57) Abstract: The present invention relates to a field-effect transistor (FET) including a graphene oxide on which a reducing process has been performed, the field-effect transistor comprising: a substrate; a gate electrode formed on the substrate; a dielectric layer formed on the gate electrode; a source electrode and a drain electrode formed on the dielectric layer; and the reduced graphene oxide as a channel layer for connecting the source electrode to the drain electrode. The field-effect transistor of the present invention can be manufactured on a flexible substrate, whereas a conventional FET using silicon material can be manufactured only on a hard substrate. In particular, the reduced graphene oxide used as the channel layer disperses well in water and can thus be manufactured as a suspension, thereby enabling the manufacture of a thin film using a printing method.

(57) 요약서:

[다음 쪽 계속]



WO 2013/015573 A2

**공개:**

- 국제조사보고서 없이 공개하며 보고서 접수 후 이를 별도 공개함 (규칙 48.2(g))

본 발명은 환원 과정을 거친 그래핀 옥사이드를 포함하는 전계효과 트랜지스터에 관한 것으로서 기판, 기판상에 형성된 게이트 전극, 게이트 전극 상에 형성된 유전체층, 유전체층 상에 형성된 소스 전극과 드레인 전극, 및 소스 전극과 드레인 전극을 잇는 채널층으로써, 환원 과정을 거친 그래핀 옥사이드를 포함하는 것을 특징으로 하며, 기존의 실리콘 물질을 이용한 FET가 단단한 기판 상에만 제작이 가능했지만 본 발명은 유연한 기판상에 제작이 가능한 특징이 있다. 특히 채널층으로 사용되는 환원된 그래핀 옥사이드는 물에 분산이 잘 되어서 현탁액으로 제조가 가능하므로 인쇄법을 이용한 박막 제작이 가능하다.

## 명세서

# 발명의 명칭: 그래핀 옥사이드를 이용한 전계효과 트랜지스터 및 그 제조방법

### 기술분야

- [1] 본 발명은 전계효과 트랜지스터에 관한 것으로서, 더욱 상세하게는 기존의 실리콘 물질을 이용한 전계효과 트랜지스터가 단단한 기판 상에만 제작이 가능한 반면, 본 발명은 유연한 기판상에 제작이 가능하고, 특히 채널층으로 사용되는 환원 과정을 거친 그래핀 옥사이드는 물에 분산이 잘 되어서 현탁액으로 제조가 가능하므로 인쇄법을 이용한 박막 제작이 가능한 그래핀 옥사이드를 이용한 전계효과 트랜지스터 및 그 제조방법에 관한 것이다.

### 배경기술

- [2] RFID(Radio Frequency Identification) 기술은 개별 물품에 태그를 부착하여 전파를 통해 개별 물품의 정보를 수집, 저장, 및 가공함으로써 사용자에게 다양한 서비스를 제공하는 기술이다. 특히 네트워크와 연동되어 상품의 유통, 재고, 보안, 및 생산관리의 효율성을 증진시키는 등 지능화된 정보 관리에 선도적인 혁신기술로 평가받고 있다.
- [3] 대형 물품 단위의 팔렛이나 컨테이너 단위 수준으로 이용되던 것이 최근에는 개별 물품 단위의 RFID 서비스로 발전하고 있다. 일반 물류뿐 아니라 의약품, 의류, 도서 등 특수분야까지 시장성이 확대되어 RFID의 성장잠재력은 대단히 커지고 있다.
- [4] 그러나 RFID 기술에 대한 산업적 기대감이 크고, 시장 또한 매우 큰 것으로 예측되지만 그 보급은 저조하다. 동작 환경에 따라 인식률이 차이 나고, 내구성이 낮다는 단점이 있지만, 특히 바코드에 비해 RFID-태그(Tag)의 가격이 높다는 점이 시장 확산이 느린 가장 큰 이유가 된다.
- [5] RFID 기술이 널리 보급된다면 정보통신기술과 제조업간의 융합으로 생산과 물류의 효율적인 관리가 선순환되어 경제, 환경 전반에 걸쳐 긍정적인 영향을 주고, 건강관리, 재난구조 등 실생활에 편리성을 증진시킬 수 있을 것으로 기대되므로 RFID 보급을 위해 저렴한 RFID 태그를 제조하는 등의 기술 개발이 필요하다.
- [6] 일반적으로 RFID 태그를 생산하는 공정은 크게 안테나 제조, 칩 제조, 안테나와 칩의 실장 공정, 그리고 소비자가 편리하게 사용할 수 있도록 양면테이프를 붙이는 가공(converting) 공정으로 나뉜다.
- [7] 칩을 제조하기 위해서는 반도체 공정이 쓰이므로 비용이 많이 소요될 뿐더러, 안테나와 결합하는 실장 공정을 거쳐야만 한다. 그러나 반도체 공정 대신 인쇄법을 이용하여 안테나와 칩을 제조하면 전체적인 공정이 간략화되고, 안테나와 칩의 실장공정을 생략할 수 있으며, 최종적으로 포장가공 공정 또한

간략화되어 그 생산 비용이 매우 절감될 수 있는 장점이 있다.

- [8] 인쇄법을 이용해 RFID 태그 칩을 제조하기 위해서는 우선적으로 논리회로를 구성하는 박막형 트랜지스터(Thin Film Transistor, TFT)를 개발해야 한다. 박막형 트랜지스터로 널리 쓰이는 소자는 전계효과 트랜지스터(Field Effect Transistor FET)이다. 기존 산업체에서 사용되는 TFT는 결정형 실리콘 또는 비정질 실리콘 박막 등을 이용해왔다. 그러나 실리콘 박막은 진공 증착 장비 등의 설비를 이용해야 하는 점과 단단한 성질로 인해 유리 등의 단단한 기판상에서만 제작이 가능해서, 유연한 플라스틱 기판 상에 Roll-to-Roll 방식의 대량 생산은 불가능하다.

- [9] 인쇄법을 이용해서 전자제품을 제작하는 사례는 이미 있어왔다. 유기물 또는 카본나노튜브(Carbon Nano Tube, CNT)를 사용해서 인쇄공정으로 TFT를 제작하고, 그 제작한 TFT를 이용하여 논리회로를 구성하여 RFID Tag 등의 전자제품을 만들 수는 있으나, 유기물의 경우 전하 이동도가 낮고( $\sim 1 \text{ cm}^2/\text{Vs}$ ) 신뢰성이 떨어지는 단점이 지적되고, CNT의 경우는 용매에 대한 분산특성이 저조해 인쇄성이 떨어지는 단점이 있다. 따라서, 유연한 기판상에 제작이 가능하고, 특히 인쇄법을 이용한 박막 제작이 가능한 전계효과 트랜지스터 제조방법이 필요한 실정이다.

## 발명의 상세한 설명

### 기술적 과제

- [10] 따라서, 본 발명이 해결하고자 하는 첫 번째 과제는 유연한 기판상에 제작이 가능하고, 인쇄법을 이용한 박막 제작이 가능한 전계효과 트랜지스터를 제공하는 것이다.
- [11] 본 발명이 해결하고자 하는 두 번째 과제는 얇은 플라스틱 기판상에 인쇄법으로 논리회로를 제작함으로써, 유연하고 저렴한 전자제품 제작이 가능한 전계효과 트랜지스터 제조 방법을 제공하는 것이다.

### 과제 해결 수단

- [12] 본 발명은 상기 첫 번째 과제를 달성하기 위하여, 기판; 상기 기판상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 유전체층; 상기 유전체층 상에 형성된 소스 전극과 드레인 전극; 및 상기 소스 전극과 상기 드레인 전극을 잇는 채널층으로써, 환원 과정을 거친 그래핀 옥사이드를 포함하는 전계효과 트랜지스터를 제공한다.
- [13] 본 발명의 일 실시예에 의하면, 상기 유전체층은  $\text{BaTiO}_3$  층 또는 그래핀 옥사이드 층으로 이루어질 수 있다.
- [14] 또한, 본 발명은 상기 첫 번째 과제를 달성하기 위하여, 기판; 상기 기판상에 형성된 환원 과정을 거친 그래핀 옥사이드층; 상기 환원 과정을 거친 그래핀 옥사이드층 상에 형성된 소스 전극과 드레인 전극; 상기 소스 전극과 상기 드레인 전극 상에 형성된 유전체층; 상기 유전체층 상에 형성된 게이트 전극을

포함하고, 상기 소스 전극과 상기 드레인 전극을 잇는 환원 과정을 거친 그래핀 옥사이드층을 채널층으로 이용하는 전계효과 트랜지스터를 제공한다.

- [15] 본 발명은 상기 두 번째 과제를 달성하기 위하여, 그래핀 옥사이드 분말을 이용하여 그래핀 옥사이드 현탁액을 생성하는 단계; 상기 그래핀 옥사이드 현탁액으로부터 그래핀 옥사이드 박막을 생성하는 단계; 및 상기 생성된 그래핀 옥사이드 박막을 가열하여 상기 그래핀 옥사이드 박막을 환원시킴으로써, 환원과정을 거친 그래핀 옥사이드를 생성하는 단계를 포함하고, 상기 환원 과정을 거친 그래핀 옥사이드를 소스 전극과 드레인 전극 사이의 채널층으로 이용하는 것을 특징으로 하는 전계효과 트랜지스터 제조 방법을 제공한다.
- [16] 본 발명의 일 실시예에 의하면, 상기 그래핀 옥사이드 현탁액에 아스코르브산을 첨가할 수 있다.
- [17] 또한, 그래파이트를 산화시켜 상기 그래핀 옥사이드 분말을 생성하는 단계를 더 포함할 수 있다.
- [18] 본 발명의 다른 실시예에 의하면, 상기 환원과정을 거친 그래핀 옥사이드의 전도성은 상기 그래핀 옥사이드 박막을 가열하는 온도 또는 시간에 따라 결정되는 환원정도에 의해 제어될 수 있다.
- [19] 또한, 상기 그래핀 옥사이드 현탁액으로부터 잉크젯 인쇄 또는 스핀코팅의 방법을 이용하여 상기 그래핀 옥사이드 박막을 생성할 수 있다.
- [20] 본 발명의 또 다른 실시예에 의하면, 상기 생성된 그래핀 옥사이드 박막을 아르곤 분위기에서 130~140 °C 범위에서 24시간 열처리하여 상기 그래핀 옥사이드 박막을 환원시킴으로써, 상기 환원과정을 거친 그래핀 옥사이드를 생성할 수 있다.

### 발명의 효과

- [21] 본 발명에 따르면, 기존의 실리콘 물질을 이용한 전계효과 트랜지스터는 단단한 기판 상에만 제작이 가능했지만 본 발명은 유연한 기판상에 제작이 가능하고, 특히 채널층으로 사용되는 환원된 그래핀 옥사이드는 물에 분산이 잘되어서 현탁액으로 제조가 가능하므로 인쇄법을 이용한 박막 제작이 가능하다.
- [22] 또한, 본 발명에 따르면, 얇은 플라스틱 기판상에 인쇄법으로 논리회로를 제작한다면 유연하고 저렴한 전자제품 제작이 가능하다.
- [23] 나아가, 본 발명에 따르면, 환원 과정을 거친 그래핀 옥사이드의 전하이동도는 현재 200 cm<sup>2</sup>/Vs를 기록하지만, 그래핀의 이론적 전하이동도는 200,000 cm<sup>2</sup>/Vs에 이른다. 환원 정도를 제어하여 전하이동도를 그래핀의 이론치에 근접시킨다면, 환원 과정을 거친 그래핀 옥사이드 박막을 채널층으로 사용한 초고속 FET를 개발할 수 있다. 이 경우 인쇄법뿐 아니라 반도체 공정을 이용하여 초고속 소자를 제작할 수 있어서 그 산업적 파급 효과는 클 것이다.

### 도면의 간단한 설명

- [24] 도 1은 본 발명의 일 실시예에 따른 전계효과 트랜지스터의 단면도이다.

- [25] 도 2는 본 발명의 다른 실시예에 따른 전계효과 트랜지스터의 단면도이다.  
 [26] 도 3은 본 발명의 일 실시예에 따른 환원 과정을 거친 그래핀 옥사이드층을 생성하는 방법을 나타낸 흐름도이다.

### 발명의 실시를 위한 최선의 형태

- [27] 본 발명에 관한 구체적인 내용의 설명에 앞서 이해의 편의를 위해 본 발명이 해결하고자 하는 과제의 해결 방안의 개요 혹은 기술적 사상의 핵심을 우선 제시한다.
- [28] 본 발명의 일 실시예에 따른 전계효과 트랜지스터는 기판; 상기 기판상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 유전체층; 상기 유전체층 상에 형성된 소스 전극과 드레인 전극; 및 상기 소스 전극과 상기 드레인 전극을 잇는 채널층으로써, 환원 과정을 거친 그래핀 옥사이드를 포함한다.

### 발명의 실시를 위한 형태

- [29] 이하 첨부된 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 상세히 설명한다. 그러나 이들 실시예는 본 발명을 보다 구체적으로 설명하기 위한 것으로, 본 발명의 범위가 이에 의하여 제한되지 않는다는 것은 당업계의 통상의 지식을 가진 자에게 자명할 것이다.
- [30] 본 발명이 해결하고자 하는 과제의 해결 방안을 명확하게 하기 위한 발명의 구성을 본 발명의 바람직한 실시예에 근거하여 첨부 도면을 참조하여 상세히 설명하되, 도면의 구성요소들에 참조번호를 부여함에 있어서 동일 구성요소에 대해서는 비록 다른 도면상에 있더라도 동일 참조번호를 부여하였으며 당해 도면에 대한 설명시 필요한 경우 다른 도면의 구성요소를 인용할 수 있음을 미리 밝혀둔다. 아울러 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명 그리고 그 이외의 제반 사항이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
- [31] 덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할 때, 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
- [32]
- [33] 본 발명은 전하 이동도가 비교적 높으며( $50 \text{ cm}^2/\text{Vs}$  이상) 물에 대한 분산 특성이 우수하여 인쇄가 가능하고, 화학적 안정성이 높은 환원된 그래핀 옥사이드 박막을 채널층으로 사용한 전계효과 트랜지스터와 그 제조 방법에

관한 내용이다.

[34]

[35] 도 1은 본 발명의 일 실시예에 따른 전계효과 트랜지스터의 단면도이다.

[36]

도 1을 참조하면, 본 실시예에 따른 전계효과 트랜지스터는 기판(100), 게이트 전극(110), 유전체층(120), 소스 전극(130), 드레인 전극(140), 및 환원 과정을 거친 그래핀 옥사이드층(150)으로 구성된다.

[37]

기판(100)은 폴리에스테르(PET), 폴리카보네이트(PC), 폴리비닐클로라이드(PVC), 폴리 아크릴레이트(PAR), 폴리이미드(PI)와 같이 얇은 플라스틱 기판, 종이, 또는 섬유 등이 가능하다.

[38]

게이트 전극(110), 소스 전극(130), 드레인 전극(140)은 금, 은, 구리, 니켈, 또는 알루미늄 분말 중 어느 하나를 잉크 또는 페이스트 상태로 제조하여 잉크젯 인쇄, 오프셋 인쇄, 또는 스크린 인쇄법 중 하나의 방법을 이용하여 형성할 수 있다. 건조 및 경화는 100~140 °C 범위에서 이루어진다.

[39]

유전체층(120)은 BaTiO<sub>3</sub> 분말을 잉크 또는 페이스트로 제조하거나 또는 그래핀 옥사이드 분말을 현탁액 상태로 제조하여 잉크젯 인쇄, 오프셋 인쇄, 스크린 인쇄법, 또는 스핀 코팅법 중 하나의 방법을 이용하여 형성할 수 있다. 건조 및 경화는 100~140 °C 범위에서 이루어진다.

[40]

그래핀 옥사이드는 절연체이므로 FET의 유전체층으로 적용이 가능하지만, 채널층으로 사용하기에는 제한이 따른다. 그러나 그래핀 옥사이드를 환원시켜서 박막내 산소를 제거하면 전도성을 띠게 되며 FET의 채널층으로 동작이 가능하다.

[41]

따라서, 환원 과정을 거친 그래핀 옥사이드층(150)은 소스 전극(130)과 드레인 전극(140) 사이의 채널층이 될 수 있다.

[42]

이상에서 살펴본 내용을 종합하면, 기판(100) 상에 게이트 전극(110)을 형성하고, 게이트 전극(110) 상에 유전체층(120)이 있으며, 유전체층(120) 상에 2 개의 전극이 형성되어 소스 전극(130)과 드레인 전극(140) 역할을 하며, 소스 전극(130)과 드레인 전극(140) 상에 환원 과정을 거친 그래핀 옥사이드층(150)이 형성되어 소스 전극(130)과 드레인 전극(140) 두 전극을 잇는다. 전계효과 트랜지스터 소자의 동작은 게이트 전극(110)에 전압을 인가하여 채널층의 개폐를 제어하면서 소스전극과 드레인 전극에 전압을 인가하여 전류를 흐르게 된다.

[43]

[44] 도 2는 본 발명의 다른 실시예에 따른 전계효과 트랜지스터의 단면도이다.

[45]

도 2를 참조하면, 기판(100) 상에 환원 과정을 거친 그래핀 옥사이드층(150)을 형성하고, 환원 과정을 거친 그래핀 옥사이드층(150) 상에 2 개의 전극을 형성하여 각각 소스 전극(130)과 드레인 전극(140) 역할을 하며, 소스 전극(130)과 드레인 전극(140) 상에 유전체층(120)을 형성하여 두 전극을 절연시킨 후, 유전체층(120) 상에 게이트 전극(110)을 형성한다.

- [46] 도 1과 같은 전계효과 트랜지스터 형태는 게이트 전극이 FET 구조의 맨 아래에 형성되어 bottom-gate 형식의 FET라 부르며, 도 2와 같은 전계효과 트랜지스터 형태는 게이트 전극이 FET 구조의 가장 상부에 위치하여 Top-gate 형식의 FET라 일컫는다. 각각 제작 환경과 직접회로 상에 같이 형성되는 주변 소자의 상태에 따라 유리한 방식으로 형태가 결정될 수 있다.
- [47]
- [48] 도 3은 본 발명의 일 실시예에 따른 환원 과정을 거친 그래핀 옥사이드층을 생성하는 방법을 나타낸 흐름도이다.
- [49] 310 단계에서 그래핀 옥사이드 분말을 이용하여 그래핀 옥사이드 현탁액을 생성한다.
- [50] 상기 그래핀 옥사이드 분말은 그래파이트를 산화시켜 생성할 수 있다. 또한, 상기 그래핀 옥사이드 현탁액에 아스코르브산을 첨가할 수 있다.
- [51] 320 단계에서 그래핀 옥사이드 현탁액으로부터 그래핀 옥사이드 박막을 생성한다.
- [52] 상기 그래핀 옥사이드 박막은 상기 그래핀 옥사이드 현탁액을 잉크젯 인쇄 또는 스핀코팅의 방법을 이용하여 형성할 수 있다.
- [53] 330 단계에서 생성된 그래핀 옥사이드 박막을 가열하여 그래핀 옥사이드 박막을 환원시킨다.
- [54] 이때의 환원과정에서 탄소의  $sp^2$  결합이 이루어지면서 전도성을 보이게 된다. 보다 상세하게 살펴보면, 320 단계에서 생성된 그래핀 옥사이드 박막을 아르곤 분위기에서  $130\sim 140^\circ\text{C}$  범위에서 24시간 열처리하여 상기 그래핀 옥사이드 박막을 환원시킴으로써, 환원과정을 거친 그래핀 옥사이드를 생성할 수 있다.
- [55] 상기 환원 과정을 거친 그래핀 옥사이드의 전도성은 상기 그래핀 옥사이드 박막을 가열하는 온도 또는 시간에 따라 결정되는 환원정도에 의해 제어된다. 또한, 전계효과 트랜지스터의 소스 전극과 드레인 전극 간격에 맞추어 환원 정도를 결정할 수도 있을 것이다.
- [56] 330 단계에서, 환원 과정을 거친 그래핀 옥사이드를 전계효과 트랜지스터의 소스 전극과 드레인 전극 사이에 배치시켜 채널층으로 이용할 수 있도록 하면, 환원 과정을 거친 그래핀 옥사이드를 이용한 전계효과 트랜지스터를 제조할 수 있을 것이다.
- [57]
- [58] 이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
- [59] 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이

있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

### 산업상 이용가능성


- [60] 본 발명은 박막형 트랜지스터(Thin Film Transistor, TFT)에 대한 기술이다. 전계효과 트랜지스터(Field Effect Transistor, FET)의 채널층으로써 그래핀 옥사이드 박막을 사용하면 인쇄법 등 간단한 방법을 이용하여 저온 영역에서 유연한 기판상에 트랜지스터의 제조가 가능하다.
- [61] 환원 과정을 거친 그래핀 옥사이드층을 이용한 전계효과 트랜지스터는 RFID-Tag, TFT-LCD, 1회용 핸드폰 등 그 적용되는 범위가 넓다.

## 청구범위


- [청구항 1] 기관 상에 절연체층이 형성되고, 상기 절연체층 상에 금속층이 형성되어 있는 상태에서 상기 금속층 상에 감광제를 형성하는 단계;  
상기 형성된 감광제를 노광하고 현상하여 감광제 패턴을 형성하는 단계;  
상기 형성된 감광제 패턴을 가열하는 단계; 및  
상기 가열 결과 상기 감광제 패턴을 구성하는 탄소 원자가 상기 금속층을 투과하여 상기 금속층과 상기 절연체층 사이에 그래핀을 형성하는 단계를 포함하는 절연체층 상에 그래핀 박막을 형성하는 방법.
- [청구항 2] 제1 항에 있어서,  
상기 유전체층은  $\text{BaTiO}_3$  또는 그래핀 옥사이드로 이루어진 것을 특징으로 하는 전계효과 트랜지스터.
- [청구항 3] 기관;  
상기 기관 상에 형성된 환원 과정을 거친 그래핀 옥사이드층;  
상기 환원 과정을 거친 그래핀 옥사이드층 상에 형성된 소스 전극과 드레인 전극;  
상기 소스 전극과 상기 드레인 전극 상에 형성된 유전체층;  
상기 유전체층 상에 형성된 게이트 전극을 포함하고,  
상기 소스 전극과 상기 드레인 전극을 잇는 환원 과정을 거친 그래핀 옥사이드층을 채널층으로 이용하는 전계효과 트랜지스터.
- [청구항 4] 그래핀 옥사이드 분말을 이용하여 그래핀 옥사이드 현탁액을 생성하는 단계;  
상기 그래핀 옥사이드 현탁액으로부터 그래핀 옥사이드 박막을 생성하는 단계; 및  
상기 생성된 그래핀 옥사이드 박막을 가열하여 상기 그래핀 옥사이드 박막을 환원시킴으로써, 환원과정을 거친 그래핀 옥사이드를 생성하는 단계를 포함하고,  
상기 환원 과정을 거친 그래핀 옥사이드를 소스 전극과 드레인 전극 사이의 채널층으로 이용하는 것을 특징으로 하는 전계효과 트랜지스터 제조 방법.
- [청구항 5] 제4 항에 있어서,  
상기 그래핀 옥사이드 현탁액에 아스코르브산을 첨가하는 단계를 더 포함하는 것을 특징으로 하는 전계효과 트랜지스터 제조 방법.
- [청구항 6] 제4 항에 있어서,  
그라파이트를 산화시켜 상기 그래핀 옥사이드 분말을 생성하는

- 단계를 더 포함하는 전계효과 트랜지스터 제조 방법.
- [청구항 7] 제4 항에 있어서,  
상기 환원과정을 거친 그래핀 옥사이드의 전도성은 상기 그래핀 옥사이드 박막을 가열하는 온도 또는 시간에 따라 결정되는 환원정도에 의해 제어되는 것을 특징으로 하는 전계효과 트랜지스터 제조 방법.
- [청구항 8] 제4 항에 있어서,  
상기 그래핀 옥사이드 박막을 생성하는 단계는,  
상기 그래핀 옥사이드 현탁액을 잉크젯 인쇄 또는 스핀코팅의 방법을 이용하여 형성하는 것을 특징으로 하는 전계효과 트랜지스터 제조 방법.
- [청구항 9] 제4 항에 있어서,  
상기 환원과정을 거친 그래핀 옥사이드를 생성하는 단계는,  
상기 생성된 그래핀 옥사이드 박막을 아르곤 분위기에서 130~140 °C 범위에서 24시간 열처리하여 상기 그래핀 옥사이드 박막을 환원시킴으로써, 환원과정을 거친 그래핀 옥사이드를 생성하는 특징으로 하는 전계효과 트랜지스터 제조방법.

[Fig. 1]



[Fig. 2]



[Fig. 3]

