



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2008년08월18일
(11) 등록번호 10-0852314
(24) 등록일자 2008년08월07일

(51) Int. Cl.
H03F 3/217 (2006.01)
(21) 출원번호 10-2003-7005090
(22) 출원일자 2003년04월10일
심사청구일자 2006년10월09일
번역문제출일자 2003년04월10일
(65) 공개번호 10-2004-0004398
(43) 공개일자 2004년01월13일
(86) 국제출원번호 PCT/US2001/031808
국제출원일자 2001년10월09일
(87) 국제공개번호 WO 2002/31966
국제공개일자 2002년04월18일
(30) 우선권주장
60/239,473 2000년10월10일 미국(US)
(56) 선행기술조사문헌
US 6028476
JP 10-065508
JP 11-046122

(73) 특허권자
캘리포니아 인스티튜트 오브 테크놀로지
미국 캘리포니아주 91125 파사데나 이스트 캘리포니아 블라드 1200
(72) 발명자
키, 스코트, 데이비드
미국91125캘리포니아주파사데나이스트캘리포니아 블라드1200캘리포니아인스티튜트오브테크놀로지 내
아오끼, 이찌로
미국91125캘리포니아주파사데나이스트캘리포니아 블라드1200캘리포니아인스티튜트오브테크놀로지 내
(뒷면에 계속)
(74) 대리인
백만기, 이중희, 주성민

전체 청구항 수 : 총 8 항


심사관 : 장완호

(54) 스위칭 전력 증폭기 및 RF 신호 증폭 방법

(57) 요약

본 발명은 "E/F 클래스 증폭기"라고 하는 새로운 종류의 스위칭 증폭기를 개시하고 있다. 이러한 증폭기들은 일반적으로 ZVS 상태의 보정 기술을 사용하여, 선택된 오버톤에서는 F^{-1} 클래스 임피던스를, 나머지 오버톤에서는 E 클래스 임피던스를 제공함으로써, 개선된 전압 및 전류 파형 형성을 위해 부하 회로망과 함께 E 클래스 증폭기에서 사용되는 스위칭 소자의 고유 캐패시턴스와 통상 관련된 손실을 제거하는 것을 특징으로 하고 있다. 본 발명은 그러한 성능을 달성하기 위한 여러 형태 및 특정 회로 구현을 개시하고 있다.

대표도



(72) 발명자

하지미리, 세예드-알리

미국91125캘리포니아주파사데나리스트캘리포니아블러바드1200캘리포니아인스티튜트오브테크놀로지내

러틀레드제, 데이비드

미국91125캘리포니아주파사데나리스트캘리포니아블러바드1200캘리포니아인스티튜트오브테크놀로지내

(81) 지정국

국내특허 : 가나, 감비아, 시에라리온, 알바니아, 아르메니아, 오스트리아, 오스트레일리아, 아제르바이잔, 보스니아 헤르체고비나, 바베이도스, 불가리아, 브라질, 벨라루스, 캐나다, 스위스, 중국, 쿠바, 체코, 독일, 덴마크, 에스토니아, 스페인, 핀란드, 영국, 그루지야, 헝가리, 이스라엘, 아이슬란드, 일본, 케냐, 키르기즈스탄, 북한, 대한민국, 카자흐스탄, 세인트루시아, 스리랑카, 리베이라, 레소토, 리투아니아, 룩셈부르크, 라트비아, 몰도바, 마다가스카르, 마케도니아공화국, 몽고, 말라위, 멕시코, 노르웨이, 뉴질랜드, 슬로베니아, 슬로바키아, 타지키스탄, 투르크멘, 터키, 트리니다드토바고, 우크라이나, 우간다, 우즈베키스탄, 베트남, 폴란드, 포르투갈, 루마니아, 러시아, 수단, 스웨덴, 싱가포르, 아랍에미리트, 코스타리카, 모로코, 남아프리카, 도미니카, 탄자니아, 인도네시아, 그라나다, 크로아티아, 인도, 짐바브웨, 세르비아 앤 몬테네그로, 미국

AP ARIPO특허 : 케냐, 레소토, 말라위, 수단, 스와질랜드, 우간다, 시에라리온, 가나, 감비아, 짐바브웨, 탄자니아

EA 유라시아특허 : 아르메니아, 아제르바이잔, 벨라루스, 키르기즈스탄, 카자흐스탄, 몰도바, 러시아, 타지키스탄, 투르크멘

EP 유럽특허 : 오스트리아, 벨기에, 스위스, 독일, 덴마크, 스페인, 프랑스, 영국, 그리스, 아일랜드, 이탈리아, 룩셈부르크, 모나코, 네덜란드, 포르투갈, 스웨덴, 핀란드, 사이프러스

OA OAPI특허 : 부르키나파소, 베닌, 중앙아프리카, 콩고, 코트디부아르, 카메룬, 가봉, 기니, 말리, 모리타니, 니제르, 세네갈, 차드, 토고, 기니 비사우

특허청구의 범위

청구항 1

적어도 하나의 기본 주파수, 하나 이상의 동조 고조파들(tuned harmonics), 및 하나 이상의 비동조 고조파들(untuned harmonics)을 갖는 고주파수 입력 신호를 증폭하는 스위칭 전력 증폭기로서,

실질적으로 스위치로서 동작하는 스위칭 소자를 포함하는 고속 액티브 장치; 및

상기 액티브 장치에 접속되고, 짝수차 동조 고조파들에서는 개방 회로, 홀수차 동조 고조파들에서는 단락 회로, 및 상기 비동조 고조파들에서는 용량성 부하를 제공하는 부하 회로망(load network)

를 포함하는 스위칭 전력 증폭기.

청구항 2

적어도 하나의 기본 주파수를 갖는 고주파수 입력 신호를 증폭하는 스위칭 전력 증폭기로서,

스위칭 소자를 포함하는 고속 액티브 장치; 및

상기 액티브 장치에 접속되는 부하 회로망

을 포함하고,

상기 부하 회로망은, 상기 액티브 장치의 전압 및 전류 파형들 중 적어도 하나에 실질적으로 존재하는 모든 고조파 주파수들에서, 각 기본 주파수에서는 실질적으로 유도성 부하, 각 기본 주파수에 대한 소정수 N_E 의 짝수차 고조파 오버톤(overtone)들에서는 실질적으로 개방 회로, 각 기본 주파수에 대한 소정수 N_0 의 홀수차 고조파 오버톤들에서는 실질적으로 단락 회로, 및 소정수의 나머지 고조파 오버톤들에서는 실질적으로 용량성 임피던스 부하를, 상기 스위칭 소자에 제공하는 스위칭 전력 증폭기.

청구항 3

고속 액티브 장치에 의해 RF 신호를 증폭하는 방법으로서,

상기 액티브 장치에 접속되는 부하 회로망을 동조시켜, 선택된 짝수차 고조파들 N_E 에서 상기 액티브 장치에 실질적으로 개방 회로를 제공하는 단계;

상기 부하 회로망의 신호를 동조시켜, 선택된 홀수차 고조파들 N_0 에서 상기 액티브 장치에 실질적으로 단락 회로를 제공하는 단계; 및

미선택된 고조파들에 대해 상기 액티브 장치에 실질적으로 용량성 부하를 제공하는 단계

를 포함하는 RF 신호 증폭 방법.

청구항 4

적어도 하나의 기본 주파수를 갖는 고주파수 입력 신호를 증폭하고 부하를 구동시키도록 구성된 고 효율 스위칭 전력 증폭기로서,

실질적으로 스위치로서 동작하는 스위칭 소자와, 상기 스위칭 소자와 병렬 접속된 기생 캐패시턴스 C_{out} 을 포함하는 고속 액티브 장치; 및

상기 액티브 장치에 접속되는 하이브리드 E/F 클래스 부하 회로망(hybrid class E/F load network)

을 포함하고,

상기 하이브리드 E/F 클래스 부하 회로망은, 상기 액티브 장치의 전압 및 전류 파형들 중 적어도 하나에 실질적으로 존재하는 모든 고조파 주파수에서,

(i) 각 기본 주파수에서는 실질적으로 유도성 부하;

- (ii) N차 고조파까지 각 기본 주파수에 대한 소정수 N_E 의 짝수차 고조파 오버톤들에서는 실질적으로 개방 회로;
 - (iii) N차 고조파까지 각 기본 주파수에 대한 소정수 N_0 의 홀수차 고조파 오버톤들에서는 실질적으로 단락 회로;
 - (iv) N차 고조파까지 나머지 고조파 오버톤들에서는 실질적으로 용량성 임피던스 부하
- 를 상기 스위칭 소자에 제공하도록 구성되고, 여기서, $N \geq 3$, $1 \leq N_E + N_0 \leq N - 2$ 인 고 효율 스위칭 전력 증폭기.

청구항 5

적어도 하나의 기본 주파수를 갖는 고주파수 입력 신호를 증폭하고 부하를 구동시키도록 구성된 고 효율 스위칭 전력 증폭기로서,

실질적으로 스위치로서 동작하는 스위칭 소자와, 상기 스위칭 소자와 병렬 접속된 기생 캐패시턴스 C_{out} 을 포함하는 고속 액티브 장치; 및

상기 액티브 장치에 접속되는 하이브리드 E/F 클래스 부하 회로망을 포함하고,

상기 하이브리드 E/F 클래스 부하 회로망은,

- (i) 상기 기본 동작 주파수에서는 실질적으로 유도성 부하;
 - (ii) 상기 기본 주파수의 소정수의 짝수차 고조파 오버톤들에서는 실질적으로 개방 회로;
 - (iii) 상기 기본 주파수의 소정수의 홀수차 고조파 오버톤들에서는 실질적으로 단락 회로; 및
 - (iv) 나머지 고조파 오버톤들에서는 실질적으로 용량성 임피던스 부하
- 를 상기 스위칭 소자에 제공하도록 구성되는 고 효율 스위칭 전력 증폭기.

청구항 6

적어도 하나의 기본 주파수 f_0 를 갖는 고주파수 입력 신호를 증폭하고 부하를 구동시키도록 구성된 고 효율 스위칭 전력 증폭기로서,

(a) 실질적으로 스위치로서 동작하는 스위칭 소자와, 상기 스위칭 소자와 병렬 접속된 기생 캐패시턴스 C_{out} 을 포함하는 고속 액티브 장치; 및

(b) 상기 액티브 장치에 접속되는 하이브리드 E/F 클래스 부하 회로망을 포함하고,

상기 하이브리드 E/F 클래스 부하 회로망은 상기 액티브 장치의 전압 및 전류 파형들 중 적어도 하나에 실질적으로 존재하는 모든 고조파 주파수들에서,

- (i) 상기 액티브 장치의 실질적으로 제로 전압 스위칭(ZVS) 동작을 일으키는 각 기본 동작 주파수에서는 실질적으로 유도성 부하, (ii) 각 기본 주파수의 소정수 N_E 의 짝수차 고조파 오버톤들에서는 크기가 $1/(2\pi f C_s)$ 보다 큰 임피던스들, (iii) 각 기본 주파수의 소정수 N_0 의 홀수차 고조파 오버톤들에서는 크기가 $1/(2\pi f C_s)$ 보다 작은 임피던스들, 및 (iv) 각 기본 주파수의 나머지 고조파 오버톤들에서는 $1/j\omega C_s$ 와 실질적으로 등가인 임피던스

를 상기 스위칭 소자에 제공하도록 구성되며, $C_s = C_{out} + C_{added}$, 여기서, $C_{added} \geq 0$ 이고, $N_E \geq 0$, $N_0 \geq 0$ 이며, 동조 고조파 오버톤들의 총 개수인 $N_E + N_0$ 는 적어도 1이고, 상기 액티브 장치의 전압 및 전류 파형들 중 적어도 하나에 실질적으로 존재하는 고조파 주파수들의 총 개수보다 작은 고 효율 스위칭 전력 증폭기.

청구항 7

적어도 하나의 기본 주파수를 갖는 고주파수 입력 신호를 증폭하고 부하를 구동시키도록 구성된 고 효율 스위칭 전력 증폭기로서,

(a) 실질적으로 스위치로서 동작하는 스위칭 소자와, 상기 스위칭 소자와 병렬 접속된 기생 캐패시턴스 C_{out1} 를 포함하는 제1 고속 액티브 장치;

(b) 실질적으로 스위치로서 동작하는 스위칭 소자와, 상기 스위칭 소자와 병렬 접속된 기생 캐패시턴스 C_{out2} 를 포함하는 제2 고속 액티브 장치; 및

(c) (i) 상기 제1 액티브 장치에 접속되는 제1 포트와, (ii) 상기 제2 액티브 장치에 접속되는 제2 포트와, (iii) 상기 부하에 접속되는 제3 포트를 갖는 하이브리드 3-포트 E/F 클래스 부하 회로망

을 포함하고,

상기 제1 및 제2 액티브 장치가 푸쉬-풀 구성으로 구동되는 경우에, 상기 하이브리드 3-포트 E/F 클래스 부하 회로망은 (i) 모든 기본 주파수들에서는 실질적으로 저항성 부하와 직렬 접속되는 실질적으로 유도성 부하, (ii) N차 고조파까지 각 기본 주파수에 대한 하나 이상의 짝수차 고조파들에서는 실질적으로 개방 회로, (iii) N차 고조파까지 각 기본 주파수에 대한 하나 이상의 홀수차 고조파들에서는 실질적으로 단락 회로, 및 (iv) N차 고조파까지 나머지 고조파 오버톤들에서는 실질적으로 용량성 임피던스 부하를 제공하는 실효 입력 임피던스를 상기 액티브 장치들의 스위칭 소자들에 제공하는 고 효율 스위칭 전력 증폭기.

청구항 8

실질적으로 스위치로서 동작하는 스위칭 소자와, 상기 스위칭 소자와 병렬 접속된 기생 캐패시턴스 C_{out} 을 포함하는 고속 액티브 장치에 의해 RF 신호를 증폭하는 방법으로서,

상기 신호를 고속 액티브 장치에 의해 증폭시키는 단계;

상기 증폭된 신호를 동조시켜, 기본 주파수에서는 상기 액티브 장치에 실질적으로 유도성 부하를 제공하는 단계;

상기 증폭된 신호를 동조시켜, 선택된 짝수차 고조파 오버톤들에서는 상기 액티브 장치에 실질적으로 개방 회로를 제공하는 단계;

상기 증폭된 신호를 동조시켜, 선택된 홀수차 고조파 오버톤들에서는 상기 액티브 장치에 실질적으로 단락 회로를 제공하는 단계; 및

비선택된 고조파 오버톤들에서는 상기 액티브 장치에 실질적으로 용량성 부하를 제공하는 단계를 포함하는 RF 신호 증폭 방법.

청구항 9

삭제

청구항 10

삭제

청구항 11

삭제

청구항 12

삭제

청구항 13

삭제

청구항 14

삭제

청구항 15

삭제

청구항 16

삭제

청구항 17

삭제

청구항 18

삭제

청구항 19

삭제

청구항 20

삭제

명세서

기술분야

- <1> 본 발명은 고 효율 전력 증폭기에 관한 것으로, 특히 하이브리드 E 클래스 및 역 F 클래스(inverse class F : F^{-1} 클래스) 전력 증폭기인 새로운 클래스의 스위칭 전력 증폭기에 관한 것이다.

배경기술

- <2> 전력 증폭기는 회로 형태(circuit topology) 및 동작 원리와 관련되는 개개의 기본 특성에 따라 A, AB, B, C, D, E, F, S 등의 여러 상이한 카테고리 분류된다. 각각의 클래스는 선형성, 전력 효율성, 대역폭, 주파수 응답 등과 같은 개개의 동작 특성의 상대적 장단점을 제공하며, 애플리케이션 요구 조건에 따라 선택된다.
- <3> 특히, 무선 주파수(radio frequency : RF) 전력 증폭은, 선형 증폭기, 스위칭 증폭기 또는 이들의 조합으로서 기능하는 액티브 장치(active device)(즉, 트랜지스터, 진공관)를 사용하여 실현될 수 있다. 선형 증폭기(예를 들어, A 및 B 클래스)는 인가 신호 및 직류(direct current : DC) 공급 전력으로부터 RF 출력을 생성하는 데에 비교적 비효율적이기 때문에, 액티브 장치를 선형 증폭기로서 동작시키는 것은 고 효율성을 필요로 하는 전력 증폭기 응용의 경우에는 이상적인 해결 방안이 아니다. 오히려, 액티브 장치를 스위치로서 동작하도록 설계하는 것은, 이러한 동작 모드가 액티브 장치를 가장 많은 시간을 포화 또는 컷오프(cut-off) 상태로 되게 하여, 액티브 장치를 손실이 더 많은 액티브 범위 외에 유지시킴으로써, 비교적 적은 전력이 소산되기 때문에 바람직하다. 저전력 소비 및 저 전력 소산이 어려운 휴대용 통신 장치(예를 들어, 셀 폰(cell phone)) 및 고-전력 산업 제너레이터(예를 들어, 플라스마 드라이버 및 방송 송신기) 등의 많은 응용에 있어서는, 고 효율 스위칭 증폭기들에 허용되는 성능 및 비용 관련한 장점으로 인해 고 효율 스위칭 증폭기가 바람직한 해결책이다.
- <4> 도 1은 종래의 RF 송신 시스템(1) 내에 설계된 일반적 스위칭 전력 증폭기(6)의 간략한 블록도이다. 시스템은 드라이버(4)와, 스위치(5) 및 부하 회로망(7)을 포함하는 전력 증폭기(6)와 부하(8)를 포함한다. 증폭될 입력 신호(2)는 드라이버단(4)에 입력되어, 증폭기에서 액티브 장치(5)를 제어한다. 액티브 장치는 드라이버에 의해 적절히 구동되면 사실상 스위치로서 동작하므로, 단극 단투 스위치(single-pole, single throw switch)가 대표적이다. 액티브 장치는 직류 전원(3)에 의해 전력 공급되며 부하 회로망(7)의 입력에 접속된 출력을 갖는다. 부하 회로망(7)의 출력은 안테나 등의 부하(8)에 접속된다. 스위치(5)가 소망의 출력 주파수 또는 기본 주파수 f_0 로 주기적으로 동작할 때, 직류 에너지는 이러한 스위칭 주파수 또는 고조파에서 교류 에너지로 변환된다. 부하 회로망(7)은 스위칭 동작에 의해 야기되는 전력 소산(power dissipation)(즉, 장치의 효율성)을 제어하고, 부하의 고조파 오버톤(overtone) 레벨을 감소시키고, 및/또는 임피던스 변환을 제공하도록, 하나 이상의 필터를 채용할 수 있다. 부하 회로망의 설계는 스위칭 증폭기(6)에서의 전압 및 전류 이동을 결정하므로, 증폭기의 동

작의 클래스가 표시된다.

<5> 그러나, 고 효율 스위칭 동작을 고주파수로 실현하는 것은, 액티브 장치에서의 한정된 스위칭 횟수 및 패키지 기생 임피던스로 인해 힘들다. 그럼에도 불구하고, 공지된 형태의 전력 증폭기 중에서, 높은 동작 주파수에서 고 효율 전력 증폭을 요하는 응용의 경우, 표면상으로 가장 적절한 공지된 형태는 E 및 F 클래스 증폭기이다.

<6> E 클래스 증폭기

<7> E 클래스 증폭기는 다른 종류의 스위칭 증폭기에서 발생하는 스위칭 전력 소산, 즉 용량성 방전과 관련된 두드러진 손실 원인을 본질적으로 제거함으로써 고주파수에서 고 효율을 달성한다. 가상적으로 모든 스위칭 모드 전력 증폭기에서는, 캐패시턴스 C_s 는 전력 스위치를 단락시킨다. 최소한, 이러한 캐패시턴스는 회로 소자(트랜지스터) 및 배선의 고유 기생 캐패시턴스 C_{out} 이므로, 회로 설계자는 부가적인 캐패시턴스를 의도적으로 추가할 수 있다. 다른 형태의 스위칭 증폭기(E 클래스 증폭기 외)에서는, 이러한 단락 캐패시턴스가 통상 바람직하지 않다. 그 이유는 스위치 및 그것의 단락 캐패시턴스 양단의 전압이 0이 아닐 때 스위치가 턴온되면, 충전된 캐패시턴스에 저장되어 있는 에너지가 열로서 소산되는데, 이 에너지는 $C_s V^2/2$ 로서, C_s 는 스위치를 단락하는 캐패시턴스이고, V 는 스위치가 턴온될 때의 스위치 양단(캐패시턴스 양단)의 전압이다. 스위칭 주파수가 f_0 이면, 전력 소산은 $C_s V^2 f_0/2$ 이다. 전력 소산이 스위칭 주파수에 정비례한다는 것을 주목하라. 따라서, 고주파 전력 증폭기의 경우에, 이러한 전력 소산은 때론 상당한 전력 손실 메카니즘으로 되어 심각한 단점이 될 수 있다. 더욱이, 스위치가 이러한 캐패시터를 방전시키는 동안, 스위치는 캐패시터 전압 및 방전 전류 둘다에 동시에 영향을 받기 쉽다. 동시 전압 · 전류가 충분히 큰 경우, 이러한 전압 및 전류는 전력 트랜지스터의 파괴적인 고장 및/또는 성능 저하를 야기할 수 있다.

<8> 이러한 어려움은, 제로-전압-스위칭(zero-voltage-switching : ZVS) 동작을 보장함으로써, 즉 스위치가 턴온될 때 스위치 양단의 전압이 사실상 0인 것을 요구함으로써 회피될 수 있다. E 클래스 증폭기의 이러한 특징은 부하 회로망에서 이러한 캐패시턴스를 이용하고 장치 턴온 직전에 캐패시턴스 전압이 0이 되도록 부하 회로망을 설계함으로써, 이러한 클래스로 하여금 성능을 심각하게 저하하지 않으면서 스위칭 장치 출력 캐패시턴스를 쉽게 구현할 수 있도록 한다.

<9> 스위치를 턴온함에 따른 문제점 외에, 전력 스위치를 오프(off)(개방(open))하면 본래 동시 고 전압 · 고 전류의 영향을 받기 쉽다(따라서, 더 많은 전력 소산 및 장치 응력을 야기한다). 다행히, 이러한 손실 메카니즘은 턴온 손실과는 달리, 고속 장치를 선택하거나 장치 드라이브 레벨을 충분히 증가시켜 장치 턴오프 시간을 저감시킴으로써 임의로 작게 만들 수 있다. 비록 트랜지스터가 오프되기 직전에 장치 전류가 0이어서 턴오프 손실을 제거하는 제로-전류-스위칭(zero-current-switching : ZCS) 동작을 달성하도록 스위칭 증폭기를 설계할 수 있지만, ZVS 및 ZCS 조건을 동시에 달성하기란 불가능한 것으로 여겨진다. 다른 수단에 의해 턴오프 손실이 저감될 수 있지만, 턴온 손실은 스위칭 전압 및 캐패시턴스 C_s 에만 의존하며, 액티브 장치의 고유의 특성과 마찬가지로 임의로 저감될 수 없다. 따라서, ZVS 스위칭은 최신의 고속 장치를 사용하는 고 효율 동작에 가장 적합하다는 것이 밝혀졌다. 회로 장치의 관련 값(스위치 캐패시턴스 C_s , 부하 저항 R_L , 부하 인덕턴스 L_L 을 포함함)을 적절히 선택함으로써, E 클래스는 ZVS 스위칭이 매우 간단한 회로를 사용하여 스위칭 손실을 저감시킬 수 있게 한다.

<10> 따라서, 비교적 단순한 회로 형태에 의해, E 클래스 동작은 (a) 스위치 단락 캐패시턴스를 회로망의 일부로서 포함하여 유해한 현상을 책임져 최소화시키며, (b) 스위치 턴-오프 후의 과도 응답이 스위치가 다음에 턴-온될 때 스위치 전압을 0(거의 0; ZVS)으로 만드는 공진 부하 회로망을 이용함으로써 저 전력 소산 및 낮은 장치 응력을 달성한다. 전형적인 E 클래스 증폭기 회로에 대해 도 2에서 개략적으로 도시되어 있다. 전력 증폭기(10)는 스위칭 장치(12) 및 부하 회로망(20)을 포함한다. 스위칭 장치(12)에는 choke(14)를 통해 DC 전력이 공급된다. 부하 회로망(20)은 L_L (26) 및 R_L (28)로 각각 표시된 RL 부하에 직렬 접속된 단순한 필터(24)를 포함한다. E 클래스 장치로서, 이 필터는 기본 주파수에서는 단락 회로로서 작용하고, 모든 고조파에서는 개방 회로로서 작용한다. 액티브 장치(12)의 고유 단락 캐패시턴스 C_{out} (예를 들어, 3-단자 트랜지스터의 애노드와 게이트 사이)는 캐패시터 C_s (22)의 전부 또는 일부로서 부하 회로망 내에 포함되며, 이 캐패시터 C_s (22)는 설계자에 의해 추가되는 다른 캐패시턴스를 포함할 수 있다. 따라서, 부하 회로망을 보았을 때의 임피던스 Z_{in} 는 f_0 에서는 $Z_{in} = (R_L + j\omega_0 L_L) \parallel (1/j\omega_0 C_s)$ 로서, 적절히 설계할 경우, 사실상 유도성 부하(즉, 부하는 저항과 인덕

턴스로 구성됨), 즉 $Z_{in} = R_{eff} + j\omega_o L_{eff}$ 이고, 모든 고조파 오버톤에서는 $Z_{in} = 1/j\omega C_s$ 이다. 기본 주파수 부하의 인덕턴스를 캐패시턴스 C_s 및 실효 부하 저항 R_{eff} 에 비해 적절한 크기로 구성하면, 기본 주파수의 고조파 성분에 대해 위상 보정을 행함으로써 ZVS 동작을 달성할 수 있다.

<11> F 및 F^{-1} 클래스 증폭기

<12> F 클래스 증폭기는 스위칭 모드 증폭기의 공지된 다른 클래스이다. F 클래스 증폭기는 액티브 장치의 전압 및/또는 전류 파형의 고조파 성분을 제어하기 위해 다중 공진자 부하 회로망을 사용하여 효율을 개선시킨다. F 클래스 회로를 구현함에 있어서, 액티브 장치는 우선적으로 스위치로서 동작하고, 부하 회로망은 일반적으로 기본 주파수의 짝수차 고조파에서는 단락 회로 임피던스를 산출하고, 기본 주파수의 홀수차 고조파에서는 개방 회로 임피던스를 산출한다.

<13> F 클래스 증폭기의 효율적인 동작은 액티브 장치(트랜지스터)의 출력 전압이 포화(저 저항)에서 차단(고 저항) 전압으로 급속히 구동될 때 실현된다. 동작 중에, 액티브 장치와 출력 회로망의 조합에 의해, 액티브 장치가 포화될 때 반파인 정현파 전류가 생성된다. 종종 수 개의 병렬 LC 필터로 구성되는 N차 고조파까지 모든 고조파에 대해 높은 Q 공진 회로는 이들 주파수에 대해 액티브 장치에 고 임피던스를 제공함으로써 출력 전압에서의 홀수차 고조파 성분을 가능하게 한다. 이들 홀수차 고조파 전압들이 기본 주파수 출력 전압과 합산되어 출력 전압 파형을 효과적으로 평탄화시킨다. 이로써, 고 효율이며 고 전력의 출력이 생성된다. 또한, N차 고조파까지 모든 짝수차 고조파에 대해 공진 회로가 제공되어 이들 주파수에 대해 액티브 장치를 단락시킴으로써, 전류 파형이 반파인 정현파에 근사하고, 또한 출력 전력에 어떠한 감소도 없이 효율이 증가된다. 고 Q 필터 회로가 기본 주파수에 동조되어 부하에서 고조파가 제파됨으로써 정현파 출력 신호가 생성된다. 이러한 구성에서, 홀수차 고조파에 대해 공진 회로에 의해 제공되는 고 임피던스 단락을 회피하기 위해서는 장치의 고유 기생 캐패시턴스를 작게 유지해야만 한다. 이 캐패시턴스를 부하 회로망과 공진시킴으로써 이러한 문제를 다소 극소화시킬 수는 있지만, 이 기술은 회로망의 복잡성을 더욱 증가시킨다. 게다가, 액티브 장치를 매우 급속히 구동시켜 매우 신속하게 스위치하도록 하면, F 클래스 동작의 이점을 달성하기 위해서는 많은 수의 고조파를 동조시켜야만 한다. 이러한 제한으로 인해, 통상적으로는, 트랜지스터 속도가 동작 주파수에 비해 상대적으로 느리고, 상대적으로 작은(즉, 낮은 캐패시턴스) 장치를 사용하여, 단지 몇 개의 고조파만을 동조시킬 필요가 있고 캐패시턴스의 영향이 적은 응용에만 F 클래스를 사용한다.

<14> 통상의 F 클래스 증폭기에 대한 변형은 고조파 오버톤에 대한 임피던스를 반전시키는 것이다. 이와 같이, 부하 회로망은 N차 고조파까지 모든 짝수차 고조파에서는 개방 회로 임피던스를 산출하고, N차 고조파까지 모든 홀수차 고조파에서는 단락 회로 임피던스를 산출하도록 설계된다. 이러한 증폭기를 역 F^{-1} 클래스 증폭기라 하며, 그 일 구현예가 도 3에 개략적으로 도시되어 있다. 특히, 역 F^{-1} 클래스 증폭기(40)는 스위칭 장치(42)와 부하 회로망(50)을 포함하며, 이 부하 회로망은 스위칭 장치의 출력에 직렬 접속된 필터(46), 저항성 부하(52), 부하(52)와 병렬 접속된 제2 필터(48)를 포함한다. 직렬 접속된 필터(46)는 상대적으로 짝수차 고조파에서는 개방 회로 임피던스를 제공하고, 다른 모든 고조파에서는 단락 회로 임피던스를 제공한다. 병렬 접속된 필터(48)는 상대적으로 모든 홀수차 고조파에서는 단락 회로 임피던스를 제공하고, 그 외의 다른 고조파에서는 개방 회로 임피던스를 제공한다. 따라서, 부하 회로망을 보았을 때의 임피던스 Z_{in} 은 f_o 에서는 $Z_{in} = R_L$ 이고, 모든 짝수차 고조파에서는 $Z_{in} = \infty$ (개방)이며, 모든 홀수차 고조파에서는 $Z_{in} = 0$ (단락)이다. 이러한 종류의 증폭기는 F 클래스의 많은 이점을 갖고, 또한 ZVS 동작에 근사한 특성을 갖지만, 대형 기생 장치 캐패시턴스 C_{out} 의 존재 하에서는 이러한 품질을 달성하기가 곤란하다. 비록 F^{-1} 클래스 증폭기가 수 년간 대부분 무시되어 왔지만, 그 동작은 현행의 고상(solid-state) 장치를 사용하는 F 클래스에 필적할 만하다는 것이 최근의 연구를 통해 알려져 있다.

<15> E 및 F 클래스 전력 증폭기 성능을 비교해 보면, E 클래스 증폭기가 F 클래스 증폭기에 비해 갖는 상당한 이점은 증폭기 회로의 일부분으로서 스위칭 장치의 출력 기생 캐패시턴스를 포함하는 회로의 형태에 있다. 이와 같이, E 클래스 증폭기는 캐패시터의 영향의 원인이 되지 않는 F 클래스 및 F^{-1} 클래스 등의 증폭기에서 발생할 수 있는 기생 캐패시터의 충전 및 방전으로 인한 전력 효율을 상실하지 않으며, 이 캐패시턴스의 영향을 감소시키기 위한 공진 회로의 구성도 필요로 하지 않는다. 또한, 상술된 바와 같이, E 클래스 설계는 불과 몇 개의 소자(F 클래스 설계에서보다 적어도 필터 하나가 적음)로 구성되는 비교적 간단하다. F 클래스 및 F^{-1} 클래스 설계와는 달리, E 클래스 설계는 이와 같이 간단한 회로에 의해 기대되는 완전한 동작 이점을 갖는 반면, F 클래스 및 F^{-1}

클래스 설계에서는 이상적인 F 클래스 성능을 얻기 위해서는 많은 수의 회로 요소를 포함해야 한다. 한편, 애노드(즉, 트랜지스터 드레인 또는 콜렉터) 전압 및 전류 파형으로 인해, F 클래스 증폭기는 E 클래스 증폭기보다 상당히 높은 전력을 전달하며 고 전력 효율을 보증하는데, 이는 이들 E 클래스 및 F 클래스 증폭기가 동일한 전원 조건 하에서 동일한 트랜지스터를 사용하는 경우이다. 이러한 이점을 얻기 위해서는, F 클래스 및 F^{-1} 클래스 회로들은 E 클래스 장치보다 상당히 복잡할 수 있으며, 또한 많은 수의 소자를 사용할 수 있다.

<16> 따라서, 고주파수에서는 매우 효율적으로 고 전력을 제공할 수 있으며, E 클래스 증폭기 및 F 클래스 증폭기 모두의 양호한 특성을 일부 포함하는 전력 증폭기를 제공하는 것이 매우 바람직할 것으로 여겨진다.

발명의 상세한 설명

<17> 이러한 필요성을 해결하는 본 발명은 적어도 하나의 기본 주파수를 갖는 고주파수 입력 신호를 증폭하고 부하를 구동시키도록 되어 있는 고 효율 스위칭 전력 증폭기를 제공한다. 이러한 증폭기는 고속 액티브 장치 및 하이브리드 E/F 클래스 부하 회로망을 포함한다. 액티브 장치는 사실상 스위치로서 동작하는 스위칭 소자와, 이 스위칭 소자와 병렬로 접속된 기생 캐패시턴스 C_{out} 를 포함한다. 하이브리드 E/F 클래스 부하 회로망은 액티브 장치에 접속되어 있다.

<18> 본 발명의 일 실시예에서, 상기 하이브리드 E/F 클래스 부하 회로망은 액티브 장치의 전압 및 전류 파형 중 적어도 하나에 사실상 존재하는 모든 고조파에서, 각 기본 주파수에서는 사실상 유도성 부하를, N차 고조파까지 각 기본 주파수에 대한 소정수 N_E 의 짝수차 고조파 오버톤에서는 사실상 개방 회로를, N차 고조파까지 각 기본 주파수에 대한 소정수 N_0 의 홀수차 고조파 오버톤에서는 사실상 단락 회로를, N차 고조파까지의 나머지 고조파 오버톤에서는 사실상 용량성 임피던스 부하를, 액티브 장치의 스위칭 소자에 제공하도록 구성된다. 본 실시예에서는, $N \geq 3$ 이고 $1 \leq N_E + N_0 \leq N-2$ 이다. 따라서, 증폭기는 E 클래스 및 F 클래스 증폭기 모두의 소정 특성을 갖는다. 특정 예에서는, $N_E = 1$ 이면, $N_0 > 0$ 이다.

<19> 특히, 부하 회로망은 입력 포트와 출력 포트를 갖는 2-포트 필터 회로망을 포함하는데, 그 입력 포트는 기생 출력 캐패시턴스 C_{out} 와 병렬로 액티브 장치에 접속되고, 출력 포트는 부하에 접속된다. 부하 회로망은 f_1 내지 f_2 의 범위의 기본 주파수를 갖는 입력 신호의 광대역 동조(tuning)를 제공하도록 구성될 수 있고, 여기서 $f_2 < 3f_1$ 이다.

<20> 본 발명의 다른 광범위한 실시예에서, 액티브 장치에 접속된 하이브리드 E/F 클래스 부하 회로망은, 기본 동작 주파수에서는 사실상 유도성 부하를, 기본 주파수의 소정수의 짝수차 고조파 오버톤에서는 사실상 개방 회로를, 기본 주파수의 소정수의 홀수차 고조파 오버톤에서는 사실상 단락 회로를, 나머지 고조파 오버톤에서는 사실상 용량성 임피던스 부하를, 액티브 장치에 제공하도록 구성된다.

<21> 본 발명의 또 다른 실시예에서는, 하이브리드 E/F 클래스 부하 회로망은 액티브 장치의 전압 및 전류 파형 중 적어도 하나에 사실상 존재하는 모든 고조파에서, 액티브 장치의 사실상 ZVS 동작을 일으키는 각 기본 동작 주파수에서는 사실상 유도성 부하를, 각 기본 주파수의 소정수 N_E 의 짝수차 고조파 오버톤에서는 크기가 $1/(2\pi fC_s)$ 보다 사실상 큰 임피던스를, 각 기본 주파수의 소정수 N_0 의 홀수차 고조파 오버톤에서는 크기가 $1/(2\pi fC_s)$ 보다 사실상 작은 임피던스를, 각 기본 주파수의 나머지 고조파 오버톤에서는 $1/j\omega C_s$ 와 사실상 등가인 임피던스를, 스위칭 소자에 제공하도록 구성된다. $C_s = C_{out} + C_{added}$, 여기서 $C_{added} \geq 0$ 이고, $N_E \geq 0$, $N_0 \geq 0$ 이며, 동조된 고조파 오버톤의 총 개수인 $N_E + N_0$ 는 적어도 1이고, 액티브 장치의 전압 및 전류 파형 중 적어도 하나에 사실상 존재하는 고조파 오버톤 주파수의 총 개수 미만이다. 회로망이 이전 예에서와 같이 사실상 개방 회로 및 사실상 단락 회로를 제공하도록 동작할 필요가 없기 때문에, 회로망은 상당히 간단하게 될 수 있다.

<22> 본 발명의 또 다른 실시예에서, 적어도 하나의 기본 주파수를 갖는 고주파수 입력 신호를 증폭하고 부하를 구동시키도록 구성된 다중 액티브 장치의 고 효율 스위칭 전력 증폭기가 개시된다. 이 경우, 기생 캐패시턴스 C_{out1} 를 포함하며 사실상 스위치로서 동작하도록 되어 있는 제1 고속 액티브 장치와, 기생 캐패시턴스 C_{out2} 를 포함하며 사실상 스위치로서 동작하도록 되어 있는 제2 고속 액티브 장치가 하이브리드 3-포트 E/F 클래스 부하 회로망과 함께 제공된다. 부하 회로망은 제1 액티브 장치에 접속된 제1 포트와, 제2 액티브 장치에 접속된 제2 포트와, 부하에 접속된 제3 포트를 가지며, 제1 및 제2 액티브 장치가 푸쉬-풀 구성으로 구동되면, 부하 회로망은

모든 기본 주파수에서는 사실상 저항성 부하와 직렬 접속되는 사실상 유도성 부하를, N차 고조파까지 각 기본 주파수에 대한 하나 이상의 짝수차 고조파에서는 사실상 개방 회로를, N차 고조파까지 각 기본 주파수에 대한 하나 이상의 홀수차 고조파에서는 사실상 단락 회로를, N차 고조파까지의 나머지 고조파 오버톤에서는 사실상 용량성 임피던스 부하를 제공한다.

- <23> 이러한 푸쉬-풀 증폭기의 보다 상세한 실시예에서, 증폭기는 2개의 액티브 장치의 출력들과 부하에 접속되는 트랜스포머(transformer)를 더 포함하여, 이러한 부하는 트랜스포머를 통해 2개의 액티브 장치의 출력들로부터 dc 분리된다.
- <24> 본 발명의 한 특징적인 상세한 실시예에서는, 적어도 하나의 기본 주파수를 갖는 고주파수 입력 신호를 증폭하고 부하를 구동시키도록 구성된 준(quasi) E/F₃ 클래스 고 효율 증폭기가 개시된다. 이러한 증폭기는 사실상 스위치로서 동작하는 스위칭 소자와, 스위칭 소자와 병렬로 접속된 기생 캐패시턴스 C_{out}를 포함하는 고속 액티브 장치와, 기본 주파수의 2차 고조파에서 공진하는 LC 병렬 탱크 회로를 포함한다. 액티브 장치는 LC 병렬 탱크 회로를 통해 부하에 직렬 접속된다.
- <25> 또한, 액티브 장치 스위치를 이용하여 RF 신호를 증폭하는 방법이 개시된다. 이러한 방법은 사실상 스위치로서 동작하는 스위칭 소자와, 스위칭 소자와 병렬로 접속된 기생 캐패시턴스 C_{out}를 포함하는 액티브 장치에 의해 신호를 증폭시키는 단계를 포함한다. 이러한 방법은 증폭된 신호를 기본 주파수에서는 상기 스위칭 소자에 사실상 유도성 부하를 제공하도록 동조시키는 단계와, 증폭된 신호를 선택된 짝수차 고조파 오버톤에서는 액티브 장치에 사실상 개방 회로를 제공하도록 동조시키는 단계와, 증폭된 신호를 선택된 홀수차 고조파 오버톤에서는 액티브 장치에 사실상 단락 회로를 제공하도록 동조시키는 단계와, 선택되지 않은 고조파 오버톤에서는 액티브 장치에 사실상 용량성 부하를 제공하는 단계를 포함한다.
- <26> 본 발명의 증폭기의 하이브리드 E/F 클래스 부하 회로망의 여러 상세한 실시예들이 개시된다. 일 실시예에서, 상기 회로망은 액티브 장치의 전압 및 전류 파형 중 적어도 하나에 사실상 존재하는 모든 고조파에 대해, 각 기본 주파수에서는 사실상 유도성 부하를, 2차 고조파에서는 사실상 개방 회로를, N차 고조파까지의 나머지 고조파 오버톤에서는 사실상 용량성 임피던스 부하를, 상기 스위칭 소자에 제공하도록 구성되며, 여기서, N ≥ 3이다.
- <27> 다른 실시예에서, 상기 회로망은 각 기본 주파수에서는 사실상 유도성 부하를, 3차 고조파에서는 사실상 단락 회로를, N차 고조파까지의 나머지 고조파 오버톤에서는 사실상 용량성 임피던스 부하를, 스위칭 소자에 제공하도록 구성되며, 여기서, N ≥ 3이다.
- <28> 제3의 상세한 실시예에서, 하이브리드 E/F 클래스 부하 회로망은 각 기본 주파수에서는 사실상 유도성 부하를, 3차 고조파에서는 사실상 단락 회로를, 2차 고조파에서는 사실상 개방 회로를, N차 고조파까지의 나머지 고조파 오버톤에서는 사실상 용량성 임피던스 부하를, 스위칭 소자에 제공하도록 구성되며, 여기서, N ≥ 4이다.
- <29> 제4의 상세한 실시예에서, 하이브리드 E/F 클래스 부하 회로망은 각 기본 주파수에서는 사실상 유도성 부하를, 4차 고조파에서는 사실상 개방 회로를, N차 고조파까지의 나머지 고조파 오버톤에서는 사실상 용량성 임피던스 부하를, 스위칭 소자에 제공하도록 구성되며, 여기서, N ≥ 4이다.
- <30> 제5의 상세한 실시예에서, 하이브리드 E/F 클래스 부하 회로망은 각 기본 주파수에서는 사실상 유도성 부하를, 2차 및 4차 고조파에서는 사실상 개방 회로를, N차 고조파까지의 나머지 고조파 오버톤에서는 사실상 용량성 임피던스 부하를, 스위칭 소자에 제공하도록 구성되며, 여기서, N ≥ 4이다.
- <31> 제6의 상세한 실시예에서, 하이브리드 E/F 클래스 부하 회로망은 각 기본 주파수에서는 사실상 유도성 부하를, 3차 고조파에서는 사실상 단락 회로를, 4차 고조파에서는 사실상 개방 회로를, N차 고조파까지의 나머지 고조파 오버톤에서는 사실상 용량성 임피던스 부하를, 스위칭 소자에 제공하도록 구성되며, 여기서, N ≥ 4이다.
- <32> 제7의 상세한 실시예에서, 하이브리드 E/F 클래스 부하 회로망은 각 기본 주파수에서는 사실상 유도성 부하를, 3차 고조파에서는 사실상 단락 회로를, 2차 및 4차 고조파에서는 사실상 개방 회로를, N차 고조파까지의 나머지 고조파 오버톤에서는 사실상 용량성 임피던스 부하를, 스위칭 소자에 제공하도록 구성되며, 여기서, N ≥ 5이다.
- <33> 제8의 상세한 실시예에서, 하이브리드 E/F 클래스 부하 회로망은 각 기본 주파수에서는 사실상 유도성 부하를, N차 고조파까지 모든 홀수차 고조파 오버톤에서는 사실상 단락 회로를, N차 고조파까지의 나머지 고조파 오버톤에서는 사실상 용량성 임피던스 부하를, 스위칭 소자에 제공하도록 구성되며, 여기서, N ≥ 5이다.

<34> 제9의 상세한 실시예에서, 하이브리드 E/F 클래스 부하 회로망은 각 기본 주파수에서는 사실상 유도성 부하를, N차 고조파까지 모든 홀수차 고조파 오버톤에서는 사실상 단락 회로를, N차 고조파까지 각 기본 주파수에 대한 소정수 N_E 의 짝수차 고조파 오버톤에서는 사실상 개방 회로를, N차 고조파까지의 나머지 고조파 오버톤에서는 사실상 용량성 임피던스 부하를, 스위칭 소자에 제공하도록 구성되며, 여기서, $N \geq 5$ 이고 $0 \leq N_E \leq (N-2)/2$ 이다.

<35> 본 발명의 다른 특징 및 이점들은, 본 발명의 원리를 예시적으로 도시하고 있는 첨부된 도면과 결부한 다음의 상세한 설명으로부터 분명해질 것이다

실시예

<48> 본 발명은 종래 E 또는 F^{-1} 클래스 증폭기의 단일 설계에서 이들 양자 모두의 최상의 특징 중 일부를 결합함으로써 종래의 E 또는 F^{-1} 클래스 증폭기보다 높은 성능을 가능하게 한다.

<49> 일반적으로, 본 발명은 E 클래스 증폭기의 유도성-부하 위상 보정 기술을 채택하여 중요한 액티브 장치 출력 캐패시턴스가 있는 경우의 ZVS 스위칭 조건들을 달성하는 한편, F^{-1} 클래스 증폭기의 고조파 동조 장점들 중 일부를 가능하게 한다. 본 발명은 F^{-1} 클래스 증폭기 등(짝수차 고조파에 대하여는 개방 회로이고 홀수차 고조파에 대하여는 단락 회로임)의 고조파들 중 일부를 동조함으로써 액티브 장치의 효율 및 출력 전력을 개선하는 한편, E 클래스 증폭기에서와 같이 나머지 비동조 고조파들은 용량성이 되도록 한다. 비동조 고조파들이 용량성이므로, 이러한 동조 전략은 E 클래스에서와 같이 소자 용량성이 용이하게 회로에 결합되도록 하고, 동조 회로들은 개방 회로 또는 단락 회로에 동조된 고조파들에서만 요구되기 때문에 회로가 비교적 간단하게 될 수 있다. E 클래스 증폭기와 같이, 본 발명의 증폭기는 유한 개의 구성 요소를 포함하는 간단한 회로로 100% 효율을 달성할 수 있는 한편, F 및 F^{-1} 클래스 설계는 동조된 고조파의 수가 무한으로 접근하여야 100% 효율을 달성할 수 있다. 또한, 본 발명은 기본 주파수를 동조함으로써 ZVS 동작이 소자에 유도성 부하(즉, 유도성 및 저항성 모두를 포함하는 부하)를 부여할 수 있도록 하며, 여기서 스위치가 각 사이클을 마감하기 직전에 비동조 고조파의 용량성 효과를 상쇄하고 전압이 제로가 되도록 캐패시턴스 C_s 에 대하여 인덕턴스 및 저항의 크기가 적절하게 조절된다. 이러한 인덕턴스는 적절하게 크기가 조절된 인덕터를 부하와 직렬로 위치시킴으로써 달성될 수 있지만, 션트 인덕터(shunt inductor) 또는 전송선 세그먼트 등의 다른 해결책이 이용될 수 있는 것으로 이러한 것들도 본 발명의 범위에 속하는 것이다.

<50> 이러한 바람직한 회로 형태에가 도 4에 도시되어 있다. 스위칭 전력 증폭기(100)는 액티브 장치를 포함한다. 액티브 장치는 사실상 스위치(이하, 사실상 스위치로서 동작하는 액티브 장치의 부분을 지칭하기 위해 "스위치"라는 용어를 사용함)로서 동작하는 스위칭 장치(102) 및 스위칭 장치와 병렬인 기생 캐패시턴스 C_{out} 을 포함한다. 본 발명의 이하 모든 실시예에서 부여된 임피던스는 액티브 장치의 스위칭 장치에 대한 것이므로 액티브 장치의 고유 기생 캐패시턴스를 포함한다는 것을 이해하여야 한다. 더욱이, 액티브 장치라는 용어는 FET 또는 CMOS 트랜지스터 등의 임의의 적절한 3-단자 액티브 장치를 포함하는 최광의 의미로 이해되어야 한다.

<51> 액티브 장치는 출력 회로 부하 회로망(11)에 접속된다. 이 회로망은, 스위치(102) 및 C_s 로 표시된 션트 캐패시턴스(스위치의 고유 캐패시턴스 C_{out} 과 동일하거나 또는 $C_{out} +$ 부가 캐패시턴스)와 병렬인 "네거티브 캐패시턴스" 필터(107)에 직렬인 짝수차 고조파 필터(108), 스위치와 병렬인 홀수차 고조파 필터(111), 스위치의 출력 및 부하와 직렬인 기본 주파수 필터(112) 및 주 저항성 부하(116)과 직렬인 부가 인덕턴스 L_L (114)를 포함한다. 짝수차 고조파 필터(108)는 선택된 짝수차 고조파에서는 사실상 단락 회로를 제공하고, 그 외에는 개방 회로를 제공한다. 따라서, 이들 고조파에서 임피던스가 $-1/j\omega C_s$ 인 "네거티브 캐패시턴스" 필터(107)는 임피던스가 $1/j\omega C_s$ 인 션트 캐패시턴스와 병렬이고, 이들 2 소자의 합성 임피던스는 사실상 개방 회로와 동등하다. 홀수차 고조파 필터(111)는 선택된 홀수차 고조파에서는 단락 회로를 제공하고, 그 외에는 개방 회로를 제공하여, 이들 고조파에서 액티브 장치를 단락시킨다. 직렬 기본 주파수 필터(112)는 기본 주파수에서는 스위치에 단락 회로를 제공하고, 그 외에는 개방 회로를 제공한다. 인덕터 L_L (114)로 표시되는 위상 제어 인덕턴스는 저항 R_L (116)로 표시되는 저항성 부하와 직렬로 위치된다.

<52> 도 4에 도시된 바와 같이, 이러한 회로망은 기본 주파수에서는 사실상 유도성 부하 ($Z_{in} = (R_L + j\omega_0 L_L) \parallel (1/j$

$\omega_0 C_s) = R_{eff} + j\omega_0 L_{eff})$ 를 제공하고, 임의의 개수의 미리 선택된 짝수차 고조파 오버톤에서는 사실상 개방 회로($Z_{in} = \infty$)를 제공하며, 임의의 개수의 미리 선택된 홀수차 고조파 오버톤에서는 사실상 접지로의 단락($Z_{in} = 0$)을 제공하고, 나머지 오버톤에서는 접지로의 용량성 임피던스($Z_{in} = 1/j\omega C_s$)를 제공한다.

<53> 이와 같이 신규한 기술과 회로 형태를 사용하는 전력 증폭기는 E/F 클래스 증폭기로 분류될 것이다. 이러한 회로 형태가 일군의 증폭기들을 커버하기 때문에, 특정 실시예들이 E/ $F_{n1, n2, n3, etc.}$ 클래스라고 지칭될 수 있는데, 여기서 첨자들은 증폭기의 부하 회로망이 F^{-1} 클래스 임피던스를 갖는 고조파를 나타내는 숫자이다. 예를 들어, E/ $F_{2,3,5}$ 클래스는, 기본 주파수에서는 액티브 장치에 유도성 부하를 제공하고, 2차 고조파에서는 개방 회로를 제공하며, 3차 및 5차 고조파에서는 단락 회로를 제공하고, 나머지 오버톤에서는 용량성 부하를 제공하는 부하 회로망을 갖는 증폭기를 나타낸다.

<54> 이러한 신규한 클래스의 증폭기가 갖는 이점은 여러 가지로서, (a) 유사한 E 클래스 증폭기에 비하여 보다 높은 효율 및/또는 출력 전력을 나타내고; (b) 유사한 F 또는 F^{-1} 클래스 증폭기에 비하여 상당한 또는 더 우수한 효율 및/또는 출력 전력을 갖고 회로 복잡도가 덜 하며; (c) 유사한 E 클래스 증폭기에 비하여 DC 전압에 대한 피크 전압이 감소되고; (d) 유사한 E 클래스 증폭기에 비하여 DC 전류에 대한 피크 전류치가 감소되며; (e) F 또는 F^{-1} 클래스 증폭기와 달리, ZVS를 달성하는 동시에 스위치의 기생 캐패시턴스가 회로에 편입되는 것을 허용하는 것 등을 포함한다.

<55> 더욱이, 제어되는 짝수차 및 홀수차 고조파 오버톤의 수가 조절될 수 있다. 고차 고조파는 저차 고조파에 비하여 효율성에 영향을 덜 미치는 경향이 있다는 것과, 유한 액티브 장치 스위칭 속도가 고주파 고조파 성분의 발생을 효과적으로 저감할 것이라는 것을 이해하면, 본 발명의 E/F 클래스 스위칭 전력 증폭기가, 기본 주파수에서는 유도성 부하를 제공하고, N차 고조파까지 선택된 짝수차 고조파 오버톤에서는 개방 회로를 제공하며, N차 고조파까지 선택된 홀수차 고조파 오버톤에서는 접지되고, N차 고조파까지 나머지 오버톤에서는 용량성 부하를 제공하는 출력 회로에 접속되는 스위칭 장치를 포함한다. N이 3 이상인 N차 고조파 이상에서 출력 회로의 임피던스는 임의의 임피던스이다.

<56> 본 발명의 이점은 종래의 E 및 F (및/또는 F^{-1}) 클래스 전력 증폭기들의 성능 특성에 대하여 측정된다는 것을 이해하여야 한다. 동조된 고조파들이 완전히 단락 또는 개방될 때 성능이 일반적으로 최고이지만, 이러한 조건은 실제 달성하기에 일반적으로 불가능하며, 설계자는 각각 가능한 많이 임피던스의 크기를 감소시키거나 증가시키는 것에 만족하여야 한다. 따라서, 본 발명이 넓게는 도 4와 관련하여 설명된 것 이외에 임피던스를 부여하는 부하 회로망을 의도한다. 따라서, 예를 들어, 도 4의 필터(108, 110, 및 112)는, (a) 선택된 짝수차 고조파 오버톤에서는 E 클래스 증폭기들에 의해 제공되는 것보다 큰 임피던스($Z_{in} > 1/j\omega C_s$) (반드시 무한인 것은 아님)를, (b) 선택된 홀수차 고조파 오버톤(Z_{in})에서는 E 클래스 증폭기들에 의해 제공되는 것보다 작은 임피던스($Z_{in} < 1/j\omega C_s$)를, (c) 나머지 오버톤에서는 E 클래스 유사 용량성 임피던스($Z_{in} \approx 1/j\omega C_s$)를 제공하도록 설계된다. 다시, 기본 주파수에서 유도성 부하의 저항 및 인덕턴스는 ZVS 스위칭 조건들을 달성하도록 선택된다. 이 증폭기들은 "준 E/F 클래스" 전력 증폭기로서 분류된다. 이들 증폭기는 도 4에 도시된 유사 E/F 클래스 증폭기들에 비해 적은 수의 소자와 낮은 품질의 소자들을 사용할 수 있기 때문에 설계 및 구현이 보다 용이하다는 것을 당업자라면 이해할 수 있을 것이다. 이들은 또한 액티브 장치 효율 및 출력 전력 이외의 설계 인자들(이용 가능한 소자 사이즈, 낮은 소자 품질 인자 등)이 부하 회로망의 요건을 요구할 때와 같이 특정 어플리케이션에 대하여 "진정한(true)" E/F 클래스 증폭기들에 비해 우수한 성능을 제공할 수 있다.

<57> 특정 실시예

<58> 본 발명의 신규한 회로 형태는 다양한 회로로 구현될 수 있다. 도 4에 도시된 바와 같은 단일 액티브 장치 설계는 매우 간단한 방식으로 E/F 설계를 구현하는 데 사용될 수 있다. 예를 들어, E/ F_3 증폭기를 구성하기 위해, 도 4B에 도시된 바와 같은 회로가 채택될 수 있다. 본 회로는 3차 고조파에서 단락 회로로 동조된 직렬 LC 공진기(111')가 접속되고 셉트 캐패시턴스 C_s (106')와 병렬인 액티브 장치(102'), 및 제2 직렬 LC 공진기(112')를 통해 기본 주파수에서 공진하도록 동조된 유도성 부하를 포함한다. 유도성 부하는 구동될 부하 R_L (116') 및 위상 정정 인덕터(phase correction inductor) L_L (114')를 포함한다. 초크(104')는 dc 전원에 접속을 제공한다. 따라서, 본 회로는 스위치에 3차 고조파에서 단락 회로를 제공하고, 기본 주파수에서 유도성

부하를 제공하며, 나머지 고조파에서 용량성 임피던스를 제공함으로써 E/F_3 조건을 만족시킨다. 캐패시턴스 C_s 가 설계자에 의해 부가되는 명백한 소자는 아니지만, 액티브 장치의 기생 출력 캐패시턴스의 일부 또는 전부를 포함할 수 있다는 것을 이해하여야 한다. 물론, 기본 주파수 공진기(112')의 인덕턴스 및 위상 정정 인덕터 $L_L(114')$ 를 하나의 소자로 통합하여 소자의 수를 절감하는 등 이러한 회로의 다양한 변화는 당업자에 의해 이미 제안된 바 있다.

<59> 도 4C는 이러한 $E/F_{2,3}$ 구현의 경우 단일 액티브 장치 설계의 다른 예를 도시한다. 이 회로는 캐패시턴스 C_s 및 3개의 공진 회로에 접속된 액티브 장치(102'')를 포함한다. 제1 공진 회로는 3차 고조파에 동조되어 이 주파수에서 액티브 장치를 단락시키도록 하는 직렬 LC 필터(111'')이다. 제2 공진 회로도 또한 2차 고조파에 동조되며, $1/4\omega_0^2 C_s$ 의 값을 갖는 인덕터(115)에 직렬인 액티브 장치에 접속되는 직렬 LC 공진기(113'')이다. 이 회로는 2차 고조파에서 캐패시턴스 C_s 와 공진하는 것에 의해 액티브 장치에 개방 회로를 제공할 것이다. 제3 회로는 기본 주파수에 동조되는 직렬 LC 공진기(112'')로, 인덕턴스 $L_L(114'')$ 를 포함하는 유도성 부하 및 $R_L(116'')$ 로 구동될 저항성 부하에 접속된다. 쇼크(104'')는 전원으로의 접속을 제공한다. 따라서, 회로는 2차 고조파에서 액티브 장치를 개방시키고, 3차 고조파에서 액티브 장치를 단락시키고, 기본 주파수에서 유도성 부하를 제공하며, 나머지 고조파에서 용량성 임피던스를 제공하는 것에 의해 $E/F_{2,3}$ 조건을 만족시킨다. 다시, 캐패시턴스 C_s 가 설계자에 의해 부가되는 명백한 소자는 아니지만, 액티브 장치의 기생 출력 캐패시턴스의 일부 또는 전부를 포함할 수 있다는 것을 이해하여야 한다.

<60> 상술한 두 예에서와 같은 직접적인 구현이 E/F 클래스 증폭기들을 구현하는 유일한 수단은 아니다. 예를 들어, 도 4D는 듀얼-공진 필터 회로망(118)을 이용하여 2차 및 3차 고조파 동조를 모두 달성하는 대체예이다. 이러한 필터는 도시된 바와 같이 2개의 인덕터(L_1 및 L_2)와 1개의 캐패시터(C_1)만을 이용하여 구현될 수 있다. 기본 주파수 필터, 셉트 캐패시턴스 및 부하 인덕턴스는 도 4B 및 4C에서 동등한 소자와 유사하다.

<61> 더욱이, 매우 광범위한 E/F 설계가 푸쉬/풀 기술을 이용하여 달성될 수 있다. 푸쉬/풀 증폭기의 짝수차 및 홀수차 고조파의 차동 대칭성으로 인해, 푸쉬/풀 접근법은 짝수차 및 홀수차 고조파의 선택 동조를 매우 간략화할 수 있다. 도 5에 개념적으로 도시된 이러한 회로의 하나에서, E/F 클래스 증폭기는 푸쉬-풀 구성에 접속되고 각각 셉트 캐패시터(124, 128)를 갖는 2개의 스위칭 장치(122, 126)를 포함한다. 저항(132) 및 인덕터(134)로 표현되는 유도성 부하(130) 및 공진 회로(140) 모두 상기 스위치들 사이에 접속된다. 필터(140)는, (a) 모든 홀수차 고조파 오버톤에 대하여 2개의 스위치를 함께 단락시키고, (b) 기본 주파수에서 개방 회로로서 동작하며, (c) 나머지 오버톤에서 임의의 임피던스를 갖는다. DC 전력을 제공하기 위해, 하나 이상의 쇼크(142, 144)가 상기 2개의 스위치에 직류를 허용하는 방식으로 배치된다.

<62> 도 5에 도시된 회로의 설계, 동작 및 성능은 적절한 고조파 동조를 제공하는데 있어서 각각이 나머지 하나를 보조하는 2개의 E/F 클래스 증폭기의 원리를 따른다. 상기 2개의 스위치는 모두 기본 주파수에서 전형적인 푸쉬-풀 형태로 유도성 부하(130)에 접속되어, 이 주파수에서 각 스위치 상의 임피던스가 유도성 부하의 임피던스의 1/2이 되게 한다. 홀수차 고조파 오버톤은 필터를 통해 상호 단락되고, 따라서 푸쉬-풀 증폭기의 대칭 특성으로 인해 각각이 가상의 접지에 단락된다. 이는 푸쉬/풀 증폭기 액티브 장치의 홀수차 고조파 전압이 180° 위상 외부에 있어야 하므로 용이하게 발견될 수 있고, 따라서 각각이 나머지 하나에 대하여 단락되면 양자 모두 제로가 되어야 한다. 이와 유사하게, 부하 및 공진기는 차동 대칭성으로 인해 짝수차 고조파 오버톤에서 회로로부터 효과적으로 제거되고, 이들 주파수에서 각각의 액티브 장치에는 그 셉트 캐패시턴스 C_s 만을 포함하는 용량성 부하를 남긴다. 이는 푸쉬/풀 증폭기의 짝수차 고조파 전압이 동상(in-phase)이기 때문에, 이들 주파수에서 차동 부하를 통한 전류는 제로일 것이고 차동 부하는 이들 고조파에 대하여 회로에 아무런 영향을 주지 않을 것이다. 따라서, 이 회로는 스위치에 모든 홀수차 고조파에서 단락 회로를 제공하고, 모든 짝수차 고조파에서 용량성 부하를 제공하며, 기본 주파수에서 유도성 부하를 제공하는 것에 의해 E/F 클래스 증폭의 조건들을 만족시킨다. 모든 홀수차 고조파 오버톤에서 접지에 단락 회로의 F^{-1} 클래스 임피던스를 공급하는 부하 회로망을 증폭기가 갖는다는 것을 나타내기 위해, E/F_{odd} 클래스 표기가 제안되며, 여기서 odd 첨자는 모든 홀수차 고조파 오버톤들이 단락되었다는 것을 나타낸다.

<63> 이러한 회로 형태는 여러 장점을 제공한다. 비교적 적은 수의 회로 소자만을 사용하여, 이러한 증폭기는 보다 많은 수의 소자를 요구하는 싱글-엔디드(single-ended) E/F 클래스 증폭기와 유사한 성능을 갖는 것으로 구성될

수 있다. 소자의 수는 동조되는 홀수차 고조파 오버톤의 차수와는 독립적이다. 종래의 싱글-엔디드 구현(단일 소자 스위칭 증폭기 등)에서는 제어되는 오버톤의 총 수에 비례하여 보다 많은 수의 피동조 소자를 요구하였다.

<64> 더욱이, 협대역 어플리케이션에서, 공진기는 간략한 병렬 접속 LC 공진기를 사용하여 구성되기도 하였다. 이러한 간략화된 설계를 이용하면 몇가지 장점이 제공된다. 먼저, 이 경우, 홀수차 오버톤 모두(ALL)를 단락하기 위해 1개의 소자만이 동조되면 된다. 싱글-엔디드 솔루션에 대하여 이는 단락되는 오버톤의 수에 비례하는 수의 소자를 동조시킬 것을 요구한다.

<65> 둘째로, LC 병렬 공진 회로의 부하시의 Q(loaded-Q)는 비교적 낮아, 1 정도로 낮기도 하다(매우 낮은 Q의 경우에서 3차 고조파가 제대로 단락되지 않더라도, 이 경우를 준 클래스 설계로 함). 이는 매우 낮은 비부하 Q(unloaded-Q)의 사용을 허용하여, 전형적인 인덕터가 대략 5인 매우 낮은 비부하 Q를 제공하는 Si 기판 기반의 집적 회로 등의 어플리케이션에 대하여 이러한 형태의 사용을 가능하게 하며, 낮은 부하시의 Q 필터의 이용의 필요성을 이끌어 낸다. E 또는 F 클래스 증폭기를 사용하는 종래의 접근법은 일반적으로 적어도 3인 부하시의 Q를 갖는 필터를 요구한다.

<66> 셋째로, 부하에서의 직렬 인덕터는 등가 병렬 인덕터로 표현되어 LC 탱크에 결합될 수 있어, 소자의 수를 더욱 감소시킨다.

<67> 도 5에 도시된 회로에 대한 변형예로서, 도 6은 푸쉬-풀 구성으로 접속되고 각각 셉트 캐패시터(154, 158)를 갖는 2개의 스위칭 장치(152, 156)를 구비한 E/F 클래스 증폭기를 구현하는 전력 증폭기 회로(150)의 또 다른 신규한 회로 형태를 도시한다. 특히, 2개의 스위치 사이에는 2개의 스위치를 모든 홀수차 고조파 오버톤에 대하여 함께 단락시키고, 기본 주파수에서 개방 회로를 제공하며, 나머지 오버톤에서 임의의 임피던스를 갖는 공진 회로(160)와 주 트랜스포머(170) 모두가 접속된다. 부 트랜스포머(172)에는 RL 부하(162)가 접속된다. DC 전위를 제공하기 위해, 하나의 초크(174)(또는 하나 이상)가 이들 2개의 스위치에 직류를 허용하는 방식으로 배치된다. 부하 인덕턴스(164) 및 공진 회로(160)가 적절한 임피던스 변환 후 주 트랜스포머(170) 또는 부 트랜스포머(172) 회로 중 어느 한 측에 접속되기 때문에 이 회로의 다양한 변형이 당업자에게 인식될 것이다. 또한, 부하 인덕턴스도 공진기 인덕턴스에 결합된다. 원한다면, 트랜스포머의 기생 인덕턴스는 공진 회로(170)에서의 요소로서 부하 인덕턴스(164)에 대하여 사용되어, 부품 수를 감소시키고 설계에 있어 트랜스포머 기생성의 혼입을 허용한다.

<68> 이러한 증폭기의 설계, 동작 및 성능은 상술된 E/F_{odd} 클래스 푸쉬-풀 증폭기의 원리를 엄격히 따른다. 도 5에 도시된 설계에서 설명된 이점 이외에도, 이러한 설계에서는 (a) 출력 부하가 스위칭 회로 및 전원과는 별도로 DC이고, (b) 출력 부하가 언밸런스드 모드로 접속되며, (c) 스위치 출력 임피던스를 부하 임피던스에 매칭하는 것을 돕기 위해 트랜스포머 권선비(turn ratio)가 사용될 수 있다.

<69> 또 다른 실시예에서, 본 발명은 도 5 및 6에 도시된 회로의 각 스위치와 병렬인 부가적인 동조 회로를 이용하여 복수의 짝수차 고조파 오버톤에서 선택적으로 회로를 개방한다. 도 7은 이러한 것 뿐만 아니라 가능한 구현 전략을 달성하기 위한 회로(180)의 개략도를 도시한다. 적절한 유도성 임피던스를 공급하는 부가 회로(210/212 및 220/222)를 각각 스위칭 장치(182 및 186)와 병렬 캐패시터(184 및 188)에 병렬로 배치함으로써, 여러 짝수차 고조파 오버톤에서, E/F_{odd} 클래스 증폭기 개념은 임의의 갯수의 짝수차 고조파의 개방 회로화도 가능하게 하여 잠재적인 부가적 성능 이익을 제공한다. E/F_{n1,n2,...,odd} 클래스라는 표시가 이러한 증폭기들에 대하여 제안되는데, 여기서 수치적 첨자들은 개방 회로화되는 짝수차 고조파 오버톤들을 나타내는 것이다. 도 5 및 6에 도시된 회로와 관련하여 설명된 이점들 이외에, 이러한 개선은 E/F_{odd} 클래스에 대하여 향상된 효율을 제공한다.

<70> 증폭기들의 새로운 클래스로서 본 발명은 가상의 무한 개수인 특정 E/F 클래스 회로망을 포함한다는 것이 당업자에게 이해될 것이다. 그러나, 실제 설계를 고려하여, 본 발명은 특히 몇몇 저차 고조파 동조 회로망을 제안한다. 특히, 이들 회로망은, (a) 2차 고조파에서는 사실상 개방 회로, (b) 3차 고조파에서는 사실상 단락 회로, (c) 3차 고조파에서는 사실상 단락 회로 및 2차 고조파에서는 사실상 개방 회로, (d) 4차 고조파에서는 사실상 개방 회로, (e) 2차 및 4차 고조파에서는 사실상 개방 회로, (e) 3차 고조파에서는 사실상 단락 회로 및 4차 고조파에서는 사실상 개방 회로, (f) 3차 고조파에서는 사실상 단락 회로, 및 2차 및 4차 고조파에서는 사실상 개방 회로, (g) N차 고조파(N은 5 이상임)까지 모든 홀수차 고조파 오버톤에서는 사실상 단락 회로, 및 (h) N차 고조파까지 모든 홀수차 고조파 오버톤에서는 사실상 단락 회로, N차 고조파까지 각 기본 주파수에 대한 소정수 N_E의 짝수차 고조파 오버톤에서는 사실상 개방 회로, N차 고조파까지 나머지 고조파 오버톤에서는 사

실상 용량성 임피던스 부하(여기서, $N \geq 5$ 이고, $0 < N_E \leq (N-2)/2$ 임)를 부여하는 것들을 포함한다. 따라서, 다른 수의 짝수차 및/또는 홀수차 고조파를 동조하는 다수의 다른 회로망 및 관련 회로들이 본 발명의 사상 및 범위 내에 있다는 것을 이해할 수 있다.

<71> 더욱 개선하여, 도 5에 도시된 증폭기의 회로 사이즈 및 손실은 DC 공급 초크를 각각의 스위칭 장치로의 공급 전원으로부터의 2개의 인덕터로 교체함으로써 감소될 수 있다. 도 8에 도시된 바와 같이, 각각의 인덕터(230, 232)가 2차 고조파에서 스위칭 장치의 병렬 캐패시터 $C_s(124'$ 및 $128')$ 와 각각 공진하도록 하면, 초크의 직렬 저항으로 인해 감소된 스위치 손실 및 감소될 수 있는 손실로부터 $E/F_{2,odd}$ 클래스 증폭기가 이익을 얻는다.

<72> 본 발명의 또 다른 실시예에서는, ($f_2 < 3f_1$ 일 때) f_1 에서 f_2 인 스위칭 주파수 범위의 스위치에 대하여 E/F_{odd} 클래스 임피던스를 갖는 방식으로 광대역 E/F_{odd} 클래스 스위칭 증폭기가 구성된다. 이 회로는 각각 셉트 캐패시터를 갖고 도 5에 도시된 바와 같이 푸쉬-풀 구성으로 접속된 2개의 스위칭 장치를 포함한다. 스위치 사이에는 $3f_1$ 이상인 모든 주파수에 대하여 2개의 스위치를 함께 단락시키고 f_1 에서 f_2 까지 ZVS 요건을 충족시키기에 필요한 인덕턴스를 근사화하는 공진 회로와 저항성 부하가 접속된다. DC 전위를 제공하기 위해서는, 2개의 스위치 모두에 직류를 허용하는 방식으로 하나 이상의 초크가 배치된다. 이러한 방식으로 구성되어, 회로는 f_1 에서 f_2 까지의 스위칭 주파수에 대하여 도 5와 관련하여 설명된 바와 같이 동작한다.

<73> 도 9는 병렬 캐패시터(302)를 갖는 스위치 또는 트랜지스터(300)를 포함하는 준 E/F_3 클래스 증폭기의 새로운 구현을 도시한다. 이들은 초크(304)를 통해 전원에 공급된다. 스위치 또는 트랜지스터는 2차 고조파에서 LC 병렬 공진 회로(306)를 통해 전원에 접속된다. 어플리케이션이 요구한다면, 보다 높은 차수의 고조파 간섭을 회피하기 위해 부하에 필터링 회로가 부가될 수 있다. 소자 값들이 적절하게 조절된 후, 이러한 형태는 스위치 또는 트랜지스터에 기본 주파수에서는 유도성 부하를, 2차 고조파에서는 용량성 부하를, 3차 고조파에서는 낮은 임피던스를, 보다 높은 차수의 고조파에서는 제어되지 않은 임피던스를 제공한다. 이는 준 E/F 클래스 증폭기의 요건에 상응하고 몇몇 이점들을 제공한다. 첫째, 이러한 변형된 준 E/F 클래스 회로는 비교적 적은 수의 소자를 이용하여 구현될 수 있다. 둘째, 종래의 ZVS F 클래스 증폭기들에 비하여 회로에 동조된 소자가 하나 뿐이다. 셋째, LC 병렬 공진 회로의 부하시의 Q가 1 정도로 매우 낮다. 이는 매우 낮은 비부하 Q 인덕터의 사용을 가능하게 하여, 전형적인 인덕터가 약 5 정도의 매우 낮은 Q를 제공하는 Si 기판 기반 집적 회로 등의 어플리케이션에 대하여 이러한 형태의 사용을 허용한다. E 또는 F 클래스 증폭기를 사용하는 종래의 접근법은 적어도 3인 부하시의 Q를 갖는 인덕터를 요구한다. 또한, 공진 탱크는 E 클래스 증폭기에서 발견되는 전형적인 직렬 LC가 아니라 병렬 LC이기 때문에, 요구되는 인덕턴스가 상당히 감소된다. 이는 인덕터의 사이즈가 증폭기의 사이즈 및 무게를 감소시키는 제한 요소인 경우 매력적인 것이다.

<74> 본 발명의 회로 형태의 또 다른 변형으로, 본 발명의 E/F 클래스 증폭기는 비교적 낮은 출력 전력 레벨에서 A, A/B, 또는 B 클래스이고 비교적 높은 출력 레벨에서 E/F 스위칭 모드인 것과 같은 선형 모드에서 동작하도록 동조될 수 있다. 출력 전력 및 동작 모드는 입력 전력 및/또는 바이어스 조건들을 바꾸어 변경될 수 있다. 이러한 방식으로, 보다 높은 전력 레벨에서 고 효율의 이점을 갖는 한편 구동 조건을 바꿈으로써 출력 전력이 변조 또는 변경되도록 하는 증폭기가 구성될 수 있다.

<75> 본 발명의 실시예가 설명되었지만, 당업자에게는 다른 변경, 수정 및 개선이 있을 수 있다는 것이 명백할 것이다. 또한, 현재 설명된 회로 및 장치들이 임의의 특정한 타입의 액티브 스위칭 기술, 재료 시스템 또는 동작의 임의의 특정한 속도, 주파수 범위, 또는 전력 레벨에 대해 제한되는 것이 아니라는 것은 명백할 것이다. 오히려, 광범위한 클래스의 증폭기 및 관련 회로 형태가 설명되었다. 회로 및 소자 타입과 값들의 실제 구현은 당업자에게 명백할 것이다. 따라서, 본 발명은 이하의 청구범위에 의해서만 한정된다.

도면의 간단한 설명

<36> 도 1은 부하에 접속된 스위칭 전력 증폭기를 구비한 종래의 RF 전력 송신 시스템을 간략히 도시하는 블록도.

<37> 도 2는 종래의 E 클래스 전력 증폭기 회로의 개념적 블록도.


<38> 도 3은 종래의 F^{-1} 클래스 전력 증폭기 회로의 개념적 블록도.

<39> 도 4는 본 발명의 신규한 E/F 클래스 전력 증폭기의 일 회로 형태를 도시하는 개념적 블록도.

- <40> 도 4B는 2개의 공진기를 사용하여 고조파 동조를 달성하는 신규한 E/F_3 클래스 전력 증폭기의 개략적인 양호한 실시예의 개략도.
- <41> 도 4C는 고조파 동조를 달성하기 위해 2개의 공진기를 사용하는 신규 $E/F_{2,3}$ 클래스 증폭기의 바람직한 실시예의 개략도.
- <42> 도 4D는 고조파 동조를 달성하기 위해 듀얼-공진 필터를 사용하는 신규 $E/F_{2,3}$ 클래스 증폭기의 바람직한 실시예의 개략도.
- <43> 도 5는 푸쉬-풀 증폭기 구성을 사용하는 본 발명의 신규 E/F_{odd} 클래스 증폭기의 바람직한 실시예의 개념도.
- <44> 도 6은 도 5에 도시된 $E/F_{x,\text{odd}}$ 클래스 푸쉬-풀 증폭기 회로에 대한 대안적인 설계의 개념도로서, 트랜스포머를 통해 부하가 회로에 연결된 도면.
- <45> 도 7은 도 5에 도시된 회로를 개선한 $E/F_{x,\text{odd}}$ 클래스 푸쉬-풀 증폭기의 개념도로서, 짝수차 고조파 동조가 포함된 도면.
- <46> 도 8은 도 5에 도시된 푸쉬-풀 증폭기 회로를 더욱 개선한 $E/F_{2,\text{odd}}$ 클래스 증폭기에 대한 클래스 개념도로서, 2차 고조파 동조가 포함된 도면.
- <47> 도 9는 본 발명에 따라 설계된 신규한 준 E/F 클래스 증폭기 회로의 개념도.


도면

도면1




도면2

(종래 기술)




도면3


(종래 기술)




도면4




도면4B




도면4C




도면4D




도면5




도면6



도면7



도면8



도면9

