

【公報種別】特許法第 17 条の 2 の規定による補正の掲載  
【部門区分】第 6 部門第 3 区分  
【発行日】令和 4 年 7 月 13 日(2022.7.13)

【国際公開番号】WO2020/190809  
【公表番号】特表 2022-523761(P2022-523761A)  
【公表日】令和 4 年 4 月 26 日(2022.4.26)  
【年通号数】公開公報(特許)2022-075  
【出願番号】特願 2021-547450(P2021-547450)  
【国際特許分類】

10

G 0 6 F 17/16(2006.01)  
G 0 6 T 1/20(2006.01)  
G 0 6 F 9/38(2006.01)  
G 0 6 F 15/80(2006.01)  
G 0 6 F 17/10(2006.01)

【F I】

G 0 6 F 17/16 P  
G 0 6 T 1/20 A  
G 0 6 F 9/38 3 7 0 C  
G 0 6 F 15/80  
G 0 6 F 17/10 A

20

【手続補正書】  
【提出日】令和 4 年 7 月 5 日(2022.7.5)  
【手続補正 1】  
【補正対象書類名】特許請求の範囲  
【補正対象項目名】全文  
【補正方法】変更

【補正の内容】  
【特許請求の範囲】

30

【請求項 1】

キャッシュメモリと結合される複数の処理リソースを含み、少なくとも 1 つの処理リソースが行列アクセラレータを含み、該行列アクセラレータは、スパース内積命令に応答してスパース第 1 行列及び第 2 行列の複数の要素に対して内積演算を実行するよう構成され、前記スパース第 1 行列の要素は、要素の組を含む圧縮表現に圧縮され、前記要素の組は、少なくとも 1 つの非ゼロ値要素及び該少なくとも 1 つの非ゼロ値要素の指示を含む、計算クラスタを有し、

前記圧縮表現は、圧縮された形式で前記キャッシュメモリに格納され、

前記少なくとも 1 つの処理リソースは、

前記圧縮表現を前記キャッシュメモリから前記少なくとも 1 つの処理リソース内のメモリにロードし、

40

前記第 2 行列を前記キャッシュメモリから前記少なくとも 1 つの処理リソース内の前記メモリにロードし、

前記圧縮表現からの要素及び前記第 2 行列の選択された要素に対して前記内積演算を実行し、前記第 2 行列の前記選択された要素が、前記圧縮表現内に格納された前記スパース第 1 行列の非ゼロ値と対応し、前記少なくとも 1 つの非ゼロ値の前記指示に基づき選択され、

前記内積演算の出力を前記少なくとも 1 つの処理リソース内の前記メモリに書き込むよう構成される、

汎用グラフィクスプロセッサ。

50

## 【請求項 2】

前記キャッシュメモリは、レベル 2 ( L 2 ) キャッシュメモリである、

請求項 1 に記載の汎用グラフィクスプロセッサ。

## 【請求項 3】

前記少なくとも 1 つの処理リソース内の前記メモリは、レベル 1 ( L 1 ) キャッシュメモリを含む、

請求項 1 に記載の汎用グラフィクスプロセッサ。

## 【請求項 4】

前記少なくとも 1 つの処理リソース内の前記メモリは、共有メモリを含む、

請求項 1 に記載の汎用グラフィクスプロセッサ。

## 【請求項 5】

前記少なくとも 1 つの処理リソース内の前記メモリは、レジスタファイルを含む、

請求項 1 に記載の汎用グラフィクスプロセッサ。

## 【請求項 6】

前記少なくとも 1 つの処理リソース内の前記メモリは、前記行列アクセラレータ内のメモリを含む、

請求項 1 に記載の汎用グラフィクスプロセッサ。

## 【請求項 7】

前記スパース第 1 行列は、ニューラルネットワークに関連した重みデータを含む、

請求項 1 に記載の汎用グラフィクスプロセッサ。

## 【請求項 8】

前記第 2 行列は、前記ニューラルネットワークに関連した入力活性化データを含む、

請求項 7 に記載の汎用グラフィクスプロセッサ。

## 【請求項 9】

前記内積演算の前記出力は、前記ニューラルネットワークに関連した出力活性化データを含む、

請求項 8 に記載の汎用グラフィクスプロセッサ。

## 【請求項 10】

前記内積演算の前記出力は、密行列である、

請求項 9 に記載の汎用グラフィクスプロセッサ。

## 【請求項 11】

前記行列アクセラレータは、処理要素のシストリックアレイを含む、

請求項 1 に記載の汎用グラフィクスプロセッサ。

## 【請求項 12】

前記スパース第 1 行列は、構造化されたスパース性を有する、

請求項 1 に記載の汎用グラフィクスプロセッサ。

## 【請求項 13】

前記スパース第 1 行列の要素は、前記構造化されたスパース性に基づき圧縮表現に圧縮される、

請求項 12 に記載の汎用グラフィクスプロセッサ。

## 【請求項 14】

前記内積演算は、8 ビット整数内積演算である、

請求項 1 に記載の汎用グラフィクスプロセッサ。

## 【請求項 15】

前記スパース第 1 行列は、8 ビット整数要素を含む、

請求項 14 に記載の汎用グラフィクスプロセッサ。

## 【請求項 16】

メモリデバイスと、

請求項 1 乃至 15 のうち何れか一項に記載の汎用グラフィクスプロセッサとを有するデータ処理システム。

10

20

30

40

50

**【請求項 17】**

スパース内積命令に応答してスパース第 1 行列及び第 2 行列の複数の要素に対して内積演算を実行することであり、前記内積演算は、キャッシュメモリと結合される複数の処理リソースを含む計算クラスタにより実行され、少なくとも 1 つの処理リソースは行列アクセラレータを含み、前記スパース第 1 行列の要素は、要素の組を含む圧縮表現に圧縮され、前記要素の組は、少なくとも 1 つの非ゼロ値要素及び該少なくとも 1 つの非ゼロ値要素の指示を含む、前記実行することと、

前記圧縮表現を、圧縮された形式で前記キャッシュメモリに格納することと、

前記少なくとも 1 つの処理リソースにより、

前記圧縮表現を前記キャッシュメモリから前記少なくとも 1 つの処理リソース内のメモリにロードし、

前記第 2 行列を前記キャッシュメモリから前記少なくとも 1 つの処理リソース内の前記メモリにロードし、

前記圧縮表現からの要素及び前記第 2 行列の選択された要素に対して前記内積演算を実行し、前記第 2 行列の前記選択された要素が、前記圧縮表現内に格納された前記スパース第 1 行列の非ゼロ値と対応し、前記少なくとも 1 つの非ゼロ値の前記指示に基づき選択され、

前記内積演算の出力を前記少なくとも 1 つの処理リソース内の前記メモリに書き込むことと

を有する方法。

**【請求項 18】**

前記スパース第 1 行列の要素を、前記少なくとも 1 つの処理リソースのメモリ内で、前記圧縮表現に圧縮することを更に有する、

請求項 17 に記載の方法。

**【請求項 19】**

前記スパース第 1 行列は、構造化されたスパース性を有し、

前記スパース第 1 行列の要素は、前記構造化されたスパース性に基づき圧縮表現に圧縮される、

請求項 17 に記載の方法。

**【請求項 20】**

内積演算を実行することは、8 ビット整数内積演算を実行することを含む、

請求項 17 に記載の方法。

**【請求項 21】**

前記スパース第 1 行列は、8 ビット整数要素を含む、

請求項 20 に記載の方法。

**【請求項 22】**

実行される場合にマシンに請求項 17 乃至 21 のうち何れか一項に記載の方法を実行させるコンピュータプログラム。

**【請求項 23】**

請求項 22 に記載のコンピュータプログラムを記憶しているマシン可読記憶媒体。

**【請求項 24】**

請求項 17 乃至 21 のうち何れか一項に記載の方法を実行する手段を有する装置。

10

20

30

40

50