(19)日本国特許庁(JP)　(12)特　許　公　報(B2)　(11)特許番号
特許第3645307号
(P3645307)
(45)発行日　平成17年5月11日(2005.5.11)　(24)登録日　平成17年2月10日(2005.2.10)

(51)Int.Cl.[7]　F I
G02F 1/133　G02F 1/133 550
G09G 3/36　G09G 3/36

請求項の数 4　(全 14 頁)

(21)出願番号　特願平7-96611
(22)出願日　平成7年4月21日(1995.4.21)
(65)公開番号　特開平8-292418
(43)公開日　平成8年11月5日(1996.11.5)
審査請求日　平成14年3月1日(2002.3.1)

(73)特許権者　000001960
シチズン時計株式会社
東京都西東京市田無町六丁目１番１２号
(72)発明者　秋山　貴
埼玉県所沢市大字下富字武野８４０番地
シチズン時計株式会社技術研究所内

審査官　藤田　都志行

(56)参考文献　特開平０５－０４６１２８（ＪＰ，Ａ）
特開平０４－２６９７９２（ＪＰ，Ａ）
特開平０５－０７３００３（ＪＰ，Ａ）
特開平０４－２７６７９３（ＪＰ，Ａ）
特開平０６－２８９３６４（ＪＰ，Ａ）
特開昭６２－１８９４３４（ＪＰ，Ａ）
最終頁に続く

(54)【発明の名称】液晶表示装置

(57)【特許請求の範囲】

【請求項１】

複数のデータ線と、複数の走査線と、データ線と走査線との交点に設ける２端子型スイッチング素子と液晶層からなる液晶画素とを有し、走査線に印加する走査信号とデータ線に印加するデータ信号とに応じて該液晶画素を駆動する液晶表示装置において、各走査信号の選択期間に各データ線へ印加する信号は、表示データに基づいたデータ信号を出力するデータ出力期間と、データ出力期間に先立ち前記液晶画素を非駆動とする前側データ休止期間と、データ出力期間に続き前記液晶画素を非駆動とする後側データ休止期間とからなることを特徴とする液晶表示装置。

【請求項２】

前記前側データ休止期間と前記後側データ休止期間の信号は、基準電位に対して走査信号の選択期間と同極性の信号とすることを特徴とする請求項１に記載の液晶表示装置。

【請求項３】

前記データ出力期間内のデータ信号は、基準電位に対して正極性の第１のデータ電位と負極性の第２のデータ電位からなり、前記第１のデータ電位を有する期間と前記第２のデータ電位を有する期間を変化させることにより階調表示を行うことを特徴とする請求項２に記載の液晶表示装置。

【請求項４】

前記データ出力期間内のデータ信号は、基準電位に対して正極性の第１のデータ電位と負極性の第２のデータ電位の間の電位とし、該電位を変化させることにより階調表示を行う

ことを特徴とする請求項２に記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
液晶表示装置は低消費電力のフラットパネルディスプレイとして広く応用され、スイッチング素子を各画素に作り込んで駆動するアクティブマトリクス方式は大容量高品質の表示素子としてテレビ、情報端末等に用いられている。
【０００２】
スイッチング素子としては３端子型のＴＦＴ（薄膜トランジスタ）と２端子型のダイオードやＭＩＭ等の非線形抵抗素子を使用している。
【０００３】
本発明はアクティブマトリクス液晶表示装置およびその駆動方法に関し、特に２端子型のアクティブマトリクス液晶表示装置およびその駆動方法に関する。
【０００４】
【従来の技術】
従来例の２端子型アクティブマトリクス液晶表示装置で階調表示を行う方法としては２つの方法がある。１つ目は画像データによりデータ信号の振幅を変化させる振幅変調方法であり、２つ目は画像データによりデータ信号のオン電圧印加時間を変化させるパルス幅変調方法がある。
【０００５】
従来例の２端子型アクティブマトリクス液晶表示装置で階調表示を行う駆動方法としては特開昭５９－５７２８８号公報がある。
【０００６】
図４は従来例の２端子型アクティブマトリクス液晶表示装置における液晶画素を階調表示する走査信号とデータ信号とを示す波形図であり、図６は液晶画素の階調表示の状態を示す図である。
【０００７】
特開昭５９－５７２８８号公報に開示されている駆動方法も同じ駆動方法を用いている。図４と図５と図６とに示す波形図と階調表示の状態を示す図とは３×３のマトリクス表示部分を示している。
【０００８】
図６に示す階調表示図は３階調表示の状態を示し、データ信号Ｄ（ｍ）と走査信号φ（ｎ）、φ（ｎ＋１）、φ（ｎ＋２）との交点の液晶画素の表示は中間調表示になっており、データ信号Ｄ（ｍ＋１）、Ｄ（ｍ＋２）と走査信号φ（ｎ）との交点の液晶画素の表示も中間調表示になっている。
【０００９】
また、データ信号Ｄ（ｍ＋１）、Ｄ（ｍ＋２）と走査信号φ（ｎ＋１）との交点の液晶画素の表示は白表示になっており、データ信号Ｄ（ｍ＋１）、Ｄ（ｍ＋２）と走査信号φ（ｎ＋２）との交点の液晶画素の表示は黒表示になっている。
【００１０】
図４に示す波形図は図６に対応した走査信号とデータ信号との波形図である。
【００１１】
図４に示す走査信号φ（ｎ）、φ（ｎ＋１）、φ（ｎ＋２）は、それぞれｎ本目とｎ＋１本目とｎ＋２本目との走査線に印加する走査信号を示し、データ信号Ｄ（ｍ）、Ｄ（ｍ＋１）、Ｄ（ｍ＋２）は、それぞれｍ本目とｍ＋１本目とｍ＋２本目とのデータ線に印加するデータ信号を示し、行毎反転でかつフィールド反転の例である。
【００１２】
それぞれの走査信号は第１のフィールド期間Ｆ１と第２のフィールド期間Ｆ２とで分割され、それぞれの走査信号は第１の選択期間Ｓ１と、第１の選択期間Ｓ１に続く第１の保持期間Ｈ１と、第１の保持期間Ｈ１に続く第２の選択期間Ｓ２と、第２の選択期間Ｓ２に続

く第２の保持期間Ｈ２とで構成している。
【００１３】
走査信号φ（ｎ）は、基準電位ＶＧに対して正極性の第１の選択電位Ｖａ１の第１の選択期間Ｓ１（ｎ）と、正極性の第１の保持電位Ｖｂ１の第１の保持期間Ｈ１（ｎ）と、基準電位ＶＧに対して負極性の第２の選択電位Ｖａ２の第２の選択期間Ｓ２（ｎ）と、負極性の第２の保持電位Ｖｂ２の第１の保持期間Ｈ２（ｎ）とで構成している。
【００１４】
また、走査信号φ（ｎ＋１）は、走査信号φ（ｎ）の第１の選択期間Ｓ１（ｎ）のあとに出力する第２の選択電位Ｖａ２の第１の選択期間Ｓ１（ｎ＋１）と、第２の保持電位Ｖｂ２の第１の保持期間Ｈ１（ｎ＋１）と、第１の選択電位Ｖａ１の第２の選択期間Ｓ２（ｎ＋１）と、第１の保持電位Ｖｂ１の第１の保持期間Ｈ２（ｎ＋１）とで構成している。
【００１５】
さらに、走査信号φ（ｎ＋２）は、走査信号φ（ｎ＋１）の第１の選択期間Ｓ１（ｎ＋１）のあとに出力する第１の選択電位Ｖａ１の第１の選択期間Ｓ１（ｎ＋２）と、第１の保持電位Ｖｂ１の第１の保持期間Ｈ１（ｎ＋２）と、第２の選択電位Ｖａ２の第２の選択期間Ｓ２（ｎ＋２）と、第２の保持電位Ｖｂ２の第１の保持期間Ｈ２（ｎ＋２）とで構成している。
【００１６】
また、第１のフィールド期間Ｆ１中のデータ信号Ｄ（ｍ）は、走査信号φ（ｎ）の第１の選択期間Ｓ１（ｎ）のほぼ中央まで第２のデータ電位Ｖｄ２を出力し、それに続いて、走査信号φ（ｎ＋１）の第１の選択期間Ｓ１（ｎ＋１）のほぼ中央まで第１のデータ電位Ｖｄ１を出力し、それに続いて、走査信号φ（ｎ＋２）の第１の選択期間Ｓ１（ｎ＋２）のほぼ中央まで第２のデータ電位Ｖｄ２を出力し、それに続いて、走査信号φ（ｎ＋２）の第１の選択期間Ｓ１（ｎ＋２）の最後まで第１のデータ電位Ｖｄ１を出力している。
【００１７】
また、第１のフィールド期間Ｆ１中のデータ信号Ｄ（ｍ＋１）は、走査信号φ（ｎ）の第１の選択期間Ｓ１（ｎ）のほぼ中央まで第２のデータ電位Ｖｄ２を出力し、それに続いて、第１の選択期間Ｓ１（ｎ）の最後まで第１のデータ電位Ｖｄ１を出力し、それに続いて、走査信号φ（ｎ＋２）の第１の選択期間Ｓ１（ｎ＋２）の最後まで第２のデータ電位Ｖｄ２を出力している。
【００１８】
また、第１のフィールド期間Ｆ１中のデータ信号Ｄ（ｍ＋２）は、走査信号φ（ｎ）の第１の選択期間Ｓ１（ｎ）のほぼ中央まで第２のデータ電位Ｖｄ２を出力し、それに続いて、第１の選択期間Ｓ１（ｎ）の最後まで第１のデータ電位Ｖｄ１を出力し、それに続いて、走査信号φ（ｎ＋２）の第１の選択期間Ｓ１（ｎ＋２）の最後まで第２のデータ電位Ｖｄ２を出力している。
【００１９】
また、図４に示す波形はフィールド反転の波形であるため、第２のフィールド期間Ｆ２中のデータ信号Ｄ（ｍ）、Ｄ（ｍ＋１）、Ｄ（ｍ＋２）は、第１のフィールド期間Ｆ１中のデータ信号Ｄ（ｍ）、Ｄ（ｍ＋１）、Ｄ（ｍ＋２）との反転の信号となっている。
【００２０】
さらに、図４に示す基準電位ＶＧは一定電位で描いているが、系全体で変動しても原理的には等価なため、ドライバ回路の電源電圧の関係によっては変動させる事がある。
【００２１】
図５は走査信号とデータ信号との合成波形と液晶画素に印加する電圧波形とを示す波形図であり、図５（ａ）は走査信号φ（ｎ）とデータ信号Ｄ（ｍ）との合成波形６０と、走査信号φ（ｎ）とデータ信号Ｄ（ｍ）との交点の液晶画素に印加する電圧波形６２とを示している。
【００２２】
また、図５（ｂ）は走査信号φ（ｎ＋２）とデータ信号Ｄ（ｍ）との合成波形６１と、走

査信号φ（ｎ＋２）とデータ信号Ｄ（ｍ）との交点の液晶画素に印加する電圧波形６３とを示している。

【００２３】

図４に示す波形図は、中間表示を行う場合、それぞれの走査信号の選択期間Ｓ１、Ｓ２の開始位置からほぼ中央の区間で液晶画素に電圧印加し、中央から最後の区間で電圧印加を停止する前詰め法を用いているが、選択期間Ｓ１、Ｓ２の央から最後の区間で液晶画素に電圧印加し、開始位置からほぼ中央の区間で電圧印加を停止する後詰め法を用いる場合もある。

【００２４】

【発明が解決しようとする課題】

しかし、従来例の駆動方法ではクロストークの課題が残る。以下に、従来例の駆動方法ではクロストークが発生する様子を説明する。

【００２５】

図７は２端子型のアクティブマトリクス液晶表示装置を等価的に示す等価回路図である。図７（ａ）は走査信号φ（ｎ）に接続する２端子型スイッチング素子と液晶層の容量との関係を示しており、図７（ｂ）は走査信号φ（ｎ＋２）に接続する２端子型スイッチング素子と液晶層の容量との関係を示している。

【００２６】

図７（ａ）に示す等価回路図は、走査信号φ（ｎ）とデータ信号Ｄ（ｍ）、Ｄ（ｍ＋１）、Ｄ（ｍ＋２）との交点を示し、駆動回路（図示せず）の出力Ａ１から走査信号φ（ｎ）とデータ信号Ｄ（ｍ）との交点Ｂ１までの走査線の配線抵抗Ｒ１と、隣接するデータ信号との交点の走査線の配線抵抗Ｒ２とが直列に接続している。

【００２７】

また、走査信号φ（ｎ）とデータ信号Ｄ（ｍ）、Ｄ（ｍ＋１）、Ｄ（ｍ＋２）との交点には２端子スイッチング素子７０と液晶層の容量７１とが直列に接続している。

【００２８】

図７（ｂ）に示す等価回路図は、図７（ａ）と同じ等価回路で、走査信号φ（ｎ＋２）とデータ信号Ｄ（ｍ）、Ｄ（ｍ＋１）、Ｄ（ｍ＋２）との交点を示し、駆動回路（図示せず）の出力Ａ３から走査信号φ（ｎ＋２）とデータ信号Ｄ（ｍ）との交点Ｂ３までの走査線の配線抵抗Ｒ１と、隣接するデータ信号との交点の走査線の配線抵抗Ｒ２とが直列に接続している。

【００２９】

また、走査信号φ（ｎ＋２）とデータ信号Ｄ（ｍ）、Ｄ（ｍ＋１）、Ｄ（ｍ＋２）との交点には２端子スイッチング素子７０と液晶層の容量７１とが直列に接続している。

【００３０】

図８は図６に示す３×３のマトリクス表示に対応する図５の走査信号φ（ｎ）の第１の選択期間Ｓ１（ｎ）と走査信号φ（ｎ＋２）の第１の選択期間Ｓ１（ｎ＋２）との近傍の走査信号とデータ信号との合成波形と液晶層の容量に印加する電圧波形とを示す波形図である。

【００３１】

また、図８（ａ）は図７（ａ）に示すＡ１点の出力波形８０とＢ１点の出力波形８２とＢ１点の液晶層の容量７１に印加する電圧波形８４とを示し、図８（ｂ）は図７（ｂ）に示すＡ３点の出力波形８１とＢ３点の出力波形８３とＢ３点の液晶層の容量７１に印加する電圧波形８５とを示している。

【００３２】

液晶層の容量７１は、液晶層への印加電圧、つまり液晶画素の透過率によって異なる値をとることが分かっており、液晶層への印加電圧が高くなるにつれ、つまり液晶画素の透過率が低くなる（黒くなる）につれて、その液晶層の容量値は以下の式のように大きくなる。

白表示の容量＜中間階調表示の容量＜黒表示の容量。

【００３３】
したがって、図６に示すように走査信号φ（ｎ）に接続する液晶画素の表示は３画素とも中間階調表示になっており、走査信号φ（ｎ＋２）に接続する液晶画素の表示は中間階調表示と黒表示と黒表示となっているため、走査信号φ（ｎ）に接続する液晶層の容量の総和と走査信号φ（ｎ＋２）に接続する液晶層の容量の総和とは異なる容量となり、以下の式のようになる。
走査信号φ（ｎ）の容量＜走査信号φ（ｎ＋２）の容量。
【００３４】
以上のように、走査信号に接続する液晶層の容量の総和が、液晶画素の表示の状態によって異なることがわかる。
【００３５】
したがって、図８（ｂ）に示すＢ３点の波形８３とＢ３点に対応する液晶層の容量の電圧波形８５とは、図８（ａ）に示すＢ１点の波形８２とＢ１点に対応する液晶層の容量の電圧波形８４とに対して波形なまりが大きくなっている。
【００３６】
Ｂ３点の波形なまりがＢ１点より大きくなると、充電期間Ｔ１内で液晶層の容量への電荷の蓄積も少なくなり充電電圧レベルが低下し、選択期間に続く保持期間の電圧レベルが下がることにより、輝度が低くなり白表示に近くなる。
【００３７】
つまり、同一の階調の中間階調表示を行うために同一の波形を印加しているにも関わらず、Ｂ３点の画素の表示はＢ１点の画素の表示より白っぽくなってしまう。これがクロストークと呼ばれる尾引き現象になる。
【００３８】
これまでは、前詰め法の説明であるが後詰め法でのクロストークについて説明する。
【００３９】
図９は図６に示す３×３のマトリクス表示に対応する走査信号φ（ｎ）の第１の選択期間Ｓ１（ｎ）と走査信号φ（ｎ＋２）の第１の選択期間Ｓ１（ｎ＋２）との近傍の走査信号とデータ信号との合成波形と液晶層の容量に印加する電圧波形とを示す波形図である。
【００４０】
また、図９（ａ）は図７（ａ）に示すＡ１点の出力波形９０とＢ１点の出力波形９２とＢ１点の液晶層の容量に印加する電圧波形９４とを示し、図９（ｂ）は図７（ｂ）に示すＡ３点の出力波形９１とＢ３点の出力波形９３とＢ３点の液晶層の容量に印加する電圧波形９５とを示している。
【００４１】
後詰め法は前詰め法とは異なり、選択期間の後半に充電期間Ｔ１を設けるため、選択期間の前半と選択期間の後半である充電期間Ｔ１との電位差は、前詰め法の保持期間と選択期間の前半である充電期間Ｔ１との電位差より低くなり、充電開始の波形なまりは小さくなる。
【００４２】
しかし、後詰め法の選択期間の後半である充電期間Ｔ１と保持期間との電位差は、前詰め法の選択期間の後半と保持期間との電位差より大きくなり、充電終了の波形なまりは大きくなり、選択期間に続く保持期間になっても、しばらく液晶層の容量に充電を続けることになる。
【００４３】
したがって、図９（ｂ）に示すＢ３点の波形９３とＢ３点に対応する液晶層の容量の電圧波形９５とは、図９（ａ）に示すＢ１点の波形９２とＢ１点に対応する液晶層の容量の電圧波形９４とに対して充電終了時の波形なまりが大きくなっている。
【００４４】
Ｂ３点の波形なまりがＢ１点より大きくなると、保持時間でも液晶層の容量への電荷の蓄積が大きくなり充電電圧レベルが大きくなり、選択期間に続く保持期間の電圧レベルが上

がることにより、輝度が高くなり黒表示に近くなる。
【００４５】
つまり、同一の階調の中間階調表示を行うために同一の波形を印加しているにも関わらず、Ｂ３点の画素の表示はＢ１点の画素の表示より黒っぽくなってしまう。
【００４６】
本発明の目的は、充電特性を損なうことなく、クロストークの発生を改善する２端子型アクティブマトリクス液晶表示装置およびその駆動方法を提供することにある。
【００４７】
【課題を解決するための手段】
上記の目的を達成するために本発明の液晶表示装置の構成は、複数のデータ線と、複数の走査線と、データ線と走査線との交点に対応して設ける液晶画素と、液晶画素に対応して設ける２端子型スイッチング素子とを有し、走査線に印加する走査信号とデータ線に印加するデータ信号とに応じて液晶画素を駆動する液晶表示装置において、各データ線に印加する各走査信号の選択期間内のデータ信号は、階調表示が可能なデータ出力期間とデータ出力期間に先立つ階調表示が不可能な前側データ休止期間とデータ出力期間に続く階調表示が不可能な後側データ休止期間とを有することを特徴とする。
【００４８】
また、本発明の液晶表示装置の構成は、各データ線に印加する各走査信号の選択期間内のデータ信号は、階調表示が可能なデータ出力期間とデータ出力期間に先立つ階調表示が不可能な前側データ休止期間とデータ出力期間に続く階調表示が不可能な後側データ休止期間とを有し、前側データ休止期間と後側データ休止期間とは選択期間と同極性の信号であることを特徴とする。
【００４９】
【作用】
各走査信号の選択期間内のデータ信号は、選択期間と同極性の前記データ休止期間と、前側データ休止期間に続き階調表示を可能とするデータ出力期間と、データ出力期間に続き選択期間と同極性の後側データ休止期間とで構成することで、データ出力期間と前側データ休止期間との電位差とデータ出力期間と後側データ休止期間との電位差とを低くし、クロストークの少ない液晶表示装置を提供することができる。
【００５０】
【実施例】
図１は一般的な液晶表示装置の構成を示すブロック図である。図１に示す液晶表示装置はコントロール回路２０５と電源回路２０６とマトリクス表示パネル２０１とで構成している。
【００５１】
マトリクス表示パネル２０１は、一方の透明基板に実装し複数のデーター線Ｄ１、Ｄ２・・・ＤＭにデータ信号を出力する信号電極駆動回路２０２と、他方の透明基板に実装し複数の走査線Ｓ１、Ｓ２・・・ＳＮに走査信号を出力する走査電極駆動回路２０３と、データ線Ｄ１、Ｄ２・・・ＤＭと走査線Ｓ１、Ｓ２・・・ＳＮと交点に形成する２端子スイッチング素子２０７と液晶層２０９とからなる液晶画素２０８とで構成している。
【００５２】
電源回路２０６は、コントロール回路２０５と、信号電極駆動回路２０２と、走査電極駆動回路２０３とに電源電圧を供給し、コントロール回路２０５は画素信号２０４を入力し、信号電極駆動回路２０２を駆動するための信号と、走査電極駆動回路２０３を駆動するための信号とを出力する。
【００５３】
信号電極駆動回路２０２は複数のデーター線Ｄ１、Ｄ２・・・ＤＭにデータ信号を出力し、走査電極駆動回路２０３は複数の走査線Ｓ１、Ｓ２・・・ＳＮに走査信号を出力して、データー線Ｄ１、Ｄ２・・・ＤＭと走査線Ｓ１、Ｓ２・・・ＳＮとの交点の液晶画素２０８に電圧を印加して表示をする。

【００５４】
図２は本発明の実施例におけるマトリクス表示パネルを駆動する走査信号とデータ信号との駆動波形を示す波形図である。また、図６は液晶画素の階調表示の状態を示す図であり、３×３のマトリクス表示部分を示している。
【００５５】
図６に示す階調表示図は３階調表示の状態を示し、データ信号Ｄ（ｍ）と走査信号φ（ｎ）、φ（ｎ＋１）、φ（ｎ＋２）との交点の液晶画素の表示は中間調表示になっており、データ信号Ｄ（ｍ＋１）、Ｄ（ｍ＋２）と走査信号φ（ｎ）との交点の液晶画素の表示も中間調表示になっている。
【００５６】
また、データ信号Ｄ（ｍ＋１）、Ｄ（ｍ＋２）と走査信号φ（ｎ＋１）との交点の液晶画素の表示は白表示になっており、データ信号Ｄ（ｍ＋１）、Ｄ（ｍ＋２）と走査信号φ（ｎ＋２）との交点の液晶画素の表示は黒表示になっている。
【００５７】
図２に示す波形図は図６に対応する走査信号とデータ信号との波形図である。
【００５８】
図２に示す走査信号φ（ｎ）、φ（ｎ＋１）、φ（ｎ＋２）は、それぞれｎ本目とｎ＋１本目とｎ＋２本目との走査線に印加する走査信号を示し、データ信号Ｄ（ｍ）、Ｄ（ｍ＋１）、Ｄ（ｍ＋２）は、それぞれｍ本目とｍ＋１本目とｍ＋２本目とのデータ線に印加するデータ信号を示し、行毎反転でかつフィールド反転の例である。
【００５９】
それぞれの走査信号は第１のフィールド期間Ｆ１と第２のフィールド期間Ｆ２とで分割され、それぞれの走査信号は第１の選択期間Ｓ１と、第１の選択期間Ｓ１に続く第１の保持期間Ｈ１と、第１の保持期間Ｈ１に続く第２の選択期間Ｓ２と、第２の選択期間Ｓ２に続く第２の保持期間Ｈ２とで構成している。
【００６０】
それぞれのデータ信号は、それぞれの走査信号の選択期間内を選択期間と同極性の前側データ期間ｔｒｆと、前側データ期間ｔｒｆに続く画像データを階調表示するためのデータ出力期間ｔＤと、データ出力期間ｔＤに続く選択期間と同極性の後側データ期間ｔｒｄとで構成している。
【００６１】
図２に示す走査信号φ（ｎ）は、基準電位ＶＧに対して正極性の第１の選択電位Ｖａ１の第１の選択期間Ｓ１（ｎ）と、正極性の第１の保持電位Ｖｂ１の第１の保持期間Ｈ１（ｎ）と、基準電位ＶＧに対して負極性の第２の選択電位Ｖａ２の第２の選択期間Ｓ２（ｎ）と、負極性の第２の保持電位Ｖｂ２の第１の保持期間Ｈ２（ｎ）とで構成している。
【００６２】
また、走査信号φ（ｎ＋１）は、走査信号φ（ｎ）の第１の選択期間Ｓ１（ｎ）のあとに出力する第２の選択電位Ｖａ２の第１の選択期間Ｓ１（ｎ＋１）と、第２の保持電位Ｖｂ２の第１の保持期間Ｈ１（ｎ＋１）と、第１の選択電位Ｖａ１の第２の選択期間Ｓ２（ｎ＋１）と、第１の保持電位Ｖｂ１の第１の保持期間Ｈ２（ｎ＋１）とで構成している。
【００６３】
さらに、走査信号φ（ｎ＋２）は、走査信号φ（ｎ＋１）の第１の選択期間Ｓ１（ｎ＋１）のあとに出力する第１の選択電位Ｖａ１の第１の選択期間Ｓ１（ｎ＋２）と、第１の保持電位Ｖｂ１の第１の保持期間Ｈ１（ｎ＋２）と、第２の選択電位Ｖａ２の第２の選択期間Ｓ２（ｎ＋２）と、第２の保持電位Ｖｂ２の第１の保持期間Ｈ２（ｎ＋２）とで構成している。
【００６４】
また、図２に示す走査信号φ（ｎ）の第１の選択期間Ｓ１（ｎ）のデータ信号Ｄ（ｍ）は、第１の選択期間Ｓ１（ｎ）の開始と同時に、前側データ休止期間ｔｒｆの間第１のデータ電位Ｖｄ１を出力し、それに続いて、データ出力期間ｔＤのほぼ中央まで第２のデータ

電位Ｖｄ２を出力し、それに続いて、データ出力期間ｔＤの最後まで第１のデータ電位Ｖｄ１を出力し、それに続いて、後側データ休止期間ｔｒｄの間第１のデータ電位Ｖｄ１を出力している。

【００６５】

また、走査信号φ（ｎ＋１）の第１の選択期間Ｓ１（ｎ＋１）のデータ信号Ｄ（ｍ）は、第１の選択期間Ｓ１（ｎ＋１）の開始と同時に、前側データ休止期間ｔｒｆの間第２のデータ電位Ｖｄ２を出力し、それに続いて、データ出力期間ｔＤのほぼ中央まで第１のデータ電位Ｖｄ１を出力し、それに続いて、データ出力期間ｔＤの最後まで第２のデータ電位Ｖｄ２を出力し、それに続いて、後側データ休止期間ｔｒｄの間第２のデータ電位Ｖｄ２を出力している。

【００６６】

また、図２に示す走査信号φ（ｎ＋２）の第１の選択期間Ｓ１（ｎ＋２）のデータ信号Ｄ（ｍ）は、第１の選択期間Ｓ１（ｎ＋２）の開始と同時に、前側データ休止期間ｔｒｆの間第１のデータ電位Ｖｄ１を出力し、それに続いて、データ出力期間ｔＤのほぼ中央まで第２のデータ電位Ｖｄ２を出力し、それに続いて、データ出力期間ｔＤの最後まで第１のデータ電位Ｖｄ１を出力し、それに続いて、後側データ休止期間ｔｒｄの間第１のデータ電位Ｖｄ１を出力している。

【００６７】

また、図２に示す走査信号φ（ｎ）の第１の選択期間Ｓ１（ｎ）のデータ信号Ｄ（ｍ＋１）とＤ（ｍ＋２）とは、第１の選択期間Ｓ１（ｎ）の開始と同時に、前側データ休止期間ｔｒｆの間第１のデータ電位Ｖｄ１を出力し、それに続いて、データ出力期間ｔＤのほぼ中央まで第２のデータ電位Ｖｄ２を出力し、それに続いて、データ出力期間ｔＤの最後まで第１のデータ電位Ｖｄ１を出力し、それに続いて、後側データ休止期間ｔｒｄの間第１のデータ電位Ｖｄ１を出力している。

【００６８】

また、走査信号φ（ｎ＋１）の第１の選択期間Ｓ１（ｎ＋１）のデータ信号Ｄ（ｍ＋１）とＤ（ｍ＋２）とは、第１の選択期間Ｓ１（ｎ＋１）の間、前側データ休止期間ｔｒｆとデータ出力期間ｔＤと後側データ休止期間ｔｒｄとのすべての間、第２のデータ電位Ｖｄ２を出力している。

【００６９】

また、走査信号φ（ｎ＋２）の第１の選択期間Ｓ１（ｎ＋２）のデータ信号Ｄ（ｍ＋１）とＤ（ｍ＋２）とは、第１の選択期間Ｓ１（ｎ＋２）の開始と同時に、前側データ休止期間ｔｒｆの間第１のデータ電位Ｖｄ１を出力し、それに続いて、データ出力期間ｔＤの間第２のデータ電位Ｖｄ２を出力し、それに続いて、後側データ休止期間ｔｒｄの間第１のデータ電位Ｖｄ１を出力している。

【００７０】

また、図２に示すデータ信号の波形はフィールド反転の波形であるため、第２のフィールド期間Ｆ２中のデータ信号Ｄ（ｍ）、Ｄ（ｍ＋１）、Ｄ（ｍ＋２）は、第１のフィールド期間Ｆ１中のデータ信号Ｄ（ｍ）、Ｄ（ｍ＋１）、Ｄ（ｍ＋２）との反転の信号となっている。

【００７１】

さらに、図２に示す基準電位ＶＧは一定電位で描いているが、系全体で変動しても原理的には等価なため、ドライバ回路の電源電圧の関係によっては変動しても良い。

【００７２】

図７は２端子型のアクティブマトリクス液晶表示装置を等価的に示す等価回路図である。図７（ａ）は走査信号φ（ｎ）に接続する２端子型スイッチング素子と液晶層の容量との関係を示しており、図７（ｂ）は走査信号φ（ｎ＋２）に接続する２端子型スイッチング素子と液晶層の容量との関係を示している。

【００７３】

図７（ａ）に示す等価回路図は、走査信号φ（ｎ）とデータ信号Ｄ（ｍ）、Ｄ（ｍ＋１）

、Ｄ（ｍ＋２）との交点を示し、駆動回路（図示せず）の出力Ａ１から走査信号φ（ｎ）とデータ信号Ｄ（ｍ）との交点Ｂ１までの走査線の配線抵抗Ｒ１と、隣接するデータ信号との交点の走査線の配線抵抗Ｒ２とが直列に接続している。

【００７４】

また、走査信号φ（ｎ）とデータ信号Ｄ（ｍ）、Ｄ（ｍ＋１）、Ｄ（ｍ＋２）との交点には２端子スイッチング素子７０と液晶層の容量７１とが直列に接続している。

【００７５】

図７（ｂ）に示す等価回路図は、図７（ａ）と同じ等価回路で、走査信号φ（ｎ＋２）とデータ信号Ｄ（ｍ）、Ｄ（ｍ＋１）、Ｄ（ｍ＋２）との交点を示し、駆動回路（図示せず）の出力Ａ３から走査信号φ（ｎ＋２）とデータ信号Ｄ（ｍ）との交点Ｂ３までの走査線の配線抵抗Ｒ１と、隣接するデータ信号との交点の走査線の配線抵抗Ｒ２とが直列に接続している。

【００７６】

また、走査信号φ（ｎ＋２）とデータ信号Ｄ（ｍ）、Ｄ（ｍ＋１）、Ｄ（ｍ＋２）との交点には２端子スイッチング素子７０と液晶層の容量７１とが直列に接続している。

【００７７】

図３は図６に示す３×３のマトリクス表示に対応する図２の走査信号φ（ｎ）の第１の選択期間Ｓ１（ｎ）と走査信号φ（ｎ＋２）の第１の選択期間Ｓ１（ｎ＋２）との近傍の走査信号とデータ信号との合成波形と液晶層の容量に印加する電圧波形とを示す波形図である。

【００７８】

また、図３（ａ）は図７（ａ）に示すＡ１点の出力波形１１０とＢ１点の出力波形１１２とＢ１点の液晶層の容量７１に印加する電圧波形１１４とを示し、図３（ｂ）は図７（ｂ）に示すＡ３点の出力波形１１１とＢ３点の出力波形１１３とＢ３点の液晶層の容量７１に印加する電圧波形１１５とを示している。

【００７９】

液晶層の容量７１は、液晶層への印加電圧、つまり液晶画素の透過率によって異なる値をとることが分かっており、液晶層への印加電圧が高くなるにつれ、つまり液晶画素の透過率が低くなる（黒くなる）につれて、その液晶層の容量値は以下の式のように大きくなる。

白表示の容量＜中間階調表示の容量＜黒表示の容量。

【００８０】

したがって、図６に示すように走査信号φ（ｎ）に接続する液晶画素の表示は３画素とも中間階調表示になっており、走査信号φ（ｎ＋２）に接続する液晶画素の表示は中間階調表示と黒表示と黒表示となっているため、走査信号φ（ｎ）に接続する液晶層の容量の総和と走査信号φ（ｎ＋２）に接続する液晶層の容量の総和とは異なる容量となり、以下の式のようになる。

走査信号φ（ｎ）の容量＜走査信号φ（ｎ＋２）の容量。

【００８１】

以上のように、走査信号に接続する液晶層の容量の総和が、液晶画素の表示の状態によって異なることがわかる。

【００８２】

したがって、図３（ｂ）に示すＢ３点の波形１１３は、図３（ａ）に示すＢ１点の波形１１２に対して立ち上がりと立ち下がりとの波形なまりが大きくなっていることが分かる。

【００８３】

しかし、波形なまりが発生する場所は、それぞれの走査信号の選択期間の立ち上がりと立ち下がりの部分であり、この部分には上記のように、前側データ休止期間ｔｒｆと後側データ休止期間ｔｒｄとを設けている。

【００８４】

したがって、前側データ休止期間ｔｒｆと後側データ休止期間ｔｒｄと期間では、２端子

スイッチング素子が非導通状態となり、電圧波形１１５の如く液晶層の容量７１への充電は行われない。

【００８５】

また、図３（ａ）に示す電圧波形１１４と図３（ｂ）に示す電圧波形１１５とではわからないが、実際にはデータ出力期間ｔＤでの立ち上がりと立ち下がりでも若干の波形なまりの差は生じている。

【００８６】

この波形なまりの時定数の差は、それぞれの走査線上の表示状態に依存し、液晶層の容量７１への充電に影響する。ところが、前側データ休止期間ｔｒｆの電位とデータ出力期間ｔＤの電位との電位差と、後側データ休止期間ｔｒｄの電位とデータ出力期間ｔＤの電位との電位差とは、従来例の図８に示す保持期間の電位と選択期間の電位との電位差に比べて１／８程度であり、波形なまりによる充電の損失は従来例に比べれば全く問題にならない程度であり、表示上もクロストークとして見えない程度であることは発明者の実験で確認している。

【００８７】

本発明の実施例では、中間階調と白表示と黒表示との３階調の場合を例にして記述しているが、データ出力期間ｔＤでパルス幅変調により多階調表示を行う場合についても同様の効果が得られることは明らかである。

【００８８】

本発明の実施例では、データ出力期間ｔＤ内で前詰め法によるパルス幅変調法を記述しているが、後詰め法によるパルス幅変調法を用いても、波形なまりの影響を受けないことは明らかである。また、中央から左右方向にパルス幅を変化させる中詰め法があるが、この中詰め法でも構わない。

【００８９】

本発明の実施例では、データ出力期間ｔＤの任意の区間を、基準電位ＶＧに対して正極性の第１のデータ電位Ｖｄ１と、基準電位ＶＧに対して負極性の第２のデータ電位Ｖｄ２とで分割して階調表示を行うパルス幅変調法を用いているが、振幅変調法を用いる場合は、データ出力期間ｔＤを第１のデータ電位Ｖｄ１と、第２のデータ電位Ｖｄ２との間の任意の電位を用いることでも階調表示を行うことができることは明らかである。

【００９０】

振幅変調を用いる場合には、前側データ休止期間ｔｒｆと後側データ休止期間ｔｒｄとに用いるデータ電位も、データ信号を支配している第１のデータ電位Ｖｄ１と第２のデータ電位Ｖｄ２とにこだわることはなく、第１のデータ電位Ｖｄ１や第２のデータ電位Ｖｄ２より高い電位または低い電位を用いても効果の大小はあるが問題ない。

【００９１】

本発明の実施例の用いる２端子スイッチング素子は２端子型のダイオードやＭＩＭ等の非線形抵抗素子を使用している。

【００９２】

【発明の効果】

各走査信号の選択期間内のデータ信号は、選択期間と同極性の前記データ休止期間と、前側データ休止期間に続き階調表示を可能とするデータ出力期間と、データ出力期間に続き選択期間と同極性の後側データ休止期間とで構成することで、データ出力期間と前側データ休止期間との電位差とデータ出力期間と後側データ休止期間との電位差とを低くする事だでき、表示状態による波形なまりの差の少ない電圧波形を液晶層の容量に印加することが可能となり、クロストークを大幅に削減する液晶表示装置を提供することができる。

【図面の簡単な説明】

【図１】一般的な液晶表示装置の構成を示すブロック図である。

【図２】本発明の実施例における走査信号とデータ信号との駆動波形を示す波形図である。

【図３】本発明の走査信号とデータ信号との合成波形と液晶層の容量に印加する電圧波形

とを示す波形図である。
【図４】従来例の走査信号とデータ信号とを示す波形図であ。
【図５】従来例の走査信号とデータ信号との合成波形と液晶画素に印加する電圧波形とを示す波形図である。
【図６】液晶画素の階調表示の状態を示す図である。
【図７】２端子型のアクティブマトリクス液晶表示装置の等価回路図である。
【図８】従来例の走査信号とデータ信号との合成波形と液晶層の容量に印加する電圧波形とを示す波形図である。
【図９】従来例の走査信号とデータ信号との合成波形と液晶層の容量に印加する電圧波形との拡大図である。
【符号の説明】
φ（ｎ）　ｎ本目の走査信号
φ（ｎ＋１）　ｎ＋１本目の走査信号
φ（ｎ＋２）　ｎ＋２本目の走査信号
Ｄ（ｍ）　ｍ本目のデータ信号
Ｄ（ｍ＋１）　ｍ＋１本目のデータ信号
Ｄ（ｍ＋２）　ｍ＋１本目のデータ信号
Ｈ１（ｎ）　ｎ本目の走査線のの第１の保持期間
Ｈ１（ｎ＋１）　ｎ＋１本目の走査線のの第１の保持期間
Ｈ１（ｎ＋２）　ｎ＋２本目の走査線のの第１の保持期間
Ｈ２（ｎ）　ｎ本目の走査線のの第２の保持期間
Ｈ２（ｎ＋１）　ｎ＋１本目の走査線のの第２の保持期間
Ｈ２（ｎ＋２）　ｎ＋２本目の走査線のの第２の保持期間
Ｓ１（ｎ）　ｎ本目の走査線のの第１の選択期間
Ｓ１（ｎ＋１）　ｎ＋１本目の走査線のの第１の選択期間
Ｓ１（ｎ＋２）　ｎ＋２本目の走査線のの第１の選択期間
Ｓ２（ｎ）　ｎ本目の走査線のの第２の選択期間
Ｓ２（ｎ＋１）　ｎ＋１本目の走査線のの第２の選択期間
Ｓ２（ｎ＋２）　ｎ＋２本目の走査線のの第２の選択期間
ｔｒｆ　前側データ休止期間
ｔｒｄ　後側データ休止期間
ｔＤ　データ出力期間

【図１】


２０２信号電極駆動回路
コントロール回路
２０５
２０４画像信号
電源回路
２０６
２０３走査電極駆動回路
２０１マトリクス表示パネル
S1
S2
SN
D1 D2
２０９液晶層
DM
２０８液晶画素
２０７二端子型スイッチング素子

【図２】


F1
F2
φ(n)
φ(n+1)
φ(n+2)
Va1
Vb1
VG
Vb2
Va2
S1(n)
H1(n)
S2(n)
H2(n)
S1(n+1)
H1(n+1)
S2(n+1)
H2(n+1)
S1(n+2)
H1(n+2)
S2(n+2)
H2(n+2)
D(m)
D(m+1)
D(m+2)
Vd1
VG
Vd2
trf
trd
tD

【図３】


(a)
110
112
114
S(n)
trf tD trd
(b)
111
113
115
114
S(n+2)

【図４】


F1
F2
φ(n)
φ(n+1)
φ(n+2)
Va1
Vb1
VG
Vb2
Va2
S1(n)
H1(n)
S2(n)
H2(n)
S1(n+1)
H1(n+1)
S2(n+1)
H2(n+1)
S1(n+2)
H1(n+2)
S2(n+2)
H2(n+2)
D(m)
D(m+1)
D(m+2)
Vd1
VG
Vd2

【図５】


(a)
Va1-Vd2
Va1
Va1-Vd1
φ(n)-D(m)
Vb1
VG
Vb2
Va2-Vd2
Va2
Va2-Vd1
60
62
S(n)
S'(n)
T1 T2
(b)
Va1-Vd2
Va1
Va1-Vd1
φ(n+2)-D(m)
Vb1
VG
Vb2
Va2-Vd2
Va2
Va2-Vd1
61
63
S(n+2)
S'(n+2)
T1 T2

【図６】


D(m+1)
D(m)
D(m+2)
φ(n)
φ(n+1)
φ(n+2)

【図７】


(a)
R1
B1
R2
R2
φ(n)
A1
70
71
D(m)
D(m+1)
D(m+2)
(b)
R1
B3
R2
R2
φ(n+2)
A3
70
71
D(m)
D(m+1)
D(m+2)

【図８】


(a)
T1
80
82
84
S(n)
(b)
T1
81
83
84
85
S(n+2)

【図９】


(a)
T1
90
92
94
S(n)
(b)
T1
91
93
94
95
S(n+2)

フロントページの続き

(58)調査した分野(Int.Cl.[7], ＤＢ名)
G02F 1/133 550
G09G 3/36