

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.
H01P 5/18 (2006.01)



[12] 发明专利说明书

专利号 ZL 02818319.3

[45] 授权公告日 2006年9月13日

[11] 授权公告号 CN 1275351C

[22] 申请日 2002.8.12 [21] 申请号 02818319.3

[30] 优先权

[32] 2001.8.17 [33] US [31] 09/932,390

[86] 国际申请 PCT/US2002/025198 2002.8.12

[87] 国际公布 WO2003/017414 英 2003.2.27

[85] 进入国家阶段日期 2004.3.18

[71] 专利权人 哈里公司

地址 美国佛罗里达

[72] 发明人 德米特里·博罗杜林

蒂莫西·迪特默 乔治·卡布雷拉

审查员 丰学民

[74] 专利代理机构 中国国际贸易促进委员会专利
商标事务所

代理人 马浩


权利要求书 2 页 说明书 7 页 附图 5 页

[54] 发明名称

表面安装的板侧定向耦合器

[57] 摘要

一种定向耦合器，其有一个垂直于母电路板(24)表面的耦合器电路板(22)。第一和第二上轨道放置在所述耦合器电路板(22)相对的表面上。上导电轨道之间的耦合决定奇模阻抗。第一和第二下轨道也放置在相对的表面上并接地。如此放置上下轨道以便由第一上轨道和第二下轨道之间的耦合和第二上轨道和第一下轨道之间的耦合来决定偶模阻抗。



1.一种板侧定向耦合器，其包括：

一个有相对的导电表面的母电路板；

一个由衬底材料形成的具有相对表面的耦合器电路板，并以其相对表面基本垂直于所述母电路板的相对表面之一的方式安装在所述母电路板上；

分别安装在所述耦合器电路板的相对表面上的第一和第二上导电轨道，所述上导电轨道通过所述耦合器电路板衬底材料一起电耦合以使所述耦合器表现出奇模阻抗，该阻抗由轨道的宽度决定并作为耦合器要求的耦合因子和特性阻抗的函数而变化；以及

分别安装在所述耦合器电路板的相对表面上的第一和第二下导电轨道，每个所述下导电轨道与各自的上导电轨道相间隔，其中在所述上导电轨道和它们各自的下导电轨道之间的间距大于所述耦合器电路板的相对表面之间的距离，所述第一和第二下导电轨道电连接到系统接地电位，所述第一上导电轨道通过所述耦合器电路板衬底材料电耦合到所述第二下导电轨道，并且所述第二上导电轨道通过所述耦合器电路板衬底材料电耦合到所述第一下轨道。

2.如权利要求1中所陈述的一个定向耦合器，其中所述耦合器电路板的相对介电常数等于母电路板的相对介电常数。

3.如权利要求1中所陈述的一个定向耦合器，其有一个所需工作频率，并且其中所述第一和第二上和下导电轨道的长度作为所需工作频率的函数来决定。

4.如权利要求1中所陈述的一个定向耦合器，其中所述耦合器电路板是印刷电路板。

5.如权利要求1中所陈述的板侧定向耦合器，其中：

所述第一上导电轨道有一条直的顶边和一条上面放置许多齿的底边，并且所述第二上导电轨道有一条直的顶边和一条上面放置许多齿的底边，该底边具有距放置在所述第一上导电轨道上的齿的偏移，

所述上导电轨道被电耦合以使所述耦合器表现出奇模阻抗，该阻抗由轨道的宽度决定并作为耦合器要求的耦合因子和特性阻抗的函数而变化；以及

每个所述下导电轨道与各自的上轨道相间隔，所述第一下导电轨道有一条直的底边和一条顶边，顶边上有许多相对于放置在所述第一上导电轨道底边上的齿交错的齿，所述齿在侧面对准所述第二上轨道的齿，以便由所述第一上轨道的齿覆盖的区域与表示在所述耦合器电路板第一表面上突出的所述第二下轨道的齿位置的区域部分地重叠，并且所述第二下导电轨道有一条直的底边和一条顶边，顶边上有许多相对于所述第二上轨道底边上的齿交错的齿，所述齿在侧面对准第一上轨道的齿，以便由所述第二上轨道的齿覆盖的区域与表示在所述耦合器电路板第二表面上突出的所述第一下轨道的齿位置的区域部分地重叠，所述第一上导电轨道电耦合到所述第二下导电轨道并且所述第二上导电轨道电耦合到所述第一下轨道，以使所述耦合器表现出偶模阻抗，该阻抗由齿的重叠区域决定并且阻抗值的变化是耦合器要求的耦合因子和特性阻抗的函数；

特征在于在所述第一上轨道和所述第二下轨道上放置相同数量的齿，在所述第二上轨道和所述第一下轨道上放置相同数量的齿，并且放置在所述第一上轨道上的齿的数量多于放置在所述第二上轨道上的齿的数量。

6.如权利要求5中所陈述的一个定向耦合器，其中所述耦合器电路板的相对介电常数等于母电路板的相对介电常数。

7.如权利要求5中所陈述的一个定向耦合器，其有一个所需工作频率，并且其中所述第一和第二上和下导电轨道的长度作为所需工作频率的函数来决定。

表面安装的板侧定向耦合器

技术领域

本发明涉及一种 TEM 模式的四分之一波长定向耦合器,特别地,涉及这样一种有耦合线元件的耦合器,其中线元件放置在电路板的相对侧,并独立于放置该耦合器的母电路板以及组成该电路板的材料来决定耦合器的奇偶模阻抗。

背景技术

定向耦合器是四端口设备,用作电磁波传输的功率分配器或合成器。把这四个端口分别叫做端口 1、端口 2、端口 3 和端口 4。当向端口 1 输入信号时,该信号耦合到端口 2 和 3,但不耦合到端口 4。相似地,输入端口 4 的信号耦合到端口 2 和 3 但不耦合到端口 1。因为在端口 1 和 4 之间没有耦合,这些端口被叫做相对于对方的非耦合或独立端口。信号可以输入,或者由于反射,进入端口 2 和 3。输入端口 2 的信号耦合到端口 1 和 4,但不耦合到端口 3,而输入端口 3 的信号耦合到端口 1 和 4,但不耦合到端口 2。因此,端口 2 和 3 是相互独立的端口。

在美国专利 5,539,362 中公开了 Michael J. Culling 的定向耦合器,其被转让给本申请相同的受让人。该耦合器包含一个耦合器电介质板,其直立在母电路板的上表面。有方形交指型齿的上下导电元件放置在耦合器电介质板的每一面。导线放置在母电路板的上表面并连接到每侧的上导电元件的两端。下导电元件接地。

定向耦合器中的奇模阻抗是两个上导电元件之间耦合的函数。与奇模阻抗有关的大部分电场穿过耦合器电介质板。偶模阻抗是耦合器电介质板同侧的上下导电元件之间耦合的函数。因此,与偶模阻抗有关的电场的主要部分穿过板周围的空气。

电介质板和空气的不同介电常数值导致了场间的不同相速度，从而导致更差的耦合器定向性和更窄的带宽。Culling 装置中的方形齿旨在通过均衡每一模式的传播延迟来补偿相速度之间的差异。与偶模阻抗有关的波蜿蜒在由齿形成的缝隙之间。有效通道长度的增加足以校正有效速度的差异。

发明内容

然而，在用于延迟快波传播的齿的数量和大小上存在实际的限制。因此，Culling 装置无法校正有较高介电常数系数的电介质的有效性。提供一套能够补偿相速度而与材料的介电常数无关的系统是所希望的。

依照本发明的一方面，定向耦合器包含一个耦合器电路板，其基本垂直安装在母电路板的上表面。第一和第二上轨道（trace）放置在耦合器电路板的相对表面。上导电轨道之间的耦合决定了耦合器的奇模阻抗。第一和第二下轨道（trace）也放置在相对表面并接地。如此放置上下轨道以便由第一上轨道和第二下轨道之间的耦合以及第二上轨道和第一下轨道之间的耦合来决定偶模阻抗。

依照本发明的另一方面，定向耦合器包含一个耦合器电路板，其基本垂直安装在母电路板的表面。第一和第二导电轨道放置在耦合器电路板的相对表面。第一上导电轨道有一条直的顶边和一条底边，底边上放置了许多齿。第二上导电轨道也有一条直的顶边和一条底边，底边上也放置了许多齿并且具有距第一上轨道上的齿的偏移。上导电轨道电耦合引起耦合器表现出奇模阻抗，其由轨道的宽度决定。该阻抗是耦合器要求的耦合因子和特性阻抗的函数。

第一和第二下导电轨道也放置在耦合器电路板的相对表面。每个所述下导电轨道与各自的上轨道相间隔。第一下轨道有一条直的底边和一条顶边，顶边上有许多相对于第一上轨道底边上的齿交错的齿。这些齿在侧面对准第二上轨道的齿，以便由第一下轨道的齿覆盖的区域与表示在包含第一下轨道的耦合器电路板表面上突出的第二上轨道

的齿位置的区域部分地重叠。第二下轨道也有一条直的底边和一条顶边，顶边上有许多相对于第二上轨道底边上的齿交错的齿。这些齿在侧面对准第一上轨道的齿，以便由第二下轨道的齿覆盖的区域与表示在包含第二下轨道的耦合器电路板表面上突出的第一上轨道的齿位置的区域部分地重叠。

第一上轨道电耦合到第二下轨道，第二上轨道电耦合到第一下轨道。这引起耦合器表现出由齿的重叠区域决定的偶模阻抗。该阻抗值的变化是耦合器的所要求的耦合因子和特性阻抗的函数。

附图说明

对于熟悉本发明相关技术的人来说，基于本发明参照附图的下述描述，本发明前述的和其它的特征将是显而易见的，其中附图包括：

图 1 是依照本发明的一种定向耦合器；

图 2 是耦合器 PCB 的第一表面的侧视图；

图 3 是耦合器 PCB 的第二表面的侧视图；

图 4 是表示与耦合器第一表面上第二下轨道的突出位置有关的第一上轨道的侧视图；

图 5 是依照本发明的定向耦合器在第一上轨道的齿与第二下轨道的齿重叠处的截面图；

图 6 是现有技术定向耦合器的截面图，表示奇模阻抗 Z_{oo} 的电场；

图 7 是现有技术定向耦合器的截面图，表示偶模阻抗 Z_{oe} 的电场；

图 8 是依照本发明的定向耦合器的截面图，表示在第一上轨道的齿与第二下轨道的齿重叠处的奇模阻抗 Z_{oo} 的电场；

图 9 是依照本发明的定向耦合器的截面图，表示在第一上轨道的齿与第二下轨道的齿重叠处的偶模阻抗 Z_{oe} 的电场；

图 10 是依照本发明的定向耦合器的截面图，表示在第二上轨道的齿与第一下轨道的齿重叠处的偶模阻抗 Z_{oe} 的电场。

具体实施方式

图 1-5 所示的是依照本发明的定向耦合器 20。该耦合器 20 包括一个有平面 22a 和 22b 的耦合器电路板 22。在示意性实施例中，耦合器电路板 22 是印刷电路板 (PCB)。在现有技术中印刷电路板是人所共知的，耦合器电路板 22 可以使用任何合适的方法来制作。将耦合器 20 安装在有平面 24a 和 24b 的母电路板 24 上。安装耦合器 20 使它的平面 22a 和 22b 垂直于母电路板 24 的平面 24a 和 24b。与使用耦合器 20 的电路有关的其它外围电路虽然未在图 1-5 中画出，但也安装在母电路板 24 上。

耦合器 20 包括第一和第二交错耦合元件 26 和 28，其分别放置在表面 22a 和 22b 上。第一交错耦合元件 26 包括一个第一上轨道 26a 和一个第一下轨道 26b。第一上轨道 26a 包含两个侧段 30 和 32，它们分别连接到一个有预定长宽的纵剖面 34 的一端。该纵剖面 34 有一条直的上边缘 36 和一条包含齿 40 的下边缘 38。与齿 40 以交错排列的方式交错的是在第一下轨道 26b 的上边缘 44 上形成的齿 42。

第二交错耦合元件 28 放置在与第一交错耦合元件 26 相反的平面 22b 上。第二交错耦合元件 28 包括一个第二上轨道 28a 和一个第二下轨道 28b。第二上轨道 28a 包含两个侧段 46 和 48，它们分别连接到一个有预定长宽的纵剖面 50 的一端。该纵剖面 50 有一条直的上边缘 52 和一条包含齿 56 的下边缘 54。与齿 56 以交错排列的方式交错的是在第二下轨道 28b 的上边缘 60 上形成的齿 58。

如图 4 所示，在通过耦合器 PCB22 中心的平面处，第一和第二交错耦合元件 26 和 28 并不是对称的。第一上轨道 26a 的纵剖面 34 上边缘 36 的位置与位于耦合器 PCB22 另一侧上的第二上轨道 28a 的纵剖面 50 上边缘 52 的位置是一致的。然而，在第一上轨道 26a 的下边缘 38 上形成的齿 40 与在第二轨道 28a 的下边缘 54 上形成的齿 56 相偏移。因此，在第一下轨道 26b 的上边缘 44 上形成的齿 42 与在第二下轨道 28b 的上边缘 60 上形成的齿 58 相偏移。从而，上轨道 26a 和 28a 与它们各自的下轨道 26b 和 28b 保持交错，但放置下轨道 26b 和 28b 以便它们的齿 42 和 58 与在 PCB22 另一侧的上轨道 26a 或 28a

的齿 40 或 56 位置上的凸起相重叠。该重叠由图 4 中的虚线来表示。

还有一些导电轨道需要放置在母电路板上以利于装配耦合器 20。在母电路板 24 的平面 24a 上放置着四个导电轨道 62、64、66、68。这些轨道 62、64、66、68 以最小的终端效应分别提供到上轨道 26a 和 28a 的侧段 30、32、46 和 48 的直接连接。这在导电轨道和与它相连的侧段之间提供了良好的阻抗匹配。除了导电轨道 62、64、66 和 68，还有两个接地层 70 和 72 也放置在母电路板 24 的平面 24a 上。该接地层与下轨道 26b 和 28b 的宽度相同。在母电路板 24 的平面 24b 上放置一个下接地层 74。每个接地层 70 和 72 通过大量通孔 76 连接到该下接地层 74。该下接地层 74 连接到系统接地电位，并且通孔 76 导致接地层 70 和 72 也处于系统接地电位。

通过将位于耦合器 PCB22 的导电轨道焊接到位于母电路板的导电轨道，把定向耦合器 20 连接到母电路板 24 上。在耦合器 PCB22 的下边缘 78 处，将侧段 30 和 32 分别焊接到导电轨道 62 和 64。同样地，在下边缘 78 处将侧段 46 和 48 分别焊接到导电轨道 66 和 68。在下边缘 78 处将第一下轨道 26b 焊接到接地层 70，并且在下边缘 78 处将第二下轨道 28b 焊接到接地层 72。所有这些焊接头形成了凸起焊接点 80。可以使用其它方法，例如适当的导电粘合剂，来代替凸起焊接点 80。

在焊接或其它连接方法的过程中，可以使用安装钉（未画出）来实现耦合器 PCB22 适当的机械校准。每个安装钉对应于母电路板 24 上的一个安装孔（未画出）。使用已知的“取放”装配技术可以容易地自动完成使用安装钉进行校准，和使用凸起焊接点 80 进行机械连接和电连接。

定向耦合器 20 的电特性由耦合器的耦合因子 C 决定。当相同大小的电流以相同的方向流经上轨道 26a 和 28a 时，在每个元件与接地之间存在一个被叫做 Z_{oe} 的偶模阻抗。相似地，当相同大小的电流以相反的方向流经上轨道 26a 和 28a 时，在每个元件与接地之间存在一个被叫做 Z_{oo} 的奇模阻抗。一耦合对的线的偶模和奇模阻抗由下述的

公式给出:

$$Z_{oo} = Z_o \sqrt{\frac{1-C}{1+C}} \quad (1)$$

$$Z_{oe} = Z_o \sqrt{\frac{1+C}{1-C}} \quad (2)$$

其中 C 是耦合因子, Z_o 是耦合器 20 连接的传输线的特性阻抗(例如, 导电轨道 62-68)。公式 (1) 和 (2) 表示耦合因子 C 和要求实现该耦合因子的奇偶模阻抗 Z_{oo} 和 Z_{oe} 之间的函数关系。

公式 (1) 和 (2) 假设奇偶模阻抗 Z_{oo} 和 Z_{oe} 相关波的相速度是相等的。但不能总是这么假设, 因为波穿过的材料对波的相速度有显著的影响。相速度的一般方程为:

$$V_p = c / \sqrt{\epsilon_{eff}} \quad (3)$$

其中 c 是自由空间中的光速(例如 3×10^8 米/秒), ϵ_{eff} 是传播电场的电介质的有效介电常数。

图 6 和 7 表示在现有技术设备中奇偶模阻抗的电场 (86 和 88) 的传播。通常沿着最短的接地路径电场最强, 因为在每单位距离电势变化最大的情况下带电粒子受力最强。在所示的设备 20' 中, 偶模阻抗的电场 86 最短的接地路径(图 6), 位于该设备一侧的上(例如 26a') 和下(例如 26b') 轨道之间。因此, 电场一部分在耦合器板 22' 中传播, 一部分在空气中传播。这样, 电场经过的有效介电常数 ϵ_{eff} 落在 ϵ_r 和空气的介电常数 ϵ_0 之间。同样地, 奇模阻抗的电场 88 (图 7) 在两个上轨道 26a' 和 26b' 之间最强。因此, 电场主要在耦合器板 22' 中传播, 经过的有效介电常数 ϵ_{eff} 接近于耦合器板的相对介电常数 ϵ_r 。该值显著不同于偶模阻抗的电场经过的介电常数。

当两个电场的相速度不等时, 有必要校正该差异。否则, 定向耦合器的带宽和定向性会受到不利的影响。在现有技术中, 这可通过迫使更高相速度的波经过绕行的路径, 造成其经过更大的有效距离来实现。因此, 两个波的传播被同等地延迟。当耦合器板 22' 使用高介电常数的材料制作时, 该方法并非很有效。遗憾的是, 许多普通廉价的用于制作印刷电路板材料有很高的介电常数值, 以致不使性能显著

损失时无法进行校正。这样，必须使用更昂贵的材料。

本发明通过调节偶模电场 86 经过 PCB22 到接地的传播来校正不同的相速度。如图 8-10 所示，PCB 的一个表面上的齿（例如 40 和 42）相对于另一表面上的齿（例如 56 和 58）偏移，以便放置每一侧的下齿使其与另一侧的上齿部分重叠。此处应注意，PCB22 的厚度通常小于每侧上和下轨道（例如 26a 和 26b）之间的间距距离。因此，偶模电场 90 的最短接地距离是一条从上齿（例如 40）通过 PCB22 到另一侧的下齿（例如 58）的路径。这样偶模阻抗的电场 90 经过的介电常数与奇模阻抗的电场 88 经过的介电常数相似。因此，两个电场 88 和 90 的相速度充分地相等，而与用于制作耦合器 PCB22 的材料的介电常数无关。

应当指出的是，依照所需的耦合器特性，上导电轨道 26a 和 28a 和下导电轨道 26b 和 28b 的长、宽和齿尺寸是可变的。例如，可以改变上导电轨道 26a 和 28a 的宽度。这些宽度的变化改变了两个上轨道 26a 和 28a 之间的耦合特性，相应地改变了耦合器 20 的奇模阻抗。相似地，可以改变上轨道 26a 和 28a 和下轨道 26b 和 28b 上的齿 40、42、56 和 58 的大小和形状，以增加或减少在耦合器 PCB22 两侧上的齿之间的重叠。重叠区域的变化影响了上轨道 26a 和 28a 到相对的下轨道 26b 和 28b 之间的耦合，因而影响了耦合器 20 的偶模阻抗。在耦合器的偶模或奇模阻抗中的这种变化改变了耦合器的耦合因子。也可以调节上轨道 26a 和 28a 和下轨道 26b 和 28b 的长度。这些长度作为耦合器 20 所需工作频率的函数来换算。

从本发明的上述描述，那些对技术熟悉的人将领会到改进、变化和修改方案。附上权利要求书，意在包括技术熟练中的这种改进、变化和修改方案。




图1




图8




图5




图7
现有技术

图6
现有技术




图10




图9