

(19) 日本国特許庁(JP)

(12) 公表特許公報(A)

(11) 特許出願公表番号

特表2004-508798

(P2004-508798A)

(43) 公表日 平成16年3月18日(2004.3.18)

(51) Int.Cl.⁷

H02M 7/12

F I

H02M 7/12

Q

テーマコード (参考)

5H006

審査請求 未請求 予備審査請求 有 (全 35 頁)

(21) 出願番号 特願2002-525977 (P2002-525977)
 (86) (22) 出願日 平成13年8月30日 (2001.8.30)
 (85) 翻訳文提出日 平成15年3月3日 (2003.3.3)
 (86) 国際出願番号 PCT/GB2001/003890
 (87) 国際公開番号 W02002/021671
 (87) 国際公開日 平成14年3月14日 (2002.3.14)
 (31) 優先権主張番号 0021763-8
 (32) 優先日 平成12年9月5日 (2000.9.5)
 (33) 優先権主張国 イギリス (GB)
 (31) 優先権主張番号 0022233-1
 (32) 優先日 平成12年9月11日 (2000.9.11)
 (33) 優先権主張国 イギリス (GB)

(71) 出願人 000114215
 ミネベア株式会社
 長野県北佐久郡御代田町大字御代田 4 1 0
 6 - 7 3
 (74) 代理人 100089635
 弁理士 清水 守
 (72) 発明者 エイドリアン ルフェジエフ
 イギリス、レンフルーシャー ピーイー4
 9アールエフ、インチナン ビジネス
 パーク、32 ファウンテンドライブ、ミ
 ネベア・エレクトロニクス (ユーケー)
 リミテッド


Fターム(参考) 5H006 AA02 CA02 CA07 CB01 DA04
 DB01 DC05

最終頁に続く

(54) 【発明の名称】 能動的力率修正

(57) 【要約】

主AC電力供給装置からのAC電圧入力およびDC出力電圧を持っている能動的力率プリコンバータであって、そのプリコンバータは、動作中において、整流されたAC電圧入力の関数としてDC出力電圧を自動的に調整するための調節手段を具備する。



【特許請求の範囲】

【請求項 1】

主 A C 電力供給装置からの整流された A C 電圧入力及び D C 出力電圧をもっている能動的力率プリコンバータであって、そのプリコンバータは、動作中において整流された A C 電圧入力の関数となるように D C 出力電圧を自動的に調整する各調節手段からなっていることを特徴とする能動的力率プリコンバータ。

【請求項 2】

前記 D C 出力電圧を調整する手段は、前記整流された A C 電圧入力と前記 D C 出力電圧をサンプリングする手段を含むことを特徴とする請求項 1 記載の能動的力率プリコンバータ。

10

【請求項 3】

前記調節手段は、前記整流された A C 電圧入力が所定の値より下に降下すると、前記 D C 出力電圧を下位のしきい値に調整することを特徴とする請求項 1 又は 2 記載の能動的力率プリコンバータ。

【請求項 4】

前記調節手段は、前記整流された A C 電圧入力が所定の値を超えて上昇すると、前記 D C 出力電圧を上位のしきい値に調整することを特徴とする請求項 1 乃至 3 のいずれかに記載の能動的力率プリコンバータ。

【請求項 5】

前記調節手段は、前記整流された A C 電圧入力に追従するように前記 D C 出力電圧を調整することを特徴とする請求項 1 乃至 4 のいずれかに記載の能動的力率プリコンバータ。

20

【請求項 6】

前記調節手段は、前記 D C 出力電圧を、前記整流された A C 電圧入力よりも定まった値だけ大きいレベルに調整することを特徴とする請求項 5 記載の能動的力率プリコンバータ。

【請求項 7】

前記定まった値は、前記整流された配線電圧の振幅の 0 % から 1 5 % の間であることを特徴とする請求項 6 記載の能動的力率プリコンバータ。

【請求項 8】

主電力供給装置コンバータに接続されることを特徴とする請求項 1 乃至 7 のいずれかに記載の能動的力率プリコンバータ。

30

【請求項 9】

前記主電力供給装置コンバータは同期化パルスを生成すると共に、前記能動的力率プリコンバータは、前記主電力供給装置からの前記同期化パルスがなくなると動作しなくなること

【請求項 10】

前記能動的力率プリコンバータが動作しなくなるとき、前記主 A C 電力供給装置から補助的なコンバータが依然として電力を取り出すように動作可能であることを特徴とする請求項 9 記載の能動的力率プリコンバータ。

【請求項 11】

前記主電力供給装置コンバータは、主ステップダウンコンバータのトランジスタスイッチが O N のときに、ブーストコンバータのトランジスタスイッチが O F F となるように、同期化パルスを生成することを特徴とする請求項 8、9 又は 10 記載の能動的力率プリコンバータ。

40

【請求項 12】

能動的力率プリコンバータの D C 出力電圧を、当該プリコンバータへの整流された A C 電圧入力のひとつの関数 (f u n c t i o n) として自動的に調整するステップを含むことを特徴とする能動的力率修正方法。

【発明の詳細な説明】

(技術分野)

本発明は、能動的力率修正に関するものであり、特に能動的力率修正器及び能動的力率修

50

正方法に関するものであり、A C 配線電圧からの D C 出力電圧が必要となるものであり、高調波 (h a r m o n i c) 電流や力率を制御することが望まれているものである。

【0001】

(背景技術)

特にはパソコンの技術分野において、またその他多くの技術分野においても、パソコン内の回路に要請されるように主電源からの A C 電圧を低い D C 電圧に変換する、といった要請がある。各種のスイッチモード (S w i t c h e d m o d e) 電力供給装置 (S M P S) は、この要請によく適したものである。これらは、通常負荷の約 70%~80%であり、より損失エネルギーが少なく、線型 (l i n e a r) 電力供給装置よりもさらに効率的である。各種の S M P S は、単位ボリュームあるいはウエイトあたりの出力ワットの点
10

【0002】

(発明の開示)

基本的な入力回路を備える各種の S M P S の欠点は、主電源からの固有の非正弦波形電流を引きだすことである。結果として生じる非連続的電流は、主波形を歪ませる高調波を電源に導入してしまう。

【0003】

高調波によって主波形に生ずる電氣的歪みは、付加的なものである。ますます多くのパソコンやほかの電気器具が電力配分システムに導入されるにつれ、その問題はより悪化して
20

【0004】

増大させられる各高調波は、S M P S によって電力を得ている精密な器具の動作中の各種異常、例えばパソコンやその他の器具の動作中の各種異常を引き起こすことになる。主電源に持ち込まれる歪みは、二つの基本的な方法によって減少させることができる。その二つの方法とは、受動的力率修正 (力率修正: P F C) と能動的力率修正である。

【0005】

本発明は、能動的 P F C に関連すると共に、グリッドから引き出される電流波形を、要求される正弦波形に修正する動的制御を利用するものである。理想的な動的 P F C 回路は、電気エネルギーを高電圧の平滑化された D C の形で電力変換の次の段階に配電する間、主
30

【0006】

(発明を実施するための最良の形態)

従来の能動的 P F C 回路 [この用語ではないときは、能動的力率修正器 (a c t i v e power factor corrector)、ブーストプリコンバータ (b o o s t p r e - c o n v e r t e r)、あるいは能動的力率プリコンバータ (a c t i v e power factor pre-converter) として知られている。] は、配電線 (m a i n s) の R M S (平均) A C 入力電圧レベルの変動に拘らず、一定の D C 出力電圧 (あるいはブースト電圧) を維持することを企図している。添付図面の図 1 に
40

は、そのような能動的 P F C 回路の例が示されている。能動的 P F C 回路は、受動的 P F C 回路で使われるインダクタそのものの替りにステップアップ又はブーストコンバータを包含している。ブーストコンバータへの入力配線 R M S (平均) A C 電圧 (t h e m a i n s R M S A C v o l t a g e) である。ステップアップコンバータからの電圧出力は D C 電圧であり、この D C 電圧は入力 R M S (平均) A C 電圧より高い。従来の能動的 P F C 回路においては、入力 A C 電圧の最大振幅より高い、固定された D C 出力電圧を生成している (典型的には 380 V から 400 V)。図に示される実施例においては固定された D C 出力電圧は 385 V である。この固定された出力電圧は、D C 出力電圧のサンプル値を引き出し、このサンプル値を P F C I C 内部に配置された電圧エラー増幅器内で一つの固定された基準値と比較対照するフィードバックループによって維持されてい
50

る。図 1 に示されている能動的 P F C 回路の中で使用されている P F C I C のブロック図は、添付図面の図 2 中で示されている。

【 0 0 0 7 】

典型的な低電圧電力供給装置において、一つの P F C 回路は、例えばパソコンのような負荷内の構成要素又は回路のための低い D C 出力（5 V、1 2 V、3 . 3 V 等）を生成するステップダウン D C - D C コンバータに接続されている。基本的な配置は、添付図面の図 3 に図式的に示されている。図 3 には、ブリッジ整流器 2 に接続されている A C 主電力供給装置 1 を示す。整流器 2 の整流された出力は、典型的にはステップダウンコンバータである主電力供給装置コンバータ 4 に送られる D C 出力電圧を出力するために、一つの能動的力率プリコンバータ 3 を通じて与えられる。主電力供給装置コンバータの出力は、典型的にはパソコンの構成要素である接続される負荷 5 に電力を供給するために使用される。 10

【 0 0 0 8 】

そのような入力配線の電圧（the input mains voltage）範囲（8 0 V r m s や 1 1 3 V p k）の下端で動作する従来の能動的力率修正装置の効率はよくない。なぜなら、例えば 8 0 V r m s のような比較的低い入力電圧は例えば 4 0 0 V といった具合に、不必要に高いレベルまでステップアップされ、そしてその後、そのステップアップされた電圧レベルは例えば、3 . 3 V、5 V、1 2 V といった低い D C 出力を生成するために、主ステップダウン D C - D C コンバータで使用されるからである。

【 0 0 0 9 】

本発明の目的は、従来の能動的力率修正方法を改善すると共に、より効率の良い能動的力率修正装置及び方法を提供することである。 20

【 0 0 1 0 】

したがって、本発明の一つの実施態様は、主 A C 電力供給装置（a mains A C power supply）からの整流された A C 電圧入力及び D C 出力電圧を備える能動的力率プリコンバータであって、前記プリコンバータは、動作中において整流された A C 電圧入力の関数となるように、前記 D C 出力電圧を自動的に調整する調節手段を含んでいる。

【 0 0 1 1 】

好ましくは、前記 D C 出力電圧を調整する手段は、整流された A C 電圧入力と前記 D C 出力電圧をサンプリングする手段を含んでいる。 30

【 0 0 1 2 】

有利には、前記調節手段は、前記整流された A C 電圧入力 が 所定の値より下に降下すると、前記 D C 出力電圧を下位のしきい値に調整するものである。

【 0 0 1 3 】

好適には、前記調節手段は、前記整流された A C 電圧入力 が 所定の値を超えて上昇すると、前記 D C 出力電圧を上位のしきい値に調整するものである。

【 0 0 1 4 】

好ましくは、前記調節手段は、前記整流された A C 電圧入力に追従するように、前記 D C 出力電圧を調整する。

【 0 0 1 5 】

有利には、前記調節手段は、前記 D C 出力電圧を、前記整流された A C 電圧入力よりも定まった値だけ大きいレベルに調整する。 40

【 0 0 1 6 】

好適には、前記定まった値は、前記整流された配線電圧の振幅の 0 % と 1 5 % の間である。

【 0 0 1 7 】

好ましくは、前記能動的力率プリコンバータは、主電力供給装置コンバータに接続される。

【 0 0 1 8 】

有利には、前記主電力供給装置コンバータは同期化パルスを生成するとともに、前記能動 50

的力率プリコンバータは、前記主電力供給装置コンバータからの前記同期化パルスがなくなると、動作しなくなる。

【0019】

好適には、前記能動的力率プリコンバータが動作しなくなるとき、前記配線AC電力供給装置から、補助的なコンバータが依然として電力を取り出すように動作可能である。

【0020】

本発明の別の実施態様は、能動的力率修正の方法であって、能動的力率プリコンバータのDC出力電圧を、該プリコンバータへの整流されたAC電圧入力の一つの関数として自動的に調整するステップを含んでいるものである。

【0021】

本発明をより容易に理解できるよう、その各実施態様を、添付図面を参照しながら例として記述する。

【0022】

図1と図2は、従来の能動的力率プリコンバータ及びその関連回路を示している。このプリコンバータは、例えばパソコンの各構成部分の1つの負荷の電力供給装置に組み込まれている。図3は、ブリッジ整流器2に接続されたAC配線電力供給装置1を示す。整流器2の整流された出力は、典型的にはステップダウンコンバータである主電力供給装置コンバータ4にDC出力電圧を供給するために、能動的力率プリコンバータ3を通過するように供給される。この主電力供給装置コンバータの出力は、典型的にはパソコンの各構成部分である接続された負荷5に電力を供給するのに使われる。

【0023】

本発明を示す改善された能動的力率プリコンバータの一つが図4に示されており、これは従来の能動的力率プリコンバータを単に置換するだけで使用できるものである。実際に、図3を参照すれば、本発明の能動的力率プリコンバータが、そのプリコンバータ3として働くように企図されているのが分かる。このように、本発明を具体化した能動的力率コンバータ3は、入力H1において、整流器2からの整流されたAC主供給電圧（AC mains supply voltage）を受け入れる。この能動的力率プリコンバータ3の主構成部は、力率修正（PFC）制御IC6であって、これは、例えばユニトロッド社（Unitrode）の製品であるUCC81511、UCC2817、UCC2818、UCC3817あるいはUCC3818のような容易に入手できるものである。図4にはUCC3818が示されている。PFC制御ICを使用するのが最も簡便ではあるが、このPFC制御ICを使用した、能動的力率プリコンバータが本発明において必要不可欠なものとなるわけではない。PFC制御ICの働きに変わるものとして別個の部品を使用することもできる。

【0024】

本発明を具体化する能動的力率プリコンバータ3は、ブリッジ整流器2からDC出力を受け取り、そのDC出力をPFC制御IC6を経て、従来のブーストDC-DCコンバータ7の入力へ送っている。このブーストコンバータ7の出力は、主電力供給装置コンバータ4への供給を行う出力H2となっている。このブーストコンバータ7のDC出力電圧は、整流器の入力AC電圧の範囲内の、平滑化されていない整流器の出力AC電圧のピークに追従している。好ましい実施態様においては、DC出力電圧は、好ましくは整流された配線電圧の振幅の2%分、といった具合に固定された量だけ、そのピーク値を上回るように維持される。その量としては、0%から15%の間が考えられる。本発明のこの点が、出力DC電圧を決まった値のレベルに（図1の例においては385VDC）固定する従来の能動的力率プリコンバータ3と比較した場合、明らかに対照的な点である。本発明を具体化している能動的力率プリコンバータ3の、平滑化されていない整流されたAC入力電圧とに関連してDC出力電圧を自動的に調整かつ設定する性能は、本発明の特徴の一つである。

【0025】

従来の能動的PFC回路は、電圧波形と同一形状でかつ同位相の、AC配線入力からの電

10

20

30

40

50

流信号を取り出すことをねらいとしている。これは整流された（しかし平滑化されていない）配線電圧に応じて変化する基準信号を生成し、M O S F E T（Q 1）の負荷サイクルを調整して入力電流レベルがこの基準信号に追従するようにすることによって達成される。この従来の能動的力率プリコンバータ3において、この基準信号の振幅は、一定の、そして固定されたD C出力電圧を維持するように調整されている。本発明は、より高い効率を達成するために、能動的力率プリコンバータ3が稼動しているときに、配線（m a i n s）から供給され整流されたA C電圧に応じてD C出力電圧を自動的に調整することを目的としている。

【0026】

各種のP F C制御I C 6は、典型的に、内部的電圧エラー増幅器7（図2参照）を組み込んで10
いる。従来の能動的力率プリコンバータ3においては、D C出力電圧はD C出力電圧のサンプル（V S E N S E）を引き出し、それを電圧エラー増幅器の中で固定された基準電圧と比較するフィードバックループによって、固定されたレベルに維持されるようになっている。この追従機能は、内部的電圧エラー増幅器7の基準値を入力平均（r m s）電圧の関数としてプログラムすることによってP F C制御I C 6に導入することができる。この方法は、エラー増幅器の否反転入力（図2参照）への直接的なアクセスを必要とする。そしてこれは、U C C 3 8 1 8やその他多くの各種P F C制御I Cでは不可能なことである。別の方法としては、P F C制御I Cに加えた外部的電圧エラー増幅器の使用が可能20
である。それゆえに、図4に示される実施例中の出力電圧追従回路8は、P F C制御I Cの出力（D R V O U T）を変えるように電圧エラー増幅器の反転入力値を修正しなければならない。D R V O U Tは、ブーストコンバータ回路9への供給値となる。好ましい実施態様においては、D C出力は、整流された入力電圧のピーク値に追従し、ブーストコンバータを適正に働かせるに必要な微小値ほど、このピーク値を上回るように維持される。このことは、入力における不必要なブースト作用を回避し、従ってそれにより効率改善へとつながる。このD C出力電圧の調整は、整流されたA C入力電圧の追従方法の一つとみなされる。この追従は、当該技術分野の技術者によって理解される多くの異なる方法によっても可能である。出力電圧の追従回路の三つの例が以下に示される。

【0027】

図4に示される本発明を具体化した能動的力率プリコンバータ3の出力電圧追従回路は出力電圧追従機能を、P F C制御I C 6と関連して使用される通常の外部的な構成要素に加30
えた、抵抗R 2 2、バイポーラ接続トランジスタQ 4、キャパシタC 1 4、抵抗R 2 6、抵抗R 2 3およびキャパシタC 1 5によって、P F C制御I C 6の外部で実行する。これらの構成要素は、整流されたA C電圧入力の関数としてD C出力電圧の調整に使用されるアルゴリズム又は関数を決定する。

【0028】

図4に示される能動的力率プリコンバータ3の回路は、出力電圧追従を実行する可能な方法の一つを表現している。この能動的力率プリコンバータ3の実施例においては、内部的電圧エラー増幅器の否反転入力は、出力電圧追従回路8によって効率的に妨げられる。出力電圧追従機能の遂行は、他の多くの方法においても可能である。図6は、同様の機能を達成する目的で外部的電圧エラー増幅器を使用した、他の可能な実行形態を示している。40
もう一つの出力電圧追従機能を実行するための最も容易な実行方法は、内部的電圧エラー増幅器の否反転入力値へアクセスすること、及び整流されたA C電圧入力値の関数としてこの入力値を変化させることになるだろう。この方法は、電圧エラー増幅器の否反転入力端へ供給すべき固定の基準電圧を適合させる必要を省くことになる。

【0029】

図4の能動的力率プリコンバータ3の操作においては、図5に示されるように、H 2におけるD C出力電圧、V b o o s t（x）は、整流された入力A C電圧V r e c t（x）を追従する。P F C制御I C 6の内部的に生成された電圧V F F（ピン8）は、整流された入力A C電圧V r e c t（x）の一つのD Cレベルを表すものになる。分圧器R 2 3、R 2 6は、V F Fのサンプル値をバイポーラ接合トランジスタQ 4のベースに伝達する。50

回路は、165Vrmsより下の入力レベルでQ4がオフされ、DC出力電圧Vboost(x)がR18とR24によって245Vdcにセットされるように補正される。配線電圧が165Vを超えるとQ4が動作し、175VでQ4が完全に飽和する。175VRMSでQ4が飽和している時、AC入力電圧Vrect(x)とDC出力電圧Vboost(x)は、360VDCのレベルでキャップ(capped)される。しかし、配線入力電圧Vrect(x)のピークが360Vを超えると、ブーストコンバータ9は、ブーストコンバータ9のブーストダイオードD1を通して出力キャパシタ(C2)に直接流れ込む電流によってバイパスされる。この場合、PFC回路は動作しなくなり、出力キャパシタC2は、従来の整流回路と同様に配線電圧がピークになっている間にチャージされる。高調波の制御規制が平均電圧が230VRMSを超えるACには適用できないため、この操作モードにおいて重要なのは決定値である。R22は、電圧エラー増幅器に伝達されるDC出力電圧のサンプル値を再補正して降下させるものであってR24と実質的に平行に接続されている(VSENSEピン11)。これはDC出力電圧を360Vまで増大させる。キャパシタC14は、二つのDC出力電圧間の順調な変換を考慮して、主電力リップルを取り除く。

【0030】

ブーストコンバータ9は、図4に示されているように、インダクタL1、MOSFETQ1、ダイオードD1とD2とから構成されている。ブーストコンバータ9とそれと共に用いられるPFC制御ICは、PFC(力率修正)と高調波の制御のために広く使用されている標準的な回路である。

【0031】

DC出力電圧を固定せず、整流されたAC電圧入力の一つの関数としてDC出力電圧を調整することの有利な点は、電力供給の全域に亘って、特に、低い配電線の入力電圧と低い負荷において、一定の出力電圧をもつ標準的な能動的PFC回路のもとで達成される効率よりも高い効率を提供するということである。

【0032】

本発明を具体化した能動的力率プリコンバータ3は主電力供給装置コンバータ4と、二つの分離している経路によって接続されている。まず最初に、H2上のDC電圧出力は、主入力を主電力供給装置コンバータ4に供給する。第二に、能動的力率プリコンバータ3は、主電力供給装置コンバータ4から同期化パルスを受けようになっている入力端子H4をもっている。同期化パルスは、PFC制御IC6を、主電力供給装置コンバータと同期化させるようにする。

【0033】

これに関して、同期化パルスは、主ステップダウンコンバータ4のトランジスタスイッチがONである間中、ブーストコンバータ9のトランジスタスイッチをOFFにすることを確実にしている。この逆位相(anti-phase)同期化は、主コンバータ4によって電流パルスが引き起こされると同じ間、ブーストコンバータ9による電流パルス出力が、生起されることを確実にしている。逆位相同期化は、バルクキャパシタC2中を流れるAC電流が減少されることを確実にするとともに、より小型で安価なバルクキャパシタの使用を可能にすることを確実にしている。

【0034】

さらに、H4上に供給される各同期化パルスは、各同期化パルスが受信されているかぎり、イネーブルピン(OVP/EN)をハイ(high)にしている。H4上に同期化パルスがきていないとき、イネーブルピンはロウ(low)にされ、PFC制御IC6が動作しないようにする。こうして、主電力供給装置コンバータが停止されるとき、例えば、パソコンが節電モードに置かれているとき、主電力供給装置コンバータからの各同期化パルスは休止すると共にPFC制御IC6は出力降下され、そのことによって電力が節約される。入力端子H3はPFC制御ICに対する電力供給を行う。PFC(力率修正)回路がオフされているときでさえ、一つの補助的なコンバータは、依然としてPFCIC6をバイパスして、配電線の電圧から電力を取り出すことができることに留意すべきである。

【0035】

図6は、外部的エラー増幅器を利用した、能動的力率プリコンバータ3の別の実施態様を示している。電圧エラー増幅器の否反転入力は、DC出力電圧の分割降下されたサンプル値を受け取り、これは電圧エラー増幅器の反転入力端のピン8VFFからの整流された入力配線電圧のサンプル値と比較される。これらのサンプル値間の誤差は、DC出力電圧をかけ、変更させるのに直接使用される。この実施例中で使用されるPFC制御ICは、内部的電圧エラー増幅器の例で使用されているものと同一である。しかし、内部的電圧エラー増幅器は、単独で、ゲインステージとして使用される。

【0036】

市場は、世界のどこにおいても稼動すべきであり、またいわゆる汎用入力である、90Vから265Vの範囲で変わる各AC配線電圧に対処可能な、パソコンや他の器具のような低DC電圧入力を要する商品の電力供給装置を要求している。図5から理解できるように、入力AC電圧供給が低い場合、例えば日本のように115Vであるとき、本発明を具体化する能動的力率プリコンバータは、例えば385Vといった高い値に固定されたDC出力電圧にまでDC出力電圧を上げなければならない、といった従来の能動的力率プリコンバータにおいてなされている方法とは反対に、整流されたAC配線供給電圧よりもわずかに大きいDC出力電圧Vboost(x)を供給するために、ブーストコンバータ9を動作させることになる。

【0037】

この明細書において“構成する”とは“含む”あるいは“から成る”ことを意味し、“構成している”は“含んでいる”あるいは“から成っている”ということを意味している。

【0038】

詳細な説明、各請求事項あるいは添付の図面中で特定の形式で開示されている本発明の特徴、もしくは開示された機能を実行する手段、あるいは開示された結果を得るための方法又はプロセスの用語で表現されている本発明の各構成は、本発明の目的を遂行する上で適当なら、各々単独でも、またはその構成の組合せにおいても、多様な形態でもって実施でき、使用可能なものであるとする。

【図面の簡単な説明】

【図1】

一つのブリッジ整流器と一つの従来の力率プリコンバータとに接続されているAC主電力供給装置の回路図である。

【図2】

従来の力率プリコンバータで使用される一つの力率修正制御ICの回路のブロック図である。

【図3】

能動的力率修正構成を備える電力供給装置のブロック図である。

【図4】

本発明を具体化した能動的力率プリコンバータの回路図である。


【図5】

図4の能動的力率プリコンバータの入力ACの整流された電圧と電流並びにDC出力電圧を示すグラフである。


【図6】

本発明を具体化した別の能動的力率修正プリコンバータの回路図である。


【図 1】




【図 2】




【図 3】




【図 4】



【図 5】



【図 6】



【国際公開パンフレット】

(12) INTERNATIONAL APPLICATION PUBLISHED UNDER THE PATENT COOPERATION TREATY (PCT)

(19) World Intellectual Property Organization
International Bureau(43) International Publication Date
14 March 2002 (14.03.2002)

PCT

(10) International Publication Number
WO 02/21671 A1

(51) International Patent Classification: H02M 3/335

(74) Agent: FORRESTER KETLEY & CO., Forrester
House, 52 Bounds Green Road, London N11 2EY (GB).

(21) International Application Number: PCT/GB01/03890

(22) International Filing Date: 30 August 2001 (30.08.2001)

(25) Filing Language: English

(26) Publication Language: English

(30) Priority Data:
0021763-8 5 September 2000 (05.09.2000) GB
0022233-1 11 September 2000 (11.09.2000) GB(71) Applicant (for all designated States except US): MINE-
ABEA CO. LTD. [JP/JP]; 4106-73, Oaza Miyota, Miy-
ota-Machi, Kitasaku-gun, Nagaon-ken (JP).

(72) Inventor: and


(75) Inventor/Applicant (for US only): LEFEDJIEV, Adrian
[GB/GB]; Minebea Electronics (UK) Ltd., 32 Fountain
Drive, Inchinnan Business Park, Renfrewshire PA4 9RF
(GB).(81) Designated States (national): AE, AG, AL, AM, AT, AU,
AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU,
CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH,
GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC,
LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW,
MX, MY, NZ, NO, NZ, PH, PL, PT, RO, RU, SD, SE, SG, SI,
SK, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU,
ZA, ZW.(84) Designated States (regional): ARIPO patent (GH, GM,
KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW), Eurasian
patent (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), European
patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE,
IT, LU, MC, NL, PT, SE, TR), OAPI patent (BF, BJ, CF,
CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD,
TG).

Published:

— with international search report

[Continued on next page]

(54) Title: ACTIVE POWER FACTOR CORRECTION



(57) Abstract: An active power factor pre-converter having AC voltage input from a mains AC power supply and a DC output voltage, the pre-converter comprising adjustment means to adjust automatically, in operation, the DC output voltage as a function of the rectified AC voltage input.

WO 02/21671 A1

WO 02/21671 A1

For two-letter codes and other abbreviations, refer to the "Guidance Notes on Codes and Abbreviations" appearing at the beginning of each regular issue of the PCT Gazette.

WO 02/21671

PCT/GB01/03890

“ACTIVE POWER FACTOR CORRECTION”

This invention relates to active power factor correction and more particularly to an active power factor corrector and method for active power factor correction where a DC output voltage from an AC mains voltage is required and it is desirable to control harmonic currents or the power factor.

Particularly in the field of personal computers but in many other applications, there is a requirement to convert the AC voltage from the mains source to a low DC voltage as required by circuitry within the personal computer. Switched mode power supplies (SMPS) are particularly well suited to this requirement. These are much more efficient than linear power supplies, typically around 70%-80% at full rated load, leading to smaller dissipative items. SMPS's offer better power densities than linear supplies, in terms of output watts per unit volume or weight.

A disadvantage of SMPS's with basic input circuitry is that they draw an innately non-sinusoidal current from the mains source. The resultant non-continuous current causes harmonics to be introduced into the power source, distorting the mains waveforms.

The electrical distortion generated on the mains by harmonics is additive. As more and more personal computers and other electrical equipment are introduced to the electricity distribution system, so the problem worsens. Increased harmonics levels lead to anomalies in the operation of sensitive equipment such as personal computers and other equipment powered by the SMPS's. Distortion fed into the mains source can be reduced in two basic ways: passive power factor correction (PFC) and active power factor correction (PFC).

This invention is concerned with active PFC and uses active control to shape the current drawn from the grid to the required sinusoid. An ideal active PFC circuit would draw a

WO 02/21671

PCT/GB01/03890

2

sinusoidal input current that is in phase with the mains supply voltage (i.e. a power factor of unity) while delivering the electrical energy in high voltage smooth DC form to the next stage of power conversion thereby reducing harmonic distortions.

A conventional active PFC circuit (otherwise known as an active power factor corrector, boost pre-converter or active power factor pre-converter) would aim to maintain a constant DC output voltage (or boost voltage) regardless of the mains RMS AC input voltage level. An example of such an active PFC circuit is shown in Figure 1 of the accompanying drawings. The active PFC circuit includes a step-up or boost converter in place of just an inductor as would be used in a passive PFC circuit. The input to the boost converter is the mains RMS AC voltage. The voltage output from the step-up converter is a DC voltage which is higher than the input RMS AC voltage. Conventional active PFC circuits produce a fixed DC output voltage which is higher than the maximum amplitude of the input AC voltage - typically 380V to 400V. In the illustrated example, the fixed DC output voltage is 385V. The fixed output voltage is maintained by a feedback loop which taps a sample of the DC output voltage and compares this in a voltage error amplifier located internally of a PFC IC with a fixed reference voltage. A block diagram of the PFC IC used in the active PFC circuit of Figure 1 is shown in Figure 2 of the accompanying drawings.

In a typical low voltage power supply a PFC circuit is followed by a step-down DC-DC converter to produce a low (5V, 12V, 3.3V etc.) DC output for components and circuitry within the load, for example a personal computer. The basic arrangement is shown schematically in Figure 3 of the accompanying drawings. Figure 3 shows an AC mains power supply 1 connected to a bridge rectifier 2. The rectified output of the rectifier 2 is fed through an active power factor pre-converter 3 to provide a DC output voltage which is fed to a main power supply converter 4, typically a step-down converter. The output of the main power supply converter would be used to supply the connection load 5, typically components of a personal computer.

WO 02/21671

PCT/GB01/03890

3

The efficiency of such a conventional active power factor corrector operating at the lower end of the input mains voltage range (80Vrms or 113V pk) is compromised because a relatively low input voltage, for example 80Vrms, is stepped-up to an unnecessarily high level, for example 400V, which is then used by the main step-down DC-DC converter to produce a low DC output, for example 3.3V, 5V, 12V.

It is an object of the present invention to seek to provide an apparatus and method of active power factor correction which improves upon and which is more efficient than conventional active power factor correction solutions.

Accordingly, one aspect of the present invention provides an active power factor pre-converter having a rectified AC voltage input from a mains AC power supply and a DC output voltage, the pre-converter comprising adjustment means to adjust automatically, in operation, the DC output voltage as a function of the rectified AC voltage input.

Preferably, the means to adjust the DC output voltage includes means to sample the rectified AC voltage input and the DC output voltage.

Advantageously, the adjustment means adjusts the DC output voltage to a lower threshold value if the rectified AC voltage input falls below a predetermined value.

Conveniently, the adjustment means adjusts the DC output voltage to an upper threshold if the rectified AC voltage input rises above a predetermined value.

Preferably, the adjustment means adjusts the DC output voltage to track the rectified AC voltage input.

WO 02/21671

PCT/GB01/03890

4

Advantageously, the adjustment means adjusts the DC output voltage to a level a fixed amount greater than the rectified AC voltage input.

Conveniently, the fixed amount is between 0 and 15% of the amplitude of the rectified mains voltage.

Preferably, the active power factor pre-converter is connected to a main power supply converter.

Advantageously, the main power supply converter produces synchronisation pulses and the active power factor pre-converter is disabled when synchronisation pulses from the main power supply converter cease.

Conveniently, an auxiliary converter is still operable to take power from the mains AC power supply when the active power factor pre-converter is disabled.

A further aspect of the present invention provides a method of active power factor correction comprising the step of automatically adjusting a DC output voltage of an active power factor pre-converter as a function of a rectified AC voltage input to the pre-converter.

In order that the present invention may be more readily understood, embodiments thereof will now be described, by way of example, with reference to the accompanying drawings, in which:

Figure 1 is a circuit diagram of an AC mains power supply connected to a bridge rectifier and a conventional power factor pre-converter;

WO 02/21671

PCT/GB01/03890

5

Figure 2 is a circuit block diagram of a power factor correction control IC for use in the conventional power factor pre-converter;

Figure 3 is a schematic diagram of a power supply having active power factor correction;

Figure 4 is a circuit diagram of an active power factor pre-converter embodying the present invention;

Figure 5 is a graph showing input AC rectified voltage and current and DC output voltage for the active power factor pre-converter of Figure 4; and

Figure 6 is a circuit diagram of a further active power factor pre-converter embodying the present invention.

Referring to Figures 1 and 2, these show a conventional active power factor pre-converter and its associated circuitry. The pre-converter is incorporated in a power supply for a load such as the components of a personal computer. Figure 3 shows an AC mains power supply 1 connected to a bridge rectifier 2. The rectified output of the rectifier 2 is fed through an active power factor pre-converter 3 to provide a DC output voltage which is fed to a main power supply converter 4, typically a step-down converter. The output of the main power supply converter is used to supply the connected load 5, typically the components of a personal computer.

An improved active power factor pre-converter embodying the present invention is shown in Figure 4 and can be used as a direct replacement for a conventional active power factor pre-converter. Indeed, referring to Figure 3, the active power factor pre-converter embodying the present invention is intended to act as the pre-converter 3. Thus, the active power factor pre-converter 3 embodying the present invention receives,

WO 02/21671

PCT/GB01/03890

6

at its input H1, a rectified AC mains supply voltage from the rectifier 2. The main component of the active power factor pre-converter 3 is a power factor correction (PFC) control IC 6, a readily available component which may be, for example, a Unitrode Products UCC81511, UCC2817, UCC2818, UCC3817 or UCC3818 - the UCC3818 is illustrated in Figure 4. It is not essential to the invention to implement the active power factor pre-converter using a PFC control IC although the use of a PFC control IC is most convenient. Discrete components may be used to replace the functionality of the PFC control IC.

The active power factor pre-converter 3 embodying the present invention takes the DC output of the bridge rectifier 2 and passes the DC output to the PFC control IC 6 and to the input of a conventional boost DC-DC converter 7. The output of the boost converter 7 is output H2 which feeds the main power supply converter 4. The DC output voltage of the boost converter 7 follows the peak of the unsmoothed rectifier output AC voltage within a range of rectifier input AC voltages. In a preferred embodiment, the DC output voltage remains a fixed amount above that peak, preferably 2% of the amplitude of the rectified mains voltage. A margin of between 0 to 15% is envisaged. This is in direct contrast to a conventional active power factor pre-converter 3 which specifically fixes the output DC voltage at a set level (385VDC in the example of Figure 1). The ability of the active power factor pre-converter 3 embodying the present invention to adjust automatically and profile the DC output voltage in relation to the unsmoothed rectified AC input voltage is crucial to the present invention.

A conventional active PFC circuit aims to draw a current signal from the AC mains input that has the same shape and phase as the voltage waveform. This is achieved by producing a reference signal that varies in proportion with the rectified, (but unsmoothed) mains voltage and then adjusting the duty cycle of the MOSFET (Q1) so that the input current level follows this reference signal. In the conventional active power factor pre-converter 3 the magnitude of this reference signal is adjusted to

WO 02/21671

PCT/GB01/03890

7

maintain a constant and fixed DC output voltage. The present invention aims to adjust automatically the DC output voltage according to the rectified AC voltage supplied by the mains whilst the active power factor pre-converter 3 is in operation in order to achieve higher efficiency.

PFC control ICs 6 typically incorporate an internal voltage error amplifier 7 (see Figure 2). In a conventional active power factor pre-converter 3, the DC output voltage is maintained at a fixed level by a feedback loop which taps a sample (VSENSE) of the DC output voltage and compares this in the voltage error amplifier to a fixed reference voltage. The tracking function can be introduced to any PFC control IC6 by programming the reference of the internal voltage error amplifier 7 as a function of the input rms voltage. This method requires direct access to the error amplifier non-inverting input (see Figure 2), which is not available with UCC3818 as well as with most other dedicated PFC control ICs. Alternatively an external voltage error amplifier can be used in addition to the PFC control IC. The output voltage tracking circuitry 8, in the example shown in Figure 4, must therefore modify the inverting input of the voltage error amplifier to vary the output (DRVOUT) of the PFC control IC. DRVOUT is the feed to the boost converter circuitry 9. In a preferred embodiment, the DC output tracks the peak rectified input voltage remaining always above it by a small amount necessary for the proper operation of the boost converter. This avoids unnecessary boosting at the input thereby improving efficiency. The profiling of the DC output voltage can be regarded as a method of tracking the rectified AC input voltage. Tracking can be achieved in a number of different ways which will be appreciated by those skilled in the art. Three examples of output voltage tracking circuitry are set out below.

The output voltage tracking circuitry of the active power factor pre-converter 3 embodying the present invention shown in Figure 4 implements the output voltage tracking function externally to the PFC control IC 6 by resistor R22, bipolar junction

WO 02/21671

PCT/GB01/03890

8

transistor Q4, Capacitor C14, resistor R26, resistor R23 and capacitor C15 in addition to the conventional external components associated with the PFC control IC6. These components define the algorithm or function which is used to adjust the DC output voltage as a function of the rectified AC voltage input.

The active power factor pre-converter 3 circuit shown in Figure 4 represents one possible way of implementing output voltage tracking. In this example of the active power factor pre-converter 3, the non-inverting input of the internal voltage error amplifier is effectively interrupted by the output voltage tracking circuit 8. It is also possible to implement output voltage tracking in a number of other ways. Figure 6 shows another possible implementation using an external voltage error amplifier to achieve the same function. Another and possibly the easiest method of implementing output voltage tracking would be to obtain access to the non-inverting input of the internal voltage error amplifier and vary this input as a function of the rectified AC voltage input. This option would dispense with the need to accommodate the fixed reference voltage provided to the non-inverting input of the voltage error amplifier.

In operation of the active power factor pre-converter 3 of Figure 4, and as illustrated in Figure 5, the DC output voltage on H2, $V_{boost}(x)$, tracks the rectified input AC voltage, $V_{rect}(x)$. The internally generated voltage VFF (pin 8) of the PFC control IC6 is a DC level representative of the rectified input AC voltage $V_{rect}(x)$. Potential divider R23, R26 delivers a sample of VFF to the base of bipolar junction transistor Q4. The circuit is calibrated so that at input levels below 165V rms Q4 is off and the DC output voltage $V_{boost}(x)$ is set to 245V dc by R18 and R24. If the mains exceeds 165V Q4 turns on and at 175V Q4 is completely saturated. When Q4 saturates at 175V RMS AC input voltage, $V_{rect}(x)$, the DC output voltage, $V_{boost}(x)$, is "capped" at a level of 360V DC. If, however, the peak mains input voltage $V_{rect}(x)$ exceeds 360V then the boost converter 9 is bypassed by current flowing directly into an output capacitor (C2) via a boost diode D1 of the boost converter 9. In this case the PFC circuit ceases to function

WO 02/21671

PCT/GB01/03890

9

and the output capacitor C2 is charged during the mains voltage peaks in the same way as a conventional rectifier circuit. Since harmonic control legislation does not apply above 230V RMS AC the importance of this operating mode is of marginal importance. R22 is effectively connected in parallel with R24, recalibrating down the sample of the DC output voltage delivered to the voltage error amplifier (VSENSE pin 11). This increases the DC output voltage to 360V. Capacitor C14 filters out any mains ripple allowing for a smooth transition between the two DC output voltages.

The boost converter 9 is made up of inductor, L1, MOSFET Q1, diode D1 and C2 as shown in Figure 4. The boost converter 9 and the associated PFC control IC are standard circuits used widely for PFC and harmonic control.

The advantage of not fixing the DC output voltage but adjusting the DC output voltage as a function of the rectified AC voltage input is that it offers higher efficiency, of the overall power supply, especially at low mains input voltage levels and at low loads, than can be achieved with a standard active PFC circuit with constant output voltage.

The active power factor pre-converter 3 embodying the present invention is connected to the main power supply converter 4 in two separate ways. Firstly, the DC voltage output on H2 provides the main input to the main power supply converter 4. Secondly, the active power factor pre-converter 3 has an input H4 which is adapted to receive synchronising pulses from the main power supply converter 4. The synchronising pulses drive the PFC control IC 6 in synchronicity with the main power supply converter.

In this regard, the synchronising pulses ensure that the transistor switch of the boost converter 9 is OFF during the period when the transistor switch of the main step-down converter 4 is ON. This anti-phase synchronisation ensures that the current pulse output by the boost converter 9 occurs during the same period as the current pulse drawn by the

WO 02/21671

PCT/GB01/03890

10

main converter 4. Anti-phase synchronisation ensures that the AC current that flows in the bulk capacitors C2 is reduced and enables a smaller cheaper bulk capacitor to be used.

In addition, the synchronising pulses provided on H4 pull the enable pin (OVP/EN) high as long as the synchronising pulses are received. In the absence of synchronising pulses on H4, the enable pin is pulled low which disables the PFC control IC 6. Thus, when the main power supply converter is turned off, when, for example, a personal computer is put in sleep mode, the synchronising pulses from the main power supply converter cease and the PFC control IC 6 powers down thereby saving power. Input H3 provides the power supply for the PFC control IC. It should be noted that an auxiliary converter can still take power from the mains voltage bypassing the PFC IC 6 even when the PFC circuit is off.

Figure 6 shows a further embodiment of an active power factor pre-converter 3 utilising an external error amplifier. The non-inverting input of the voltage error amplifier receives a divided down sample output of the DC output voltage and this is compared with a sample of the rectified input mains voltage from pin 8, VFF at the inverting input of the voltage error amplifier. The error between these two samples is used directly to drive and vary the DC output voltage. The PFC control IC used in this example is the same as that used in the internal voltage error amplifier example. However, the internal voltage error amplifier is used solely as a gain stage.

Market demands require that power supplies for consumables such as personal computers and other appliances requiring a low DC voltage input should work anywhere in the world and should be able to cope with AC mains voltages varying from 90 to 265 volts - a so-called universal input. As can be appreciated from Figure 5, if the input AC voltage supply is low, i.e. at 115 volts in the case of Japan, then the active power factor pre-converter embodying the present invention will drive the boost converter 9 to

WO 02/21671

PCT/GB01/03890

11

provide DC output voltage $V_{boost}(x)$ which is only marginally greater than the rectified AC mains supply voltage as opposed to having to raise the DC output voltage to a high fixed DC output voltage of, for example, 385 volts, which would be the approach taken in a conventional active power factor pre-converter.

In the present specification "comprise" means "includes or consists of" and "comprising" means "including or consisting of".

The features disclosed in the foregoing description, or the following claims, or the accompanying drawings, expressed in their specific forms or in terms of a means for performing the disclosed function, or a method or process for attaining the disclosed result, as appropriate, may, separately, or in any combination of such features, be utilised for realising the invention in diverse forms thereof.

WO 02/21671

PCT/GB01/03890

12

CLAIMS

1. An active power factor pre-converter having a rectified AC voltage input from a mains AC power supply and a DC output voltage, the pre-converter comprising adjustment means to adjust automatically, in operation, the DC output voltage as a function of the rectified AC voltage input.
2. An active power factor pre-converter according to Claim 1, wherein the means to adjust the DC output voltage includes means to sample the rectified AC voltage input and the DC output voltage.
3. An active power factor pre-converter according to Claim 1 or 2, wherein the adjustment means adjusts the DC output voltage to a lower threshold value if the rectified AC voltage input falls below a predetermined value.
4. An active power factor pre-converter according to any preceding claim, wherein the adjustment means adjusts the DC output voltage to an upper threshold if the rectified AC voltage input rises above a predetermined value.
5. An active power factor pre-converter according to any preceding claim, wherein the adjustment means adjusts the DC output voltage to track the rectified AC voltage input.
6. An active power factor pre-converter according to Claim 5, wherein the adjustment means adjusts the DC output voltage to a level a fixed amount greater than the rectified AC voltage input.
7. An active power factor pre-converter according to Claim 6, wherein the fixed amount is between 0 and 15% of the amplitude of the rectified mains voltage.

WO 02/21671

PCT/GB01/03890

13

8. An active power factor pre-converter according to any preceding claim, wherein the active power factor pre-converter is connected to a main power supply converter.

9. An active power factor pre-converter according to Claim 8, wherein the main power supply converter produces synchronisation pulses and the active power factor pre-converter is disabled when synchronisation pulses from the main power supply converter cease.

10. An active power factor pre-converter according to Claim 9, wherein an auxiliary converter is still operable to take power from the mains AC power supply when the active power factor pre-converter is disabled.

11. An active power factor pre-converter according to Claim 8, 9 or 10, wherein the main power supply converter produces synchronisation pulses which ensure that a transistor switch of the boost converter is OFF during the period when a transistor switch of the main step-down converter is ON.

12. A method of active power factor correction comprising the step of automatically adjusting a DC output voltage of an active power factor pre-converter as a function of a rectified AC voltage input to the pre-converter.

13. An active power factor pre-converter substantially as hereinbefore described with reference to and as shown in Figures 3 to 6.

14. A method of active power factor correction substantially as hereinbefore described with reference to and as shown in Figures 3 to 6.

WO 02/21671

PCT/GB01/03890

1 / 5




FIG 1




FIG 3

SUBSTITUTE SHEET (RULE 26)




SUBSTITUTE SHEET (RULE 26)

3 / 5



SUBSTITUTE SHEET (RULE 26)

4 / 5



WO 02/21671

PCT/GB01/03890

5 / 5

POSSIBLE ALTERNATIVE IMPLEMENTATION OF OVT INVENTION USING EXTERNAL ERROR AMPLIFIER.




FIG. 6

SUBSTITUTE SHEET (RULE 26)

【国際調査報告】

INTERNATIONAL SEARCH REPORT		In ternational Application No. PCT/GB 01/03890
A. CLASSIFICATION OF SUBJECT MATTER IPC 7 H02M3/335		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) IPC 7 H02M		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched		
Electronic data base consulted during the international search (name of data base and, where practical, search terms used) WPI Data, PAJ, INSPEC, EPO-Internal		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	EP 0 895 339 A (LUCENT TECHNOLOGIES INC) 3 February 1999 (1999-02-03) abstract page 3, line 31 - line 33 claim 3 figures 1-6	1,12
Y		2,9
A		2-11
X	US 6 088 250 A (SIRI KASEMSAN) 11 July 2000 (2000-07-11) column 1, line 25 - line 30 column 3, line 21 - line 30 column 4, line 63 - column 5, line 11 figure 1	1,12
A	abstract	2-11
-/-		
☒ Further documents are listed in the continuation of box C. ☒ Patent family members are listed in annex.		
* Special categories of cited documents: *A* document defining the general state of the art which is not considered to be of particular relevance *E* earlier document but published on or after the international filing date *L* document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) *O* document relating to an oral disclosure, use, exhibition or other means *P* document published prior to the international filing date but later than the priority date claimed *T* later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention *X* document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone *Y* document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art *Z* document member of the same patent family		
Date of the actual completion of the international search		Date of mailing of the international search report
26 November 2001		05/12/2001
Name and mailing address of the ISA European Patent Office, P.B. 5818 Patenlaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-3040, Tx. 31 651 epo nl, Fax (+31-70) 340-3016		Authorized officer Roeder, A

Form PO (ISA)/210 (second sheet) (July 1992)

INTERNATIONAL SEARCH REPORT		International Application No. PCT/GB 01/03890
C.(Continuation) DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	US 5 515 261 A (BOGDAN ALEXEI) 7 May 1996 (1996-05-07) abstract column 7, line 5 - line 22 column 9, line 29 - line 32 column 10, line 43 - line 54 figure 3	1,12
X	column 4, line 41 - line 43; figure 1	8
A	-----	2-11
X	US 5 847 942 A (BAZINET JOHN P ET AL) 8 December 1998 (1998-12-08) abstract column 2, line 24 - line 26 claims 1,7	1,12
A	-----	2-11
X	US 5 315 214 A (LESEA RONALD A) 24 May 1994 (1994-05-24) column 5, line 28 - line 35 column 10, line 36 - line 39 figure 2	1,12
A	-----	2-11
X	US 5 949 229 A (CHOI NAK-CHOON ET AL) 7 September 1999 (1999-09-07) column 3, line 19 - line 59 column 5, line 65 - column 6, line 6 figures 1,2	1,12
A	-----	2-11
X	US 5 134 355 A (HASTINGS ROY ALAN) 28 July 1992 (1992-07-28) column 5, line 3 - line 14 column 5, line 25 - line 30 column 6, line 65 - column 7, line 1 claim 1 figure 5	1,12
A	-----	2-11
X	EP 0 970 775 A (ILLINOIS TOOL WORKS) 12 January 2000 (2000-01-12) column 9, paragraph 48	1,12
A	----- -/-	2-11

INTERNATIONAL SEARCH REPORT		Inventor's Application No. PCT/GB 01/03890
C. (Continuation) DOCUMENTS CONSIDERED TO BE RELEVANT		
Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	WO 98 58525 A (BARAK SHAUL ;SCHREIBER ZVI (IL); ROMANO SHAFRIR (IL); ZINKLER VICT) 23 December 1998 (1998-12-23) page 16, line 27 -page 17, line 2 figure 4 page 24, line 21 - line 23 page 24, line 28 -page 25, line 1 page 25, line 9 - line 13 page 26, line 17 - line 29 figure 13	2,9
A		2-11

INTERNATIONAL SEARCH REPORT				International Application No. PCT/GB 01/03890	
Patent document cited in search report		Publication date	Patent family member(s)		Publication date
EP 0895339	A	03-02-1999	US 5912549 A CA 2244044 A1 EP 0895339 A2		15-06-1999 01-02-1999 03-02-1999
US 6088250	A	11-07-2000	NONE		
US 5515261	A	07-05-1996	CA 2165623 A1		22-06-1996
US 5847942	A	08-12-1998	NONE		
US 5315214	A	24-05-1994	CA 2114852 A1 EP 0598110 A1 FI 940601 A JP 6508475 T KR 9711552 B1 WO 9325952 A1		09-12-1993 25-05-1994 08-04-1994 22-09-1994 11-07-1997 23-12-1993
US 5949229	A	07-09-1999	KR 206143 B1 JP 10094246 A		01-07-1999 10-04-1998
US 5134355	A	28-07-1992	NONE		
EP 0970775	A	12-01-2000	US 6115273 A EP 0970775 A2 JP 2000071070 A TW 434990 B US 6266257 B1 US 2001026458 A1		05-09-2000 12-01-2000 07-03-2000 16-05-2001 24-07-2001 04-10-2001
WO 9858525	A	23-12-1998	AU 7786798 A EP 0992179 A1 WO 9858525 A1 US 6300725 B1		04-01-1999 12-04-2000 23-12-1998 09-10-2001

フロントページの続き

(81)指定国 AP(GH,GM,KE,LS,MW,MZ,SD,SL,SZ,TZ,UG,ZW),EA(AM,AZ,BY,KG,KZ,MD,RU,TJ,TM),EP(AT,BE,CH,CY,DE,DK,ES,FI,FR,GB,GR,IE,IT,LU,MC,NL,PT,SE,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AT,AU,AZ,BA,BB,BG,BR,BY,BZ,CA,CH,CN,CO,CR,CU,CZ,DE,DK,DM,DZ,EC,EE,ES,FI,GB,GD,GE,GH,GM,HR,HU,ID,IL,IN,IS,JP,KE,KG,KP,KR,KZ,LC,LK,LR,LS,LT,LU,LV,MA,MD,MG,MK,MN,MW,MX,MZ,NO,NZ,PH,PL,PT,R
O,RU,SD,SE,SG,SI,SK,SL,TJ,TM,TR,TT,TZ,UA,UG,US,UZ,VN,YU,ZA,ZW