

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第2区分

【発行日】平成30年7月12日(2018.7.12)

【公開番号】特開2018-85504(P2018-85504A)

【公開日】平成30年5月31日(2018.5.31)

【年通号数】公開・登録公報2018-020

【出願番号】特願2017-216857(P2017-216857)

【国際特許分類】

H 01 L	21/316	(2006.01)
H 01 L	21/3065	(2006.01)
H 01 L	21/314	(2006.01)
H 01 L	21/31	(2006.01)
H 01 L	21/28	(2006.01)
H 01 L	21/3213	(2006.01)
H 01 L	21/768	(2006.01)
C 23 C	16/04	(2006.01)
C 23 C	16/42	(2006.01)
C 23 C	16/505	(2006.01)
H 01 L	21/318	(2006.01)

【F I】

H 01 L	21/316	X
H 01 L	21/302	1 0 5 A
H 01 L	21/302	1 0 1 C
H 01 L	21/314	Z
H 01 L	21/31	C
H 01 L	21/28	E
H 01 L	21/88	C
C 23 C	16/04	
C 23 C	16/42	
C 23 C	16/505	
H 01 L	21/318	B

【手続補正書】

【提出日】平成30年6月1日(2018.6.1)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

基板を処理する方法であって、

ギャップを形成するようにパターニングされたコア材と、ターゲット層とを有する前記基板を提供することと、

ギャップ充填材が前記基板上の前記ギャップに堆積するように、ギャップ充填材を前記コア材の上に共形に堆積させることと、

前記基板を平坦化して、前記ギャップ充填材および前記コア材を含む平面を形成することと、

前記コア材を選択的にエッチングして、前記ターゲット層をエッチングするためのマス

クとして用いられる対称形状のスペーサを形成することと
を含む、方法。

【請求項 2】

請求項 1 に記載の方法であって、
前記ギャップ充填材は、原子層堆積によって堆積される、方法。

【請求項 3】

請求項 1 に記載の方法であって、
前記ギャップ充填材は、前記ギャップを完全に充填するには不十分な期間において原子
層堆積によって堆積される、方法。

【請求項 4】

請求項 1 に記載の方法であって、
前記ギャップ充填材は、酸化シリコン、窒化シリコン、炭化シリコン、および、酸化チ
タンからなる群より選択される、方法。

【請求項 5】

請求項 1 に記載の方法であって、
前記ギャップは、約 x [nm] 未満の開口を有し、前記ギャップ充填材は、前記ギャッ
プ充填材を約 $0.4 \times x$ [nm] から約 $0.5 \times x$ [nm] の間の厚さに堆積させるのに
十分な期間において堆積する、方法。

【請求項 6】

請求項 5 に記載の方法であって、
 x は 50 である、方法。

【請求項 7】

請求項 5 に記載の方法であって、
 x は 50 未満である、方法。

【請求項 8】

請求項 1 に記載の方法であって、
前記対称形状のスペーサは、前記ギャップ充填材を含む、方法。

【請求項 9】

請求項 1 に記載の方法であって、
前記コア材は炭素を含む、方法。

【請求項 10】

請求項 9 に記載の方法であって、
前記コア材は、スピノン炭素、ダイヤモンド状炭素、および、ギャップ充填アッシン
グ可能ハードマスクからなる群より選択される、方法。

【請求項 11】

請求項 1 に記載の方法であって、
前記ギャップ充填材を堆積させることは、前記基板をシリコン含有前駆体および酸化ブ
ラズマの交互パルスに曝露することを含む、方法。

【請求項 12】

基板を処理する方法であって、
マスクを形成するスペーサを含む前記基板を提供することであって、各スペーサは、前
記スペーサの上面に垂直な側壁を備え、前記スペーサは、ギャップ充填材をコア材のギャ
ップに共形に堆積させることによって形成されること、

前記ギャップ充填材および前記コア材を平坦化して平面を形成することと、
前記コア材を選択的に除去して、対称形状のスペーサを形成することと、
前記スペーサを前記マスクとして用いてターゲット層をエッチングすることと
を含む、方法。

【請求項 13】

方法であって、
マスクを形成するスペーサを含む基板を提供することであって、各スペーサは、90°

± 5 ° の角度で前記スペーサの上面に交わる側壁を備え、前記スペーサは、ギャップ充填材をコア材のギャップに共形に堆積させることによって形成されることと、

前記ギャップ充填材および前記コア材を平坦化して平面を形成することと、

前記コア材を選択的に除去して、対称形状のスペーサを形成することと、

前記スペーサを前記マスクとして用いてターゲット層をエッチングすることとを含む、方法。

【請求項 1 4】

方法であって、

ギャップを形成するようにパターニングされたコア材と、ターゲット層とを有する基板を提供することと、

ギャップ充填材が前記基板上の前記ギャップに堆積するように、ギャップ充填材を前記コア材の上に共形に堆積させることと、

前記基板を平坦化して、前記ギャップ充填材および前記コア材を含む平面を形成することと、

前記コア材を選択的にエッチングして、対称形状のスペーサを形成することと、

前記対称形状のスペーサをマスクとして用いて前記ターゲット層をエッチングすることとを含み、

前記対称形状のスペーサは、平坦な上部形状を有し、前記対称形状のスペーサの垂直面が前記対称形状のスペーサの上部水平面から 90 ° または約 90 ° に配向されている、方法。

【請求項 1 5】

方法であって、

ギャップを形成するようにパターニングされたコア材と、ターゲット層とを有する基板を提供することと、

ギャップ充填材が前記基板上の前記ギャップに堆積するように、ギャップ充填材を前記コア材の上に共形に堆積させることと、

前記基板を平坦化して、水平な平坦上部形状を有する前記ギャップ充填材と、前記コア材とを含む平面を形成することと、

前記コア材を選択的にエッチングして、前記ターゲット層をエッチングするためのマスクとして用いられる対称形状のスペーサを形成することとを含む、方法。

【請求項 1 6】

方法であって、

ギャップを形成するようにパターニングされたコア材と、ターゲット層とを有する基板を提供することと、

ギャップ充填材が前記基板上の前記ギャップに堆積するように、ギャップ充填材を前記コア材の上に共形に堆積させることと、

前記基板を平坦化して、前記ギャップ充填材および前記コア材を含む平面を形成することと、

前記コア材を選択的にエッチングして、前記ターゲット層をエッチングするためのマスクとして用いられる対称形状のスペーサを形成することとを含み、

前記対称形状のスペーサは、前記対称形状のスペーサの上面に実質的に垂直な側壁を有する、方法。

【請求項 1 7】

請求項 1 から 1 6 のいずれか一項に記載の方法であって、

前記マスクの前記対称形状のスペーサ間の臨界寸法は、約 50 nm 未満である、方法。

【請求項 1 8】

請求項 1 から 1 6 のいずれか一項に記載の方法であって、

前記対称形状のスペーサは、複数のパターニング技術に用いられる、方法。

【請求項 1 9】

請求項 1 から 16 のいずれか一項に記載の方法であって、さらに、
前記ギャップ充填材を堆積させる前に、前記基板の上に別の共形膜を堆積させ前記別の
共形膜を異方性エッティングして、前記コア材の側壁上に側壁スペーサを形成することを含む、方法。

【請求項 20】

請求項 19 に記載の方法であって、
前記基板を選択的にエッティングして前記対称形状のスペーサを形成することは、前記側
壁スペーサに対して選択的に前記コア材および前記ギャップ充填材を除去することを含む
、方法。

【請求項 21】

請求項 1 から 16 のいずれか一項に記載の方法であって、
前記基板を選択的にエッティングして前記対称形状のスペーサを形成することは、前記ギ
ャップ充填材に対して選択的に前記コア材を除去することを含む、方法。

【請求項 22】

基板をパターニングする装置であって、
1 つ以上のプロセスチャンバと、
前記 1 つ以上のプロセスチャンバおよび関連する流量制御ハードウェアへの 1 つ以上の
ガス流入口と、
低周波無線周波数 (L F R F) 発生器と、
高周波無線周波数 (H F R F) 発生器と、
少なくとも 1 つのプロセッサおよびメモリを有するコントローラと、を備え、
前記少なくとも 1 つのプロセッサおよび前記メモリは、互いに通信可能に接続され、
前記少なくとも 1 つのプロセッサは、前記流量制御ハードウェア、前記 L F R F 発生器
、および、前記 H F R F 発生器と少なくとも動作可能に接続され、
前記メモリは、前記流量制御ハードウェア、前記 H F R F 発生器、および、前記 L F R
F 発生器を少なくとも制御するように前記少なくとも 1 つのプロセッサを制御するための
コンピュータ実行可能な命令を記憶して、

ギャップ充填材前駆体の導入を行わせて、ターゲット層を含む基板のコア材の上にギ
ャップ充填材を共形に堆積させ、前記コア材はギャップを形成するようにパターニングさ
れており、前記堆積は前記ギャップ充填材が前記基板上の前記ギャップに堆積するよう
に行われ、

前記基板の平坦化を行わせて、前記ギャップ充填材および前記コア材を含む平面を形
成し、

前記コア材の選択的なエッティングを行わせて、前記ターゲット層をエッティングするた
めのマスクとして用いられる対称形状のスペーサを形成する、装置。

【請求項 23】

基板をパターニングする装置であって、
1 つ以上のプロセスチャンバと、
前記 1 つ以上のプロセスチャンバおよび関連する流量制御ハードウェアへの 1 つ以上の
ガス流入口と、
低周波無線周波数 (L F R F) 発生器と、
高周波無線周波数 (H F R F) 発生器と、
少なくとも 1 つのプロセッサおよびメモリを有するコントローラと、を備え、
前記少なくとも 1 つのプロセッサおよび前記メモリは、互いに通信可能に接続され、
前記少なくとも 1 つのプロセッサは、前記流量制御ハードウェア、前記 L F R F 発生器
、および、前記 H F R F 発生器と少なくとも動作可能に接続され、
前記メモリは、前記流量制御ハードウェア、前記 H F R F 発生器、および、前記 L F R
F 発生器を少なくとも制御するように前記少なくとも 1 つのプロセッサを制御するための
コンピュータ実行可能な命令を記憶して、
前記 1 つ以上のプロセスチャンバへの基板の搬送を行わせ、前記基板は、マスクを形

成するスペーサを含み、各スペーサは、前記スペーサの上面に垂直な側壁を備え、前記スペーサは、ギャップ充填材をコア材のギャップに共形に堆積させることによって形成され、

前記ギャップ充填材および前記コア材の平坦化を行わせて平面を形成し、
前記コア材の選択的な除去を行わせ、
前記スペーサを前記マスクとして用いてターゲット層のエッチングを行わせる、装置。

【請求項 2 4】

基板をパターニングする装置であって、
1つ以上のプロセスチャンバと、
前記1つ以上のプロセスチャンバおよび関連する流量制御ハードウェアへの1つ以上のガス流入口と、

低周波無線周波数（L F R F）発生器と、
高周波無線周波数（H F R F）発生器と、
少なくとも1つのプロセッサおよびメモリを有するコントローラと、を備え、
前記少なくとも1つのプロセッサおよび前記メモリは、互いに通信可能に接続され、
前記少なくとも1つのプロセッサは、前記流量制御ハードウェア、前記H F R F発生器、および、前記L F R F発生器と少なくとも動作可能に接続され、
前記メモリは、前記流量制御ハードウェア、前記H F R F発生器、および、前記L F R F発生器を少なくとも制御するように前記少なくとも1つのプロセッサを制御するためのコンピュータ実行可能な命令を記憶して、

前記1つ以上のプロセスチャンバへの基板の搬送を行わせ、前記基板は、マスクを形成するスペーサを含み、各スペーサは、90°±5°の角度で前記スペーサの上面に交わる側壁を備え、前記スペーサは、ギャップ充填材をコア材のギャップに共形に堆積させることによって形成され、

前記ギャップ充填材および前記コア材の平坦化を行わせて平面を形成し、
前記コア材の選択的な除去を行わせ、
前記スペーサを前記マスクとして用いてターゲット層のエッチングを行わせる、装置。

【請求項 2 5】

請求項22から24のいずれか一項に記載の装置であって、
前記コントローラは、さらに、前記ギャップ充填材を堆積させる前に前記基板の上に別の共形膜の堆積を行わせるための命令と、前記共形膜の異方性エッチングを行わせて前記コア材の側壁上に側壁スペーサを形成するための命令とを含む、装置。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0051

【補正方法】変更

【補正の内容】

【0051】

図2に戻ると、動作205では、ギャップ充填材がALDによって基板の上に堆積される。ギャップ充填材は、シリコン含有材であってよい、または、いくつかの実施形態では、チタン含有材であってよい。例には、酸化シリコン、窒化シリコン、炭化シリコン、および、酸化チタンが含まれる。ギャップ充填材は、約50から約400の間、または、約100未満（例えば、約50）などの任意の適した温度で堆積されてよい。ギャップ充填材は、ビス（ジエチルアミノ）シラン、ビス（tert-ブチルアミノ）シラン、および、ジイソプロピルアミノシランなどの任意の適した前駆体を用いて堆積されてよい。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0054

【補正方法】変更

【補正の内容】

【0054】

いくつかの実施形態では、ALD法はプラズマ活性化を含む。本明細書で説明されるように、本明細書で説明されるALD法および装置は、共形膜堆積(CFD)の方法及び装置であってよく、2011年4月11日出願の「PLASMA ACTIVATED C ON FORMAL FILM DEPOSITION」と題した米国特許出願第13/084,399号(現在は米国特許第8,728,956号)、および、2011年4月11日出願の「SILICON NITRIDE FILMS AND METHODS」と題した米国特許出願第13/084,305号に一般に記載されており、それらの全てが参照により本明細書に援用される。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0062

【補正方法】変更

【補正の内容】

【0062】

別の実施形態では、基板上のフィーチャがアンダーフィルされるようにギャップ充填材を堆積させるために、図2の動作205が実施される。例えば、ALDの堆積サイクルは、側壁に堆積した膜の間の空間距離が約5nmから約50nmの間になるように、多数のサイクルで繰り返されてよい。アンダーフィルの実施形態を示す図3Bに続いてよい例が図3Hに示されている。微小ギャップ380がフィーチャの中央に残る図3Hに示されるように基板がアンダーフィルされるまで、ギャップ充填材は、図3BではALDによって基板の上に共形に堆積される。堆積されるギャップ充填材の量は、側壁に十分な厚さを少なくとも提供するように堆積された量に依存する。いくつかの実施形態では、フィーチャは、約x[nm]未満のフィーチャ開口部を有し、ギャップ充填材は、ギャップ充填材が約0.4×x[nm]から約0.5×x[nm]の間の厚さに堆積するのに十分な期間において堆積される。いくつかの実施形態では、フィーチャは、約5nm未満のフィーチャ開口部を有し、ギャップ充填材は、ギャップ充填材が約2nmから約2.5nmの間の厚さに堆積するのに十分な期間において堆積される。例えば、ギャップ充填材は、約50nmのフィーチャ開口部を有するフィーチャに対して約20nmから約30nmの間の厚さに堆積されてよい。フィーチャを完全に充填して図3Cに示されるような継ぎ目を形成する代わりに、基板は動作207でエッチバックされて、それでもなお微小ギャップ380を有するエッチングされたギャップ充填材398を形成してよい。しかし、ギャップ充填材は、対称的なスペーサ325を形成するために用いられる犠牲層であるため、いくつかの実施形態では、ギャップ充填材は、動作205において完全に充填されるのではなくアンダーフィルされてよい。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0064

【補正方法】変更

【補正の内容】

【0064】

図2に戻ると、動作211では、コア材が選択的にエッチングされて、対称的なスペーサがマスクとして形成される。図3Fに例が提供されている。図のように、スペーサ325は、図1Iに示されるスペーサ121と比べて対称的であり傾いていない。

【手続補正6】

【補正対象書類名】図面

【補正対象項目名】図3I

【補正方法】変更

【補正の内容】

【図 3 I】




FIG. 3I

【手続補正 7】

【補正対象書類名】図面

【補正対象項目名】図 4

【補正方法】変更

【補正の内容】

【図4】




FIG. 4