

[19] 中华人民共和国国家知识产权局

[51] Int. Cl⁷

G05F 1/40

G05F 1/44 G05F 1/56



[12] 发明专利申请公开说明书

[21] 申请号 02818831.4

[43] 公开日 2004 年 12 月 29 日

[11] 公开号 CN 1559025A

[22] 申请日 2002. 8. 23 [21] 申请号 02818831. 4

[30] 优先权

[32] 2001. 9. 4 [33] US [31] 09/946,010

[86] 国际申请 PCT/US2002/027073 2002. 8. 23

[87] 国际公布 WO2003/021637 英 2003. 3. 13

[85] 进入国家阶段日期 2004. 3. 25

[71] 申请人 自由度半导体公司

地址 美国得克萨斯

[72] 发明人 劳伦斯·E·库尼奥

尼尔·W·霍伦贝克

迈克尔·L·布施曼

丹尼尔·P·麦卡锡

[74] 专利代理机构 中国国际贸易促进委员会专利

商标事务所


代理人 朱海波

权利要求书 6 页 说明书 8 页 附图 3 页

[54] 发明名称 具有基片瞬态抑制的高性能集成电路调节器

[57] 摘要

一种调节电路(30), 其包含在单个集成电路中, 具有作为耦合到产生电源电压的一个电源(310)的输入的第一电路负载以及耦合到该第一电路负载的第一输出端。该调节电路(30)包括用于减小在第一输出端处的电压改变幅度的输入电容器(109)以及用于在该第一负载产生预定电压的至少一个第一电压调节器(112)。



ISSN 1008-4274

1. 一种调节电路，其具有耦合到一个电源的输入端和耦合到第一电路负载的第一输出端，所述电源用于产生一个电源电压，所述调节电
5 路包括：

输入电容器，其耦合到所述输入端和“地”，用于减小在所述第一输出端处的电压改变的幅度；

至少一个第一电压调节器，其耦合到所述输入电容器，用于在所述第一负载产生预定电压；

10 从而所述调节电路和所述第一电路负载被包含在单个集成电路中。

2.根据权利要求1所述的调节电路，其中进一步包括耦合到所述第一输出端和“地”的第一输出电容器。

15 3. 根据权利要求2所述的调节电路，其中所述输入电容器是薄氧化物N沟道晶体管。

4. 根据权利要求3所述的调节电路，其中进一步包括一个保护器件，用于防止所述输入电容器在静电放电事件过程中受到损坏。

20 5. 根据权利要求2所述的调节电路，其中所述第一负载是单个开关电路或者多个开关电路。

6. 根据权利要求5所述的调节电路，其中所述第二负载是单个开关电路或多个开关电路。

7. 根据权利要求2所述的调节电路，其中进一步包括：

第二电压调节器，用于在包含于所述集成电路中的第二负载处产生第二预定电压，其中所述第二电压调节器输入耦合到所述输入电容器；

30 以及

第二输出电容器，其耦合到第二输出端和“地”，所述第二输出端为所述第二电压调节器的一个输出端。

5 8. 根据权利要求 7 所述的调节电路，其中所述输入电容器是一个薄氧化物 N 沟道晶体管。

9. 根据权利要求 8 所述的调节电路，其中进一步包括用于防止所述输入电容器在静电放电事件过程中受到损坏的保护器件。

10 10. 根据权利要求 7 所述的调节电路，其中所述第一负载是单个开关电路或多个开关电路。

11. 根据权利要求 10 所述的调节电路，其中所述第二负载是单个开关电路或多个开关电路。

15

12. 一种集成在单个基片上的宽带调谐器，其中包括：
放大器，用于接收和放大宽带射频（RF）输入信号；
频率合成器，用于产生用于信道选择和频率转换的本地振荡器频率信号，其中包括用于对该本地振荡器频率进行分频以输出分频频率的分频器；以及

20

调节电路，其具有耦合到一个电源的输入端和耦合到所述频率合成器的第一输出端，所述电源用于产生一个电源电压，所述调节电路包括：
输入电容器，其耦合到所述输入端和“地”，用于减小在所述第一输出端的电压改变的幅度；以及

25

至少一个第一电压调节器，其耦合到所述输入电容器，用于在所述第一负载产生预定电压。

13. 根据权利要求 12 所述的调谐器，其中进一步包括一个混频器，用于使用所述本地振荡器频率把所述输入信号频率变换为预定中频。

30

14. 根据权利要求 13 所述的调谐器，其中所述频率合成器在一个锁相环结构中实现，并且还包括：
基准产生器，用于产生一个基准频率信号；
相位检测器，用于测量所述分频频率和所述基准频率之间的相位差，并且产生与所述相位差成比例的误差信号；
电荷泵，其响应所述误差信号，用于产生一个充电电流；
环路滤波器，其响应所述电荷泵，用于产生一个参考电压，其中所述参考电压随着所述充电电流的减小而增加；以及
压控振荡器，用于响应所述参考电压产生所述本地振荡器频率。
15. 根据权利要求 14 所述的调谐器，其中所述放大器是一个低噪声放大器。
16. 根据权利要求 15 所述的调谐器，其中所述分频器、相位检测器、基准产生器和电荷泵是数字电路。
17. 根据权利要求 16 所述的调谐器，其中所述分频器使用一个数字 D 型触发器结构来实现。
18. 根据权利要求 17 所述的调谐器，其中所述调节电路还包括一个耦合到所述第一输出端和“地”的第一输出电容器。
19. 根据权利要求 18 所述的调谐器，其中所述输入电容器是一个薄氧化物 N 沟道晶体管。
20. 根据权利要求 19 所述的调谐器，其中所述调节电路还包括一个保护器件，用于防止所述输入电容器在静电放电事件过程中受到损坏。
21. 根据权利要求 20 所述的调谐器，其中所述第一输出端被进一

步耦合到所述分频器、相位检测器、基准产生器和电荷泵。

22. 根据权利要求 21 所述的调谐器，其中所述基准产生器包括：
用于产生一个低频信号的晶体振荡器；以及
5 基准分频器，用于接收来自所述晶体振荡器的所述信号，并且倍乘
所述信号，以产生所述基准频率。

23. 根据权利要求 18 所述的调谐器，其中所述调节电路进一步包
括：
10 第二电压调节器，用于在第二输出端产生第二预定电压，其中所述
第二电压调节器输入耦合到所述输入电容器；以及
第二输出电容器，其耦合到第二输出端和“地”，所述第二输出端
为所述第二电压调节器的一个输出端。

15 24. 根据权利要求 23 所述的调谐器，其中所述输入电容器是一个
薄氧化物 N 沟道晶体管。

25. 根据权利要求 24 所述的调谐器，其中所述调节电路进一步包
括用于防止所述输入电容器在静电放电事件过程中受到损坏的保护器
20 件。

26. 根据权利要求 25 所述的调谐器，其中所述第一输出端还耦合
到所述分频器、相位检测器和基准产生器。

25 27. 根据权利要求 26 所述的调谐器，其中所述第二输出端耦合到
所述电荷泵。

28. 根据权利要求 25 所述的调谐器，其中所述调节电路还包括：
多个电压调节器，用于在第二输出端产生第二预定电压，其中所述
30 多个电压调节器输入端耦合到所述输入端；

耦合到所述多个电压调节器的每一个的输出端和“地”的多个输出电容器，每个输出端被耦合到所述电荷泵、分频器、相位检测器或基准产生器。

- 5 29.一种在宽带调谐器中的调节电路，其中该调谐器集成在单个基片上，所述调谐器还包括放大器，用于接收和放大宽带射频（RF）输入信号；以及频率合成器，用于产生用于信道选择和频率转换的本地振荡器频率信号，其中包括用于改变该本地振荡器频率以输出分频频率的分频器，所述调节电路具有耦合到一个电源的输入端和耦合到所述频率合成器的一个输出端，所述电源用于产生一个电源电压，所述调节电路包括：

 输入电容器，其耦合到所述输入端和“地”，用于减小在所述输出端的电压改变的幅度；以及

- 电压调节器，其耦合到所述输入电容器，用于在所述输出端产生预
15 定电压。

 30. 根据权利要求 29 所述的调节电路，其中进一步包括一个混频器，用于使用所述本地振荡器频率把所述输入信号频率变换为预定中频。

20

 31. 根据权利要求 30 所述的调节电路，其中所述频率合成器在一个锁相环结构中实现，并且还包括：

 基准产生器，用于产生一个基准频率信号；

- 相位检测器，用于测量所述分频频率和所述基准频率之间的相位
25 差，并且产生与所述相位差成比例的误差信号；

 电荷泵，其响应所述误差信号，用于产生一个充电电流；

 环路滤波器，其响应所述电荷泵，用于产生一个参考电压，其中所述参考电压随着所述充电电流的减小而增加；以及

 压控振荡器，用于响应所述参考电压产生所述本地振荡器频率。

30

32. 根据权利要求 31 所述的调节电路, 其中所述放大器是一个低噪声放大器。

5 33. 根据权利要求 32 所述的调节电路, 其中所述分频器、相位检测器、基准产生器和电荷泵是数字电路。

34. 根据权利要求 33 所述的调节电路, 其中所述分频器使用一个数字 D 型触发器结构来实现。

10 35. 根据权利要求 34 所述的调节电路, 其中所述基准产生器包括: 用于产生一个低频信号的晶体振荡器; 以及基准分频器, 用于接收来自所述晶体振荡器的所述信号, 并且倍乘所述信号, 以产生所述基准频率。

15 36. 根据权利要求 35 所述的调节电路, 其中进一步包括耦合到所述输出端和“地”的输出电容器。

37. 根据权利要求 36 所述的调节电路, 其中所述输入电容器是薄氧化物 N 沟道晶体管。

20 38. 根据权利要求 37 所述的调节电路, 其中进一步包括一个保护器件, 用于防止所述输入电容器在静电放电事件过程中受到损坏。

25 39. 根据权利要求 38 所述的调节电路, 其中所述电压调节器输出端被进一步耦合到所述分频器、电荷泵、相位检测器和所述基准产生器。

具有基片瞬态抑制的高性能集成电路调节器

5 技术领域

本发明涉及调节电路。更加具体来说，本发明涉及一种高性能调节电路，其被完全集成到具有一个电路负载的单一 CMOS 集成电路中。

对更小和更快的电子器件的需求增加了对集成电路的需求。这导致在该集成电路中更多地使用数字元件，因为它们需要更小的空间并且有时比模拟电路更快。不幸的是，数字电路的使用可能产生电路噪声，这
10 可能影响集成电路负载的输出，并且减小电路的效用。这种电路负载的例子是混合模式电路、沿着数字电路的模拟电路以及产生大量噪声的大数字电路。为了消除数字电路的缺点，人们已经使用远程调节电路。

远程调节电路抑制通过切换数字组件所造成的噪声，导致产生更加
15 清楚和更加精确的输出信号。不幸的是，由于远程调节电路位于一个分离的基片上，因此需要更多的空间。

需要调节的集成混合模式电路的例子是宽带调谐器。宽带调谐器被集成到大范围的家用电器中，包括例如电视和 VCR 这样的熟悉的家用电器标准到更新更加复杂的设备，包括有线机顶盒、有线调制解调器、
20 有线电话系统、网络电视、PC/TV 和数字电视的各种实现方式。作为 RF 宽带网关，在这些设备中的调谐器的基本功能是接收在输入带宽内的所有可用信道，选择所需的信道以及拒绝所有其他信道并且把所需信道转换为标准中频 (IF)。考虑到由广播电视和有线电视运营商所使用的这些频率，这些调谐器在 50-860MHz 的频率范围上工作。

25 使得产品支持 PC、TV 和互联网功能的调谐器具有与常规电视调谐器非常不同的性能要求。当应用变得更加复杂时，需要具有更高性能的调谐器。调谐器日益需要被完全集成到单个集成电路中。但是，现有的集成调谐器的性能受到在该宽带调谐器中的完全集成振荡器的相位噪声的限制。为了改进该调谐器的性能，使用一个低相位噪声的完全集

成的振荡器。

还用于提高单个集成电路调谐器的性能的是与在公共的集成电路基片上的压控振荡器 (VCO) 和频率合成器相结合的低噪声放大器。为了实现该组合, 系统采用用于该合成分频器的电流转向逻辑电路。这
5 用于减小由该分频器所产生的频率扰动 (激励), 并且在低噪声放大器、分频器和其他灵敏逻辑电路集成到一个公共基片上时, 避免它们干扰该低噪声放大器。不幸的是, 电流转向分频器具有高相位噪声, 并且严重地限制可以由一个集成的 VCO 所获得的相位噪声性能。

相应地, 需要一种调节电路, 其可以与在单个集成电路基片上的电
10 路相组合, 其避免由该电路负载所产生的基片扰动干扰该输出。

还需要一种完全集成的调谐器, 其把低噪声宽带无线射频放大器与低相位噪声数字频率合成分频器相组合在单个集成电路基片上, 其防止由这些数字分频器所产生的频率扰动干扰该宽带低噪声放大器。

15 发明内容

一种调节电路, 其包含在单个集成电路中, 具有作为耦合到产生电源电压的一个电源的输入的第一电路负载以及耦合到该第一电路负载的第一输出端。该调节电路包括用于减小在第一输出端处的电压改变幅度的输入电容器以及用于在该第一负载产生预定电压的至少一个第一
20 电压调节器。

附图说明

下面将结合附图描述本发明, 其中相同的标号表示相同的元件, 其中:

25 图 1 为根据本发明的优选实施例的调节电路的电路图;

图 2 为本发明的另一个调节电路的电路图;

图 3 为本发明的第二调节电路的电路图; 以及

图 4 为在本发明中所用的电压调节器的一个例子;

30 图 5 为包括根据本发明优选实施例的调节电路的宽带调谐器的方框图;

图 6 为在本发明的分频器中所用的数字 D 型触发电路的电路图。

具体实施方式

随后的详细描述仅提供优选实施例，并且不是对本发明的范围、
5 可用性或者结构的限制。随后的优选实施例的描述将向本领域普通技术
人员提供实现本发明的优选实施例的描述。应当知道可以在部件的功能
和排列方面作出各种改变而不脱离在所附权利要求中给出的本发明的
精神和范围。

在图 1 中所示的是根据本发明的优选实施例的调节电路 30 的电路
10 图。该调节电路 30 被用于产生到一个耦合负载（未示出）的电源电压，
并且衰减任何基片干扰。调节电路 30 包括调节器输出电容器 107、电
容器 109、电压调节器 112、静电放电保护器 123 和电源 310。电压调节
器 112 提供所需的必要电压，以对该耦合的负载（未示出）供电。

在图 4 中示出电压调节器的一个例子，例如 Motorola MC78000 系
15 列。电压调节器 112 调节其输出，以产生预定输出电压，其对所耦合的
任何部件供电。由于电压调节器是本领域普通技术人员所公知的，因此
不需要详细讨论并且不包括在本说明书中。

参见图 1，调节器输出电容器 107 耦合到电压调节器 112 的输出端。
该输出电容器 107 作为一个调节器输出旁路电容器，以瞬时地提供该负
20 载所需的电流。

耦合到电压调节器 112 的输入端的是一个调节器输入电容器 109。
输入电容器 109 被至于电压调节器 112 的输入端，以大大地减小任何基
片扰动。没有该调节器输入电容器 109，则无论何时在包含于该耦合的
负载（未示出）中的任何数字开关器件内出现数字开关事件时，产生在
25 调节器输出电容器 107 上的相应快速电压改变。该电压改变将立即传送到
该调节器输入电感 117、118、到电源 310 的接合线、以及通过跨接在
电压调节器 112 的调节器通路器件 MP_{pass} 上的寄生电容 111，以使得对
集成电路基片电压电平的干扰与调节器 112 输出电压改变相当。该输入
电容器 109 与图 4 中所示的调节器通路器件 MP_{pass} 的寄生电容 111 相结
30 合，以在任何调节器 112 输出电压改变传送到输入电感 117、118 之前

对其进行电容分离。由于该输入电容器 109，相关的基片扰动被类似地衰减。

作为一个例子，考虑一个电压调节器 112，其包含一个调节器通路器件 MP_{pass} ，其具有在输入端和输出端之间大约为 1pf 的寄生电容 111。
5 如果一个 1000pf 的电容器 107 仅仅被至于调节器 112 输出端处，并且没有电容被置于其输入端，则在该负载内出现的数字开关事件可以在调节器输出电容器 107 上的电压中产生接近 40mV 的瞬时电压降。没有调节器输入电容器 109，则该 40mV 电压改变将被立即传送到调节器输入电感 117 并且通过在调节器通路器件 Pass 上的寄生电容 111，对该集成
10 电路基片产生大约 40mV 的扰动。在本例中，调节器输入电感 117 具有 2.5nH 的数值。

另外，如果一个 1000pf 的电容器 109 被置于调节器 112 输入电源端上，根据本发明，将实现 1000 的电容衰减，并且该基片扰动将减小 1000 的因子（输入电容器 109 与寄生电容 111 的比率）。为了仅仅用一个调节器输出电容器 107 产生类似的结果，这将需要 1000000pf 的输出
15 电容值。因此，与没有输出电容器 107 的例子相比，该集成调节器输入电容器 109 有效地把该已经很大的调节器输出电容器 107 乘以因子 1000（ C_{109}/C_{111} 的比率）。当具有调节器输入电容器 109 的该调节电路 30 被用于对高性能的数字电路供电，其以 25MHz 的速率产生 100mA 的
20 开关电流，所有开关激励被衰减到小于 $1.0 \mu V_{rms}$ 。

尽管单个电压调节器电路已经被示出作为单个耦合的负载，该输出可以被耦合到几个负载。另外，如图 2 中所示，两个分离的电压调节器可以被用于对多个部件负载提供必要的电压，以及衰减由于该部件的开关事件所造成的任何基片干扰。本领域普通技术人员还可以看出该负载
25 到电压调节器的耦合可以用任何方式来构成，并且两个以上的电压调节器可以被用于该调节电路 30 中，如图 3 中所示。

在本发明的优选实施例中，为了使得该集成电路面积和成本最小化，一个薄氧化物晶体管被用于实现输入电容器 109。为了避免该电容器 109 在静电放电事件过程中被损坏，一个静电放电保护器 123 还被集
30 成在芯片上，并且跨接输入电容器 109。

如上文所述, 本发明的调节电路 30 可以被用于衰减由于耦合到其上的负载所造成的任何基片干扰。在下文中将更加详细地描述包含本发明的调节器电路的一个宽带调谐器 An。

图 5 为根据本发明的优选实施例所制造的调谐器系统 10 的方框图。该调谐器系统 10 包括放大器 105、混频器 103、频率合成器 20 以及调节电路 30。由该放大器 105 接收一个输入射频 (RF) 信号 RF_{in} 。耦合到混频器 103 的放大器 105 调节在所接收的信道的频谱上的变化信号级别。为了公开的目的, 放大器 105 最好是一个低噪声放大器, 其具有 50-860MHz 的输入频率范围。这种放大器把至少少量噪声提供到调谐器系统 10。尽管最好使用一个低噪声放大器, 但是应当知道还可以使用任何其他类型的放大器 (例如, 低噪声放大器、缓冲器、阻抗匹配放大器、衰减器或者混频器)。该放大器 105 的输出被转发到该混频器 103。

混频器 103 耦合到频率合成器 20、放大器 105 和滤波器 12。该混频器 103 在一个频率把 RF 功率转换为在另一个频率的功率, 以使得信号处理更加容易, 并且更加廉价。混频器 103 接收来自放大器 105 的放大的输入信号以及来自频率合成器 20 的本地振荡器频率信号。一个中频 IF 信号在混频器 103 中通过把放大的输入信号与本地振荡器频率信号相乘而产生, 并且被提供到一个滤波器 12。该滤波器 12 然后可以从该 IF 信号中的所接收信号 RF_{in} 中选择信道的窄频段或者甚至单个信道。

该频率合成器 20 耦合到该混频器 103 和频率合成器 20。该频率合成器 20 包括一个数字分频器 115、相位检测器 120、基准产生器 100、电荷泵 121、环路滤波器 102 和压控振荡器 (VCO) 101。如图 5 中所示, 该频率合成器 20 在一个锁相环 (PLL) 结构中实现。

该 VCO101 被用于驱动该混频器 103。并且把该放大器 105 输入信号 RF_{in} 频率转换为预定 IF 信号。为了公开的目的, 该调谐器 10 的输出频率大约为 1100MHz, 但是根据特定应用的要求可以使用另一个频率。为了使得调谐器 10 产生这样的输出频率, 该 VCO101 必须覆盖从 1150-1950Hz 的频率范围, 因此使用一个宽带的完全集成的 VCO。

为了覆盖这样较大的频率跨度, 本领域的普通技术人员应当知道

VCO101 一般被实现为基于集成的多个谐振器设计或单个数字环路振荡器设计（未示出）。虽然这两个结构由于可以在芯片上获得的电感器的有限质量因子而受到限制。为了大大地减小 VCO101 的相位噪声以及大大地提高调谐器 10 的性能，该 VCO101 被置于宽带低噪声频率合成器 20 中，其中在该合成器 20 的带宽内，该 VCO101 噪声被大大地衰减。

由一个基准产生器 100 产生该频率合成器 20 的基准振荡器频率信号。作为 PLL 结构的结果，该频率合成器 20 锁定该基准频率。耦合到相位检测器 120 和频率合成器 20 的基准产生器 100 包括由基准分频器 122 所跟随的晶体受控振荡器 127，用于产生基准频率 F_{ref} 。如本领域普通技术人员所公知，任何振荡器可以被用于产生参考频率。但是，由于其频率精度和噪声性能，最好使用晶体振荡器。并且基准分频器 122 可以被取消，只要晶体受控振荡器 127 可以产生所需的基准频率 F_{ref} 即可。

来自基准产生器 100 的该基准频率 F_{ref} 被转发到相位检测器 120。耦合到基准产生器 100、数字分频器 115、电荷泵 121 和调节电路 30 的相位检测器 120 产生与由数字分频器 115 所发出分频信号 F_0/N 和由基准产生器 100 所转发的基准频率 F_{ref} 之间的相位差成比例。如果相位检测器 120 检测到两个基准频率 F_{ref} 、 F_0/N 之间的相位差，则相位误差信号被产生和转发到电荷泵 121。

耦合到调节电路 30、环路滤波器 102 和相位检测器 120 的电荷泵 121 输出一个电流，其把该环路滤波器 102 放电和充电到一个电压电平 V_{LPF} 。如本领域普通技术人员所公知，该环路滤波器 102 的充电和放电在环路滤波器 102 上产生电压改变 V_{LPF} 。该电压改变 V_{LPF} 是用于 VCO101 的一个基准。

该环路滤波器 102 耦合到 VCO101，以及电荷泵 121。环路滤波器 102 接收由电荷泵 121 所产生的电流输出。作为环路滤波器 102 充电和放电的结果，电压 V_{LPF} 被产生并且输出到 VCO101。

如上文所公开，该 VCO101 产生一个输出频率，其驱动混频器 103 来从调谐器 10 产生预定的 IF 频率输出。该 VCO101 输出频率还被转发到分频器 115。耦合到 VCO101、相位检测器 120 和调节电路 30 的分

频器 115 对由 VCO101 所产生的频率进行 N 分频，并且由调谐器 10 所使用，以使得该 PLL 结构锁定到比来自基准产生器 100 的输入频率大 N 倍的频率。一个高性能的分频器被用于产生非常低的低噪声合成器。

参见图 6，其中示出用于一部分数字分频器 115 中的一个数字 D 型触发器电路结构。尽管未在图 6 中示出，该 I1、I2、I5 和 I6 的 P 沟道和 N 沟道器件的反相器尺寸分别为 40/0.35 和 20/0.35。该 I3、I4、I7 和 I8 的 P 沟道和 N 沟道器件的反相器尺寸分别为 20/0.35 和 10/0.35。本领域的普通技术人员应当知道所示的电路被重复多倍，相互连接，以构成整个分频器。该 D 型触发器电路被复制 3 倍，以根据本发明的优选实施例产生分频器 115，但是根据需要可以使用更多或更少的 D 型触发器电路。一个数字分频器结构是优选的，因为它对检测由相位检测器 120 所测量的频率 F_{ref} 、 F_0/N 之间的相位差提供较低的相位噪声。该数字分频器输出信号比在模拟结构中使用电流转向逻辑电路的分频器约高 20dB 的信噪比。

如上文所述，该数字分频器 115、基准产生器 100、相位检测器 120 和电荷泵 121 耦合到调节电路 30。由于频率合成器 115、100、120、121 的每个上述成份是数字电路，则在电路中的晶体管的开关在基片上造成频率干扰，其干扰放大器 105 和在相同基片上的其他敏感电路，并且对调谐器 10 的整体性能具有不良影响。如本领域普通技术人员所公知，由该开关所产生的干扰在频率合成器 20 的输出端上出现，并且最终影响调谐器 10 的输出。为了防止这些频率干扰影响位于相同集成电路基片上的放大器 105，使用该调节电路 30。利用在图 1B 中所示的调节电路 30，例如数字分频器 115、相位检测器 120 和基准产生器 100 被耦合到电压调节器电路 112，作为组合的“耦合的负载#1”，而该电荷泵 121 耦合到第二电压调节器 119 作为“耦合的负载#2”。当具有集成的调节器输入电容器 109 的调节电路 30 被用于对高性能的数字分频器 115 进行供电时，其以 25MHz 的速率产生 100mA 的开关电路，所有开关激励被衰减到小于 $1.0 \mu rms$ 。

该电荷泵 121 最好由第二电压调节器 119 所供电，而不是由电压调节器电路 112 供电，以进一步避免数字分频器 115 和电荷泵 121 相互干

扰。但是，对于任何结构，仅仅需要单个调节器输入电容器 109。通过在两个电压调节器电路 112、119 之间共享调节器输入电容器 109，对于给定总量的调节器输入电容器 109，由数字分频器 115 和电荷泵 121 所产生的总基片干扰电平被最小化。

- 5 为了说明调节电路 30 减小与调谐器 10 的数字开关事件相关的基片干扰，参见下面的表 1。表 1 示出输入信号 RF_{in} 的频率和在 12.5MHz 对于数字开关事件的相应输入参考激励电平。如本领域普通技术人员所公知，对于模拟系统，希望使得所有寄生产物至少为 -57dBmV。对于数字系统，尽管在特定电平较少一致，但是 -50dbc 通常被称为所需目标电
- 10 平。如表 1 中所示，使用本发明的思想，该寄生产物的数值在所需的电平之下。

表 1

RF_{in} (MHz)	输入参考激励电平 (dbmV)
62.5	-70.3
87.5	-76.3
112.5	-69.3
137.5	-68.3
162.5	-66.5
187.5	-68.5

- 15 尽管上文已经结合具体装置描述本发明的原理，但是应当清楚地知道该描述仅仅是示意性并且不是对本发明的范围的限制。




图1 30




图2 30




图 3




图 4




图 5

10




图 6