

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2016年4月14日(14.04.2016)




(10) 国際公開番号
WO 2016/056320 A1

- (51) 国際特許分類:
H01L 25/07 (2006.01) H02M 7/48 (2007.01)
H01L 25/18 (2006.01) H05K 7/06 (2006.01)
- (21) 国際出願番号: PCT/JP2015/074456
- (22) 国際出願日: 2015年8月28日(28.08.2015)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2014-208743 2014年10月10日(10.10.2014) JP
- (71) 出願人: 富士電機株式会社(FUJI ELECTRIC CO., LTD.) [JP/JP]; 〒2109530 神奈川県川崎市川崎区田辺新田1番1号 Kanagawa (JP).
- (72) 発明者: 市川 裕章(ICHIKAWA, Hiroaki); 〒2109530 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内 Kanagawa (JP).
- (74) 代理人: 服部 毅巖(HATTORI, Kiyoshi); 〒1920082 東京都八王子市東町9番8号 八王子東町センタービル 服部特許事務所 Tokyo (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
- 添付公開書類:
— 国際調査報告(条約第21条(3))

(54) Title: SEMICONDUCTOR DEVICE AND BUS BAR

(54) 発明の名称: 半導体装置及びバスバー



1, 2 Semiconductor module
1a, 2a Semiconductor element
1b, 1d, 2b, 2d Main terminal
1c, 1e, 2c, 2e Wiring part
3, 4 Bus bar
3a, 4a Terminal part
3b1, 3b2, 4b1, 4b2 Fitting part
Ri, Rm1, Rm2 Resistance
Li, Lm1, Lm2 Inductance
10 Semiconductor device

(57) Abstract: Provided is a highly reliable semiconductor device. A semiconductor device (10) is provided with: semiconductor modules (1, 2) which have main terminals (1b, 1d, 2b, 2d) led out to the outside and wiring parts (1c, 1e, 2c, 2e) that connect semiconductor elements (1a, 2a) and the main terminals (1b, 1d, 2b, 2d); and bus bars (3, 4) which have terminal parts (3a, 4a) and fitting parts (3b1, 3b2, 4b1, 4b2) connected to the main terminals (1b, 1d, 2b, 2d), and which connect the semiconductor modules (1, 2) in parallel. The maximum resistance (Rm1, Rm2) among the resistances between the terminal parts (3a, 4a) and the respective fitting parts (3b1, 4b1) is 10% or less of the resistance (Ri) of the wiring parts (1c, 1e). The maximum inductance (Lm1, Lm2) among the inductances between the terminal parts (3a, 4a) and the respective fitting parts (3b1, 4b1) is 10% or less of the inductance (Li) of the wiring parts (1c, 1e).

(57) 要約: 信頼性の高い半導体装置を提供する。半導体装置(10)は、外部に導出された主端子(1b, 1d, 2b, 2d)と、半導体素子(1a, 2a)と主端子(1b, 1d, 2b, 2d)を接続する配線部(1c, 1e, 2c, 2e)とを有

する半導体モジュール(1, 2)と、端子部(3a, 4a)と、主端子(1b, 1d, 2b, 2d)に接続される取付部(3b1, 3b2, 4b1, 4b2)を有し、半導体モジュール(1, 2)を並列に接続するバスバー(3, 4)とを備え、端子部(3a, 4a)とそれぞれの取付部(3b1, 4b1)との間の抵抗のうち、最大の抵抗(Rm1, Rm2)が、配線部(1c, 1e)の抵抗(Ri)の10%以下であり、端子部(3a, 4a)とそれぞれの取付部(3b1, 4b1)との間のインダクタンスのうち、最大のインダクタンス(Lm1, Lm2)が、配線部(1c, 1e)のインダクタンス(Li)の10%以下である。

明 細 書

発明の名称：半導体装置及びバスバー

技術分野

[0001] 本発明は、半導体装置及びバスバーに関する。

背景技術

[0002] IGBT (Insulated Gate Bipolar Transistor)、FWD (Free Wheeling Diode) 等を搭載した複数の半導体モジュールを並列に接続した半導体装置が広く用いられている。

このような半導体装置の半導体モジュールは、電気回路上では並列接続されるものの、構造上では電源からの配線距離が異なる場合がある。この場合、並列接続される半導体モジュール同士は、配線距離の差異のために、インダクタンスに差異が生じる。このため、半導体モジュールでは、ターンオフ時に高いサージ電圧が発生し、また、スイッチング波形の相違によりスイッチング損失にも差異が生じる。そこで、並列接続された一組の半導体モジュール同士をそれらの正側及び負側の端子がそれぞれ互いに向き合うように、平行に配置したバスバーに接続させた半導体装置が提案されている（例えば、特許文献1を参照）。

先行技術文献

特許文献

[0003] 特許文献1：特開2004-135444号公報

発明の概要

発明が解決しようとする課題

[0004] しかし、特許文献1の半導体装置では、バスバーに互いに向き合うように並列接続される一組の半導体モジュールを複数組接続する場合には、電源から一組の半導体モジュールまでの距離と、電源から他の一組の半導体モジュールまでの距離とが異なる。このように距離の差に応じてバスバーの抵抗にも差異が生じることから、各組の半導体モジュールにおける電流にも差異が

生じてしまう。

[0005] 本発明は、このような点を鑑みてなされたものであり、半導体モジュールに対する電流の差異が低減された半導体装置を提供することを目的とする。

課題を解決するための手段

[0006] 本発明の一観点によれば、半導体素子と、外部に導出された主端子と、前記半導体素子と前記主端子とを接続する配線部とを有する複数の半導体モジュールと、一つの端子部と、前記主端子に接続される複数の取付部を有し、前記半導体モジュールを並列に接続する一以上のバスバーと、を備え、前記端子部とそれぞれの前記取付部との間の抵抗のうち、最も大きい抵抗が、前記配線部の抵抗の10%以下であり、前記端子部とそれぞれの前記取付部との間のインダクタンスのうち、最も大きいインダクタンスが、前記配線部のインダクタンスの10%以下である半導体装置が提供される。

[0007] また本発明の別の一観点によれば、一つの端子部と、複数の取付部とを有し、前記取付部で複数の半導体モジュールを並列に接続するバスバーであって、前記端子部とそれぞれの前記取付部との抵抗のうち、最も大きい抵抗と最も小さい抵抗との差が $25\text{ n}\Omega$ 以下であり、前記半導体モジュールを並列に接続する他のバスバーが間隔 1 mm 以下で並列に配置されている場合の前記端子部とそれぞれの前記取付部とのインダクタンスのうち、最も大きいインダクタンスと最も小さいインダクタンスとの差が 2 nH 以下であるバスバーが提供される。

発明の効果

[0008] 開示の技術によれば、半導体モジュールに印加される電流の差異が低減されて、半導体装置の特性の低下が抑制されるようになる。

本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。

図面の簡単な説明

[0009] [図1]第1の実施の形態の半導体装置を示す図である。

[図2]第1の実施の形態の半導体素子一ケース間の温度差及びパワーサイクル寿命を示すグラフである。

[図3]第2の実施の形態の半導体モジュールを示す図である。

[図4]第2の実施の形態の半導体装置を示す斜視図である。

[図5]第2の実施の形態のバスバーを示す図である。

[図6]第2の実施の形態において、半導体モジュールを並列に接続するバスバーを説明するための図である。

[図7]第2の実施の形態の半導体装置で構成される回路を示す図である。

発明を実施するための形態

[0010] 以下、図面を参照して実施の形態について説明する。

[第1の実施の形態]

図1は、第1の実施の形態の半導体装置を示す図である。

[0011] 半導体装置10は、複数の半導体モジュール1、2と、複数の半導体モジュール1、2を電氣的に並列に接続するバスバー3、4とを有する。なお、半導体装置10では、2個以上の半導体モジュールをバスバー3、4により電氣的に接続することが可能である。第1の実施の形態では、2個の半導体モジュール1、2を用いた場合について説明する。

[0012] 半導体モジュール1は、半導体素子1aと、外部に導出された主端子1b、1dと、配線部1c、1eとを有する。同様に、半導体モジュール2は、半導体素子2aと、外部に導出された主端子2b、2dと、配線部2c、2eとを有する。

[0013] 半導体素子1a、2aは、例えば、パワー半導体である。具体的には、IGBT、FWD、パワーMOSFET (Metal Oxide Semiconductor Field Effect Transistor) 等のいずれか1つ、または、複数により構成される。

[0014] 主端子1b、1dと、半導体素子1aの主電極（図示を省略）とは、配線部1c、1eにより電氣的に接続されている。同様に、主端子2b、2dと、半導体素子2aの主電極（図示を省略）とも配線部2c、2eにより電氣的に接続されている。また、配線部1c、1e、2c、2eは、それぞれ、

抵抗 R_i 及びインダクタンス L_i を有する。なお、配線部1c, 1e, 2c, 2eの抵抗 R_i は、半導体モジュール1, 2の内部抵抗と呼称する場合があり、配線部1c, 1e, 2c, 2eのインダクタンス L_i は、半導体モジュール1, 2の内部インダクタンスと呼称する場合がある。

[0015] バスバー3は、取付部3b1において、半導体モジュール1の主端子1bと接続し、取付部3b2において、半導体モジュール2の主端子2bと接続する。バスバー4は取付部4b1において、半導体モジュール1の主端子1dと接続し、取付部4b2において、半導体モジュール2の主端子2dと接続する。そして、バスバー3の端子部3a及びバスバー4の端子部4aが、図示しない外部電源に接続される。

[0016] ここで、バスバー3の端子部3aと取付部3b1との間は、流れる電流に対して抵抗 R_{m1} 及びインダクタンス L_{m1} が内在する。一方、バスバー3の端子部3aと取付部3b2との間の抵抗及びインダクタンスは、無視できるほど小さいものとする。すなわち、端子部3aと、各取付部3b1, 3b2との間の抵抗のうち、最も大きい抵抗は抵抗 R_{m1} である。そして、端子部3aと、各取付部3b1, 3b2との間のインダクタンスのうち、最も大きいインダクタンスはインダクタンス L_{m1} である。

[0017] また、バスバー4の端子部4aと取付部4b1との間は、抵抗 R_{m2} 及びインダクタンス L_{m2} が内在する。そして、バスバー3と同様に、端子部4aと、各取付部4b1, 4b2との間の抵抗のうち、最も大きい抵抗は抵抗 R_{m2} である。そして、端子部4aと、各取付部4b1, 4b2との間のインダクタンスのうち、最も大きいインダクタンスはインダクタンス L_{m2} である。

[0018] そして、第1の実施の形態においては、バスバー3, 4の端子部3a, 4aと取付部3b1, 3b2, 4b1, 4b2との間の抵抗のうち、最も大きい抵抗 R_{m1} , R_{m2} は、半導体モジュール1, 2の配線部1c, 1e, 2c, 2eの抵抗 R_i の10%以下である。また、バスバー3, 4の端子部3a, 4aと取付部3b1, 3b2, 4b1, 4b2との間のインダクタンス

のうち、最も大きいインダクタンス L_{m1} 、 L_{m2} は、半導体モジュール1、2の配線部1c、1e、2c、2eのインダクタンス L_i の10%以下である。

[0019] 次に、バスバー3、4の端子部3a、4aに接続した外部電源から、半導体装置10に電流を流した場合について説明する。

この際、半導体モジュール1の半導体素子1aは、配線部1c、1eの2つの抵抗 R_i と、バスバー3、4の抵抗 R_{m1} 、 R_{m2} とを合わせた抵抗が接続されることになる。同様に、半導体素子1aには、配線部1c、1eの2つのインダクタンス L_i と、バスバー3、4のインダクタンス L_{m1} 、 L_{m2} とを合わせたインダクタンスが接続されることになる。

[0020] 他方、半導体モジュール2の半導体素子2aは、配線部2c、2eの2つの抵抗 R_i を合わせた抵抗が接続されることになる。そして、半導体素子2aには、配線部2c、2eの2つのインダクタンス L_i を合わせたインダクタンスが接続されることになる。

[0021] すなわち、半導体装置10にバスバー3、4の端子部3a、4aから電流を印加すると、半導体モジュール1の抵抗は、半導体モジュール2よりも、抵抗 R_{m1} と抵抗 R_{m2} とを合わせた分が増加する。同様に、半導体モジュール1のインダクタンスは、半導体モジュール2よりも、インダクタンス L_{m1} とインダクタンス L_{m2} とを合わせた分が増加する。

[0022] 特に、半導体モジュール1、2の抵抗 R_i とインダクタンス L_i とを低減させることができた場合には、バスバー3、4の抵抗 R_{m1} 、 R_{m2} とインダクタンス L_{m1} 、 L_{m2} とによる影響が顕著になる。すなわち、半導体モジュール1では、上記の抵抗 R_{m1} 、 R_{m2} 及びインダクタンス L_{m1} 、 L_{m2} の増加分に応じて、流れる電流が半導体モジュール2の電流より小さくなる。ここで、仮に、半導体モジュール1、2を接続するバスバー3、4を並行に配置して、バスバー3、4のインダクタンス L_{m1} 、 L_{m2} による影響を低減できても、バスバー3、4の抵抗 R_{m1} 、 R_{m2} の影響を低減することは困難である。このため、半導体モジュール1は、特にバスバー3、4

の抵抗 R_{m1} 、 R_{m2} の影響により、流れる電流が半導体モジュール 2 の電流より小さくなる。

[0023] そこで、第 1 の実施の形態の半導体装置 10 では、抵抗 R_{m1} 、 R_{m2} を抵抗 R_i の 10% 以下とし、また、インダクタンス L_{m1} 、 L_{m2} をインダクタンス L_i の 10% 以下としている。このため、半導体装置 10 では、バスバー 3、4 の抵抗 R_{m1} 、 R_{m2} とインダクタンス L_{m1} 、 L_{m2} とによる影響が低減される。

[0024] 次に、抵抗 R_{m1} 、 R_{m2} （並びにインダクタンス L_{m1} 、 L_{m2} ）の、抵抗 R_i （並びにインダクタンス L_i ）に対する比率に応じた、半導体素子一ケース間の温度差及びパワーサイクル寿命について説明する。

[0025] 図 2 は、第 1 の実施の形態の半導体素子一ケース間の温度差及びパワーサイクル寿命を示すグラフである。

なお、図 2（A）において、横軸は半導体素子 1 a と半導体素子 2 a との間の電流の差（%）を、縦軸は温度がより高くなる半導体モジュール 2 における半導体素子 2 a とケースとの間の温度差 ΔT_j の相対値を示している。なお、縦軸は、半導体素子 1 a と半導体素子 2 a との電流の差が 0%（すなわち半導体素子 1 a と半導体素子 2 a との電流の差がない）の場合の ΔT_j を基準（100%）としている。

[0026] また、図 2（B）は、横軸は前述の ΔT_j の相対値を、縦軸は半導体素子 1 a に対する半導体素子 2 a のパワーサイクル寿命（サイクル）の相対値を、それぞれ対数で示している。なお、縦軸は、半導体素子 1 a と半導体素子 2 a との電流の差が 0% の場合のパワーサイクル寿命を基準（100%）としている。

[0027] また、図 2（A）の評価は以下のようにして行われる。

評価対象の半導体素子 1 a、2 a に対して電流を流し、この電流値を変化させることで、半導体素子 1 a と半導体素子 2 a との間の電流の差とする。なお、半導体素子 1 a、2 a は定格電圧が 1200 V、定格電流が 100 A である。半導体素子 1 a、2 a に接続される電源は、電圧を 600 V、周波

数を15kHz、力率を0.9である。

[0028] 次に、半導体素子1aと半導体素子2aとの間の電流の差の比率を、0%、5%、10%、15%、20%として、半導体素子2aに流れる電流を基準値(0%)から、5%、10%、15%、20%増加させた場合の半導体素子2aのケースとの間の温度差 ΔT_j を計測する。

[0029] 図2(A)のグラフによれば、半導体素子1aと半導体素子2aとの間の電流の差が増加するに従い、温度差 ΔT_j が増加していることが認められる。すなわち、半導体素子1aと比較して、半導体素子2aの温度が上昇することを示している。

[0030] なお、既述の通り、半導体装置10において、バスバー3, 4の抵抗 R_{m1} , R_{m2} 及びインダクタンス L_{m1} , L_{m2} を低減させると、半導体モジュール1と半導体モジュール2との間の電流の差を低減させることができる。すなわち、抵抗 R_{m1} , R_{m2} (インダクタンス L_{m1} , L_{m2})の、抵抗 R_i (インダクタンス L_i)に対する比率が増加するにつれて、半導体素子1aと半導体素子2aとの間の電流の差が大きくなると言える。したがって、図2(A)から、抵抗 R_{m1} , R_{m2} (インダクタンス L_{m1} , L_{m2})が増加するに連れて、温度差 ΔT_j が増加すると考えられる。

[0031] また、図2(A)に示す各温度差 ΔT_j における半導体素子1aのパワーサイクル寿命(サイクル)の評価を行った。

この評価結果を示す図2(B)のグラフによれば、温度差 ΔT_j が増加するに従い、半導体素子2aのパワーサイクル寿命が低下することが認められる。なお、各温度差 ΔT_j は、図2(A)に記載の半導体素子1aと半導体素子2aとの間の電流の差に対応するものである。すなわち、この評価結果は、半導体素子1aと半導体素子2aとの間の電流の差が増加するに従い、半導体素子2aのパワーサイクル寿命が低下することを示している。

[0032] 特に、半導体素子1aと半導体素子2aとの電流の差が10%の場合では、この電流の差が0%の場合に対して、パワーサイクル寿命が約1/4(23.9%)に低下している。また、この電流の差が15%の場合では、電流

差0%の場合に対して、パワーサイクル寿命が約 $1/8$ (12.6%)に低下している。ここで、半導体素子2aのパワーサイクル寿命については、半導体素子1aの $1/5$ 程度までの低下が許容される。このため、半導体素子1aと半導体素子2aとの間の電流の差の比率を10%以下にすればよい。

[0033] ここで、端子部3aと端子部4aとの間に電圧を印加し、半導体素子1aに流れる電流を I_1 、半導体素子2aに流れる電流を I_2 とした場合、以下の式(1)が成り立つ。

$$I_2 = ((R_{m1} + R_{m2}) / 2R_i) * I_1 \dots (1)$$

すなわち、半導体素子1aと半導体素子2aとの間の電流の差は、半導体モジュール1, 2の配線部1c, 1e, 2c, 2eの抵抗の合計値 $2R_i$ に対する、バスバー3とバスバー4との抵抗の合計値 $R_{m1} + R_{m2}$ の比率と等しい。そのため、半導体素子1aと半導体素子2aとの電流の差を10%以下にするためには、半導体モジュール1, 2の配線部1c, 1e, 2c, 2eの抵抗($2R_i$)に対して、バスバー3, 4の抵抗($R_{m1} + R_{m2}$)を10%以下にすればよい。

[0034] なお、式(1)に関しては、インダクタンスについても同様である。そのため、半導体素子1aと半導体素子2aとの電流の差を10%以下にするためには、半導体モジュールの配線部のインダクタンス($2L_i$)に対して、バスバー3, 4のインダクタンス($L_{m1} + L_{m2}$)を10%以下にすればよい。

[0035] また、半導体モジュール1, 2の配線部1c, 1e, 2c, 2eの抵抗及びインダクタンスに対して、バスバー3とバスバー4との抵抗及びインダクタンスの差を5%以下にすれば、半導体素子2aのパワーサイクル寿命を半導体素子1aの約 $1/2$ にすることができるため、より好ましい。

[0036] 上記のように本実施形態により、半導体装置10の寿命の低下を抑制し、半導体装置の信頼性を改善することができる。

[第2の実施の形態]

第2の実施の形態では、第1の実施の形態の半導体装置についてより具体

的に説明する。

[0037] 図3は、第2の実施の形態の半導体モジュールの一例を示す図である。

なお、図3(A)は、半導体モジュール50に含まれる構成の側面図を、図3(B)は、半導体モジュール50の斜視図を、図3(C)は、半導体モジュール50の回路図をそれぞれ示している。

[0038] 半導体モジュール50は、図3(A)に示されるように、半導体チップ53a、53bと、絶縁基板52a、52bと、導電ポスト54と、プリント基板55と、端子56～59とを備えている。半導体チップ53a、53bは、IGBTやパワーMOSFET、FWD等のパワー半導体である。なお、図3(A)では、絶縁基板52a、52bのそれぞれの上に一つの半導体チップ53a、53bのみを表示している。実際は、絶縁基板52a、52bのそれぞれのおもて面側の回路板上に、IGBT等のスイッチングデバイスとFWDとを配置して、図3(C)に示される等価回路が構成されている。

[0039] 絶縁基板52a、52bは、伝熱性の良いアルミナ等のセラミック板と、その表裏面に配置された銅等の導電性材料で構成される回路板と金属板とで構成されている。おもて面側の回路板には、所定の回路パターンが形成されている。絶縁基板52a、52bは、例えばDCB(Direct Copper Bonding)基板やAMB(Active Metal Blazing)基板等である。なお、図3(A)に示す通り、絶縁基板52a、52bと半導体チップ53a、53bの間に、放熱性を高める銅板51a、51bを配置しても良い。

[0040] プリント基板55は、絶縁基板52a、52bの回路板に対向して配置されている。プリント基板55は配線用の金属層を有する。

筒形状の導電ポスト54は、一方がプリント基板55の金属層に接続され、他方が半導体チップ53a、53bや、絶縁基板52a、52bの回路板に接続されている。

[0041] このように、半導体モジュール50の配線部には、絶縁基板51a、51b、プリント基板55及び導電ポスト54が用いられている。

従来の半導体モジュールにおいて、配線部にはボンディングワイヤがよく用いられている。しかしながら、細線であるボンディングワイヤによる接続では、配線部の抵抗やインダクタンスを低減することは困難である。

[0042] 一方、第2の実施の形態に示すように、配線部に導電ポストやプリント基板を用いると、ボンディングワイヤに比べ配線の断面積を太くすることができ、配線部の抵抗やインダクタンスを低減することができる。また、プリント基板の両面に逆並列で金属層を配置することにより、さらに配線部のインダクタンスを低減することができる。

[0043] 図3(C)の回路図に示されるように、半導体モジュール50には、スイッチングデバイス（以下、単にトランジスタという）Q1とFWD（以下、ダイオードという）D1の逆並列回路と、トランジスタQ2とダイオードD2との逆並列回路とが、直列に接続されている。さらに、上記回路の配線は、内部抵抗R1、R2及び内部インダクタンスL1、L2をそれぞれ有する。

[0044] ここで、絶縁基板52a、52b上に配置される半導体チップ53a、53bは、図3(C)に示すトランジスタQ1、Q2とダイオードD1、D2の逆並列回路を等価的に構成すればよい。このため、トランジスタQ1、Q2とダイオードD1、D2とは、どちらかあるいは双方が同定格の複数の半導体チップを搭載するようにしてもよい。

[0045] 半導体チップ53aの下面にはトランジスタQ1のコレクタ電極が配置され、回路板を介して半導体モジュール50のコレクタ端子C1である端子56が接続されている。他方の半導体チップ53bの裏面に配置されたトランジスタQ2のコレクタ電極も、回路板を介してコレクタ／エミッタ端子C2／E1である端子58が接続されている。また、半導体チップ53a、53bのおもて面には、トランジスタQ1、Q2のエミッタ電極及びゲート電極が配置され、それぞれ導電ポスト54を介してプリント基板55に接続される。このうちトランジスタQ1のエミッタ電極は、導電ポスト54やプリント基板55を介して端子58と接続され、トランジスタQ2のエミッタ電極

は導電ポストやプリント基板 5 5 を介してエミッタ端子 E 2 である端子 5 7 に接続されている。

[0046] 端子 5 6 ～ 5 8 は、図 3 (B) に示すように半導体モジュール 5 0 に 2 本ずつ対向して配置されている。また、半導体モジュール 5 0 は端子 5 6 ～ 5 8 以外に、先端が突起している 4 本の端子 5 9 をさらに有している。これらの端子 5 9 のうちの 2 本はハーフブリッジ回路のトランジスタ Q 1, Q 2 のゲート電極にゲート制御信号を供給するゲート端子 G 1, G 2 であり、プリント基板 5 5 に接続されている。また、残りの 2 本は制御（補助）端子であって、トランジスタ Q 1, Q 2 のコレクターエミッタ間に流れる電流をセンシングするセンス信号を出力する検査端子（図 3 (C) では図示を省略）を構成している。すなわち、端子 5 6 ～ 5 8 は半導体モジュール 5 0 の主電流を流す主端子であり、端子 5 9 は半導体モジュール 5 0 を制御するための制御端子である。

[0047] 半導体モジュール 5 0 の各構成要素は、例えばエポキシ樹脂などの熱硬化性樹脂によってモールドされ、保護される。半導体モジュール 5 0 は、全体として図 3 (B) に示すような直方体である。そして 1 0 本の端子 5 6 ～ 5 9 の端部が、半導体モジュール 5 0 の上面から突出している。半導体モジュール 5 0 の底面には、絶縁基板 5 2, 5 3 の底面側の金属板に対応して、銅板 5 1 c, 5 1 d がそれぞれ面一となるように配置されている。

[0048] 次に、このような半導体モジュール 5 0 により構成される半導体装置について、図 4 を用いて説明する。

図 4 は、第 2 の実施の形態の半導体装置を示す斜視図である。

[0049] なお、図 4 で示す半導体モジュール 5 0 a ～ 5 0 e は半導体モジュール 5 0 と同一の構成をなす。なお、半導体モジュール 5 0 は、半導体モジュール 5 0 a ～ 5 0 e の総称である。

[0050] 半導体装置 1 0 0 は、同じ向きに配置した 5 つの半導体モジュール 5 0 a ～ 5 0 e を含む。

また、半導体装置 1 0 0 は、各半導体モジュール 5 0 a ～ 5 0 e の主端子

である端子56同士を電氣的に接続するバスバー60と、各半導体モジュール50a～50eの主端子である端子57同士を電氣的に接続するバスバー70と、各半導体モジュール50a～50eの主端子である端子58同士を電氣的に接続するバスバー80と、を有する。

[0051] バスバー60、70、80は、丸孔64、74、84が設けられた端子部63（P端子）、端子部73（N端子）、端子部83（AC端子）をそれぞれ備える。端子部63、73、83に、外部から電源が接続される。

[0052] 図5は、第2の実施の形態のバスバーを示す図である。

なお、図5は、バスバー60を例示しており、図5（A）は、正面図を、図5（B）は、図5（A）の反対側の裏面図を、図5（C）は、側面図を、図5（D）は、上面図をそれぞれ示している。

[0053] バスバー60は、凸部62を備える板部61と、凸部62の先端に設けられた端子部63と、板部61の下端側に設けられた複数の取付部65とを有する。端子部63には丸穴64が設けられ、取付部65には丸孔66が設けられている。また、端子部63と取付部65は、板部61に対して略直角に配置されている。

[0054] また、バスバー70、80も、凸部及び端子部の位置が図4に示したようにそれぞれ異なっているだけで、他の構成はバスバー60と同様である。

そして、5つ並べられた半導体モジュール50a～50eの端子56を、バスバー60の取付部65の対応する丸孔66にそれぞれ挿し通して突出させる。そして、丸孔66から突出した端子56が取付部65にはんだ付けされ、バスバー60と半導体モジュール50a～50eが電氣的に接続される。バスバー70、80も同様に半導体モジュール50a～50eの端子57、58に接続され、半導体装置100が構成される。

[0055] 図6は、第2の実施の形態において、半導体モジュールを並列に接続するバスバーを説明するための図である。

バスバー60の各半導体モジュール50a～50eの間には、抵抗R11、R13、R15、R17及びインダクタンスL11、L13、L15、L

17がそれぞれ内在している。また、バスバー60の端子部63は抵抗R13と抵抗R15との間に接続されており、端子部63と半導体モジュール50cとの取付部との間の抵抗及びインダクタンスは無視できるほど小さい。

[0056] また、バスバー70にも、図示を省略するものの、同様に、各半導体モジュール50の間には、抵抗及びインダクタンスがそれぞれ内在している。

なお、バスバー60、70は、例えば、銅合金等の導電性の材料が用いられる。また、バスバー60、70は、これらの抵抗及びインダクタンスができる限り小さくなるようなサイズ（長さ、高さ、厚さ）が選択される。

[0057] また、バスバー60及びバスバー70を、図4に示すように並行に配置することで、バスバー60及びバスバー70に内在するインダクタンスを低減することができる。

図7は、第2の実施の形態の半導体装置で構成される回路を示す図である。

[0058] 半導体装置100には、半導体モジュール50a～50eが並列に接続されている。

半導体モジュール50a～50eの各コレクタ端子C1がバスバー60によりそれぞれ接続されている。半導体モジュール50a～50eの各エミッタ端子E2がバスバー70によりそれぞれ接続されている。さらに、各コレクタ／エミッタ端子C2／E1がバスバー80によりそれぞれ接続されている。

[0059] バスバー60には、既述の通り、半導体モジュール50a～50eの各コレクタ端子C1間に抵抗R11、R13、R15、R17及びインダクタンスL11、L13、L15、L17がそれぞれ内在している。また、バスバー70も、同様に、半導体モジュール50a～50eのエミッタ端子E2間に抵抗R12、R14、R16、R18及びインダクタンスL12、L14、L16、L18がそれぞれ内在している。

[0060] 上記回路構成において、各半導体モジュール50a～50eに接続されるバスバー60及びバスバー70の、端子部（N端子、P端子）から各取付部

までの抵抗及びインダクタンスについて、以下に述べる。

[0061] 半導体モジュール50aに接続されるバスバーの抵抗は $R_{11} + R_{12} + R_{13} + R_{14}$ であり、インダクタンスは $L_{11} + L_{12} + L_{13} + L_{14}$ である。

半導体モジュール50bに接続されるバスバーの抵抗は $R_{13} + R_{14}$ であり、インダクタンスは $L_{13} + L_{14}$ である。

[0062] 半導体モジュール50cに接続されるバスバーの抵抗およびインダクタンスは無視できるほど小さい。

半導体モジュール50dに接続されるバスバーの抵抗は $R_{15} + R_{16}$ であり、インダクタンスは $L_{15} + L_{16}$ である。

[0063] 半導体モジュール50eに接続されるバスバーの抵抗は $R_{15} + R_{16} + R_{17} + R_{18}$ であり、インダクタンスは $L_{15} + L_{16} + L_{17} + L_{18}$ である。

すなわち、各半導体モジュール50a～50eの端子部とそれぞれの取付部との間の抵抗のうち、最も大きい抵抗は、 $R_{11} + R_{12} + R_{13} + R_{14}$ （半導体モジュール50a）もしくは $R_{15} + R_{16} + R_{17} + R_{18}$ （半導体モジュール50e）のいずれかである。ここで、上記の最も大きい抵抗を、半導体モジュール50の配線部の抵抗 $R_1 + R_2$ の10%以下にする。これにより、各半導体モジュール50a～50eに接続されるバスバーの端子部から取付部までのすべての抵抗が、半導体モジュール50の配線部の抵抗の10%以下になる。

[0064] また、各半導体モジュール50a～50eの端子部とそれぞれの取付部との間のインダクタンスのうち、最も大きいインダクタンスは、 $L_{11} + L_{12} + L_{13} + L_{14}$ （半導体モジュール50a）もしくは $L_{15} + L_{16} + L_{17} + L_{18}$ （半導体モジュール50e）のいずれかである。そして、上記最も大きいインダクタンスを、半導体モジュール50の配線部のインダクタンス $L_1 + L_2$ の10%以下にする。これにより、各半導体モジュール50a～50eに接続されるバスバーの端子部から取付部までのすべてのイン

ダクタンスが、半導体モジュール50の配線部の抵抗の10%以下になる。

[0065] これにより、第1の実施の形態と同様、各半導体モジュール50a~50eに流れる電流の差を10%以下にすることができる。このため、半導体装置100の寿命の低下を抑制し、信頼性を改善することができる。

[0066] 具体例として、配線部の抵抗が0.6mΩ、インダクタンスが15nHである半導体モジュール50を、並列接続で用いる場合について示す。

この場合、バスバー60の、端子部から最も抵抗及びインダクタンスの大きい取付部までの幅を44mm、高さを30mm、厚さを1mmにし、並行に配置するバスバー70との距離を1mmにする。すると、バスバー60の端子部から取付部までの抵抗は48Ω、インダクタンスは2nHとなる。

[0067] このようにすれば、端子部とそれぞれの取付部との抵抗のうち、最も大きい抵抗と最も小さい抵抗との差は25nΩ以下となる。また、最も大きいインダクタンスと最も小さいインダクタンスとの差は2nH以下となる。

[0068] これにより、バスバーの抵抗およびインダクタンスを、配線部の抵抗およびインダクタンスの10%以下にすることができ、各半導体モジュールに流れる電流の差を10%以下にすることができる。

[0069] さらに、上記バスバーの高さを60mmにすれば、バスバーの端子部から取付部までの抵抗は0.59Ω、インダクタンスは1nHとなる。

これにより、バスバーの抵抗およびインダクタンスを、配線部の抵抗およびインダクタンスの5%以下にすることができ、各半導体モジュールに流れる電流の差を5%以下にすることができるので、より好ましい。

[0070] 上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。

符号の説明

[0071] 1, 2 半導体モジュール

1 a, 2 a 半導体素子

1 b, 1 d, 2 b, 2 d 主端子

1 c, 1 e, 2 c, 2 e 配線部

3, 4 バスバー

3 a, 4 a 端子部

3 b 1, 3 b 2, 4 b 1, 4 b 2 取付部

1 0 半導体装置

請求の範囲

- [請求項1] 半導体素子と、外部に導出された主端子と、前記半導体素子と前記主端子とを接続する配線部とを有する複数の半導体モジュールと、
一つの端子部と、前記主端子に接続される複数の取付部を有し、前記半導体モジュールを並列に接続する一以上のバスバーと、
を備え、
前記端子部とそれぞれの前記取付部との間の抵抗のうち、最も大きい抵抗が、前記配線部の抵抗の10%以下であり、
前記端子部とそれぞれの前記取付部との間のインダクタンスのうち、最も大きいインダクタンスが、前記配線部のインダクタンスの10%以下である半導体装置。
- [請求項2] 前記端子部とそれぞれの前記取付部との間の抵抗のうち、最も大きい抵抗が、前記配線部の抵抗の5%以下であり、
前記端子部とそれぞれの前記取付部との間のインダクタンスのうち、最も大きいインダクタンスが、前記配線部のインダクタンスの5%以下である、
請求項1に記載の半導体装置。
- [請求項3] 前記配線部は、絶縁基板と、前記絶縁基板に対向するプリント基板と、前記プリント基板に接続された導電ポストとを有する、
請求項1に記載の半導体装置。
- [請求項4] 前記主端子は、前記絶縁基板もしくは前記プリント基板に接続されている、
請求項3に記載の半導体装置。
- [請求項5] 前記主端子は、第1主端子と第2主端子とを含み、
前記バスバーは、前記第1主端子に接続される第1バスバーと、前記第2主端子に接続される第2バスバーを含み、
前記第1バスバーと前記第2バスバーとが並行に配置されている、
請求項1に記載の半導体装置。

[請求項6] 前記第1バスバーと前記第2バスバーとの間隔が1 mm以下である

、

請求項5に記載の半導体装置。

[請求項7] 一つの端子部と、複数の取付部とを有し、前記取付部で複数の半導体モジュールを並列に接続するバスバーであって、

前記端子部とそれぞれの前記取付部との抵抗のうち、最も大きい抵抗と最も小さい抵抗との差が25 nΩ以下であり、


前記半導体モジュールを並列に接続する他のバスバーが間隔1 mm以下で並列に配置されている場合の前記端子部とそれぞれの前記取付部とのインダクタンスのうち、最も大きいインダクタンスと最も小さいインダクタンスとの差が2 nH以下であるバスバー。

[請求項8] 前記半導体モジュールを並列に接続する他のバスバーが間隔1 mm以下で並列に配置されている場合の前記端子部とそれぞれの前記取付部とのインダクタンスのうち、最も大きいインダクタンスと最も小さいインダクタンスとの差が1 nH以下である、



請求項7に記載のバスバー。

[図1]


10 半導体装置




[図2]




[図3]




[図4]



[図5]



[図7]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2015/074456

A. CLASSIFICATION OF SUBJECT MATTER

H01L25/07(2006.01)i, H01L25/18(2006.01)i, H02M7/48(2007.01)i, H05K7/06(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L25/07, H01L25/18, H02M7/48, H05K7/06

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2015
Kokai Jitsuyo Shinan Koho	1971-2015	Toroku Jitsuyo Shinan Koho	1994-2015

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2009-146933 A (Denso Corp.), 02 July 2009 (02.07.2009), paragraphs [0020] to [0048]; fig. 1, 5 (Family: none)	1-8
A	JP 2014-017319 A (Toyota Industries Corp.), 30 January 2014 (30.01.2014), paragraphs [0006] to [0007]; fig. 1 to 2 & US 2014/0008781 A1 & DE 102013213205 A & KR 10-2014-0005813 A & CN 103531574 A	1-8
P, A	JP 2014-236150 A (Fuji Electric Co., Ltd.), 15 December 2014 (15.12.2014), paragraphs [0018] to [0031]; fig. 1 to 4 & US 2014/0355219 A1 & DE 102014210604 A	1-8

☐ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
29 October 2015 (29.10.15)

Date of mailing of the international search report
10 November 2015 (10.11.15)

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

A. 発明の属する分野の分類（国際特許分類（I P C））

Int.Cl. H01L25/07(2006.01)i, H01L25/18(2006.01)i, H02M7/48(2007.01)i, H05K7/06(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（I P C））

Int.Cl. H01L25/07, H01L25/18, H02M7/48, H05K7/06

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1 9 2 2 - 1 9 9 6 年
日本国公開実用新案公報	1 9 7 1 - 2 0 1 5 年
日本国実用新案登録公報	1 9 9 6 - 2 0 1 5 年
日本国登録実用新案公報	1 9 9 4 - 2 0 1 5 年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2009-146933 A（株式会社デンソー）2009.07.02, 段落 [0020]-[0048], 図 1, 5（ファミリーなし）	1-8
A	JP 2014-017319 A（株式会社豊田自動織機）2014.01.30, 段落 [0006]-[0007], 図 1-2 & US 2014/0008781 A1 & DE 102013213205 A & KR 10-2014-0005813 A & CN 103531574 A	1-8
P, A	JP 2014-236150 A（富士電機株式会社）2014.12.15, 段落 [0018]-[0031], 図 1-4 & US 2014/0355219 A1 & DE 102014210604 A	1-8

☐ C 欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの

「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの

「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）

「O」口頭による開示、使用、展示等に言及する文献

「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」同一パテントファミリー文献

国際調査を完了した日

2 9 . 1 0 . 2 0 1 5

国際調査報告の発送日

1 0 . 1 1 . 2 0 1 5

国際調査機関の名称及びあて先

日本国特許庁（I S A / J P）

郵便番号 1 0 0 - 8 9 1 5

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

多賀 和宏

5 D

4 4 5 1

電話番号 0 3 - 3 5 8 1 - 1 1 0 1 内線 3 5 5 1