

2004 11 26
10-0458371
2004 11 15

(81)

가

가

가

가

가

AP ARIPO : 가

EA : 가

EP : 가

OA OAPI : 가

(74)

- 1 -

[illegible]

4

가 , FPGA(field programmable gata array;) .

FPGA 가 , , . FPGA SRAM()

(load)), FPGA RAM)

8 (configuration storage element),

Xilinx XC4025 422,128 가 , , FPGA

2ms 가 가 , ,

FPGA , ,

, (on-the-fly) 가 ,

, 가 , ,

(domain) 가 , ,

, 가 , ,

, 가 , ,

, 가 , ,

, 가 , ,

가 가

(floating point unit)

CPU 2 2 32 가

가

(design emulation)'(, QuickTurn

FPGA

가 ,

(set up)

64 가 , 64

1024 , 32 CPU , CPU

64 가 32 가 102

4 , 32 가 CPU 가 64 가

a. ;

b. 가 ;

c. ;

d. ;

e. 가 ;

f. FPGA

가

가 D

RAM 가

가 FPGA 가

10,000 가

(non-reconfiguration)

가

AM ; DR

(DRAM row wide loading) DRAM

DRAM (row)

1 3

2 FPGA

3 2 가 (routing channel)

4 가 'SONAL'

가 (Self-modifying, On-the-fly Alterabl

e Logic)'

5
6 , 'SONAL' FPGA
가
7 'SONAL' FPGA (pinout)
8 1994 10 7 08/320,058 'PARA
S' 7 'SON
AL' FPGA

, FPGA
'SONAL'

FPGA
(#1 #n) 1 CPU
FPGA 가 FPGA 가 2
RAM) 3 (small localized) SRAM(
SRAM 4 DRAM SRAM
1 SRAM DRAM 가 (SRAM 가
(configuration command) 가 SRAM 가
(masking) 가 가
SRAM SRAM DRAM 가 DRAM I/O
가 가 DRAM I/O
(state machine)
가 가
FPGA FPGA 가 32768 가
ONAL' 4 10MHz 3.3ms 'S
, 4096 (512 x8) 가 'SONAL' FPGA
SRAM 8 가 40ns , FPGA SRAM
가 3.3ms FPGA 가 320ns
가 10,000 1
'SONAL' 가 DRAM 'm' 가
= r x t/m
SRAM 가 가 DRAM SRAM
DRAM 가
2 DRAM 가 2 DRAM
가 FPGA 가 SRAM
'm' 'm'
'/2' 가 'm/2'
DRAM
DRAM
가

, 5 가 .

SRAM

DRAM

(depth)

SRAM 32 x 9 SRAM

SRAM 5 가 , FPGA

, SRAM

가 가 ,

, 가

CPU

가

가

SRAM

EEPROM

'SONAL' 6

가 CPU 가

(platform independent)

(JABA)'(가)

bility)

가 CPU 가 'SONAL' FPGA

가 CPU 가 'SONAL' FPGA

'SONAL' I/O

가 7

DRAM 256K x

8 DRAM 'SONAL' DRAM 21

(9 , 8 , 'RAS', 'CAS', 'WRITE' 'Output Enable' 1). , FPGA

(WAIT)' CPU(

S' DRAM 'SONAL' 'PARA

가

DRAM DRAM

PARAS' 8

가 DRAM 13

FPGA I/O

I/O 가 CPU

가 FPGA

'SONAL' 2 2 32 가 32 가 가 CPU

'SONAL' FPGA가

'SONAL'

'SONAL'

'SONAL'

64 1024 32 64 CPU 가 'SONAL' CPU

(function specific unit)

가

가 , FPGA , ,
가 , FPGA ,
가 ,
DRAM PU , FPGA C
DRAM ,
가 .

(57)

1. 가 ;
DRAM ;
DRAM
(configuration command) ;
row) ((
2. (re-configura
3. 1 가 가
1 FPGA SRAM (distributed bits) 가
4. 1
DRAM DRAM
5. 가
6. 3 가 SRAM
7. 1 DRAM I/O 가
8. 7 / 가 가
9. 1 DRAM 가
10. 가
DRAM ;

DRAM ;
 ;
 , ;
 ;
 가
 11.
 10 , FPGA
 SRAM 가
 12.
 10 , DRAM , DRAM (arbitration)
 가 가
 13.
 11 , DRAM , DRAM
 SRAM
 DRAM 가 ,
 SRAM
 가
 14.
 13 ,
 ;
 DRAM DRAM
 ;
 DRAM
 ,
 가
 15.
 14 , 5 ,
 SRAM DRAM 9 , 32 × 9
 가
 16.
 10 ,
 ;
 DRAM DRAM 가 가
 ,
 ,
 ,
 가
 17.
 16 , SRAM 가
 .
 18.
 16 , 가
 .
 19.
 11 , 가 SRAM 가
 .
 20.
 10 , DRAM I/O 가
 가
 21.
 20 ,
 / ,

가

가

22.

10

가
가

DRAM

가

23.

22

FPGA

가

24.

11

가

가

25.

11

가

, 2

DRAM

가

26.

24

가

DRAM


()

가

(종래 기술)


1

시스템 버스




2

(종래 기술)




3


(종래 기술)




4




5



6



7



8

