

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局

(43) 国际公布日
2017 年 10 月 5 日 (05.10.2017)



(10) 国际公布号
WO 2017/166109 A1

(51) 国际专利分类号:
H03F 1/26 (2006.01)

(21) 国际申请号: PCT/CN2016/077832

(22) 国际申请日: 2016 年 3 月 30 日 (30.03.2016)

(25) 申请语言: 中文

(26) 公布语言: 中文

(71) 申请人: 武汉芯泰科技有限公司 (WUHAN SYN-TEK LTD.) [CN/CN]; 中国湖北省武汉市东湖开发区东信路数码港(留学生创业园)C 栋 2116 室张科峰, Hubei 430074 (CN)。

(72) 发明人: 张科峰 (ZHANG, Kefeng); 中国湖北省武汉东湖开发区东信路数码港(留学生创业园)C 栋 2116 室张科峰, Hubei 430074 (CN)。 刘览琦 (LIU, Lanqi); 中国湖北省武汉市东湖开发区东信路数码港(留学生创业园)C 栋 2116 室张科峰, Hubei 430074 (CN)。

(81) 指定国 (除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG,

BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。

(84) 指定国 (除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

— 包括国际检索报告(条约第 21 条(3))。

(54) Title: LOW NOISE AMPLIFIER

(54) 发明名称: 一种低噪声放大器




图 2

(57) Abstract: A low noise amplifier, comprising: a matching amplification stage circuit (1) and a gain enhancement stage circuit (2), wherein the matching amplification stage circuit comprises a first transistor (11), a second transistor (12), a first output node (13) and a second output node (14); a source electrode of the first transistor (11) is coupled to an antenna impedance (10) and a drain electrode of the first transistor is coupled to the first output node (13); a grid electrode of the second transistor (12) is coupled to the source electrode of the first transistor (11) and a drain electrode of the second transistor is coupled to the second output node (14); the gain enhancement stage circuit comprises a first pair of transistors (21) and a second pair of transistors (22) coupled to the first pair of transistors (21); and the first pair of transistors (21) are respectively coupled to the first output node (13) and the second output node (14). The low noise amplifier has the beneficial effects that the broadband impedance matching is realized while minimization of the first-stage noise is guaranteed, so that the overall noise performance of an LNA is improved, the output impedance balance of a differential end is realized, and the non-linearity brought by the gain enhancement is eliminated.

(57) 摘要:

[见续页]

WO 2017/166109 A1



一种低噪声放大器，包括：匹配放大级电路（1），包括第一晶体管（11）、第二晶体管（12）、第一输出节点（13）及第二输出节点（14）；第一晶体管（11）的源级耦合至天线阻抗（10），其漏极耦合至第一输出节点（13）；第二晶体管（12）的栅极耦合至第一晶体管（11）的源级，其漏极耦合至第二输出节点（14）；增益提升级电路（2），包括第一对晶体管（21）及耦合至第一对晶体管（21）的第二对晶体管（22）；第一对晶体管（21）分别耦合至第一输出节点（13）及第二输出节点（14）。所述低噪声放大器有益效果为：实现宽带阻抗匹配的同时确保了第一级噪声的最小化，从而提升整体 LNA 的噪声性能，实现差分的输出阻抗平衡，消除了增益提升带来的非线性。

发明名称: 一种低噪声放大器

技术领域

[0001] 本发明涉及无线通信收发器技术领域，尤其涉及一种低噪声放大器。

背景技术

[0002] 随着技术的发展，集成无线通信芯片被大量应用于作战系统、大规模应急通信系统、导航定位、物联网、传感器网络、数字电视广播、公共安全、智能楼宇家居、无线电台、移动终端、玩具电子等多个行业，相应也衍生出了多样的通信协议标准。为了顺应市场的需求，当前无线通信领域最热门的研究就是设计一款兼容多协议的收发器芯片，以满足用户日益增长的语音、视频、数据浏览等需求，这就要求作为无线通信收发器信号处理的第一级放大器（低噪声放大器，英文简写LNA）需要兼具有宽带、高增益、高线性度、低噪声、阻抗匹配等特性指标。同时，为使信号更好的处理，要求LNA可以输出差分信号。

[0003] LNA是芯片与天线相连的第一级，它起到了对天线信号进行放大的作用。在这个过程中，通信频带内的有用信号被低噪声放大器放大，而由无线空间信道产生的噪声被放大器的增益抑制，同时放大器本身附加的噪声非常小，使得有用信号被放大的同时并不影响其质量。无线空间信道传来的各类干扰将产生信号交调量，这部分干扰将由放大器良好的线性性能抑制。

[0004] 从结构上来看，目前市场上的LNA主要分为两类：一类是差分输入差分输出型的LNA，这种结构在与天线进行匹配时，需要外接一个单端转差分的变压器，变相提升了成本；另一类是单端输入、差分输出的LNA，这种LNA需要不需要外置的变压器，同时采用噪声消除的结构可以消除输入端的一个晶体管的噪声（主要噪声来源），但是这种结构往往存在输出阻抗差分端不平衡的问题。

[0005] 从匹配方式看，目前市场上的LNA主要分为以下两类：一类是采用片外电感电容进行阻抗匹配，但这种方案增加了片外无源器件，且往往使LNA的工作在窄带，应用于单频点的无线通信；另一类是利用晶体管的源极输入阻抗特性，形成共栅极管匹配，这种匹配可以在数GHz的频带内达到良好的效果，但由于对晶

体管的跨导要求严格，极大的限制了LNA的增益性能。

技术问题

[0006] 本发明要解决的技术问题在于，针对背景技术中LNA的阻抗匹配、低噪声、高线性度、阻抗平衡、高增益等特性间的折中难题，提供一种低噪声放大器。

问题的解决方案

技术解决方案

[0007] 本发明解决其技术问题所采用的技术方案是：构造一种低噪声放大器，包括：

[0008] 匹配放大级电路，包括输入节点、第一晶体管、第二晶体管、第一输出节点及第二输出节点；所述第一晶体管的源级耦合至所述输入节点，其漏极耦合至所述第一输出节点，以将所述输入节点处的噪声电流转换为所述第一输出节点的第一噪声电压；所述第二晶体管的栅极耦合至所述第一晶体管的源级，其漏极耦合至所述第二输出节点，以将所述输入节点处的噪声电流转换为所述第二输出节点的第二噪声电压；通过所述第二噪声电压与所述第一噪声电压求和以消除第一晶体管的噪声；以及

[0009] 增益提升级电路，包括第一对晶体管及耦合至所述第一对晶体管的第二对晶体管；所述第一对晶体管分别耦合至所述第一输出节点及所述第二输出节点，通过设定所述第一对晶体管与所述第二对晶体管的电流极性以抑制所述第二晶体管的噪声。

[0010] 在本发明所述的低噪声放大器中，所述第一对晶体管包括：

[0011] 第三晶体管，其栅极耦合至所述第一输出节点；以及

[0012] 第四晶体管，其栅极耦合至所述第二输出节点。

[0013] 在本发明所述的低噪声放大器中，所述第二对晶体管包括：

[0014] 第五晶体管，其栅极耦合至所述第三晶体管的栅极，所述第五晶体管的跨导的二阶导数与所述第三晶体管的跨导的二阶导数符号相反；以及

[0015] 第六晶体管，其栅极耦合至所述第四晶体管的栅极，所述第六晶体管的跨导的二阶导数与所述第四晶体管的跨导的二阶导数符号相反。

[0016] 在本发明所述的低噪声放大器中，所述增益提升级电路还包括第一电容及第二电容；所述第一电容耦合至所述第三晶体管的栅极与所述第五晶体管的栅极之

间，所述第二电容耦合至所述第四晶体管的栅极与所述第六晶体管的栅极之间。

[0017] 在本发明所述的低噪声放大器中，所述增益提升级电路还包括第一电阻及第二电阻；所述第一电阻耦合至所述第三晶体管的漏极，所述第二电阻耦合至所述第四晶体管的漏极。

[0018] 在本发明所述的低噪声放大器中，所述第一晶体管为共栅晶体管，所述第二晶体管为共源晶体管。

[0019] 在本发明所述的低噪声放大器中，所述匹配放大级电路还包括：

[0020] 共栅电阻，其耦合至所述第一晶体管的漏极；以及

[0021] 共源电阻，其耦合至所述第二晶体管的漏极。

[0022] 在本发明所述的低噪声放大器中，所述匹配放大级电路还包括输入电容，所述输入电容耦合至所述第一晶体管的源级及所述第二晶体管的栅极之间。

[0023] 在本发明所述的低噪声放大器中，所述匹配放大级电路还包括片外电感，所述片外电感耦合至所述第一晶体管的源级。

发明的有益效果

有益效果

[0024] 上述公开的一种低噪声放大器具有以下有益效果：通过在靠前级的匹配放大级采用噪声消除结构，在实现宽带阻抗匹配的同时确保了第一级噪声的最小化，从而提升整体LNA的噪声性能；在靠后级的增益提升级，采用了多晶体管复用结构，由于其是一种对称性结构，其差分端的输出阻抗是平衡的。这种结构在提升整体增益的同时，消除了增益提升带来的非线性。与此同时，由于弱反型的晶体管处于LNA的后一级，其引入的噪声是可以忽略不计的。从整体上看，这样的技术方案有效的提升了LNA电路的噪声性能、增益性能，同时并没有恶化其线性性能。

对附图的简要说明

附图说明

[0025] 图1为本发明提供的一种低噪声放大器的功能框图；

[0026] 图2为本发明提供的一种低噪声放大器的结构示意图；

[0027] 图3为本发明提供的跨导的二阶导数的消除原理示意图。

发明实施例

本发明的实施方式

[0028] 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

[0029] 本发明提供的本发明提供了一种组合了噪声消除技术与多场效应复用技术（Multi-gated Transistor, MGTR）的LNA，在一种噪声消除结构的后级采用了MGTR形式的缓冲器，解决了LNA的阻抗匹配、低噪声、高线性度、阻抗平衡、高增益等特性间的折中难题。参见图1，图1为本发明提供的一种低噪声放大器的功能框图。该低噪声放大器包括两级，分别是匹配放大级与增益提升级。其中，匹配放大级采用了共栅输入匹配与噪声消除结构，实现了LNA的宽带匹配、单端到差分的转换与极低噪声性能。其引入的输出阻抗不平衡的问题由第二级增益提升级解决，同时增益提升级提供正的增益，使整体LNA增益得到提升，解决了匹配放大级因共栅匹配带来的增益低的问题。再者，在增益提升级采用了两个工作在弱反型区的NMOS晶体管，他们提升的三阶非线性电流极性与该级的放大晶体管相反，互相抵消，从而消除放大晶体管带来的非线性问题，因此该级同时提供了增益与优良的线性性能。

[0030] 参见图2，图2为本发明提供的一种低噪声放大器100的结构示意图，该低噪声放大器100包括匹配放大级电路1及增益提升级电路2。

[0031] 一、匹配放大级电路1

[0032] 匹配放大级电路1包括输入节点10、第一晶体管11、第二晶体管12、第一输出节点13及第二输出节点14；所述第一晶体管11的源级耦合至所述输入节点10（即天线阻抗），其漏极耦合至所述第一输出节点13，以将所述输入节点10处的噪声电流转换为所述第一输出节点13的第一噪声电压；所述第二晶体管12的栅极耦合至所述第一晶体管11的源级，其漏极耦合至所述第二输出节点14，以将所述输入节点10处的噪声电流转换为所述第二输出节点14的第二噪声电压；通过所述第二噪声电压与所述第一噪声电压形成差分信号以消去第一晶体管11的

噪声；具体的，所述第一晶体管11为共栅晶体管（M1），所述第二晶体管12为共源晶体管（M2）。所述匹配放大级电路1还包括输入电容17、片外电感18、共栅电阻15（ R_{CG} ）及共源电阻16（ R_{CS} ）。共栅电阻15耦合至所述第一晶体管11的漏极；共源电阻16耦合至所述第二晶体管12的漏极。所述输入电容17耦合至所述第一晶体管11的源级及所述第二晶体管12的栅极之间。所述片外电感18耦合至所述第一晶体管11的源级。

[0033] 匹配放大级电路1中的参数如下：

[0034] i_{in} ：由天线信号等效的输入小信号电流；

[0035] $g_{m,CG}$ ：输入共栅晶体管M1的跨导；

[0036] $g_{m,CS}$ ：输入共源晶体管M2的跨导；

[0037] $V_{n,in}$ ：由M1产生的噪声电压在其源级的等效；

[0038] $V_{n,CG}$ ：M1在输出端（漏极）的等效噪声电压；

[0039] $V_{n,CS}$ ：M2在输出端（漏极）的等效噪声电压；

[0040] $A_{v,CG}$ ：M1对信号的放大增益；

[0041] $A_{v,CS}$ ：M2对信号的放大增益。

[0042] 匹配放大级由共栅输入晶体管M1与共源输入晶体管M2组合而成。共栅输入晶体管的输入阻抗可视为其跨导的倒数，即 $1/g_{m,CG}$ ，视天线阻抗为 R_s ，则只需二者相等，就可以在相当宽的频率范围内实现阻抗匹配，即

[0043] $R_s = R_{in} = 1/g_{m,CG}$

[0044] 其单端信号转为差分信号的原理如下：首先，对于从天线阻抗 R_s 输入到M1的源级的信号，可认为该信号是一个小信号电流 i_{in} ，该小信号电流将经过M1，在M1的负载 R_{CG} 上流过，根据基尔霍夫电流定律，对于输入小信号电流计算为：

[0045] $i_{in} = V_{out,CG}/R_{CG} = V_{in} \cdot A_{v,CG}/R_{CG}$ (1)

[0046] 这意味着共栅晶体管M1的输入阻抗可以表示为：

[0047] $R_{in} = V_{in}/i_{in} = R_{CG}/A_{v,CG} = 1/g_{m,CG} = R_s$ (2)

[0048] 从(2)式可以得出，M1所提供的增益 $A_{v,CG}$ 为 $A_{v,CG} = g_{m,CG} \cdot R_{CG}$ 。而对于M2，其是标准的共源输入放大晶体管，因此其增益等于跨导与负载的相乘，同时对信号

的相位产生反转，即为 $A_{v,CS} = -g_{m,CS} \cdot R_{CS}$ 。综合起来，则有：

$$[0049] \quad A_{v,CG} = -A_{v,CS} = g_{m,CG} \cdot R_{CG} = g_{m,CS} \cdot R_{CS} \quad (3)$$

[0050] 从(3)式可以看到，对于同一个天线信号，M1与M2对其的放大增益大小相同，但极性相反，因此在M1与M2的漏输出就形成了幅度相同而相位相差180°的差分信号，从而完成了单端信号至差分信号的转变过程。

[0051] 其低噪声原理是利用共源晶体管M2将M1源端的噪声 V_n 放大，产生与M1漏端也就是 R_{CG} 处相位相同且幅度相同的噪声，从而在输出的差分信号中，这个噪声可以互相抵消，这样，从整体上看，M1产生的噪声就被消除了。由于M1是处于第一级的晶体管，对信号有放大作用，因此这部分噪声被消除将极大的有利于LNA的低噪声设计。这个过程需要满足一些条件，首先，由M1产生的噪声电流从 R_{CG} 流至天线端的 R_s ，这个噪声电流将在M1的源极和漏极分别产生噪声电压

$$[0052] \quad V_{n,in} = 1/2 \cdot i_n \cdot R_s;$$

$$[0053] \quad V_{n,CG} = -1/2 \cdot i_n \cdot R_{CG}。$$

[0054] 同时， $V_{n,in}$ 经由M2的栅极被放大，根据式(3)，这个噪声电压被放大为：

$$[0055] \quad V_{n,CS} = V_{n,in} \cdot A_{v,CS} = \alpha \cdot i_n \cdot R_s \cdot (-g_{m,CS} \cdot R_{CS}) \quad (4)$$

[0056] 由式(2)、(3)，式(4)可以被换算为：

$$[0057] \quad V_{n,CS} = -\alpha \cdot i_n \cdot R_{CG} = V_{n,CG} \quad (5)$$

[0058] 可以看到，在M1与M2的漏端，由M1产生的噪声电压是同相位且幅度一至的。由于差分信号是两端信号相减得来，因此在差分信号传输中，这个噪声在相减的过程中由于相位幅度一至而被抵消了，从而M1的噪声被完全消除。值得注意的是，由于M1与M2是处在第一级的放大晶体管，它们的噪声对LNA而言影响是最大的，消除掉M1的噪声会使LNA的噪声性能得到极大的优化。

[0059] 另一方面，M2的噪声并不能通过这个结构来消除，但由于阻抗匹配的工作主要由M1完成，因此M2的尺寸并不一定需要其保持特定的跨导，所以可以通过加大M2的尺寸（即提高了跨导）来抑制M2的噪声。为了满足(3)式，相应需要减小M2的负载电阻 R_{CS} ，这样造成了匹配放大级的输出阻抗不平衡，这个问题由第二级增益提升级解决。

[0060] 二、增益提升级电路2

[0061] 增益提升级电路2包括第一对晶体管21及耦合至所述第一对晶体管21的第二对晶体管22；所述第一对晶体管21分别耦合至所述第一输出节点13及所述第二输出节点14，通过设定所述第一对晶体管21与所述第二对晶体管22的电流极性以抑制所述第二晶体管12的噪声。具体的，所述第一对晶体管21包括第三晶体管211（M3）及第四晶体管212（M4）。第三晶体管211的栅极耦合至所述第一输出节点13；第四晶体管212的栅极耦合至所述第二输出节点14。所述第二对晶体管22包括第五晶体管221（M5）及第六晶体管222（M6）。第五晶体管221的栅极耦合至所述第三晶体管211的栅极，所述第五晶体管221的跨导的二阶导数与所述第三晶体管211的跨导的二阶导数符号相反；第六晶体管222的栅极耦合至所述第四晶体管212的栅极，所述第六晶体管222的跨导的二阶导数与所述第四晶体管212的跨导的二阶导数符号相反。所述增益提升级电路2还包括第一电阻25（R_{out}）、第二电阻26（R_{out}）、第一电容23及第二电容24；所述第一电容23耦合至所述第三晶体管211的栅极与所述第五晶体管221的栅极之间，所述第二电容24耦合至所述第四晶体管212的栅极与所述第六晶体管222的栅极之间。所述第一电阻25耦合至所述第三晶体管211的漏极，所述第二电阻26耦合至所述第四晶体管212的漏极。

[0062] 增益提升级电路2中的参数如下：

[0063] g_m ：晶体管的跨导；

[0064] g_m'' ：晶体管跨导的二阶导数。

[0065] IIP₃：Input Third Intercept Point 输入三阶交调点，表征电路线性性能，越大越好。

[0066] 在匹配放大级，虽然图2中的M2可以改变尺寸提升跨导来抑制噪声，但其增益由于要保持与M1大小一致，因此仍受到M1的限制。而M1为了实现阻抗匹配需要满足

[0067] $R_s = R_{in} = 1/g_{m,CG}$,

[0068] 也就限制了其跨导 $g_{m,CG}$ 的值，从而对增益有很大的限制。如果过于通过提升其负载电阻 R_{CG} 来寻求增益的提升，则又会因为电源电压的限制导致输出动态范围下降，甚至导致M1因漏端电压不足难以正常工作。因此，在匹配放大级是难以

做到高增益性能的。

[0069] 本技术在增益提升级寻求了增益的提升，同时解决了匹配放大级输出阻抗不平衡的问题。而不同于一般的技术，在增益提升时带来严重的非线性问题，本发明在增益提升级引入了多晶体管复用技术(MGTR)，使用额外的弱反型晶体管消除放大晶体管的非线性电流，从而去除因增益提升带来的非线性问题。

[0070] M3及M4为工作在饱和区的放大晶体管，而M5与M6为工作在弱反型区的附加晶体管（对信号放大功能微弱）。对于一个晶体管而言，其三阶交调点IIP₃的计算为：

[0071]

$$\text{IIP}_3 = \text{dB}_{20} \left(\sqrt{\left| \frac{4}{3} \cdot \frac{g_m}{g_m''/3} \right|} \right) \quad (6)$$

[0072] 从式(6)可以看出，为了使IIP₃尽可能取得最大值，晶体管的二阶导数跨导 g_m'' 需要接近于0。然而，对于一个工作在饱和区（从而取得优良的放大效果）的晶体管而言，其 g_m'' 为负值，从而产生三阶非线性，导致IIP₃指标下降。与工作在饱和区的晶体管不同的是，工作在弱反型区的晶体管的 g_m'' 为正值。在本发明所使用的增益提升级中，通过引入工作于弱反型区的M5及M6，提供了正向的 g_m'' ，与放大晶体管M3及M4的负向 g_m'' 互相抵消，消除了三阶非线性，使得式(6)根式内的分母趋近于0，极大的提升了IIP₃的指标水平，其原理如图3所示。

[0073] 如图3所示，对M3~M6进行输入电压扫描，测量其在不同输入电压情况下的二阶导数跨导 g_m'' 。图中显示，工作在饱和区的放大晶体管M3及M4的 g_m'' 为负值，而工作在弱反型区的晶体管M5及M6则产生了一个正值的 g_m'' ，二者共同作用后，组合起来的等效 g_m'' 在小信号范围内贴近于0（图中靠近正中间部分的曲线），由此，根据式(6)，本结构可以提升极大的IIP₃值。本结构同时解决了增益设计的难题，由于M3及M4工作于饱和区，起到信号的放大作用，其对信号的增益为：

$$[0074] \quad A_v = -g_m \cdot R_{out} \quad (7)$$

[0075] 这个增益可以有效的弥补前面的匹配放大级因共栅匹配结构而产生的增益限制的问题。

[0076] 综上所述，本技术方案创造性地结合了噪声消除结构与多晶体管复用结构的优

势。因为在射频无线通信模块中，存在这样的定律：1、越是靠前级的模块，其噪声对整体通信链路影响越大，而对链路的线性性能影响程度越小；2、越是靠后级的模块，其线性性能对整体通信链路影响越大，而对链路的噪声性能影响程度越小；3、增益的提升带来噪声性能的优化与线性性能的恶化。所以在靠前级的匹配放大级，采用噪声消除结构，在实现宽带阻抗匹配的同时确保了第一级噪声的最小化，从而提升整体LNA的噪声性能；在靠后级的增益提升级，采用了多晶体管复用结构，由于其是一种对称性结构，其差分端的输出阻抗是平衡的。这种结构在提升整体增益的同时，消除了增益提升带来的非线性。与此同时，由于弱反型的晶体管处于LNA的后一级，其引入的噪声是可以忽略不计的。从整体上看，这样的技术方案有效的提升了LNA电路的噪声性能、增益性能，同时并没有恶化其线性性能。

[0077] 总而言之，本技术方案同时解决了LNA电路的阻抗匹配、阻抗平衡、噪声性能、增益性能、线性性能的设计难题。

[0078] 针对背景技术中提出的现有技术在提升LNA的线性性能时采用低增益设计或者如技术方案一中的补偿性设计。但由于该技术方案在第一级就引入了两个工作在弱反型区的PMOS晶体管，它们产生的噪声将对LNA产生巨大的影响。

[0079] 针对背景技术中提出的现有技术在提升LNA的噪声性能时采用噪声消除技术。这种技术同时可以实现宽带匹配，但其负面影响是增益设计受到天线阻抗的牵制，导致LNA很难达到较高的增益，而且为了达到输出差分阻抗平衡，必须引入缓冲级。如果在缓冲级添加增益，则会因为该级处于靠后级，产生大量非线性的影响。而如果在缓冲级使用无增益或负增益的结构，则无助于提升本来就不高的电路增益。

[0080] 本方案在LNA的第一级采用现有技术中噪声消除技术类似的结构，确保对噪声影响最大的第一级能拥有最小的噪声，同时实现了宽带匹配。而在LNA的第二级，引入多晶体管复用结构，同时实现了输出阻抗平衡、高增益、高线性度等性能，同时引入的晶体管的噪声由于处在第二级，对整体噪声影响可以忽略。

[0081] 本文提供了实施例的各种操作。在一个实施例中，所述的一个或多个操作可以构成一个或多个计算机可读介质上存储的计算机可读指令，其在被电子设备执

行时将使得计算设备执行所述操作。描述一些或所有操作的顺序不应当被解释为暗示这些操作必需是顺序相关的。本领域技术人员将理解具有本说明书的益处的可替代的排序。而且，应当理解，不是所有操作必需在本文所提供的每个实施例中存在。

[0082] 而且，本文所使用的词语“优选的”意指用作实例、示例或例证。本文描述为“优选的”任意方面或设计不必被解释为比其他方面或设计更有利。相反，词语“优选的”的使用旨在以具体方式提出概念。如本申请中所使用的术语“或”旨在意指包含的“或”而非排除的“或”。即，除非另外指定或从上下文中清楚，“X使用A或B”意指自然包括排列的任意一个。即，如果X使用A；X使用B；或X使用A和B二者，则“X使用A或B”在前述任一示例中得到满足。

[0083] 而且，尽管已经相对于一个或多个实现方式示出并描述了本公开，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本公开包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件（例如元件、资源等）执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能（例如其在功能上是等价的）的任意组件（除非另外指示），即使在结构上与执行本文所示的本公开的示范性实现方式中的功能的公开结构不等同。此外，尽管本公开的特定特征已经相对于若干实现方式中的仅一个被公开，但是这种特征可以与如可以对给定或特定应用而言是期望和有利的其他实现方式的一个或多个其他特征组合。而且，就术语“包括”、“具有”、“含有”或其变形被用在具体实施方式或权利要求中而言，这样的术语旨在以与术语“包含”相似的方式包括。

[0084] 本发明实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用，也可以存储在一个计算机可读取存储介质中。上述提到的存储介质可以是只读存储器，磁盘或光盘等。上述的各装置或系统，可以执行相应方法实施例中的方法。

[0085] 综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

权利要求书

- [权利要求 1] 一种低噪声放大器，其特征在于，包括：
- 匹配放大级电路，包括输入节点、第一晶体管、第二晶体管、第一输出节点及第二输出节点；所述第一晶体管的源级耦合至所述输入节点，其漏极耦合至所述第一输出节点，以将所述输入节点处的噪声电流转换为所述第一输出节点的第一噪声电压；所述第二晶体管的栅极耦合至所述第一晶体管的源级，其漏极耦合至所述第二输出节点，以将所述输入节点处的噪声电流转换为所述第二输出节点的第二噪声电压；通过所述第二噪声电压与所述第一噪声电压求和以消去第一晶体管的噪声；以及
- 增益提升级电路，包括第一对晶体管及耦合至所述第一对晶体管的第二对晶体管；所述第一对晶体管分别耦合至所述第一输出节点及所述第二输出节点，通过设定所述第一对晶体管与所述第二对晶体管的电流极性以抑制所述第二晶体管的噪声。
- [权利要求 2] 根据权利要求1所述的低噪声放大器，其特征在于，所述第一对晶体管包括：
- 第三晶体管，其栅极耦合至所述第一输出节点；以及
- 第四晶体管，其栅极耦合至所述第二输出节点。
- [权利要求 3] 根据权利要求2所述的低噪声放大器，其特征在于，所述第二对晶体管包括：
- 第五晶体管，其栅极耦合至所述第三晶体管的栅极，所述第五晶体管的跨导的二阶导数与所述第三晶体管的跨导的二阶导数符号相反；以及
- 第六晶体管，其栅极耦合至所述第四晶体管的栅极，所述第六晶体管的跨导的二阶导数与所述第四晶体管的跨导的二阶导数符号相反。
- [权利要求 4] 根据权利要求3所述的低噪声放大器，其特征在于，所述增益提升级电路还包括第一电容及第二电容；所述第一电容耦合至所述第三晶体管的栅极与所述第五晶体管的栅极之间，所述第二电容耦合至所述第

四晶体管的栅极与所述第六晶体管的栅极之间。

- [权利要求 5] 根据权利要求3所述的低噪声放大器，其特征在于，所述增益提升级电路还包括第一电阻及第二电阻；所述第一电阻耦合至所述第三晶体管的漏极，所述第二电阻耦合至所述第四晶体管的漏极。
- [权利要求 6] 根据权利要求1所述的低噪声放大器，其特征在于，所述第一晶体管为共栅晶体管，所述第二晶体管为共源晶体管。
- [权利要求 7] 根据权利要求1或6所述的低噪声放大器，其特征在于，所述匹配放大级电路还包括：
共栅电阻，其耦合至所述第一晶体管的漏极；以及
共源电阻，其耦合至所述第二晶体管的漏极。
- [权利要求 8] 根据权利要求1所述的低噪声放大器，其特征在于，所述匹配放大级电路还包括输入电容，所述输入电容耦合至所述第一晶体管的源级及所述第二晶体管的栅极之间。
- [权利要求 9] 根据权利要求1所述的低噪声放大器，其特征在于，所述匹配放大级电路还包括片外电感，所述片外电感耦合至所述第一晶体管的源级。




图 1




图 2




图 3

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2016/077832

A. CLASSIFICATION OF SUBJECT MATTER

H03F 1/26 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H03F

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNKI, CNPAT, EPODOC, WPI: common-gate, low noise amplifier, common source, LNA, amplifier; ZHANG, Kefeng; multiplexing, loose anti+, saturation, sub-threshold+, coupling, transductance, transconductance, transistor, balance+, impedanc+, common, gate, source

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	CN 103746660 A (CHINA ELECTRONICS TECHNOLOGY GROUP CORPORATION NO. 38 RESEARCH INSTITUTE), 23 April 2014 (23.04.2014), description, paragraphs [0002] and [0003], and figure 1	1-9
Y	CN 105075115 A (INNOPHASE INC.), 18 November 2015 (18.11.2015), description, paragraphs [0024]-[0034], and figure 4	1-9
A	CN 102356543 A (QUALCOMM INC.), 15 February 2012 (15.02.2012), the whole document	1-9
A	CN 104617890 A (SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING CORPORATION), 13 May 2015 (13.05.2015), the whole document	1-9
A	US 2013120068 A1 (SITUNE CORPORATION), 16 May 2013 (16.05.2013), the whole document	1-9
A	CN 105281682 A (THE 10TH RESEARCH INSTITUTE OF CHINA ELETRONICS TECHNOLOGY GROUP CORPORATION), 27 January 2016 (27.01.2016), the whole document	1-9

☐ Further documents are listed in the continuation of Box C.

☒ See patent family annex.

* Special categories of cited documents:	“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
“A” document defining the general state of the art which is not considered to be of particular relevance	“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
“E” earlier application or patent but published on or after the international filing date	“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	“&” document member of the same patent family
“O” document referring to an oral disclosure, use, exhibition or other means	
“P” document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 17 July 2016 (17.07.2016)	Date of mailing of the international search report 26 July 2016 (26.07.2016)
Name and mailing address of the ISA/CN: State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No.: (86-10) 62019451	Authorized officer SUN, Changxin Telephone No.: (86-10) 01061648077

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/CN2016/077832

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 103746660 A	23 April 2014	None	
CN 105075115 A	18 November 2015	US 2014266454 A1	18 September 2014
		US 8941441 B2	27 January 2015
		JP 2016517219 A	09 June 2016
		EP 2951923 A1	09 December 2015
		WO 2014151794 A1	25 September 2014
		US 2014185708 A1	03 July 2014
		US 9020066 B2	28 April 2015
		US 2014269999 A1	18 September 2014
		US 9264282 B2	16 February 2016
		US 9083588 B1	14 July 2015
		US 2015326230 A1	12 November 2015
		US 9319052 B2	19 April 2016
CN 102356543 A	15 February 2012	US 7902923 B2	08 March 2011
		TW 201126898 A	01 August 2011
		JP 2012521666 A	13 September 2012
		EP 2409400 B1	16 April 2014
		CN 102356543 B	07 January 2015
		WO 2010108030 A2	23 September 2010
		KR 20110128353 A	29 November 2011
		US 2010237942 A1	23 September 2010
		EP 2409400 A2	25 January 2012
		KR 101351179 B1	14 January 2014
		JP 5502984 B2	28 May 2014
CN 104617890 A	13 May 2015	None	
US 2013120068 A1	16 May 2013	US 8576008 B2	05 November 2013
		US 2014103998 A1	17 April 2014
		US 9209768 B2	08 December 2015
CN 105281682 A	27 January 2016	None	

A. 主题的分类 H03F 1/26 (2006.01) i 按照国际专利分类 (IPC) 或者同时按照国家分类和 IPC 两种分类		
B. 检索领域 检索的最低限度文献 (标明分类系统和分类号) H03F 包含在检索领域中的除最低限度文献以外的检索文献 在国际检索时查阅的电子数据库 (数据库的名称, 和使用的检索词 (如使用)) CNKI, CNPAT, EPODOC, WPI: 共栅, 晶体管, 低噪声放大器, 共源, LNA, 放大器, 张科峰, 复用, 弱反+, 饱和, 亚阈+, 阻抗, 平衡, 耦合, 跨导, transductance, transconductance, transistor, balance+, impedanc+, common, gate, source		
C. 相关文件		
类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求
Y	CN 103746660 A (中国电子科技集团公司第三十八研究所) 2014年 4月 23日 (2014 - 04 - 23) 说明书第[0002]、[0003]段及附图1	1-9
Y	CN 105075115 A (盈诺飞公司) 2015年 11月 18日 (2015 - 11 - 18) 说明书第[0024]-[0034]段及附图4	1-9
A	CN 102356543 A (高通股份有限公司) 2012年 2月 15日 (2012 - 02 - 15) 全文	1-9
A	CN 104617890 A (上海华虹宏力半导体制造有限公司) 2015年 5月 13日 (2015 - 05 - 13) 全文	1-9
A	US 2013120068 A1 (SITUNE CORPORATION) 2013年 5月 16日 (2013 - 05 - 16) 全文	1-9
A	CN 105281682 A (中国电子科技集团公司第十研究所) 2016年 1月 27日 (2016 - 01 - 27) 全文	1-9
☐ 其余文件在C栏的续页中列出。 ☒ 见同族专利附件。		
* 引用文件的具体类型: “A” 认为不特别相关的表示了现有技术一般状态的文件 “E” 在国际申请日的当天或之后公布的在先申请或专利 “L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件 (如具体说明的) “O” 涉及口头公开、使用、展览或其他方式公开的文件 “P” 公布日先于国际申请日但迟于所要求的优先权日的文件 “T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件 “X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性 “Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性 “&” 同族专利的文件		
国际检索实际完成的日期 2016年 7月 17日		国际检索报告邮寄日期 2016年 7月 26日
ISA/CN的名称和邮寄地址 中华人民共和国国家知识产权局 (ISA/CN) 中国北京市海淀区蓟门桥西土城路6号 100088 传真号 (86-10) 62019451		授权官员 孙长欣 电话号码 (86-10) 01061648077

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2016/077832

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
CN	103746660	A	2014年 4月 23日	无			
CN	105075115	A	2015年 11月 18日	US	2014266454	A1	2014年 9月 18日
				US	8941441	B2	2015年 1月 27日
				JP	2016517219	A	2016年 6月 9日
				EP	2951923	A1	2015年 12月 9日
				WO	2014151794	A1	2014年 9月 25日
				US	2014185708	A1	2014年 7月 3日
				US	9020066	B2	2015年 4月 28日
				US	2014269999	A1	2014年 9月 18日
				US	9264282	B2	2016年 2月 16日
				US	9083588	B1	2015年 7月 14日
				US	2015326230	A1	2015年 11月 12日
				US	9319052	B2	2016年 4月 19日
CN	102356543	A	2012年 2月 15日	US	7902923	B2	2011年 3月 8日
				TW	201126898	A	2011年 8月 1日
				JP	2012521666	A	2012年 9月 13日
				EP	2409400	B1	2014年 4月 16日
				CN	102356543	B	2015年 1月 7日
				WO	2010108030	A2	2010年 9月 23日
				KR	20110128353	A	2011年 11月 29日
				US	2010237942	A1	2010年 9月 23日
				EP	2409400	A2	2012年 1月 25日
				KR	101351179	B1	2014年 1月 14日
				JP	5502984	B2	2014年 5月 28日
CN	104617890	A	2015年 5月 13日	无			
US	2013120068	A1	2013年 5月 16日	US	8576008	B2	2013年 11月 5日
				US	2014103998	A1	2014年 4月 17日
				US	9209768	B2	2015年 12月 8日
CN	105281682	A	2016年 1月 27日	无			