

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2004-5674

(P2004-5674A)

(43) 公開日 平成16年1月8日(2004.1.8)

(51) Int.Cl.⁷
G06F 17/50

F I
G O 6 F 17/50 6 6 4 Z

テーマコード(参考)
5 B O 4 6

審査請求 有 請求項の数 74 O L (全 42 頁)

<p>(21) 出願番号 特願2003-141423 (P2003-141423)</p> <p>(22) 出願日 平成15年5月20日 (2003. 5. 20)</p> <p>(31) 優先権主張番号 10/157486</p> <p>(32) 優先日 平成14年5月30日 (2002. 5. 30)</p> <p>(33) 優先権主張国 米国 (US)</p>	<p>(71) 出願人 000004237 日本電気株式会社 東京都港区芝五丁目7番1号</p> <p>(74) 代理人 100093595 弁理士 松本 正夫</p> <p>(72) 発明者 マレイ ガナイ アメリカ合衆国、ニュージャージー 08540 プリンストン、4 インディペンデンス ウェイ エヌ イー シー ユー エス エー インク内</p> <p>(72) 発明者 リンタオ ジャン アメリカ合衆国、ニュージャージー 08540 プリンストン、4 インディペンデンス ウェイ エヌ イー シー ユー エス エー インク内</p> <p style="text-align: right;">最終頁に続く</p>
--	--


(54) 【発明の名称】 効率的な有界モデル検査方法

(57) 【要約】

【課題】アプリケーションのメモリ所要量が半減され、より大規模な回路にスケーリングすることが可能になる有界モデル検査方法を提供する。

【解決手段】任意線形時間論理時相特性の有界モデル検査方法であって、Fはeventuality演算子、Gはglobally演算子、Uはuntil演算子、Xはnext-time演算子を表す時相演算子 $F(p)$ 、 $G(p)$ 、 $U(p, q)$ 、 $X(p)$ に関連付けられた特性を、ブーリアン充足可能性検査から成る特性検査スキーマに変換するステップから成る。特性全体は、 $F(p)$ 、 $G(p)$ 、 $U(p, q)$ 、 $X(p)$ の各演算子に関する特性検査スキーマの反復呼び出しと、原子命題およびブール演算子の標準的な処理で構成されるカスタマイズされた方法で検査される。

【選択図】 図1



【特許請求の範囲】**【請求項 1】**

任意線形時間論理時相特性の有界モデル検査方法であって、下記要件を備える。

F は *eventuality* 演算子、G は *globally* 演算子、U は *until* 演算子、X は *next-time* 演算子を表す時相演算子 $F(p)$ 、 $G(p)$ 、 $U(p, q)$ 、 $X(p)$ に関連付けられた特性を、ブーリアン充足可能性検査から成る特性検査スキーマに変換し、

特性全体を、 $F(p)$ 、 $G(p)$ 、 $U(p, q)$ 、 $X(p)$ の各演算子に関する特性検査スキーマの反復呼び出しと、原子命題およびブール演算子の標準的な処理で構成されるカスタマイズされた方法により検査する。

10

【請求項 2】

請求項 1 に記載の任意線形時間論理時相特性の有界モデル検査方法であって、次に検査する演算子に関して選択肢が存在する場合には、探索の難度により決定される優先順位に従って選択を行う。

【請求項 3】

請求項 2 に記載の任意線形時間論理時相特性の有界モデル検査方法であって、前記探索の難度は、原子命題、X 演算子、F 演算子、U 演算子、G 演算子の順によって高くする。

【請求項 4】

請求項 1 に記載の任意線形時間論理時相特性の有界モデル検査方法であって、特性検査スキーマのサブセットが、対応するブーリアン充足可能性問題をサイズの小さい複数のブーリアン充足可能性下位問題に分割するために、対応する有界モデル検査問題の k 番目のインスタンスに対して分割を実行する。

20

【請求項 5】

請求項 4 に記載の任意線形時間論理時相特性の有界モデル検査方法であって、前記分割を演算子間にまたがって実行し、各演算子に対しては時間フレーム間と時間フレーム内の両方で実行する。

【請求項 6】

請求項 5 に記載の任意線形時間論理時相特性の有界モデル検査方法であって、前記分割は可能な場合は常に、漸増的に関連付けられるブーリアン充足可能性下位問題に到達するように方向付けする。

30

【請求項 7】

請求項 5 に記載の任意線形時間論理時相特性の有界モデル検査方法であって、複数のブール充足可能性下位問題にまたがる学習を使用する。

【請求項 8】

請求項 5 に記載の任意線形時間論理時相特性の有界モデル検査方法であって、複数の関連する下位問題にまたがる学習を行うために、ブール充足可能性アルゴリズムの漸増的な公式化を使用する。

【請求項 9】

請求項 1 に記載の任意線形時間論理時相特性の有界モデル検査方法であって、定数の伝搬に基づく回路単純化を使用する。

40

【請求項 10】

請求項 1 に記載の任意線形時間論理時相特性の有界モデル検査方法であって、構造同形の検出に基づく回路の単純化を使用する。

【請求項 11】

請求項 1 に記載の任意線形時間論理時相特性の有界モデル検査方法であって、ブーリアン充足可能性検査問題を、回路ベースと CNF ベースの充足可能性アルゴリズムを結合したハイブリッド SAT ソルバーを使用して解決する。

【請求項 12】

請求項 1 に記載の任意線形時間論理時相特性の有界モデル検査方法であって、 $F(p)$ の特性検査スキーマは下記ステップを備える。

50

- a) 時間フレーム i において所定の制約データベースを使用して所定の開始状態から探索を開始し、ここで $i = 0$ は初期状態に対応する。
- b) 現在のパスの i 番目の状態における p の充足可能性を検査する。
- c) 充足可能な場合は、探索を成功として終了する。
- d) 充足不能な場合は、 p は i 番目の状態においては常に偽であることを学習し、この学習した知識を制約データベースに追加する。
- e) i を所定の上限まで増大させながらステップ b ~ d を繰り返し実行することによって探索を継続する。
- f) 所定の上限に到達すると、探索を不確定のまま終了する。

【請求項 13】

10

請求項 12 に記載の任意線形時間論理時相特性の有界モデル検査方法であって、ステップ d ~ e 間の完全性を検査するステップをさらに備える。

【請求項 14】

請求項 13 に記載の任意線形時間論理時相特性の有界モデル検査方法であって、完全性を検査するステップはさらに下記ステップを備える。

- (i) i 番目の状態を起点とする遷移がパス内の検査済みの状態を訪れないようにするための制約を追加し、制約データベースの充足可能性を検査する。
- (ii) 充足不能な場合は、探索を失敗として終了する。
- (iii) 充足不能でない場合は、探索を継続する。
- (iv) 以前の状態がすべて検査されるまでステップ (i) ~ (iii) を繰り返す。

20

【請求項 15】

請求項 1 に記載の任意線形時間論理時相特性の有界モデル検査方法であって、 $G(p)$ の特性検査スキーマは下記ステップを備える。

- a) 時間フレーム i において所定の制約データベースを使用して所定の開始状態から探索を開始し、ここで $i = 0$ は初期状態に対応する。
- b) p が現在のパスの i 番目の状態において充足されることを保証するための制約をデータベースに追加し、充足可能性を検査する。
- c) 充足不能な場合は、探索を失敗として終了する。
- d) 充足可能な場合は、開始状態から i 番目の状態までの間で j 番目の状態が各々ループバック状態かどうか検査し、ループバック状態が検出されたら探索を成功として終了する。
- e) 開始状態より前の j 番目の状態が各々ループバック状態かどうか検査し、ループバック状態が検出されたら探索を成功として終了する。
- f) i を所定の上限まで増大させながらステップ a ~ e を繰り返し実行することによって探索を継続する。
- g) 所定の上限に到達すると、探索を不確定のまま終了する。

30

【請求項 16】

請求項 15 に記載の任意線形時間論理時相特性の有界モデル検査方法であって、ステップ d は以下によって実行される。

- (di) i 番目の状態から j 番目の状態までの遷移の充足可能性を検査する。
- (dii) ステップ di の遷移が充足可能な場合は、探索を成功として終了する。
- (diii) ステップ di の遷移が充足不能な場合は、このような遷移が存在しないことを学習し、この知識を制約データベースに追加する。
- (div) 開始状態から i 番目の状態までのすべての状態が検査されるまで (di) ~ (diii) を繰り返すことによって探索を継続する。

40

【請求項 17】

請求項 15 に記載の任意線形時間論理時相特性の有界モデル検査方法であって、ステップ e は以下によって実行される。

- (ei) j 番目の状態から開始状態までの各状態の P の充足可能性を検査する。
- (eii) ステップ ei で充足不能な場合は、ステップ e を中止してステップ f に進む

50

。

(e i i i) ステップ e i で充足可能な場合は、 i 番目の状態から j 番目の状態までの遷移の充足可能性を検査する。

(e i v) ステップ e i i i の遷移が充足可能な場合は、探索を成功として終了する。

(e v) ステップ e i i i の遷移が充足不能な場合は、初期状態 (i = 0) から開始状態までのすべての状態が検査されるまでステップ e i ~ e i v を繰り返すことによって探索を継続する。

【請求項 18】

請求項 15 に記載の任意線形時間論理時相特性の有界モデル検査方法であって、ステップ e ~ f 間の完全性を検査するステップをさらに備える。

10

【請求項 19】

請求項 18 に記載の任意線形時間論理時相特性の有界モデル検査方法であって、完全性を検査するステップはさらに下記ステップを備える。

(i) i 番目の状態を起点とする遷移がパス内の検査済みの状態を訪れないようにするための制約を追加し、制約データベースの充足可能性を検査する。

(i i) ステップ i で充足不能な場合は、探索を失敗として終了する。

(i i i) ステップ i で充足可能な場合は、探索を継続する。

(i v) 以前の状態がすべて検査されるまでステップ (i) ~ (i i i) を繰り返す。

【請求項 20】

請求項 1 に記載の任意線形時間論理時相特性の有界モデル検査方法であって、 U (p , q) の特性検査スキーマは下記ステップを備える。

20

a) 時間フレーム i において所定の制約データベースを使用して所定の開始状態から探索を開始し、ここで i = 0 は初期状態に対応する。

b) 現在のパスの i 番目の状態における q の充足可能性を検査する。

c) 充足可能な場合は、探索を成功として終了する。

d) 充足不能な場合は、 q は i 番目の状態においては常に偽であることを学習し、この学習した知識を制約データベースに追加する。

e) p が i 番目の状態において充足されることを保証するための制約をデータベースに追加し、充足可能性を検査する。

f) ステップ e で充足不能な場合は、探索を失敗として終了する。

30

g) ステップ e で充足可能な場合は、探索を継続する。

h) i を所定の上限まで増大させながらステップ b ~ g を繰り返し実行することによって探索を継続する。

i) 所定の上限に到達すると、探索を不確定のまま終了する。

【請求項 21】

請求項 20 に記載の任意線形時間論理時相特性の有界モデル検査方法であって、ステップ g ~ h 間の完全性を検査するステップをさらに備える。

【請求項 22】

請求項 21 に記載の任意線形時間論理時相特性の有界モデル検査方法であって、完全性を検査するステップはさらに下記ステップを備える。

40

(i) i 番目の状態を起点とする遷移がパス内の検査済みの状態を訪れないようにするための制約を追加し、制約データベースの充足可能性を検査する。

(i i) ステップ i で充足不能な場合は、探索を失敗として終了する。

(i i i) ステップ i で充足可能な場合は、探索を継続する。および

(i v) 以前の状態がすべて検査されるまでステップ (i) ~ (i i i) を繰り返す。

【請求項 23】

請求項 1 に記載の任意線形時間論理時相特性の有界モデル検査方法であって、 X (p) の特性検査スキーマは下記ステップを備える。

a) 時間フレーム i において所定の制約データベースを使用して所定の開始状態から探索を開始し、ここで i = 0 は初期状態に対応する。

50

- b) さらにもう1つの時間フレームに遷移関係を展開し、時間フレーム $i + 1$ において p が真であるかどうかを検査する。
- c) p が時間フレーム $i + 1$ において真であることが確認された場合は、成功として終了する。
- d) p が時間フレーム $i + 1$ において偽であることが確認された場合は、失敗として終了する。
- e) p の検査が時間フレーム $i + 1$ において不確定の場合は、不確定として終了する。

【請求項 24】

請求項 12 に記載の任意線形時間論理時相特性の有界モデル検査方法であって、充足可能性検査のサブセットが単一の充足可能性検査として結合される。

10

【請求項 25】

請求項 15 に記載の任意線形時間論理時相特性の有界モデル検査方法であって、充足可能性検査のサブセットが単一の充足可能性検査として結合される。

【請求項 26】

請求項 20 に記載の任意線形時間論理時相特性の有界モデル検査方法であって、充足可能性検査のサブセットが単一の充足可能性検査として結合される。

【請求項 27】

請求項 23 に記載の任意線形時間論理時相特性の有界モデル検査方法であって、充足可能性検査のサブセットが単一の充足可能性検査として結合される。

【請求項 28】

線形時間時相論理で表現された安全性特性の帰納証明の方法であって、下記ステップを備える。

20

k インスタンスの基本ケースを、与えられた特性の否定に関して検査するステップ、 k インスタンスの帰納ステップを、与えられた特性に対応するモニター述語に関して検査するステップ、 $k = 0$ から開始し、任意に指定された上限までそれを漸増させるステップを備え、前記基本ケースの検査はさらに下記ステップを備える。

否定された特性を、 F が *eventuality* 演算子、 X が *next-time* 演算子を表す時相演算子 $F(p)$ および $X(p)$ と関連づけられたブール充足可能性検査から成る特性検査スキーマに変換するステップと、初期状態を起点として、 $F(p)$ 、 $X(p)$ 演算子に関する特性検査スキーマの反復呼び出しと、原子命題およびブール演算子の標準

30

的処理により、否定された特性の証拠を探索するステップ。

証拠が検出されないことが証明された場合は、証明全体を成功として終了する。

k 時間フレーム内に証拠が検出された場合は、証明全体を失敗として終了する。

結果が不確定の場合は、帰納ステップの検査を継続する。

この帰納ステップの検査は、以下の特性検査スキーマから成る。

モニター述語が任意状態から k 時間フレームにわたって有効で、かつ $k + 1$ 番目の時間フ

レーム内では有効ではない状況を保証するための制約を追加する。

充足不能な場合は、証明全体を成功として終了する。

充足不能でない場合は、探索を継続する。

前記探索を、 k を所定の上限まで漸増させながら基本ケースと帰納ステップを繰り返し実

40

行することで継続する。

k が指定された上限に到達した場合は、証明は不確定となる。

【請求項 29】

請求項 28 に記載の線形時間時相論理で表現された安全性特性の帰納証明の方法であって、 k 時間フレーム内の状態が一意であることを保証するための制約を追加し、それにより完全な証明プロシージャを提供する。

【請求項 30】

請求項 28 に記載の線形時間時相論理で表現された安全性特性の帰納証明の方法であって、次に検査する演算子に関して選択肢が存在する場合には、探索の難度により決定される優先順位に従って選択を行う。

50

【請求項 3 1】

請求項 3 0 に記載の線形時間時相論理で表現された安全性特性の帰納証明の方法であって、前記探索の難度を、原子命題、X 演算子、F 演算子の順に高める。

【請求項 3 2】

請求項 2 8 に記載の線形時間時相論理で表現された安全性特性の帰納証明の方法であって、特性検査スキーマのサブセットが、対応するブーリアン充足可能性問題をサイズの小さい複数のブーリアン充足可能性下位問題に分割するために、帰納下位問題の k 番目のインスタンスに対して分割を実行する。

【請求項 3 3】

請求項 3 2 に記載の線形時間時相論理で表現された安全性特性の帰納証明の方法であって、前記分割を演算子間にまたがって実行し、各演算子に対しては時間フレーム間と時間フレーム内の両方で実行する。 10

【請求項 3 4】

請求項 3 3 に記載の線形時間時相論理で表現された安全性特性の帰納証明の方法であって、この分割は可能な場合は常に、漸増的に関連付けられるブーリアン充足可能性問題に到達するように方向付けする。

【請求項 3 5】

請求項 3 3 に記載の線形時間時相論理で表現された安全性特性の帰納証明の方法であって、複数のブール充足可能性問題にまたがる学習を使用する。

【請求項 3 6】

請求項 3 3 に記載の線形時間時相論理で表現された安全性特性の帰納証明の方法であって、複数の関連する下位問題にまたがる学習を行うために、ブール充足可能性アルゴリズムの漸増的な公式化を使用する。 20

【請求項 3 7】

請求項 2 8 に記載の線形時間時相論理で表現された安全性特性の帰納証明の方法であって、定数の伝搬に基づく回路単純化を使用する。

【請求項 3 8】

請求項 2 8 に記載の線形時間時相論理で表現された安全性特性の帰納証明の方法であって、構造同形の検出に基づく回路の単純化を使用する。

【請求項 3 9】

請求項 2 8 に記載の線形時間時相論理で表現された安全性特性の帰納証明の方法であって、ブーリアン充足可能性検査問題を、回路ベースと CNF ベースの充足可能性アルゴリズムを結合したハイブリッド SAT ソルバーを使用して解決する。 30

【請求項 4 0】

請求項 2 8 に記載の線形時間時相論理で表現された安全性特性の帰納証明の方法であって、F (p) の特性検査スキーマは下記ステップを備える。

a) 時間フレーム i において所定の制約データベースを使用して所定の開始状態から探索を開始し、ここで $i = 0$ は初期状態に対応する。

b) 現在のパスの i 番目の状態における p の充足可能性を検査する。

c) 充足可能な場合は、探索を成功として終了する。 40

d) 充足不能な場合は、p は i 番目の状態においては常に偽であることを学習し、この学習した知識を制約データベースに追加する。

e) i を所定の上限まで増大させながらステップ b ~ d を繰り返し実行することによって探索を継続する。

f) 所定の上限に到達すると、探索を不確定のまま終了する。

【請求項 4 1】

請求項 4 0 に記載の線形時間時相論理で表現された安全性特性の帰納証明の方法であって、ステップ d ~ e 間の完全性を検査するステップをさらに備える。

【請求項 4 2】

請求項 4 1 に記載の線形時間時相論理で表現された安全性特性の帰納証明の方法であって 50

、完全性を検査するステップはさらに下記ステップを備える。

(i) i 番目の状態を起点とする遷移がパス内の検査済みの状態を訪れないようにするための制約を追加し、制約データベースの充足可能性を検査する。

(i i) ステップ i で充足不能な場合は、探索を失敗として終了する。

(i i i) ステップ i i で充足不能な場合は、探索を継続する。および

(i v) 以前の状態がすべて検査されるまでステップ (i) ~ (i i i) を繰り返す。

【請求項 4 3】

請求項 2 8 に記載の線形時間時相論理で表現された安全性特性の帰納証明の方法であって、 $X(p)$ の特性検査スキーマは下記ステップを備える。

a) 時間フレーム i において所定の制約データベースを使用して所定の開始状態から探索を開始し、ここで $i = 0$ は初期状態に対応する。 10

b) さらにもう 1 つの時間フレームに遷移関係を展開し、時間フレーム $i + 1$ において p が真であるかどうかを検査する。

c) p が時間フレーム $i + 1$ において真であることが確認された場合は、成功として終了する。

d) p が時間フレーム $i + 1$ において偽であることが確認された場合は、失敗として終了する。

e) p の検査が時間フレーム $i + 1$ において不確定の場合は、不確定として終了する。

【請求項 4 4】

請求項 4 0 に記載の線形時間時相論理で表現された安全性特性の帰納証明の方法であって、充足可能性検査のサブセットは単一の充足可能性検査として結合できる。 20

【請求項 4 5】

請求項 4 3 に記載の線形時間時相論理で表現された安全性特性の帰納証明の方法であって、充足可能性検査のサブセットは単一の充足可能性検査として結合できる。

【請求項 4 6】

請求項 2 8 に記載の線形時間時相論理で表現された安全性特性の帰納証明の方法であって、真であることが既知の追加の制約を帰納不変式として使用する。

【請求項 4 7】

請求項 2 8 に記載の線形時間時相論理で表現された安全性特性の帰納証明の方法であって、帰納不変式として使用される過剰近似到達可能状態集合を得るために、近似到達可能性分析を使用する。 30

【請求項 4 8】

請求項 4 7 に記載の線形時間時相論理で表現された安全性特性の帰納証明の方法であって、帰納不変式として使用される過剰近似到達可能状態集合を得るために、近似到達可能性分析をベースとする二分決定グラフを使用する。

【請求項 4 9】

請求項 2 8 に記載の線形時間時相論理で表現された安全性特性の帰納証明の方法であって、展開されたモデル内で回路信号間の等価が発見され、帰納不変式として使用される。

【請求項 5 0】

請求項 1 に記載の任意線形時間論理時相特性の有界モデル検査方法であって、改変の下に埋め込まれた有界数の EX 演算子を有する特性を含めるために、充足可能性検査を使用して EX の解を列挙し、その後減少させることによって、特性検査スキーマが線形時間時相論理を超えて拡張される。 40

【請求項 5 1】

請求項 5 0 に記載の任意線形時間論理時相特性の有界モデル検査方法であって、改変の下に埋め込まれた F モダリティを近似的な方法で処理するために、有界数の X 演算子を使用して F をモデリングすることにより、特性検査スキーマが線形時間時相論理を超えて拡張される。

【請求項 5 2】

請求項 1 に記載の任意線形時間論理時相特性の有界モデル検査方法であって、特性二分決 50

定図ベース分析を使用して、有界モデル検査方式が計算木論理特性に拡張される。

【請求項 5 3】

任意線形時間論理時相特性の有界モデル検査の機能を有する回路検証用の検証エンジンであって、前記エンジンは下記要件を備える。

F は `eventuality` 演算子、G は `globally` 演算子、U は `until` 演算子、X は `next-time` 演算子を表す時相演算子 $F(p)$ 、 $G(p)$ 、 $U(p, q)$ 、 $X(p)$ に関連付けられた特性を、ブーリアン充足可能性検査から成る特性検査スキーマに変換するように適応された特性トランスレータ、および、特性全体を、 $F(p)$ 、 $G(p)$ 、 $U(p, q)$ 、 $X(p)$ の各演算子に関する特性検査スキーマの反復呼び出しと、原子命題およびブーリアン演算子の標準的な処理で構成されるカスタマイズされた方法で検査するように適応された特性チェッカー。

10

【請求項 5 4】

請求項 5 3 に記載の任意線形時間論理時相特性の有界モデル検査の機能を有する回路検証用の検証エンジンであって、次に検査する演算子に関して選択肢が存在する場合には、当該エンジンが、探索の難度により決定される優先順位に従って選択を行うように適応される。

【請求項 5 5】

請求項 5 4 に記載の任意線形時間論理時相特性の有界モデル検査の機能を有する回路検証用の検証エンジンであって、前記探索の難度は、原子命題、X 演算子、F 演算子、U 演算子、G 演算子の順に高まる。

20

【請求項 5 6】

請求項 5 3 に記載の任意線形時間論理時相特性の有界モデル検査の機能を有する回路検証用の検証エンジンであって、当該エンジンは、特性検査スキーマのサブセットに関して、対応するブーリアン充足可能性問題をサイズの小さい複数のブーリアン充足可能性下位問題に分割するために、対応する有界モデル検査問題の k 番目のインスタンスに対して分割を実行するように適応される。

【請求項 5 7】

請求項 5 6 に記載の任意線形時間論理時相特性の有界モデル検査の機能を有する回路検証用の検証エンジンであって、当該エンジンは、分割を演算子間にまたがって実行し、また各演算子に対しては時間フレーム間と時間フレーム内の両方で実行するように適応される。

30

【請求項 5 8】

請求項 5 7 に記載の任意線形時間論理時相特性の有界モデル検査の機能を有する回路検証用の検証エンジンであって、当該エンジンは、分割を可能な場合は常に、漸増的に関連付けられるブール充足可能性下位問題に到達するように方向付けするように適応される。

【請求項 5 9】

請求項 5 7 に記載の任意線形時間論理時相特性の有界モデル検査の機能を有する回路検証用の検証エンジンであって、当該エンジンは、複数のブール充足可能性下位問題にまたがって学習するように適応される。

【請求項 6 0】

請求項 5 7 に記載の任意線形時間論理時相特性の有界モデル検査の機能を有する回路検証用の検証エンジンであって、当該エンジンは、複数の関連する下位問題にまたがる学習を行うために、ブール充足可能性アルゴリズムの漸増的な公式化を実行するように適応される。

40

【請求項 6 1】

請求項 5 3 に記載の任意線形時間論理時相特性の有界モデル検査の機能を有する回路検証用の検証エンジンであって、当該エンジンは、定数の伝搬に基づく回路の単純化を実行するように適応される。

【請求項 6 2】

請求項 5 3 に記載の任意線形時間論理時相特性の有界モデル検査の機能を有する回路検証

50

用の検証エンジンであって、当該エンジンは、構造同形の検出に基づく回路の単純化を実行するように適応される。

【請求項 6 3】

請求項 5 3 に記載の任意線形時間論理時相特性の有界モデル検査の機能を有する回路検証用の検証エンジンであって、当該エンジンは、ブール充足可能性検査問題を解決するためのハイブリッド SAT ソルバーをさらに備え、当該ハイブリッド SAT ソルバーは回路ベースおよび CNF ベースの充足可能性アルゴリズムの使用を組み合わせる。

【請求項 6 4】

線形時間論理時相特性のうち安全性特性を証明する機能を有する回路用帰納証明エンジンであって、前記エンジンは下記要件を備える。

10

与えられた特性が否定された場合に、 k インスタンスの基本ケースを検査するように適応された基本ケース・チェッカー、

与えられた特性に対応するモニター述語において k インスタンスの帰納ステップを検査するように適応された帰納ステップ・チェッカー、

否定された特性を特性に変換するように適応された特性トランスレーター、

F は $e v e n t u a l i t y$ 演算子、 X は $n e x t - t i m e$ 演算子を表す時相演算子 $F(p)$ 、 $X(p)$ に関連付けられたブール充足可能性検査から成る検査スキーマ、および否定された特性の証拠を探索するように適応されたサーチャー。

【請求項 6 5】

請求項 6 4 に記載の線形時間論理時相特性のうち安全性特性を証明する機能を有する回路用帰納証明エンジンであって、次に検査する演算子に関して選択肢が存在する場合には、当該エンジンが、探索の難度により決定される優先順位に従って選択を行うように適応される。

20

【請求項 6 6】

請求項 6 5 に記載の線形時間論理時相特性のうち安全性特性を証明する機能を有する回路用帰納証明エンジンであって、当該エンジンは、難度が原子命題、 X 演算子、 F 演算子の順に高まると想定するように適応される。

【請求項 6 7】

請求項 6 4 に記載の線形時間論理時相特性のうち安全性特性を証明する機能を有する回路用帰納証明エンジンであって、当該エンジンは、特性検査スキーマのサブセットに関して、対応するブーリアン充足可能性問題をサイズの小さい複数のブーリアン充足可能性下位問題に分割するために、対応する有界モデル検査問題の k 番目のインスタンスに対して分割を実行するように適応される。

30

【請求項 6 8】

請求項 6 7 に記載の線形時間論理時相特性のうち安全性特性を証明する機能を有する回路用帰納証明エンジンであって、当該エンジンは、分割を演算子間にまたがって実行し、また各演算子に対しては時間フレーム間と時間フレーム内の両方で実行するように適応される。

【請求項 6 9】

請求項 6 8 に記載の線形時間論理時相特性のうち安全性特性を証明する機能を有する回路用帰納証明エンジンであって、当該エンジンは、分割を可能な場合は常に、漸増的に関連付けられるブール充足可能性下位問題に到達するように方向付けするように適応される。

40

【請求項 7 0】

請求項 6 8 に記載の線形時間論理時相特性のうち安全性特性を証明する機能を有する回路用帰納証明エンジンであって、当該エンジンは、複数のブール充足可能性下位問題にまたがって学習するように適応される。

【請求項 7 1】

請求項 6 8 に記載の線形時間論理時相特性のうち安全性特性を証明する機能を有する回路用帰納証明エンジンであって、当該エンジンは、複数の関連する下位問題にまたがる学習を行うために、ブール充足可能性アルゴリズムの漸増的な公式化を実行するように適応さ

50

れる。

【請求項 7 2】

請求項 6 4 に記載の線形時間論理時相特性のうち安全性特性を証明する機能を有する回路用帰納証明エンジンであって、当該エンジンは、定数の伝搬に基づく回路の単純化を実行するように適応される。

【請求項 7 3】

請求項 6 4 に記載の線形時間論理時相特性のうち安全性特性を証明する機能を有する回路用帰納証明エンジンであって、当該エンジンは、構造同形の検出に基づく回路の単純化を実行するように適応される。

【請求項 7 4】

請求項 6 4 に記載の線形時間論理時相特性のうち安全性特性を証明する機能を有する回路用帰納証明エンジンであって、当該エンジンは、ブール充足可能性検査問題を解決するためのハイブリッド SAT ソルバーをさらに備え、当該ハイブリッド SAT ソルバーは回路ベースおよび CNF ベースの充足可能性アルゴリズムの使用を組み合わせる。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明では、デジタル回路の形式的検証における技術に関し、特に、ブール充足可能性 (Boolean Satisfiability) と二分決定グラフ (Binary Decision Diagrams) に基づく新規な分割、順次学習、および帰納証明を使用して、デジタル回路の時相特性に関する有界モデル検査 (bounded model checking) を行うためのソフトウェア、システム、方法が提供される。

【0002】

【従来技術】

1. 参考文献

以下の各論文は有益な背景情報を提供するものであり、それを理由として引用によりその全体がここに組み込まれ、本明細書の以降の部分では各々に付される括弧で囲んだ文献番号により適宜言及される。

【0003】

【非特許文献 1】

E. M. Clarke, O. Grumberg, and D. Peled, Model Checking (モデル検査): MIT Press, 1999.

【非特許文献 2】

K. L. McMillan, Symbolic Model Checking: An Approach to the State Explosion Problem (状態爆発問題): Kluwer Academic Publishers, 1993.

【非特許文献 3】

A. Biere, A. Cimatti, E. M. Clarke, and Y. Zhu, "Symbolic Model Checking without BDDs (BDDs を使用しない記号的モデル検査)," in Proceedings of Workshop on Tools and Algorithms for Analysis and Construction of Systems (TACAS), vol. 1579, LNCS, 1999.

【非特許文献 4】

R. E. Bryant, "Graph-based algorithms for Boolean function manipulation (ブール関数操作のためのグラフ・ベース・アルゴリズム)," IEEE Transactions on Computers, vol. C-35(8), pp. 677-691,

10

20

30

40

50

1986.

【非特許文献5】

M. Sheeran, S. Singh, and G. Stalmarck, "Checking Safety Properties using Induction and a SAT Solver (帰納およびSATソルバーを使用した安全特性の検査)," in Proceedings of Conference on Formal Methods in Computer-Aided Design, 2000.

【非特許文献6】

P. Ashar, M. Ganai, A. Gupta, Z. Yang, A. Mukaiyama, and K. Wakabayashi, "Formal Verification in an Industrial Setting: Diver Verification Platform White Paper (産業環境における形式的検証: Diver検証プラットフォーム白書)," NEC USA, CCRL 2001-C004-4-5509-1N, Dec 2001 2001. 10

【非特許文献7】

P. Ashar, P. Chauhan, M. Ganai, A. Gupta, Z. Yang, and L. Zhang, "Diver Document: User Manual Verification Platform for Digital Systems (Diverドキュメント: デジタル・システムのためのユーザー・マニュアル検証プラットフォーム)," NEC USA, CCRL 2001-C005-4-5509-2N, Dec 2001 2001. 20

【非特許文献8】

P. Ashar, P. Chauhan, M. Ganai, A. Gupta, Z. Yang, and L. Zhang, "Diver Document: Tutorial - NEC production design case studies (Diverドキュメント: チュートリアル - NEC生産設計事例研究)," NEC USA, CCRL 2001-C083-4-5509-5, Dec 2001 2001. 30

【非特許文献9】

H. Zhang, "SATO: An efficient propositional prover (SATO: 効率的な命題ブルーバー)," in Proceedings of International Conference on Automated Deduction, vol. 1249, LNAI, 1997, pp. 272-275.

【非特許文献10】

M. Moskewicz, C. Madigan, Y. Zhao, L. Zhang, and S. Malik, "Chaff: Engineering an Efficient SAT Solver (Chaff: 効率的なSATソルバーの設計) in Proceedings of Design Automation Conference, 2001. 40

【非特許文献11】

P. Bjesse and K. Claessen, "SAT-based verification without state space traversal (状態空間トラバースを伴わないSATベース検証)," in Proceedings of Conference on Formal Methods in Computer-Aided Design, 2000.

【非特許文献12】

M. Ganai and A. Aziz, "Improved SAT-base 50

d Bounded Reachability Analysis (改良型SATベース有界到達可能性分析), " in Proceedings of VLSI Design Conference, 2002.

【非特許文献13】

O. Shtrichman, "Tuning SAT Checkers for Bounded Model Checking (有界モデル検査用SATチェッカーのチューニング), " in Proceedings of International Conference on Computer-Aided Verification, 2000.

【非特許文献14】

O. Shtrichman, "Pruning Techniques for the SAT-based bounded model checking (SATベース有界モデル検査のための枝取り), " in Proceedings of Workshop on Tools and Algorithms for the Analysis and Construction of Systems (TACAS), 2001.

10

【非特許文献15】

M. Ganai, L. Zhang, P. Ashar, and A. Gupta, "Combining Strengths of Circuit-based and CNF-based Algorithms for a High Performance SAT Solver (高性能SATソルバーを得るための回路ベースおよびCNFベース・アルゴリズムの強みの結合), " NEC USA, CCR L 2001-C079-4-5502-2, December 2001.

20

【非特許文献16】

A. Biere, A. Cimatti, E. M. Clarke, M. Fujita, and Y. Zhu, "Symbolic model checking using SAT procedures instead of BDDs (BDDの代わりにSATプロシージャを使用した記号的モデル検査), " in Proceedings of the Design Automation Conference, 1999, pp. 317-320.

30

【非特許文献17】

A. Gupta, Z. Yang, P. Ashar, and A. Gupta, "SAT-based Image Computation with Application in Reachability Analysis (到達可能性分析での応用例を持つSATベースのイメージ計算), " in Proceedings of Conference on Formal Methods in Computer-Aided Design, 2000, pp. 354-371.

【非特許文献18】

A. Gupta, A. E. Casavant, P. Ashar, X. G. Liu, A. Mukaiyama, and K. Wakabayashi, "Property-specific testbench generation for guided simulation (誘導シミュレーションのための特性別テストベンチの生成), " in Proceedings of VLSI Design Conference, 2002.

40

【非特許文献19】

J. Kim, J. Whittmore, J. P. M. Silva, and K. Sakallah, "Incremental Boolean Satisfiability and its application to delay fault testing (増分ブール充足可能性とその遅延故障テストへの応用), " in Proceedings of International Works

50

hop on Logic Synthesis, 1999.

【非特許文献20】

A. Kuehlmann and F. Krohm, "Equivalence Checking using Cuts and Heaps (カットとヒープを使用した等価検査)," in Proceedings of Design Automation Conference, 1997.

【非特許文献21】

M. Ganai and A. Kuehlmann, "On-the-fly compression of logical circuits (論理回路のオンザフライ圧縮)," in Proceedings of International Workshop on Logic Synthesis, 2000. 10

【非特許文献22】

A. Kuehlmann, M. Ganai, and V. Paruthi, "Circuit-based Boolean Reasoning (回路ベースのブール推論)," in Proceedings of Design Automation Conference, 2001.

【非特許文献23】

P. Goel, "An implicit enumeration algorithm to generate tests for Combinational circuits (組み合わせ回路用テストを生成するための暗黙エニュメレーション・アルゴリズム)" IEEE Transactions on Computers, vol. C-30, pp. 215-222, 1981. 20

【非特許文献24】

H. Fujiwara and T. Shimonono, "On the Acceleration of Test Generation Algorithms (テスト生成アルゴリズムの加速)," IEEE Transactions on Computers, vol. C-32, pp. 265-272, 1983.

【非特許文献25】

M. Schulz, E. Trischler, and T. Sarfert, "SOCRATES: A highly efficient ATPG System (SOCRATES: 高効率ATPGシステム)," IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol. 7, pp. 126-137, 1988. 30

【非特許文献26】

M. N. Veleev, "Benchmark Suites. (ベンチマーク・スイート、<http://www.ece.cmu.edu/mvelev>)," October 2000.

【非特許文献27】

A. Gupta, A. Gupta, Z. Yang, and P. Ashar, "Dynamic detection and removal of inactive clauses in SAT with application in image computation (イメージ計算に応用事例を持つ、SATにおける非活動文節の動的検出および除去)," in Proceedings of Design Automation Conference, 2001. 40

【非特許文献28】

H. Cho, G. D. Hachtel, E. Macii, B. Plessier, and F. Somenzi, "Algorithms for approximate FSM traversal based on states 50

pace decomposition, 状態空間分割に基づく近似FSMトラバーサルのためのアルゴリズム” IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol. 15(12), pp. 1465-1478, 1996.

【非特許文献29】

I. - H. Moon, J. - Y. Jang, G. D. Hachtel, F. Somenzi, C. Pixley, and J. Yuan, "Approximate reachability don't-cares for CTL model checking (CTLモデル検査のための近似到達可能性のドントケア), " in Proceedings of the International Conference on Computer-Aided Design. San Jose, 1998. 10

【非特許文献30】

K. Ravi, K. L. McMillan, T. R. Shiple, and F. Somenzi, "Approximation and decomposition of Decision Diagrams (決定図の近似と分解), " in Proceedings of the Design Automation Conference. San Francisco, 1998, pp. 445-450. 20

【0004】

2. 序文

a) モデル検査

ハードウェア設計がますます複雑化するにつれ、コスト増大の原因となるエラーを回避できる効果的な検証方法へのニーズが高まっている。記号的モデル検査(非特許文献1、2参照)のような形式的検証手法の登場により、しらみ潰しの検査が可能になり、シミュレーションなどの従来手法と比較して、見つかりにくいバグも容易に検出できるようになった。しかし、これらの手法は、状態爆発問題が原因で実用使用においてはうまくスケールリングできないという難点があった。最近発表された代替手法では、有界モデル検査(BMC: Bounded Model Checking)(非特許文献3参照)が使用されている。主に二分決定グラフ(BDD: Binary Decision Diagrams)(非特許文献4参照)の使用をベースとする記号的モデル検査とは異なり、BMCはプール充足可能性(SAT: Satisfiability)決定手順の使用をベースとする。そのためBMCでは、実用レベルではるかに大規模な設計を扱うことができ、特にバグが存在する場合に、その検出において高い効果を期待できる。 30

【0005】

モデル検査では、ハードウェア設計は有限状態機械として表され、その仕様は時相論理で表現された特性で構成される。この仕様が充足されるかどうかを検査するため、設計の状態空間がしらみ潰しに探索される。仕様が充足されない場合は、典型的には、正当性特性の違反を実証する反証が検出される。有界モデル検査では、有界長kの反証(バグ)の検出に焦点が当てられる。これにより、無限パスと不動点演算の処理を回避できるほか、考慮の対象が有界長kのパスのみに絞り込まれるという利点が生まれる。具体的には、この問題は、長さkの反証が存在している場合にのみ真となる命題式に変換される。実用使用では、境界kを漸増させて最も短い反証を検出することができる。ただし、一定の境界まで反証が検出されないときの完全性を保証するため、これとは別に推論を行う必要がある(非特許文献3、5参照)。 40

【0006】

【発明が解決しようとする課題】

3. 技術と関連研究の背景

この項では、関連研究の様々な態様を、背景とBMCの従来技術を踏まえて論じる。 50

【0007】

仕様はLTL (Linear Temporal Logic: 線形時相論理) で表現される。LTLには、next time演算子X、eventuality演算子F、globally演算子G、until演算子Uの各時相演算子が含まれる。解説を簡素化するため、ここではタイプE fの式について考察する。ここで、Eは存在パス修飾子、fはパス修飾子を持たない時間式である。設計は、状態の有限集合S、初期状態の集合I、状態T間の遷移関係、原子命題を有する状態のラベリングLで構成される、標準Kripke構造 $M = (S, I, T, L)$ として記述される。Kripke構造M、LTL式f、境界kが与えられたとすると、BMCにおける変換タスクとは、すなわち、構造M内の式fに関して長さkの証拠が存在するときのみ充足可能な命題式 $\langle M, f \rangle_k$ を構築することとなる。

【0008】

この状態集合は有限なので、状態はブール変数sの記号エンコードを使用して表され、長さkの有限シーケンスはシーケンス $s_0 \dots s_k$ として表される。

【0009】

さらに、このシーケンスがM内で有効なパスであることを保証するために、第1の制約集合 $\langle M \rangle_k$ が使用される。

【数1】

$$[M]_k = I(s_0) \wedge \bigwedge_{i=0}^{i=k-1} T(s_i, s_{i+1})$$

20

【0010】

この式の最初の部分は「シーケンスにおける第1の状態は初期状態Iでなくてはならない」という制約を課し、この式の2番目の部分は「連続する状態の各ペアは遷移関係Tに準じた関係になければならない」という制約を課す。ここでは、この2番目の部分は順次設計のkステップにわたる展開に対応し、kの増大に伴ってSAT問題のサイズが増大することに注意する必要がある。

【0011】

その次の制約集合では、M内のこの有効パスがLTL式fを充足することが保証される。また、図2(非特許文献3より)に示されるように、このパスが (k, l) ループかどうかによって、ケース分割が必要となることもある。状態kから状態lへのループのケースは、 ${}_l L_k = T(s_k, s_l)$ に変換できる。ループがないケースは、 $\neg L_k$ に変換できる。ここで、

【数2】

$$L_k = \bigvee_{l=0}^{l=k} {}_l L_k$$

である。 $[f]_k^0$ はループなしケースにおける式fの変換を表し、 ${}_l [f]_k^0$ は (k, l) ループのケース(詳細な定義については非特許文献3を参照)におけるfの変換を表す。最後に、問題全体の一括変換は以下によって得られる。

【数3】

$$[M, f]_k = [M]_k \wedge ((\neg L_k \wedge [f]_k^0) \vee (\bigvee_{l=0}^{l=k} ({}_l L_k \wedge {}_l [f]_k^0)))$$

【0012】

ここで、1番目の項は有効パスの要件を示し、2番目の項は、そのパスがケース分割された仕様式を充足することを示す。本論文の解説においては、この変換がモノリシックであ

50

る（すなわち、与えられた k に対して式全体が生成される）ことに留意することが重要である。この式は、S A T O（非特許文献 9 参照）、C h a f f（非特許文献 10 参照）などの標準的な S A T ソルバーによる充足可能性検査に付される。

【0013】

実用使用では、長い証拠の探索は境界 k を漸増させて実行される。これは、証拠が存在する場合にはきわめて有効である。しかし、証拠が存在しない場合には、その特性が偽であることを確定するために別の証明手法が必要となる。この場合は、有限状態機械の直径までのすべての k を検査するので十分である（非特許文献 3 参照）。また、同様の状況において安全特性を証明するための方法として、ループなしパス、最短パスなどその他の制約の使用も提唱されている（非特許文献 5、11 参照）。

10

【0014】

B M C エンジン、有界長の反証を検出することに加えて、帰納証明の実行にも使用できる（非特許文献 16 参照）。深度 k を増大させて実行される帰納と、ループなしパスに対する制限を組み合わせると、安全特性の完全な証明手法が得られる（非特許文献 5、11 参照）。深度 k の帰納は、以下の 2 ステップから成る。

【0015】

(a) 基本ケース：その特性が、初期状態から始まる長さ k の各パス上で有効であることを証明する。

【0016】

(b) 帰納ステップ：その特性が、任意の状態から始まる長さ k のパス上で有効であり、さらには、長さ $(k + 1)$ のパスの拡張上でも有効であることを証明する。

20

【0017】

ループなしパスに限定することにより、「パス内に同一の状態がない」という追加の制約が課される。ここで、基本ケースでは初期状態制約が使用されるが、帰納ステップではこの制約は使用されないことに注意する必要がある。したがって、帰納ステップには到達不能な状態も含まれる可能性がある。実用使用では、追加の制約（すなわち、特性自体よりも強力な帰納不変式）を使わずに帰納証明を完了することは不可能なこともある。この場合は、到達可能性の制約など、設計者に既知の回路制約を使用して帰納不変式を強化することができる。

【0018】

上記の手法は、ゲートとフリップフロップが多数存在する回路上では演算能力が低下する。これらの手法は回路のサイズが大きくなるに従って急激に低速となり、メモリ消費量も増大する。

30

【0019】

本発明は、従来技術に関連する短所を克服し、上記問題のいくつかを解決することを目指すものであり、線形時間論理で表された任意の時相特性を対象とした有界モデル検査の方法を提供することを目的とする。

【0020】

【課題を解決するための手段】

本発明による有界モデル検査の方法は、 F は $e v e n t u a l i t y$ 演算子、 G は $g l o b a l l y$ 演算子、 U は $u n t i l$ 演算子、 X は $n e x t - t i m e$ 演算子を表す時相演算子 $F(p)$ 、 $G(p)$ 、 $U(p, q)$ 、 $X(p)$ に関連付けられた特性を、ブール充足可能性検査から成る特性検査スキーマに変換するステップから成る。特性全体は、 $F(p)$ 、 $G(p)$ 、 $U(p, q)$ 、 $X(p)$ の各演算子に関する特性検査スキーマの反復呼び出しと、原子命題およびブール演算子の標準的な処理で構成されるカスタマイズされた方法で検査される。

40

【0021】

ある特定の機能拡張では、次に検査する演算子に関して選択肢が存在する場合には、探索の難度により決定される優先順位に従って選択が行われる。

【0022】

50

さらに具体的には、この探索の難度は、原子命題、X 演算子、F 演算子、U 演算子、G 演算子の順に高まると想定される。

【0023】

他の特定の機能拡張では、特性検査スキーマのサブセットが、対応するブール充足可能性問題をサイズの小さい複数のブール充足可能性下位問題に分割するために、対応する有界モデル検査問題の k 番目のインスタンスに対して分割を実行する。

【0024】

さらに具体的には、この分割は演算子間にまたがって実行され、各演算子に対しては時間フレーム間と時間フレーム内の両方で実行される。

【0025】

さらに具体的には、この分割は可能な場合は常に、漸増的に関連付けられるブール充足可能性下位問題に到達するように方向付けされる。

【0026】

さらに具体的には、複数のブール充足可能性下位問題にまたがる学習が使用される。

【0027】

さらに具体的には、複数の関連する下位問題にまたがる学習を行うために、ブール充足可能性アルゴリズムの漸増的な公式化が使用される。

【0028】

他の特定の機能拡張では、定数の伝搬に基づく回路の単純化が使用される。

【0029】

他の特定の機能拡張では、構造同形の検出に基づく回路の単純化が使用される。

【0030】

他の特定の機能拡張では、ブール充足可能性検査問題が、回路ベースと CNF ベースの充足可能性アルゴリズムの使用を結合したハイブリッド SAT ソルバーを使用して解決される。

【0031】

他の特定の機能拡張では、 $F(p)$ の特性検査スキーマは、時間フレーム i において所定の制約データベースを使用して所定の開始状態から探索を開始するステップを備え、ここで $i = 0$ は初期状態に対応する。現在のパスの i 番目の状態における p の充足可能性が検査される。充足可能な場合、探索は成功として終了される。充足不能な場合、 p は i 番目の状態においては常に偽であることが学習され、この学習された知識が制約データベースに追加される。探索は、 i を所定の上限まで増大させながらそれまでのステップを繰り返し実行することで継続される。所定の上限に到達すると、探索は不確定のまま終了される。

【0032】

他の特定の機能拡張では、完全性が検査される。

【0033】

さらに具体的には、この完全性の検査は、 i 番目の状態を起点とする遷移がパス内の検査済みの状態を訪れないようにするための制約を追加するステップと、制約データベースの充足可能性を検査するステップとを備える。充足不能な場合、探索は失敗として終了される。充足不能でない場合、探索は継続される。これらのステップは、以前の状態がすべて検査されるまで繰り返される。

【0034】

他の特定の機能拡張では、 $G(p)$ の特性検査スキーマは、時間フレーム i において所定の制約データベースを使用して所定の開始状態から探索を開始するステップを備え、ここで $i = 0$ は初期状態に対応する。 p が現在のパスの i 番目の状態において充足されることを保証するための制約がデータベースに追加され、充足可能性が検査される。充足不能な場合、探索は失敗として終了される。充足可能な場合、開始状態から i 番目の状態までの間で j 番目の状態が各々ループバック状態かどうか検査され、ループバック状態が検出されたら探索は成功として終了される。開始状態より前の j 番目の状態が各々ループバック

10

20

30

40

50

状態かどうか検査され、ループバック状態が検出されたら探索は成功として終了される。探索は、 i を所定の上限まで増大させながら、これらのステップを繰り返し実行することで継続される。所定の上限に到達した時点で、探索は不確定のまま終了される。

【0035】

前述の方法の機能拡張には上記に加えてさらに数種類があることは、請求項と発明の詳細な説明から明らかとなるであろう。

【0036】

本明細書における発明の他の態様は、線形時間時相論理で表現された安全性特性の帰納証明の方法であって、 k インスタンスの基本ケースを、与えられた特性の否定に関して検査するステップ、 k インスタンスの帰納ステップを、与えられた特性に対応するモニター述語に関して検査するステップ、 $k = 0$ から開始し、任意に指定された上限までそれを漸増させるステップを備え、基本ケースの検査はさらに、否定された特性を、 F がeventuality演算子、 X がnext-time演算子を表す時相演算子 $F(p)$ および $X(p)$ と関連づけられたブール充足可能性検査から成る特性検査スキーマに変換するステップを備える。否定された特性の証拠を検出するために、 $F(p)$ 、 $X(p)$ に関する特性検査スキーマの反復呼び出しと、原子命題およびブール演算子の標準的な処理で構成される探索が初期状態を起点として実行される。証拠が検出されないことが証明された場合は、証明全体が成功として終了される。 k 時間フレーム内に証拠が検出された場合は、証明全体が失敗として終了され、結果が不確定の場合は、以下の特性検査スキーマから成る帰納ステップの検査が継続される。すなわち、モニター述語が任意状態から k 時間フレームにわたって有効で、かつ $k + 1$ 番目の時間フレーム内では有効ではない状況を保証するための制約が追加される。充足不能な場合、探索は成功として終了される。充足不能でない場合、探索は継続される。この探索は、 k を所定の上限まで漸増させながら基本ケースと帰納ステップを繰り返し実行することで継続される。 k が指定された上限に到達した場合は、証明は不確定となる。

【0037】

本明細書における発明の他の態様は、回路を検証するための検証エンジンであって、このエンジンは線形時間論理で表された任意の時相特性の有界モデル検査を実行する機能を有する。このエンジンは、特性トランスレータと特性チェッカーを備える。特性トランスレータは、 F はeventuality演算子、 G はglobally演算子、 U はuntil演算子、 X はnext-time演算子を表す時相演算子 $F(p)$ 、 $G(p)$ 、 $U(p, q)$ 、 $X(p)$ に関連付けられた特性を、ブール充足可能性検査から成る特性検査スキーマに変換するように適応される。特性チェッカーは、特性全体が、 $F(p)$ 、 $G(p)$ 、 $U(p, q)$ 、 $X(p)$ の各演算子に関する特性検査スキーマの反復呼び出しと、原子命題およびブール演算子の標準的な処理で構成されるカスタマイズされた方法で検査されるように適応される。

【0038】

本明細書における発明の他の態様は、回路のための帰納証明エンジンであって、このエンジンは線形時間論理の時相特性における安全性特性を証明する機能を有する。このエンジンは、与えられた特性が否定された場合に、 k インスタンスの基本ケースを検査するように適応された基本ケース・チェッカーを備える。与えられた特性に対応するモニター述語において k インスタンスの帰納ステップを検査するように適応された、帰納ステップ・チェッカーが提供される。否定された特性を、 F がeventuality演算子、 X がnext-time演算子を表す時相演算子 $F(p)$ および $X(p)$ と関連づけられたブール充足可能性検査から成る特性検査スキーマに変換するように適応された特性トランスレータが提供され、さらに、否定された特性の証拠を探索するように適応されたサーチャが提供される。

【0039】

本明細書における発明のさらに他の態様は、回路のための帰納証明エンジンであって、このエンジンは線形時間論理の時相特性における安全性特性を証明する機能を有する。この

10

20

30

40

50

エンジンは、与えられた特性が否定された場合に、 k インスタンスの基本ケースを検査するように適応された基本ケース・チェッカーを備える。与えられた特性に対応するモニター述語において k インスタンスの帰納ステップを検査するように適応された、帰納ステップ・チェッカーが提供される。否定された特性を、 F が *e v e n t u a l i t y* 演算子、 X が *n e x t - t i m e* 演算子を表す時相演算子 $F(p)$ および $X(p)$ と関連づけられたブール充足可能性検査から成る特性検査スキーマに変換するように適応された、特性トランスレーターが提供される。否定された特性の証拠を探索するように適応された、サーチャーが提供される。

【0040】

上記の様々な特定の機能拡張に関してさらに具体的な機能拡張が提供されることは、請求項と詳細な説明から明らかとなるであろう。 10

【0041】

【発明の実施の形態】

(カスタマイズ特性変換)

この節では、本発明の一部を成すカスタマイズ変換について説明する。この変換スキーマは、モノリシック SAT 式を生成するのではなく、可能な場合は早期に終了することを前提に、有界な論理積 / 論理和に対して遅延指標付けを行うことにより、式を漸増的に構築するものと考えることができる。学習と分割を使用して複数の単純な SAT 下位問題を生成するステップを採用した、漸増的な公式化は、広く使用されている。

【0042】

場合によっては、ループなしパスのスケルトン (パス上のすべての状態が特異な対を成す) にのみ焦点を当てることを目的として、追加の制約が使用されることもある。これらの制約は、安全特性を対象とする場合には、証明の完全性を保証するために使用されていた (非特許文献 5、11 参照)。変換スキーマでは、これらの制約は、ループを有する証拠を必要とする活性特性を対象に使用される。一例として、特性 $G(p)$ について考察する。各状態において p が真であり、パス上の最後の状態を除くすべての状態が特異な場合には、ループなしパスのスケルトンに焦点が当てられる。最後の状態は、「ループバック状態」と呼ばれるパス上の l 番目の状態と同一であり、これによって (k, l) ループを形成する。 20

【0043】

$G(p)$ の証拠はすべて、境界 k を増大させることによってシステムティックに検出される、ループなしスケルトンを持つことは明白である。 k が与えられた場合、ループバック状態の探索は初期状態か k 番目の状態のどちらからでも開始できる。ループバック状態が検出された場合、特性は真である。一方、すべてのループなしスケルトンを検査してもループバック状態が検出されなかった場合には、特性は偽である。 $G(p)$ 特性の一括変換もまた、 k を増大させて (k, l) ループを考慮することはすでに述べた。ただし、この変換では、「パス・スケルトンがループなしでなければならない」という制約は課せられない。ループなしパスのスケルトンには、設計の順次直径ほどに厳格な境界はないが、SAT ソルバーの範囲内での証明機能が提供される。これに対し、順次直径に関する推論には、QBF (Quantified Boolean Logic: 定量化ブール論理) ソルバーが必要とされる。 30 40

【0044】

詳細を説明する前に、本発明の変換スキーマにより生成される SAT 下位問題を定義する数種類の制約を分類しておく有益である。これらの制約とは、以下のとおりである。

- 回路制約
- 特性副次式による制約
- 充足不能な SAT インスタンスから学習された制約
- ループなしパスのスケルトンのみを考慮するためのループ検査制約

【0045】

一括変換では、最初の 2 種類の制約 (すなわち、回路制約と特性制約) しか使用されな 50

いことに注意する必要がある。学習された制約（非特許文献 1 2 参照）とループ検査制約（非特許文献 5 参照）の使用は、各々従来から知られていたが、単純な安全特性を検証する状況での使用に限られている。また、典型的には SAT ソルバーそのものによって生成される、他の 1 種類の制約（矛盾する文節から生じる制約）があることにも注意する必要がある。本発明の変換スキームでは、漸増的な公式化を使用することにより、こうした制約も容易に共有することができる。

【 0 0 4 6 】

本発明のカスタマイズ特性変換における分割、学習、およびインクリメンタル（漸増的）の各態様への注目を促すため、一般的な L T L 特性を処理するための擬似コードの非限定的な例をここに示す。ここで、 p および q は、命題式と X 演算子との任意のブール結合を示し、各々は回路のグラフ表現における 1 つのノードと関連付けられる。 $i \text{ s_sat}(C)$ は、SAT ソルバーへの呼び出しを示し、SAT ソルバーは、ブール式 C が充足可能である場合にのみ真を返す。 L_{ij} は、 i 番目から j 番目までの時間フレームの間にループ遷移がある（すなわち、 $L_{ij} = T(s_i, s_j)$ ）ことを示す。 N は、ユーザーの制御下にある展開の最大深度を示す。説明を簡素化するため、これらの変換では、SAT 下位問題に常に追加される回路制約は示していない。

【 0 0 4 7 】

一例として、 $F(p)$ の変換について考慮する。指標 i における外側 for ループ（第 1 3 行）は、BMC の境界 k をユーザー指定の上限 N まで漸増することに相当する。このループは、特性データベース C を構築する（第 8 行）。このデータベースは、初期には真である。各 i について、 $(C \ \& \ p_i)$ の充足可能性（すなわち、現在の時間フレームにおいて p が真である間に、現在の文節データベースが充足可能かどうか）が検査される（第 1 4 行）。充足可能な場合、 $F(p)$ の証拠が検出され、真が返される。充足可能でない場合は、「時間フレーム i において p は常に偽である」という事実が学習され、文節データベース C （第 1 5 行）に追加される。指標 j における内側 for ループ（第 1 6 ~ 2 1 行）は任意であり、証明を実行する際に選択的に使用される。このループは、パス上の現在の状態 s_i から任意の以前の状態 s_j までの間にループがないことを保証するために、対を成す制約を C に追加する。続いて、 C 上で SAT 検査が実行される（第 2 1 行）。 C が充足不能な場合は、どの時間フレームにおいても、すべてのループなしパスを検査した結果 p が真であることが検出されなかったことを意味するので、その特性は偽であると結論付けることができる。これにより、 $F(p)$ に関する完全性の引数が得られる。一方、 C が充足可能な場合は、現在のパスをループなしに保ちながら拡張する方法があるので、ループ指標 i を漸増させながらさらに繰り返しが実行される。さらなる最適化の方策として、第 1 9 行のコメント行に示されるように、対を成すループ制約が漸増的に追加される。これにより、すべての制約を追加することなく早期に終了できる可能性が生まれる。

【 0 0 4 8 】

ループ付きの証拠を必要とする特性 $G(p)$ に関して、ループ制約がどのように処理されるかを知ることにも有益である。ここでも、 i における外側 for ループは、BMC の境界 k を漸増させることに相当する。このプロシージャは、 $(C \ \& \ p_i)$ の充足可能性を検査することから開始される。充足不能な場合は、現在の時間フレーム i において p を充足する方法はないので、特性 $G(p)$ は偽である。充足可能な場合は、このパス上の現在の状態 s_i から以前の状態 s_j までの間にループ遷移があるかどうか検査するための制約が追加される。これは漸増的に検査されるので（第 3 5 行）、該当する最初のループが検出された時点でプロシージャを終了できる。該当するループが検出されない場合は、この事実が学習され、文節データベース C に追加される（第 3 6 行）。すべてのループ制約が追加されたら、完全性検査が実行され（第 3 8 行）、これによって、特性が偽であると結論付けるか、あるいは次の繰り返しのためにループなしパスのスケルトンを拡張することが可能になる。以下に、一般的な L T L 特性に関する疑似コードを示す。

【 0 0 4 9 】

10

20

30

40

50

```

1  /* N = Max depth
2  f_i = property node at ith time - frame
3  L_ij = Loop constraint between the ith
4  and jth time frames
5  &(l) = cnf conjunction(disjunction) *
/ 6
7  F(p) {
8  F(1, p, 0)
9  }
10
11  F(IC, p, start) {
12  C = IC ;
13  for( i = start ; i < N ; i++) {
14  if( is_sat(C & p_i)) return true ;
15  C = C & !p_i ;
16  for( j = i ; j >= start ; j--) { //
optional 16-2117 C = C & !L_ij ;
18  // optional 19
19  // if( !is_sat(C)) return false ; 2
0  }
21  if( !is_sat(C)) return false ; 22
}
23  }
24
25  G(p) {
30  C = 1 ;
31  for( i = 0 ; i < N ; i++) {
32  C = C & p_i ;
33  if( !is_sat(C)) return false ; 34
for( j = i ; j >= 0 ; j--) {
35  if( is_sat(C & L_ij)) return t
rue ; 36 C = C & !L_ij ;
37  }
38  if( !is_sat(C)) return false ; 39
}
40  }
41
42  G( IC, p, start) {
43  C = IC ; t = 0 ; C'' = 1 ;
44  for( i = start ; i < N ; i++) { 45
C = C & p_i ;
46  if( !is_sat(C)) return false ; 47
for( j = i ; j >= start ; j--) { 4
8  if( is_sat(C & L_ij)) return tr
ue ; 49 C = C & !L_ij ;
50  }
51  C' = C & C'' ;
52  for( j = start - 1 ; j >= t ; j--)
53  if( !is_sat(C' & p_j)) {
54  t = j + 1 ; C'' = C'' & !p_j ; b 50

```

```

r e a k ; } 5 5          C ' = C ' & p _ j ;
5 6          i f ( i s _ s a t ( C ' & L _ i j ) r e t u r n t
r u e 5 7          C ' = C ' & ! L _ i j ;
5 8          }
5 9          f o r ( l = s t a r t - 1 ; l > = t ; l - - )
6 0          C = C & ! L _ i l ;
6 1          i f ( ! i s _ s a t ( C ) ) r e t u r n f a l s e ; 6 2
          }
6 3          }
6 4
6 5          F ( p o r F ( q ) ) {
6 6          C = 1 ;
6 7          f o r ( i = 0 ; i < N ; i + + ) {
6 8          i f ( i s _ s a t ( C & p _ i ) r e t u r n t r u
e ; 6 9          C = C & ! p _ i ;
7 0
7 1          i f ( F ( C , q , i ) ) r e t u r n t r u e ;
7 2
7 3          f o r ( j = i ; j > = 0 ; j - - ) { 7 4
          C = C & ! L _ i j ;
7 5          // i f ( ! i s _ s a t ( C ) ) r e t u r n f a l s e
; 7 6          }
7 7          // r e a c h e d t h e b o u n d
7 8          i f ( ! i s _ s a t ( C ) ) r e t u r n f a l s e ; 7 9
          }
8 0          }
8 1
8 2          F ( p o r F ( q ) ) {
8 3          C = 1 ;
8 4          f o r ( i = 0 ; i < N ; i + + ) {
8 5          i f ( ! i s _ s a t ( C & p _ i ) {
8 6          C = C & ! p _ i ;
8 7          } e l s e {
8 8          i f ( F ( C & q , i , q , i ) ) r e t u r n t r u e
; 8 9          }
9 0          f o r ( j = i ; j > = 0 ; j - - ) { 9 1
          C = C & ! L _ i j ;
9 2          // i f ( ! i s _ s a t ( C ) ) r e t u r n f a l s e
;
9 3          }
9 4          // r e a c h e d t h e b o u n d
9 5          i f ( ! i s _ s a t ( C ) ) r e t u r n f a l s e ; 9 6
          }
9 7          }
9 8
9 9          F ( p o r G ( q ) ) {
1 0 0          C = 1 ;
1 0 1          f o r ( i = 0 ; i < N ; i + + ) {
1 0 2          i f ( i s _ s a t ( C & p _ i ) r e t u r n f a l
s e ; 1 0 3          C = C & ! p _ i ;

```

```

1 0 4
1 0 5     if ( G ( C , q , i ) ) return true ; 1 0 6
1 0 7     for ( j = i ; j >= 0 ; j - - ) { 1 0 8
      C = C & ! L _ i j ;
1 0 9     // if ( ! is _ sat ( C ) ) return false
; 1 1 0     }
1 1 1     // reached the bound
1 1 2     if ( ! is _ sat ( C ) ) return false ; 1 1 3
      }
1 1 4 } 10
1 1 5
1 1 6 F ( p or G ( q ) ) {
1 1 7     C = 1 ;
1 1 8     for ( i = 0 ; i < N ; i + + ) {
1 1 9         if ( ! is _ sat ( C & p _ i ) {
1 2 0             C = C & ! p _ i ;
1 2 1         } else {
1 2 2             if ( G ( C & p _ i , q , i ) ) return tru
e ; 1 2 3         }
1 2 4         for ( j = i ; j >= 0 ; j - - ) { 1 2 5 20
      C = C & ! L _ i j ;
1 2 6         // if ( ! is _ sat ( C ) ) return false
; 1 2 7         }
1 2 8         // reached the bound
1 2 9         if ( ! is _ sat ( C ) ) return false ; 1 3
0         }
1 3 1     }
1 3 2
1 3 3 U ( IC , q , r , start ) {
1 3 4     C = IC ; 30
1 3 5     for ( i = start ; i < N ; i + + ) { 1 3
6         if ( is _ sat ( C & r _ i ) ) return tru
e ; 1 3 7         C = C & ! r _ i & q ;
1 3 8         if ( ! is _ sat ( C ) ) return false ; 1
3 9         for ( j = i ; j >= 0 ; j - - ) { 1 4 0
      C = C & ! L _ i j ;
1 4 1         // if ( ! is _ sat ( C ) ) return false
; 1 4 2         }
1 4 3         // reached the bound
1 4 4         if ( ! is _ sat ( C ) ) return false ; 1 4 40
5         }
1 4 6     }
1 4 7
1 4 8 F ( p or U ( q , r ) ) {
1 4 9     C = 1 ;
1 5 0     for ( i = 0 ; i < N ; i + + ) {
1 5 1         if ( ! is _ sat ( C & p _ i ) {
1 5 2             C = C & ! p _ i ;
1 5 3         } else {
1 5 4             if ( U ( C & p _ i , q , r , i ) ) return t 50

```

```

r u e ; 1 5 5      }
1 5 6      f o r   ( j   =   i   ;   j   > =   0   ;   j   - - ) { 1 5 7
      C   =   C   &   ! L _ i j   ;
1 5 8      //   i f   (   ! i s _ s a t ( C ) )   r e t u r n   f a l s e
; 1 5 9      }
1 6 0      //   r e a c h e d   t h e   b o u n d
1 6 1      i f   (   ! i s _ s a t ( C ) )   r e t u r n   f a l s e   ; 1
6 2      }
1 6 3      }
1 6 5      F ( p   o r   U ( q , r ) ) { 10
1 6 6      C   =   1   ;
1 6 7      f o r   ( i   =   0   ;   i   <   N   ;   i + + ) {
1 6 8      i f   (   i s _ s a t ( C   &   p _ i ) )   r e t u r n   t
r u e ; 1 6 9      C   =   C   &   ! p _ i   ;
1 7 0      i f   (   U ( C   &   q , r , i ) )   r e t u r n   t r u e
; 1 7 1      f o r   ( j   =   i   ;   j   > =   0   ;   j   - - ) { 1 7 2
      C   =   C   &   ! L _ i j   ;
1 7 3      //   i f   (   ! i s _ s a t ( C ) )   r e t u r n   f a l s e
; 1 7 4      }
1 7 5      //   r e a c h e d   t h e   b o u n d 20
1 7 6      i f   (   ! i s _ s a t ( C ) )   r e t u r n   f a l s e   ; 1 7
7      }
1 7 8      }

```

【0050】

F (p and G (q)) のように特性をネストすると、構成要素の F 副次式と G 副次式に分割することができ、そのパーティション全体にまたがる学習が可能になる。ここでは F (p and G (q)) を対象に、非限定アルゴリズムの例を示す。i における外側ループ (第 1 1 8 行) は、BMC の境界 k を漸増させる。第 1 の SAT 下位問題は、(C & p _ i) を検査する。偽の場合は、then ! p _ i が学習され、C に追加される (第 1 2 0 行) 。このとき、現在のパスをループなしのまま拡張できなければ (第 1 2 4 ~ 1 2 8 行) 、特性が偽であることが証明される。一方、(C & p _ i) が真であれば、アルゴリズムは時間フレーム i から G (q) の検査を継続する。 30

【0051】

この検査は、関数呼び出し G (C & p _ i , q , i) によって実行される。G (C & p _ i , q , i) は、s_i を起点としてパスの探索を行い、各状態で q が真であることが確認されると、パスが以前の状態にループバックする。ここで、G (C & p _ i , q , i) は、時間フレーム i よりも短い時間フレーム j においてもループバック状態を検査する (第 5 2 ~ 5 8 行) ことに注意する必要がある。この場合、G (C & p _ i , q , i) はさらに s_i まで、各状態において q が真であることを追加して証明しなければならない。任意の時間フレーム j において充足不能なことが判明した場合は、! q _ j が学習される (第 5 4 行) 。ここで、この特性を分析する過程で多数の SAT 呼び出しが行われるという事実と、データベース (C , C ' , C ") が連続する呼び出しの間でどのように漸増されるかについて注目する必要がある。SAT 呼び出しで充足不能であることが判明するごとに、新たな制約を学習する機会が得られる。こうした特性の分析は、一括変換を使用するよりも、本発明の手法を使用した方がはるかに高速になる。 40

【0052】

擬似コードに示される残りの特性と、有益とみなされるその他の LTL 特性は、同様の方法で処理される。この手法の特徴は、可能な場合は常に、分割、学習、および漸増的 SAT 検査が実行されることにある。また、証明の完全性を確保するため、ループ検査の制約 50

を任意に追加することもできる。

【0053】

1. 正当性特性の拡張範囲

候補となるすべての正当性特性が LTL で表現できるわけではない。例えば、生産設計の 1 つにおいて、仕様 $AG(p \rightarrow EX q)$ を使用して、任意の状態を起点とする 1 つの遷移の実現可能性を検査する必要があることが報告されている。これは LTL 特性として表現することはできないが、SAT ベースの BMC フレームワーク内でそれを処理することは可能である。

【0054】

以下に、有界数の EX 演算子 (「EX : n」として示す) を使用した、さらに一般的なケースを疑似コードで示す。非限定的な例として、第 1 の変換について考慮する (第 2 の変換は、第 1 の変換と同様である)。第 1 の変換は、否定された特性 $EF(p \wedge \neg (EX q))$ の証拠を探索するので、前述の特性の反証を得るために使用できる。ここで注目すべきは、 $\neg (EX q)$ が $EX \neg q$ と同一となる可能性のある LTL セマンティクスはここでは使用されないことである。その代わりに、 $\neg (EX q) = AX \neg q$ である CTL セマンティクスが使用される。順次設計をさらに n ステップにわたって前方に展開し、 $X : n q$ に対応する回路ノードを作成することにより (「 $q_{\{n+1\}}$ 」として示される)、n 個の X 演算子を処理することは容易である。以下に、一般的な非 LTL 特性に関する疑似コードを示す。

【0055】

```

1  EF ( p and ! EX : n q ) {
2    C = 1 ; C' = 0 ;
3    for ( i = 0 ; i < N ; i ++ ) {
4      if ( ! is_sat ( C & p_i ) ) {
5        C = C & ! p_i ;
6      } else {
7        if ( ! is_sat ( C & p_i & q_{n+i} ) ) 8
          return true ;
9        else {
10           // exclude states with p & q_{n+i} 30
11           while ( 1 ) {
12             C' = C | get_sat_state_cube ( i ) ; 13
14             if ( ! is_sat ( C & ! C' & p_i ) )
15               break ; // no more p_i states 15
16             if ( ! is_sat ( C & ! C' & p_i & q_{n+i} ) ) 16
17               return true ; // found witness 17
18           } // end of while loop
19         }
20       for ( j = i ; j >= 0 ; j -- ) { 40
21         C = C & ! L_ij ;
22         // if ( ! is_sat ( C ) ) return false ; 2
23       }
24       if ( ! is_sat ( C ) ) return false ;
25     }
26 }
27
28 ef ( p or ! EX : n q ) {
29   C = 1 ;
30   for ( i = 0 ; i < N ; i ++ ) { 50

```

```

3 1     if ( is_sat ( C & p__i ) ) return true ; 3 2
        else {
3 3         C = C & ! p__i ;
3 4         if ( ! is_sat ( C & q__ { n + i } ) ) return
else ; 3 5         else {
3 6             // exclude states with q__ { n + i } 3 7
            while ( 1 ) {
3 8                 C ' = C ' | get_sat_state_cube ( i ) ; 3 9
            if ( ! is_sat ( C & ! C ' )
4 0                 break ; // no more states          10
4 1                 if ( ! is_sat ( C & ! C ' & q__ { n + i } ) ) 4
2                     return true ; // found witness
4 3             } // end of while loop
4 4         }
4 5     }
4 6     for ( j = i ; j >= 0 ; j - - ) {
4 7         C = C & ! L__ij ;
4 8         // if ( ! is_sat ( C ) ) return false ; 4
9         }
5 0     if ( ! is_sat ( C ) ) return false ;          20
5 1     }
5 2 }

```

【 0 0 5 6 】

このプロシージャは、 p_i が充足可能かどうか検査する（第4行）。充足可能でない場合は、 $\neg p_i$ （第5行）が学習され、 i が漸増される。充足可能な場合、当該プロシージャは、当該状態が q_{n+i} も充足するかどうか検査する（第7行）。 q_{n+i} も同時に充足する方法がない場合は、証拠が検出されたとみなされる（第8行）。充足可能な場合は、 p_i と q_{n+i} の両方を充足する状態が考慮対象から除外される。これはwhileループによって行われる（第11～17行）。除外集合 C' （初期化により空にされる）は、ループの各反復において、充足する状態キューブ（すなわち、 p_i と q_{n+i} の両方を充足する状態）を追加することによって更新される（第16行）。次に、 C' 以外に p_i を充足する状態があるかどうか検査される（第13行）。該当する状態が存在しない場合には、当該プロシージャはwhileループから分離し、 i を漸増させながらさらに長い証拠を探索しなければならない（第14行）。一方、このような状態が存在する場合は、その状態が q_{n+i} も併せて充足するかどうか検査される（第15行）。充足しない場合は、証拠が検出されたとみなされる。充足する場合は、whileループが実行され、これらの状態が除外される。完全性については、当該プロシージャをループなしのスケルトンのみに絞り込んで実行するかどうかを選択できる（第20～24行）。

【 0 0 5 7 】

ここで、除外集合内の $(p_i \ \& \ q_{n+i})$ の解を漸増的に列挙するために、SATソルバーが使用されていることに注目する必要がある。SATとBDDの組み合わせは、イメージ集合の計算にも使用できる（非特許文献17参照）ほか、SATベースのBMCフレームワーク内では制約として使用することができる。

【 0 0 5 8 】

我々が遭遇したもう1つの有用なCTL特性は、 $AG(p \rightarrow EF q)$ である。これはリセット可能性、デッドロックの不在などの検査に使用できる。SATベースのBMCフレームワーク内では、改変が行われることと、ネストされたEF演算子が不動点の性質を有することを理由として、この特性を検査することは不可能である。ただし、実用使用では、 q が真の場合において対象となる状態の最終的な到達可能性を検査する際には、設

計者は常に境界を意識しているものである。このようなケースでは、 n が漸増される $E X : n$ 演算子は、 $E F$ 演算子の有界近似としての役割を果たす。

【0059】

実用使用では、正当性特性の範囲を拡張して、 $C T L$ のすべてのモダリティを含めることができる。ここで注意を要するのは、改変にいかに対処するかという問題と、(証拠パスではなく)証拠グラフをいかにして継続的に追跡するかという問題である。概してこれには、 $Q B F$ ソルバーか、 $S A T$ と $B D D$ との組み合わせを使用することが必要とされる。

【0060】

2. 漸増的 $S A T$ 手法

上述したように、 $B M C$ には、境界 k を漸増させながら、問題に対応する一連の $S A T$ インスタンスを解決する作業が伴う。複数の $S A T$ インスタンスが各々の文節集合の間に空でない交差部分を有する場合には、これらのインスタンスの間で対立文節を共有でき、この共有により $S A T$ の解決時間が全体的に短縮できることが、数人の研究者(非特許文献13、19参照)によって観察されている。特に、 $B M C$ 問題の k インスタンスと $k + 1$ インスタンスは遷移関係の k 回の展開を共有するため、回路制約の重複が多く発生する。問題の k インスタンスの検査中に演繹された制約を再使用する制約共有手法(非特許文献13、14参照)は、この事実を利用したものであり、これにより全体的な検証時間が短縮されるという効果が得られている。

【0061】

本発明で考察する実施例の $B M C$ 実装では、共有は、遷移関係の展開に伴って回路制約の間で発生するだけでなく、特性の変換から生じる制約の間でも発生する。さらに、制約を漸増的に追加する本発明の変換スキームでは、境界 k を漸増させたときに複数の $S A T$ 問題が生成され、分割が使用されたときには単一の k インスタンス内でさえも複数の $S A T$ 問題が生成される(カスタマイズ特性変換の記載を参照)。複数の $S A T$ インスタンス間で制約を共有することに重点を置くことにより、漸増的 $S A T$ 手法によって全体的な検証時間が短縮される可能性が生まれる。

【0062】

$S A T$ ソルバーの基本的な制約共有手法は、以下のように実行される(非特許文献14参照)。2つの $S A T$ インスタンスを S_1 および S_2 とすると、共通する文節の集合 Y_0 のみから演繹された対立文節(すなわち、 S_1 と S_2 の両方に存在する文節)が識別される。識別は、 Y_0 文節の最初のマーキングに基づいて行われる。続いて、コンフリクト分析によって生成された各々の対立文節を対象にマーキングを実行する。1つの対立文節において、対立につながるすべての文節がマーキングされた場合は、その対立文節もマーキングされる。

【0063】

本実施例の実装では、各文節は「 $g f l a g$ 」と呼ばれるビット・ベクトル・フィールドを有する。 $g f l a g$ の各ビットは、その文節がそのビット位置に対応するグループに属するかどうかを示す。さらに、各文節は、「制約文節」、「回路文節」、「対立文節」という3つのタイプに分類される。1つの制約文節は、最大1つのグループに属する。回路文節は、どのグループにも属さない。コンフリクト分析時に追加された対立文節は、1つのグループに属し、かつ対立につながる文節が存在する場合に、そのグループのメンバーとなる。回路文節のみから演繹された対立文節(初期状態制約を含む)は、必ずしも複製できるとは限らないが、再使用は常に可能である。

【0064】

ここで、 $E F(p)$ 特性の証明に漸増的 $S A T$ 手法を使用した簡単な例を示す。 i 番目の時間フレームにおいて、制約文節($p_i = 1$)が新規グループ $g i d$ に追加される。(前述したように、 p_i は、 i 番目の時間フレームにおける特性ノード p である)。結果が $U N S A T$ になると、この文節グループ $g i d$ は、以降の時間フレームで再使用されないの削除される。この削除に伴って、グループ $g i d$ のすべての対立文節と制約文節が除去される。ただし、回路文節のみから演繹された対立文節はそのまま保持される。これ

らの回路文節は、時間フレーム間で共有することができる。さらに、結果がUNSATとなったため、グローバル学習を使用して、その文節 ($p_i = 0$) を文節グループ $root_gid$ に追加する。グローバル学習されたこれらの文節から演繹された対立文節もまた、以降の時間フレームで再使用できる。以下に示すのは、漸増的SAT手法の使用法を示す疑似コードである。

```

【0065】
// N = Max depth
// p_i = property node at i-th time-frame
EF(p)
{
// allocate a group for learned clauses
root_gid = alloc_group_id();
for (i = 0; i < N; i++) {
// allocate a new group id
gid = alloc_group_id();
// add the (p_i = 1) as constraint clause to
// the group, gid.
add_constraint(p_i, gid);
status = sat_solve();
if (status == SAT) return true;
// delete conflict and constraint clauses
// that belong to the group gid. Note that
// conflict clauses derived only from the
// circuit clauses are never deleted.
delete_group_id(gid);
// add the learned clause (p_i = 0) to the
// group root_gid.
Add_constraint(!p_i, root_gid);
}
}

```

【0066】

他の特性の変換においても、対立文節と学習された制約文節に対して漸増的SAT手法を使用するために、同様の変更が行われる。

【0067】

3. 回路の単純化

本発明で考察するBMC実装の実施例においては、前処理段階と、設計の遷移関係を展開する際の特性検査の段階で、回路単純化手法が使用される。これは、生成されるSAT問題を単純化して、全体的な検証時間を短縮することを目的とする。さらに、回路単純化手法は、CNFベースのSAT決定プロシージャ内に定数を伝搬する方法に比較して、定数の処理を効率的に行えることが確認されている。こうした定数は、フリップフロップ上の定数値を伴う初期状態制約と環境的制約、および特性検査時に追加された学習済み定数制約が原因で発生する。

【0068】

回路の単純化は、非標準形の2入力AND/INVERTERグラフ表現(非特許文献20参照)を使用し、この種のグラフ表現に対してオンザフライ式のリダクション・アルゴリズム(非特許文献21、22参照)を実行することによって実現される。このグラフは

、設計と、複数の時間フレームにまたがる記号的計算において算出されるブール関数の両方を表現するために使用される。この方法の不利な点は、標準形のBDDとは異なり、AND/INVERTERグラフは非標準形であることである。この方法の有利な点は、このグラフはBDDに比較して、サイズが特定の関数や変数の順序の影響をはるかに受けにくく、簡潔なことである。

【0069】

オンザフライ式リダクション・アルゴリズムは、AND/INVERTERグラフを表現するための効率的な関数ハッシング・スキームをベースとする。ハッシュ・テーブルは、BDDと同様に、構築時に構造的な冗長性を除去するために使用される。さらに、ローカルの4入力副構造をすべて標準形の表現に変換する構造的な2階層ルックアップ・スキームが適用され、ローカルの冗長性が効果的に除去される。ローカルの2階層ルックアップが適用されない場合は、単純書き換え方式によって、回路グラフがさらに縮小される（詳細については非特許文献22を参照）。具体的には、これは、多数の同形の副構造を識別し、これらの副構造を同一のサブグラフにマッピングすることによって、グラフを大幅に圧縮する方式である。直感的に表現するならば、この単純化グラフによりSATソルバーの探索空間が縮小され、ひいてはブール推論の効率が高まる。有界到達可能性分析への応用（非特許文献12参照）からも明らかなように、こうした単純化によりSATにもたらされる計算上の優位性はきわめて顕著である。

10

【0070】

4. ハイブリッドSATソルバー

本発明におけるBMCエンジンの実施例では、ハイブリッドSATソルバーが使用されている。このハイブリッドSATソルバーは、元来の回路形式の論理式と、CNFにおける学習された対立文節とをそれぞれ処理する一方で、決定変数の選択、BCP、およびバックトラッキングにおいて革新的な最新鋭機能を採用している。ここでは特に、回路ベースの方式とCNFベースの方式の主要ステップにおける重要な違いと、ハイブリッド方式とすることで両方式からどのような利点を実現されるかについて説明する。

20

【0071】

a) 回路ベースBCPの最新技術の現状

SATソルバーの一部を成すBCPは、多数のインスタンスにおいて総実行時間の約80%を占めるとされる。これは、BCPをどんな形であれ改良できれば、SATソルバーの全体的なパフォーマンスが大幅に向上することを意味する。

30

【0072】

従来の回路をベースとするブール推論実装（非特許文献22から25参照）は、INVERTERを別個の頂点またはゲート入力上の属性として備えた、ANDおよびORのゲート頂点をベースとする表現を使用する。ANDおよびORゲートにまたがって定数を伝搬する方法はよく知られているが、速度は実装によって大きく異なる傾向がある。一例として非特許文献22を取り上げると、この技術は含意の伝搬を高速化する手段としてルックアップ・テーブルを使用している。このルックアップ・テーブルは、頂点の入力と出力の現在値に基づいて、暗黙値をカプセル化するゲートの次の「状態」と、その頂点に対して採るべき次の処置を決定する。図3に示す非特許文献22の総称頂点タイプ用のアルゴリズムimplyは、回路グラフ上で繰り返し実行される。

40

【0073】

このアルゴリズムは、各頂点について、新しい暗黙値と以降の処理の方向を決定する。例として、図4（出典は非特許文献22）に、2入力ANDゲートの含意ルックアップ・テーブルに含まれるいくつかのケースを示す。ブール論理の場合、justification_queueにおいて新たなケース分割をスケジューリングする必要があるのは、1つのケース（AND頂点の出力における論理0）だけである。他のケースはすべて、対立を発生させるか（この場合、アルゴリズムはバックトラッキングのために戻る）、さらなる含意を発生させるか、justification_queueの次の要素を処理するための戻りを発生させるかのいずれかである。この含意アルゴリズムは、オーバーヘッドが少

50

ないため非常に効率的である。目安として示すと、256 MBのメモリを搭載した750 MHzのIntel PIIIでは、毎秒100万含意以上を実行できる。

【0074】

1. CNFベースBCPとの比較

Chaff (非特許文献10参照)に示されるCNFベースBCPでは、2リテラル監視と遅延更新によって効率化が図られている。この方式は、サイズの大きい文節が不必要に走査される状況を回避できるため、文節が大きい場合に際だって有利である。また、この方式では、オーバーヘッドの削減を狙って、充足された文節の追跡は行われない。ただし、充足された文節を訪れることにより必然的に生じるコストまでは解消されない。具体的には、文節が監視対象ではないリテラルに割り当てられたことにより充足された場合でも、監視対象のリテラルへのポインタは更新される。これに加えて、ゲートを文節に変換するプロセスに組み込まれる固有のオーバーヘッドもある。回路ベースの方式では1つのゲートはモノシクなエンティティであるのに対し、CNFベースの方式では、1つの2入力ゲートが3個の文節に変換される。そのため、回路方式では、1ゲートに存在する1含意について図4のテーブルを1回探索するだけでよいが、CNF方式では、複数の文節を処理する必要がある。

10

【0075】

回路ゲートから生じる文節は概して短く、これらの文節に関しては、上記の相違点がBCP時間にかかなり大きな違いをもたらす。次項に示すように、ゲート表現を対象とするBCPは、Chaffのような最新鋭のCNFベース・ソルバーのBCPに比較して、一貫してはるかに高速である。

20

【0076】

b) 対立ベースの学習の効果を活用するハイブリッド方式

一方、対立ベースの学習済み文節のようにサイズの大きい文節の場合は、回路ベースのBCPにゲート・ツリーとして付加すると、学習済み構造の規模を過剰に増大させる恐れがある。学習済み構造のサイズを過剰に増大させるゲート・ツリーを付加することは、回路サイズの大幅な増大につながる。これはさらに、含意数を増大させ、ひいては回路構造にBCPを実行したことによる利得を相殺する結果となる。サイズの大きい文節の場合は、これらをモノシクな文節として維持し、CNFベースの2リテラル監視と遅延更新の利点を活用して処理した方が効率的である。

30

【0077】

次に、上記の観察を踏まえて、ハイブリッド方式について考察する。このハイブリッド方式とは、均質ゲートのデータ構造を使用して回路ベースの論理表現を維持する一方で、状況に応じて、学習された文節をCNFとして維持し、別個に処理する方式である。

【0078】

c) BCPの結果

表1 (図5)に示す時間は、256 MBのメモリを搭載した750 MHzのIntel PIII上で100万含意の処理に要した秒単位のBCP時間である。サンプルとしては、大規模な工業用回路にBMCを適用して導出したサイズの大きい論理式を使用した。「ハイブリッド」と「Chaff」の欄に示した時間は、ハイブリッド方式とCNF方式を完全に同一の論理式を対象に実行した結果である。BCP時間には、SATプロセス中に付加された学習済み文節のBCPに要した時間と、最初のゲート文節のBCPに要した時間が含まれる。1次入力とゲートの数で表した式のサイズは、「1次入力」と「ゲート」の欄に示されている。「CH」の欄は、CNFのBCP時間とハイブリッドのBCP時間との対比を比率として示したものである。この表から、サイズの大きい式においては、ハイブリッド方式はChaffのCNFベース方式に比較して、一貫して高速である。

40

【0079】

学習済み文節のBCPで達成されるオーバーヘッドの削減を実証するため、100万含意当たりのBCP時間を、同じ式に含まれるゲート文節のみを対象とした回路ベース方式との対比として示した。これは、「構造」欄に示している。「CS(HS)」欄は、「Ch

50

a f f (ハイブリッド)」の時間と「構造」の時間との対比を比率として示したものである。これらの欄(「CS」および「HS」)により、ゲート文節のみを対象とした場合のBCP時間と、ゲート文節と学習済み文節を対象とした場合のBCP時間とを比較することが可能になる。この比較から、サイズの大きい学習済み文節がBCP時間のオーバーヘッドを大幅に増加させているのは明らかである。

【0080】

d) ハイブリッドSATソルバーの総合的な利点

これまでBCPが高速であることを実証してきたが、これだけではハイブリッドSATソルバーの利点を語り尽くしたとは言えない。そのためには、ハイブリッド方式によってSATプロセス全体が高速になることを実証する必要がある。ハイブリッド方式を使用すると、純粋なCNF方式では使用できない多数の新たな回路ベース・ヒューリスティックと利点を活用する道が開かれる。この項では、ハイブリッド方式によりもたらされる利点について考察する。この比較のため、表2(図6)にSAT実行時間を示す。ここに示す時間は、256 MBのメモリを搭載した750 MHzのIntel PIII上での実行時間である。論理式は、3個の大規模な工業用回路(バス、アービター、コントローラ)と、非特許文献26に掲載されるいくつかのパブリック・ドメインのベンチマークに対してBMCを適用して導出したものである。結果を適正なものに保つため、ハイブリッド方式を70以上の論理式に対して実行し、その中から40秒を上回るCPU時間を要した論理式の結果だけを報告する。これらの論理式を、充足不能なインスタンスと充足可能なインスタンスに分配した。論理式の式サイズは、1次入力とゲートの数を示す「1次入力」欄と「ゲート」欄から判断できる。

【0081】

e) 同一のヒューリスティックにおけるChaffとハイブリッドの比較

第1の比較では、ハイブリッド・ソルバーとChaffを完全に同一のヒューリスティックに適用した。すなわち、この2つは、BCPの相違を除いてまったく同一のアルゴリズムを使用して、含意の処理、対立ベースの学習、バックトラッキング、決定変数の選択の順に実行された。ヒューリスティックは同一とはいえ、複数のノードが対立した際の対立ノードの選択は制御されなかったため、多少の相違が存在することは否めない。充足不能なインスタンスについては、常に探索空間全体を走査する必要があるため上記の相違による影響はほとんどないが、充足可能インスタンスについては、2つのソルバーのうち1つが偶然に早期に解決されるインスタンスに遭遇する状況が発生するため、顕著な影響が出る可能性がある。この事実を考慮すると、この制御された実験においては、充足不能なインスタンスのみを妥当なデータとみなすべきであろう。「Chaff」欄と「H」欄は、表2(図6)のChaffソルバーとハイブリッド・ソルバーの時間を示す。ハイブリッド・ソルバーの全体的なパフォーマンスは、Chaffのそれよりもはるかに良好であることは明らかである。ハイブリッドの時間に対するChaffの時間の典型的な比率は1.3以上であり、最大のケースでは3.75にも達する。充足不能な全インスタンスにおいてハイブリッド・ソルバーが費やした総時間に対するChaffが費やした総時間の比率は、1.48である。表2(図6)に示す充足可能なインスタンスについては、ハイブリッドに対するChaffの比率(Chaff/H)は1.0を中心として均等に分布しているが、標準偏差は大きいという、予想通りの結果となっている。

【0082】

5. 回路ベースのSATヒューリスティック

この項では、ハイブリッド・ソルバーの機能強化に使用される回路ベース・ヒューリスティックの詳細を示す。ここでは、表3(図7)を参照する。表3(図6)で使用するサンプルは、表2(図6)と同じである。「H1」欄は、前項で説明したChaffと同じヒューリスティックを使用した場合のハイブリッド・ソルバーの実行時間を示す。

【0083】

a) 含意を追跡する順序

Chaffでは、含意はFIFOメカニズムを使用して追跡される。すなわち、基本的に

10

20

30

40

50

は、含意は生成された順序で処理される。ハイブリッド方式では、ゲートのファンアウトと方向性の情報に基づき、回路パスに沿って含意を追跡することができる。学習済み文節から生成された含意をパスに沿って追跡する一方で、ゲートから生成された含意はFIFO方式で追跡する方法が非常に効果的であることが判明した。「H2」欄は、このヒューリスティックを使用した場合の総実行時間を示す。この欄の結果から、このヒューリスティックでは、ほぼすべてのサンプルにおいて(18中14)、H1を上回る速度が達成されることは明らかである。「H2」の右側にあるすべての欄では、このヒューリスティックが使用されている。

【0084】

b) 分岐変数決定戦略

決定戦略では、分岐点となる未割り当ての変数と値が選択される。これまで数種類の戦略が提唱されているが、決定的な勝者はまだ出現していない。最も大きな成功を収めた戦略はいずれも、何らかの形式の動的リテラル・カウントをベースとしている。次に、回路情報を使ってこの基本メカニズムの機能を強化する方法について考察する。

【0085】

CNFベース・ソルバーは、最多の文節を充足するリテラルを選択するために、文節に含まれる正と負のリテラル数をカウントする。ここで重要なのは、どうしたら各ゲートの入力と出力において無矛盾値を取得できるかという問題である。図8に示すように、文節に含まれるリテラルをカウントするだけではこの問題に対処することはできない。図8(a)を参照すると、ORゲートoは入力aおよびbを有し、ファンアウト・ゲートはx、y、およびzを有している。図8(b)は、生成された文節を示す。この図から、変数が入力であるとき、文節内のその正と負のリテラル数は互いに相殺されることが分かる。また、変数がゲートの出力のときには、正のリテラル数が負のリテラル数よりも常に1多くなる。図8(b)の対応するスコアは、それぞれ5と4である。端的に言うと、リテラル数からは、ゲートから生成された文節に関する有益な情報は得られない。一方、ゲートのファンアウト情報からは、意思決定に必要とされるゲートの正と負のファンアウト数を正確に決定できる。これは、「ファンアウト・ヒューリスティック」と呼ばれる。「H2-fs」欄は、このヒューリスティックでのSAT時間を示す。このヒューリスティックが決定的な勝者というわけではないが、過半数を少し上回るサンプル(26/45)において、原型ハイブリッド方式(H2)よりも良好な結果をもたらすことは特筆に値する。

【0086】

式の充足性を決定しない文節は、「非アクティブな文節」と呼ばれる(非特許文献27参照)。非アクティブな文節は、観察不能になったゲートから生じる。これらの文節とそれに含まれる変数の決定を処理することは、基本的には無駄な努力である。これらの文節を動的に検出して除去するためには、文節にマーキングとアンマーキングを繰り返し行う必要がある。これらの実行時間演算を行うと枝取りされた探索空間が得られるが、マーキングとアンマーキングを繰り返し実行することで全体的なパフォーマンスに損失が生じる。このパフォーマンス向上は、到達可能性分析にのみ見られることに注意する必要がある。回路に対して演算を行う伝搬-位置調整型のブール推論メカニズム(非特許文献24参照)では、観察不能なゲートと非アクティブ領域の動的検出は自動的に開始される。位置調整を必要とする変数は、「フロンティア変数」と呼ばれる。この戦略は、変数決定の対象を動的に変動するフロンティア上の未割り当てゲートに絞り込むことによって適用される。これは、「フロンティア・ヒューリスティック」と呼ばれる。このヒューリスティックにはさらに、充足する割り当てが存在するときには、より迅速にそれに到達できるという利点もある。「H2-ft」欄は、このヒューリスティックでのSAT時間を示す。サンプルの80%において原型ハイブリッド方式(H2)よりも良好な結果が得られた。

【0087】

「H2-ft-fs」欄は、フロンティア・ヒューリスティックとファンアウト・ヒューリスティックの両方を使用した場合の実行時間を示す。ここでも、サンプルの約73%においてH2を上回る速度が観察された。

10

20

30

40

50

【0088】

c) XOR/XNORゲートの学習

多数のXORおよびXNORゲートを有する回路では、SATソルバーのパフォーマンスが低下することが知られている。均質なゲートを有する回路表現を与えられた場合は、回路内のXORおよびXNORゲートを抽出することは可能であり、かなりの効率も期待できる。ハイブリッド表現では、これらのXOR/XNORゲートの文節が学習され、CNF文節データベースに加えられる。「H2-ft-fs-six」欄は、この学習をフロンティアおよびファンアウト・ヒューリスティックと共に適用した場合の実行時間を示す。これら3つのヒューリスティックをすべて採り入れた場合、サンプルの62%以上で基本的なハイブリッド方式(H2)を上回る速度が観察された。

10

【0089】

d) ハイブリッド・ソルバーでの最良の結果

「H-best」欄に、ハイブリッド・ソルバーで得られた最良の結果を示す。すべてのサンプルにおいてハイブリッド・ソルバーがChaffよりも高速なことは明らかである。「Chaff/H-best」欄に、最良のハイブリッド・ソルバー時間に対するChaff時間の比率を示す。すべてのサンプルで50%以上の速度向上が見られ、サンプルの69%で2を上回った。表3(図6)のヒューリスティックは明らかに未成熟であり、さらなる研究を要する。とはいえ、H2-ftヒューリスティックはきわめて良好に動作するので、デフォルトとして使用できるのは明らかである。

【0090】

e) 有界モデル検査における含意

SATはBMCのようなアプリケーションにおいてコア・エンジンとなる。事実、50~100時間フレームにわたる回路分析を必要とする典型的なBMC処理では、SATソルバーが1回の実行で数千回も呼び出されることが予想される。SATソルバーは1回の呼び出しにつき数分間程度を消費するため、長いBMC実行の場合は完了までに数日間を要することになる。そのため、コア・エンジンで2倍の速度向上が実現できることは、絶対的な実行時間が大幅に短縮されることであり、その影響はきわめて大きいものとなる。本研究のもう1つのテーマは、回路SAT手法は有力な候補であり、CNFベースの手法に勝ることを明確に実証することである。実用使用における効果としては、SATのために回路全体をCNFデータ構造にコピーしなくてもよいため、それに伴うオーバーヘッドを見込む必要がないことが挙げられる。これは、これらのアプリケーションのメモリ所要量がほぼ半減されるため、より大規模な回路にスケールアップすることが可能になり、BMCの場合はスケールアップできる時間フレーム数も増大する、という利点をもたらす。

20

30

【0091】

6. 生産設計に関する実験結果

生産設計を検証するため、BMCエンジンの実装をDiver内で適用した。各検証タスクでは、対象となる特性の証拠(または反証)を探索した。これらの特性は、安全性と活性とした。結果を表4(図9)にまとめる。ほとんどの実験は、256MBのメモリを搭載した750MHzのIntelPIII上で実施した。表内に「(S)」を付記して示した一部の実験は、SunUltraSparc440MHz、1GBのワークステーション上で実施した。

40

【0092】

各設計を対象に、第4欄に示す5つのオプション・セットに関して実験を行った。最初の4つのオプション・セットは、カスタマイズ変換の4種類の組み合わせ(「+/-T」として示す)と、構造的同形を使用した回路単純化(「+/-C」として示す)に関連する。(定数の伝搬により実現された回路単純化を、常にデフォルトとして使用する。)第1のオプション・セットop1はこのいずれも使用せず、第2のオプション・セットop2は回路単純化のみを使用し、第3のオプション・セットop3はカスタマイズ変換のみを使用し、第4のオプション・セットはこの両方を使用する。この4つのオプション・セットはすべて、第6項で説明した漸増的SAT手法を実行する能力を有するChaff

50

SATソルバー（非特許文献10参照）の修正版を使用する。最後に、第5のオプション・セットop5も、カスタマイズ変換と回路単純化の両方を使用する。これは、第8および9項で説明したハイブリッドSATソルバー（「+H」として示す）を使用することを除いて、第4のオプション・セットと同じである。

【0093】

漸増的SAT手法の使用により実現可能なパフォーマンスの利得はどの程度かを調べることも興味深い。そのため全5オプション・セットについて、SATソルバーで漸増的SAT手法を使用する場合と使用しない場合の実験も行った。カスタマイズ変換は、SATソルバーで漸増的SAT手法の使用の有無にかかわらず、常に漸増的な公式化を使用することに留意されたい。

10

【0094】

表4（図9）に、いくつかの設計および特性に関する全5オプション・セット（1～5を付番）の結果を示す。2番目と3番目の欄はそれぞれ、各特性に関する影響の静的コーン（全オプション・セット間で同一）内に存在するフリップフロップ数とゲート数を示す。5番目の欄は、証拠/反証を検出するために展開された時間フレーム数（すなわち、BMCのパラメータk）を示し、6番目の欄は、そのkにおいて証拠が検出されたかどうかを示す。次の2欄は、漸増的SAT手法を使用した場合と使用しなかった場合（それぞれ、「+Inc」および「-Inc」として示す）にかかった時間（単位：秒）を示す。最後の欄は、漸増的SAT手法を使用した検証を実行するために必要とされたメモリ量（単位：メガバイト）を示す。（ほとんどのサンプルでは、漸増的SATを使用しない検証で消費されたメモリ量も同程度であった。）

20

【0095】

オプション・セット2～5では基本BMC（オプション・セット1）に比較して一貫してパフォーマンスが向上したことから、本発明の機能拡張の効果は明らかである。サイズが大きいサンプルは、同じ境界kに関して最大2オーダーのパフォーマンス向上を示した。基本BMCは、割り当てられた時間（10,000秒）内に、機能拡張を行ったBMCよりも少ない数の時間フレームしか完了できないケースが多数あったことは注目に値する。特に、バスのサンプルでは、基本BMCはこの時間内ではついに証拠を検出できなかった。

【0096】

ほとんどのサンプルにおいて、カスタマイズ変換のみを使用した機能拡張（op3）は、回路単純化のみを使用した機能拡張（op2）よりも良好なパフォーマンスを示した。また、この両方を組み合わせた機能拡張（op4）は、いずれか一方のみを使用した機能拡張に比較して常に良好な結果を示した。さらに、ハイブリッドSATソルバーを使用した機能拡張（op5）は、ほとんどのサンプルにおいてこれよりもさらに高いパフォーマンスを示した。

30

【0097】

漸増的SAT手法の使用については、BMCの異なるkインスタンス間で回路制約だけが共有される基本BMC（op1）において、漸増的SAT手法の使用による利得が最も少ないことに注目する必要がある。漸増的SATの真の利点は、上記に加えてBMCの各kインスタンス内で制約を共有することも可能な本発明のカスタマイズ変換に見ることができる。カスタマイズ変換を使用する場合（op3、op4、op5）の改善率は、使用しない場合（op1、op2）よりも概して高い。これは、SAT解決時間が大きな影響を及ぼす比較的大きなサンプル（Bus3、Dma2、およびD1-P5）の結果から明白である。さらに、SATソルバーで漸増的SAT手法を使用することによる利得は、カスタマイズ変換を使用する場合よりも少ない。これは、SATソルバーが制約の共有を行わない場合でさえも、分割戦略として漸増的な公式化を採ることに大きな利点があることを示している。

40

【0098】

7. 帰納による安全性特性の証明

50

BMCエンジンは、有界長の反証を検出することに加えて、帰納証明の実行にも使用できる（非特許文献16参照）。深度kを増大させて実行される帰納と、ループなしパスに対する制限を組み合わせると、安全特性の完全な証明手法が得られる（非特許文献5、11参照）。深度kの帰納は、以下の2ステップから成る。

【0099】

基本ケース：その特性が、初期状態から始まる長さkの各パス上で有効であることを証明する。

帰納ステップ：その特性が、任意の状態から始まる長さkのパス上で有効であり、さらには、長さ(k+1)のパスの拡張上でも有効であることを証明する。

【0100】

ループなしパスに限定することにより、「パス内に同一の状態がない」という追加の制約が課される。ここで、基本ケースでは初期状態制約が使用されるが、帰納ステップではこの制約は使用されないことに注意する必要がある。したがって、帰納ステップには到達不可能な状態も含まれる可能性がある。実用使用では、追加の制約（すなわち、特性自体よりも強力な帰納不変式）を使わずに帰納証明を完了することは不可能なこともある。この場合は、到達可能性の制約など、設計者に既知の回路制約を使用して帰納不変式を強化することができる。

【0101】

a) 帰納証明のためのBMCプロシージャ

この項では、BMCエンジンで使用される帰納プロシージャについて解説する。以下に擬似コードを例として示す。

【0102】

```

/* p__i, c__i : property node p, constraint
   node c
   at i-th time frame,
   starting from unconstrained state
I: initial state constraint
R: Reachability constraint,
e.g. over-approximate reachable set */
1 bmc_induction_proof(p, c, R, I)
2 {
3   BC = I;
4   IC = R & c__0;
5   if (!is_sat(IC & !p__0))
6     return true;
7   for (i = 0; i < N; i++) {
8     BC = BC & c__i;
9     // Base case: if sat, counterexample
10    if (is_sat(BC & !p__i))
11      return false;
12    BC = BC & p__i;
13    IC = IC & p__i;
14    IC = IC & c__i+1;
15    // Inductive step: if unsat, found
    proof
16    if (!is_sat(IC & loop_free(0, i+1)
& !p__i+1))
17      return true;
18  }

```

10

20

30

40

50

```

19   return inconclusive ;
20 }

```

【0103】

ここで、 p は、真であることを証明すべき安全性特性に対応するモニター述語である。すなわち、正当性特性は $G(p)$ である。LTLで表現された任意の安全性特性を与えられると、質問票作成手法（非特許文献1参照）を使用して、「安全性特性はモニター述語がすべての到達可能な状態において真である場合にのみ真である」というモニター述語を得ることができる。ここに示した擬似コードでは、 c は真であることが既知の回路制約、 I は初期状態制約、 P は到達可能性制約をそれぞれ示す。本書で解説する証明プロシージャのサンプルは、 c と R は有効であることを前提とする。すなわち、 $c _ i$ はすべての時間フレームにおいて真でなければならず、 R は到達可能状態の過剰近似でなければならない。（これが得られない場合は、各々が擬似コード内で「真」であるとみなすことができる。）

10

【0104】

擬似コードでは、 BC は基本ケースの検査を実行するための文節データベース、 IC は帰納ステップ検査を実行するための文節データベースである。このプロシージャは、初期化によって開始される（第3、4行）。第1のSAT検査（第5行）は、 c と R を充足する状態が $!p$ も同時に充足するかどうかを確認するために実行される。このような状態が存在しない場合、特性 p は明らかに真である。これは、帰納証明がまだ開始されない段階の早期終了ケースとされる。 i 上のループ（第7～18行）は、深度をユーザー定義の限界値 N まで増大させて帰納証明を実行する。最初に、基本ケースが検査される。これは、制約 $c _ i$ を追加し、 i 番目の時間フレームにおける $!p _ i$ の充足可能性をチェックすることにより行われる。充足可能な場合は、初期状態から始まる反証が検出されたことを意味するため、特性は偽である（第10、11行）。一方、充足可能でない場合は、 $p _ i$ が学習され、 BC データベースに追加される（第12行）。次に、 $(i+1)$ 番目の時間フレームにおける帰納ステップが検査される。ここでは、帰納的仮説により $p _ i$ は真であると想定され（第13行）、制約 $c _ i+1$ が追加され（第14行）、さらには、長さ $(i+1)$ のパスはループなしという制限のもとで $!p _ i+1$ の充足可能性が検査される（第16行）。これが充足可能でない場合は、帰納証明が成功したのであり、特性はまさしく真である。一方、充足可能な場合は、帰納証明は深度 i で失敗したのであり、引き続き i を漸増させてループを再試行する。そのまま限界値 N に到達すると、結果は不確定となる。

20

30

【0105】

このプロシージャは、基本ケースと深度 i における帰納ステップについてそれぞれモノリシックSAT式を生成するのではなく、充足不能なSATインスタンスから学習しながらSAT下位問題を漸増的に構築する。数個の工業用設計で得られた実験結果により実証されたように、上記の機能拡張で強化した本発明のBMCエンジンは、実用使用においてこうした証明を効果的に実行することができる。これらの結果は、440 MHz、1 GBのSun UltraSparcワークステーション上で実施した実験の結果をまとめた表5（図10）に示されている。

40

【0106】

BMCエンジンが反証を検出できなかった設計（第1欄）と安全特性（第2欄）に対しては、帰納証明を実行した。これらの証明では設計者から提供された回路制約を使用した、到達可能性制約は使用しなかった。第3欄は、特性に関する影響のコーン内に存在するフリップフロップ数（#FF）とゲート数（#G）を示す。第4欄は、検証状況を示す。ここで、「T」は特性が真であることを証明されたことを示し、「-」は帰納証明が不確定に終わったことを示す。BMCエンジンが真であることを証明できたのは、33特性のうち23特性であった。第5欄は、帰納証明が実施された最大深度を示す。成功裡に終わった証明の深度は、すべて2未満であった。一方、不確定性の証明は、多数の特性において深度25まで成功しなかった。最後に、第6欄と第7欄は、証明の実行で必要とされた

50

時間（単位： 秒）とメモリ量（単位： メガバイト）を示す。時間とメモリの所要量は、深度 25 の場合でも非常に少ないこと注目されたい。

【0107】

次の項では、効果的な到達可能性の不変式を発見するために行った試みと、帰納証明でこれらの不変式を使用した結果について解説する。

【0108】

8. BMC と BDD の結合

この項では、BDD と SAT ベースの BMC を結合するための新規なフレームワークについて説明する。その基本概念はいたって大まかで、「BDD として計算された状態集合に関する外部情報を利用して BMC の探索を制約する」というものである。BDD の操作は（時間とメモリの両方において）資源集約的な傾向があり、これが実用使用では問題となる。そのため、BDD は回路または CNF の形式に変換される。これにより、BMC エンジン は BDD を回路 / CNF 制約として処理できるようになる。

10

【0109】

このフレームワークを使用して帰納証明を行う方法は、以下のとおりである。最初のタスクは、到達可能状態の集合の過剰近似を得ることである。これは様々な方法で行うことができる。例えば、設計の「存在」抽象化は、一部のラッチを疑似 1 次入力として抽出して取り除く方法で行うことができる。こうした抽象化の有力な候補となるのは、順次コアに寄与しない周辺のラッチや、特性信号の依存性閉包の深部に存在するラッチなどである。本質的には、抽象設計は、実設計に存在するパスのスーパーセットを含まなければならない。この要件は、BDD ベースの記号的走査を使用して、到達可能状態の過剰近似集合を得ることによって満たすことができる。また、抽象設計に細密走査を行う代わりに、近似走査手法を使用することもできる（非特許文献 28、29 参照）。これに加えて、BDD 用の過剰近似手法を使用して、最終 BDD のサイズをさらに縮小することも可能である（非特許文献 30 参照）。

20

【0110】

BDD（または、一連の BDD）として到達可能状態の過剰近似集合が得られたら、それを BMC エンジンに適した形式に変換することが次のタスクとなる。このとき、BDD は回路 / CNF 形式に変換される。この形式の各内部 BDD ノードは、BDD 変数（この場合は、「状態」変数）によって制御されるマルチプレクサーとみなされる。この派生された回路 / CNF を到達可能性制約として BMC エンジンに追加し、本発明で解説した疑似コード形式の帰納証明プロシージャとして使用する。

30

【0111】

実用使用では、BDD ベースの到達可能性制約の使用によって帰納証明の完了が可能になり、一方、この制約を使わない証明は不成功に終わったという事例が報告されている。表 6（図 11）に実験結果を示す。この実験も、440 MHz、1 GB の Sun Ultra Sparc ワークステーション上で実施した。この表で、第 3 ~ 6 欄は抽象設計に対する BDD ベースの到達可能性分析の結果を示し、第 7 ~ 11 欄はフル設計に対する BMC ベースの帰納証明の結果を示す。実験に使用した抽象設計は、制約なし設計から、特性信号の依存性閉包の深部に存在するラッチを抽象化して除去することによって自動的に取得した。どのケースでも、これに要した時間は 1 分間未満であった。第 3 欄は、抽象設計内に存在するフリップフロップ数（#FF）とゲート数（#G）を示す。これらの数値は、フル設計の対応する数値（第 7 欄）に比較してはるかに小さいことに注目されたい。第 4 欄は、回路形式への変換を含む、抽象設計の記号的走査に要した時間（単位： 秒）を示す。第 5 欄には記号的走査に要した反復回数、第 6 欄には BDD の最終的なサイズ（一部のケースでは、さらに過剰近似を行った後のサイズ）を示す。BMC 帰納証明については、第 8 欄と第 9 欄に帰納の検証状況と深度をそれぞれ示す。いずれのケースにおいても証明はきわめて容易に完了できたことに留意されたい。最後に、第 10 欄と第 11 欄に、BMC エンジンが費やした時間とメモリ量を示す。

40

【0112】

50

これらの結果のうち特に注目されるのは、必要とされる B D D の時間とサイズをできるだけ抑えるため、B D D ベース分析では大まかな近似しか行わなかったにもかかわらず、得られた到達可能性制約は B M C の帰納証明を完遂するのに十分な強度を持ち得ていたことである。B D D、B M C エンジンのいずれもこれらの安全特性を個別では証明できないが、本発明のフレームワークと組み合わせることにより、証明が 20 秒未満で完了するという驚くべき成果が得られた。

【0113】

組み合わせフレームワークを使用した主な動機は、S A T ベース B M C エンジンの本来の機能はパス・ベースで、一方、B D D ベース記号的分析は集合ベースであるという事実に発する。これにより、純粋な B M C エンジンの機能を可能な限り B D D で補完するという利用法が可能になる。このフレームワークはさらに、任意 C T L 特性の反証 / 証拠を検出する用途にも利用できる。与えられた設計から得た抽象設計に B D D ベースの近似モデル検査を実行することにより、「証拠グラフ」の B D D 表現を得ることができ(非特許文献 18 参照)。これらの状態は、B M C エンジンの反証探索に制約を付加するか、優先順位を付けるために使用できる。

10

【0114】

前述の明細書の説明から、当該技術に精通した当業者には本発明には他の変更および異型が可能なが明らかなであろう。したがって、本書では本発明のごく一部の実施例のみが特に説明されているが、本発明の精神および範囲から逸脱することなく無数の変更が可能であることは明らかなである。

20

【0115】

【発明の効果】

以上説明したように本発明の有界モデル検査方法によれば、アプリケーションのメモリ所要量がほぼ半減されるため、より大規模な回路にスケーリングすることが可能になり、B M C の場合はスケーリングできる時間フレーム数も増大する。

【図面の簡単な説明】

【図 1】B M C システムに含まれる機能を図示する検証プラットフォームの概略図を示す図である。

【図 2】(a) ループなしの有界パスのケース分割を示す。(b) (k - 1) ループにおける有界パスのケース分割を示す図である。

30

【図 3】回路ベースの B C P プロシージャの実装に関する疑似コードを示す図である。

【図 4】高速含意伝搬のための 2 入力 A N D ルックアップ・テーブルを示す図である。

【図 5】100 万含意当たりのブール制約伝搬 (B C P : Boolean Constraint Propagation) 時間を記載した表 1 を示す図である。

【図 6】比較における S A T 実行時間を記載した表 2 を示す。

【図 7】ハイブリッド・ソルバーのヒューリスティックによって向上した S A T 実行時間を記載した表 3 を示す図である。

【図 8】文節内のリテラル計数の例を示す図である。


【図 9】B M C 検証の結果を記載した表 4 を示す図である。

【図 10】到達可能性の制約のない帰納例による証明の結果を記載した表 5 を示す図である。


40

【図 11】到達可能性の制約のある帰納例による証明の結果を記載した表 6 を示す図である。

【 図 1 】



【 図 2 】



【 図 3 】

```

回路ベースBCPプロシージャー

Algorithm imply(vertex, value) :
  assign(vertex, value);
  lvalue = get_value(vertex >left);
  rvalue = get_value(vertex >right);
  next_state = lookup(value, lvalue, rvalue);
  switch(next_state)
  case CONFLICT :
    return 1;
  case CASE_SPLIT :
    add_vertex(vertex, justification queue);
    return 1;
  ...
  case PROP_LEFT AND RIGHT :
    if (!imply(vertex >left, next_state >lvalue) &&
        !imply(vertex >right, next_state >rvalue)) :
      return 1;
  ...
  return 0;
  ...
  return 1;
  
```

【 図 4 】

高速な伝搬のための2入力ANDロックアップ・テーブル

Current	Next	Action
		STOP
		CONFLICT
		CASE SPLIT
		PROP FORWARD
		PROP LEFT RIGHT
...

【図5】

論理式	1次入力	ゲート	配線時間(秒/100万合意)					
			ブッパ	ChdF	CH	構造	CS	RS
2301	3016	228346	1.184	1.389	1.37	0.9	1.76	1.28
2321	5244	242170	1.168	1.986	1.36	0.914	1.73	1.28
2721	5244	238765	1.101	1.411	1.28	0.891	1.578	1.23
2741	3863	179217	1.11	1.52	1.369	0.908	1.67	1.22
2751	3472	253979	1.162	1.566	1.317	0.935	1.64	1.22
2761	3472	255000	1.172	1.566	1.317	0.91	1.72	1.29
4051	6612	325009	1.236	1.605	1.29	0.92	1.74	1.31
4061	6612	325009	1.207	1.639	1.36	0.91	1.71	1.28
4071	6612	325009	1.232	1.694	1.375	0.942	1.798	1.31
4091	6612	325009	1.243	1.639	1.316	0.923	1.749	1.33
4351	6840	338889	1.233	1.668	1.35	0.995	1.976	1.31
241x 100	397	33848	1.82	2.22	1.21	0.931	2.38	1.99

表1:100万合意当たりの配線時間

【図6】

表2:総実行時間:3016あるハイブリッドソルバーとChdFの比較


ソルバー	1次入力	ゲート	ChdF	II	III	ChdF E	ChdF III
発見可能インスタンス							
530	8381	516779	1893.13	1629.65	1399.23	1.16	2.96
350	6612	571185	1886.08	1162.80	715.23	1.13	2.22
310	6156	521126	1283.82	1010.30	305.83	1.27	2.32
171	3569	174075	1199.93	886.82	317.57	1.28	3.04
191	3628	196770	1072.61	728.33	698.76	1.15	1.77
4531	4816	338889	822.61	326.36	317.66	2.83	2.91
3016p	198	10816	920.70	215.66	566.93	3.75	1.62
150	5172	152911	888.86	115.27	113.18	2.11	2.60
1310	6816	338889	880.81	32.13	318.66	1.66	2.77
1071	6612	325009	726.19	387.23	388.66	2.01	1.25
4381	4816	338889	417.71	137.33	282.66	1.32	2.29
1571	4816	338889	421.17	181.13	119.66	2.21	1.18
1391	4816	338889	599.11	111.89	153.66	1.29	1.24
1391	4816	338889	539.68	369.66	281.66	1.51	1.46
1071	1017	94528	517.68	218.92	568.66	2.29	1.98
1091	6612	325009	196.21	137.23	329.66	1.11	1.51
1061	6612	325009	186.96	354.92	317.66	1.28	1.51
1051	6612	325009	471.50	385.02	115.66	0.81	1.06
131	5211	129978	471.13	353.87	115.25	1.53	2.60
1091	1056	161190	411.23	173.75	229.66	2.51	1.93
1081	6612	325009	423.21	328.13	315.66	1.21	1.25
111	5016	105372	304.83	226.27	253.66	1.58	1.76
290	1788	382829	307.59	308.87	129.27	1.17	2.56
1011	979	89088	226.97	111.62	117.66	1.61	1.97
2761	5172	256020	165.21	132.33	191.66	1.16	1.86
371	1569	338362	171.17	116.96	139.12	1.19	1.55
2541	5211	212170	165.16	115.39	93.33	1.10	1.77
251	1332	335810	165.20	128.96	76.62	1.28	2.17
2751	5172	255979	162.97	132.13	129.66	1.23	1.26
2301	3016	228346	122.51	100.62	71.66	1.32	1.72
231	1104	311121	98.64	86.17	12.13	1.25	2.21
311	2876	288771	92.22	51.39	29.33	1.80	2.15
241x 100	111	25075	89.97	19.39	72.13	1.81	1.22
2721	5211	238166	47.51	27.13	8.00	1.72	5.91
発見可能インスタンス							
1018	2577	111590	811.12	396.7	182.5	2.15	1.11
1058	2286	131651	322.22	196.7	72.9	2.20	6.92
1088	2267	112198	423.63	746.8	138.3	0.33	2.06
1018	2108	125070	388.35	396.38	111.9	0.97	3.17
1028	2225	127358	311.21	312.7	151.3	1.10	2.28
1028	2212	126878	313.65	181.8	89.7	0.71	2.97
1078	2239	130728	289.1	250.7	178.2	1.12	1.61
1018	2279	123450	270.01	281.1	69.1	0.70	3.50
1068	2223	147200	226.57	198.58	91.1	1.11	2.10
1068	2197	126365	233.11	371.8	97.8	0.11	1.57
241x 100	537	33848	320.12	76.8	17	1.50	7.67

【図7】

表3:発見可能インスタンスの総実行時間:3016あるハイブリッドソルバーとChdFの比較

ソルバー	1次入力	ゲート	ChdF	II	III	ChdF E	ChdF III
530	8381	516779	1893.13	1629.65	1399.23	1.16	2.96
350	6612	571185	1886.08	1162.80	715.23	1.13	2.22
310	6156	521126	1283.82	1010.30	305.83	1.27	2.32
171	3569	174075	1199.93	886.82	317.57	1.28	3.04
191	3628	196770	1072.61	728.33	698.76	1.15	1.77
4531	4816	338889	822.61	326.36	317.66	2.83	2.91
3016p	198	10816	920.70	215.66	566.93	3.75	1.62
150	5172	152911	888.86	115.27	113.18	2.11	2.60
1310	6816	338889	880.81	32.13	318.66	1.66	2.77
1071	6612	325009	726.19	387.23	388.66	2.01	1.25
4381	4816	338889	417.71	137.33	282.66	1.32	2.29
1571	4816	338889	421.17	181.13	119.66	2.21	1.18
1391	4816	338889	599.11	111.89	153.66	1.29	1.24
1391	4816	338889	539.68	369.66	281.66	1.51	1.46
1071	1017	94528	517.68	218.92	568.66	2.29	1.98
1091	6612	325009	196.21	137.23	329.66	1.11	1.51
1061	6612	325009	186.96	354.92	317.66	1.28	1.51
1051	6612	325009	471.50	385.02	115.66	0.81	1.06
131	5211	129978	471.13	353.87	115.25	1.53	2.60
1091	1056	161190	411.23	173.75	229.66	2.51	1.93
1081	6612	325009	423.21	328.13	315.66	1.21	1.25
111	5016	105372	304.83	226.27	253.66	1.58	1.76
290	1788	382829	307.59	308.87	129.27	1.17	2.56
1011	979	89088	226.97	111.62	117.66	1.61	1.97
2761	5172	256020	165.21	132.33	191.66	1.16	1.86
371	1569	338362	171.17	116.96	139.12	1.19	1.55
2541	5211	212170	165.16	115.39	93.33	1.10	1.77
251	1332	335810	165.20	128.96	76.62	1.28	2.17
2751	5172	255979	162.97	132.13	129.66	1.23	1.26
2301	3016	228346	122.51	100.62	71.66	1.32	1.72
231	1104	311121	98.64	86.17	12.13	1.25	2.21
311	2876	288771	92.22	51.39	29.33	1.80	2.15
241x 100	111	25075	89.97	19.39	72.13	1.81	1.22
2721	5211	238166	47.51	27.13	8.00	1.72	5.91
発見可能インスタンス							
1018	2577	111590	811.12	396.7	182.5	2.15	1.11
1058	2286	131651	322.22	196.7	72.9	2.20	6.92
1088	2267	112198	423.63	746.8	138.3	0.33	2.06
1018	2108	125070	388.35	396.38	111.9	0.97	3.17
1028	2225	127358	311.21	312.7	151.3	1.10	2.28
1028	2212	126878	313.65	181.8	89.7	0.71	2.97
1078	2239	130728	289.1	250.7	178.2	1.12	1.61
1018	2279	123450	270.01	281.1	69.1	0.70	3.50
1068	2223	147200	226.57	198.58	91.1	1.11	2.10
1068	2197	126365	233.11	371.8	97.8	0.11	1.57
241x 100	537	33848	320.12	76.8	17	1.50	7.67

【図8】



【 図 9 】

表4: BDD検証の結果

設計 特性	21ノブの数	ゲート数	メソッド	規模	証拠	Time(1ノブ) (秒)	Time(4ノブ) (秒)	メモリ (MB)
Bas1 77		9467	pp1: T C	28	NO	6020	4509	236
			pp2: T C	20	YES	90	99	28
			pp3: T C	20	YES	291	326	15.5
			pp4: T C	20	YES	7	15	0.5
			pp5: T C+H	20	YES	7	8	0.1
Bas2 77	9667	13633	pp1: T C	28	NO	4721	4751	368
			pp2: T C	20	YES	450	479	47
			pp3: T C	23	YES	682	733	60.7
			pp4: T C	23	YES	70	108	21
			pp5: T C+H	23	YES	26	51	15
Bas3 77	2259	12611	pp1: T C	28	NO	6369	6357	205
			pp2: T C	20	YES	2636	2302	200
			pp3: T C	20	YES	2531	2871	87
			pp4: T C	20	YES	693	3653	31.7
			pp5: T C+H	20	YES	209	1891	17.5
Bas4 77	2703	16670	pp1: T C	28	NO	6020	6102	255
			pp2: T C	28	NO	1611	1657	130
			pp3: T C	28	NO	1205	1430	91
			pp4: T C	28	NO	176	398	35
			pp5: T C+H	28	NO	87	129	41
Dec 37	72	328	pp1: T C	72	NO	6800	6971	111
			pp2: T C	72	NO	309	301	9
			pp3: T C	200	NO	2	3	8
			pp4: T C	200	NO	1	1	8
			pp5: T C+H	200	NO	6	6	8
Dec 77	221	2195	pp1: T C	20	NO	3538	3738	27
			pp2: T C	20	NO	833	1007	39
			pp3: T C	50	NO	95	178	29
			pp4: T C	50	NO	37	265	21
			pp5: T C+H	50	NO	28	232	19
D1: P5	254	582	pp1: T C	6	YES	306	310	22
			pp2: T C	16	YES	19	35	6
			pp3: T C	16	YES	3	3	1
			pp4: T C	6	YES	1	1	3
			pp5: T C+H	16	YES	1	1	2
D2: P10S	256	1582	pp1: T C	21	YES	8808	9107	12
			pp2: T C	21	YES	838	1674	28
			pp3: T C	21	YES	7	8	20
			pp4: T C	21	YES	3	3	8
			pp5: T C+H	21	YES	3	1	5
D1: P5(S)	256	1582	pp1: T C	25	NO	8505	8968	12
			pp2: T C	25	NO	688	747	17
			pp3: T C	65	NO	53.9	117.6	65
			pp4: T C	65	NO	3.61	39.6	16
			pp5: T C+H	65	NO	12.8	120.5	66
D1: P6(S)	254	582	pp1: T C	6	YES	1717	1809	23
			pp2: T C	17	YES	17	14	7
			pp3: T C	17	YES	1	1	1
			pp4: T C	17	YES	1	1	3
			pp5: T C+H	17	YES	1	1	3
D1: P7	256	1582	pp1: T C	17	YES	691	725	21
			pp2: T C	17	YES	32	35	7
			pp3: T C	17	YES	2	2	1
			pp4: T C	17	YES	0	0	2.8
			pp5: T C+H	17	YES	0	0	1.9
D2: P1	971	6030	pp1: T C	21	YES	650	707	15
			pp2: T C	21	YES	8	9	5
			pp3: T C	21	YES	13	11	11
			pp4: T C	21	YES	1	1	1
			pp5: T C+H	21	YES	3	3	21

【 図 10 】

表5: 到達可能性制御を使用しない帰納証明の結果

設計	特性	ソリッドマップ数/ ゲート数	状況	深さ	時間(秒)	メモリ (MB)
D3	p1	90715	T	2	0.09	0.76
	p2	317/2345	T	0	0.06	1.01
D4	p1	7-13	T	1	0	0.28
	p2	57-794	-	25	24.26	17.2
	p3	57-794	-	25	24.27	17.41
	p4	57-794	-	25	26.79	17.37
	p5	57-794	-	25	24.94	17.29
	p6	53-821	-	25	36.39	18.56
	p7	24-85	T	0	0	0.28
	p8	50-818	T	0	0.02	0.42
	p9	6-10	T	0	0	0.27
	p10	19-53	T	0	0	0.28
D5	p11	20-61	T	0	0	0.28
	p12	35-509	T	0	0.01	0.34
	p13	53-821	T	1	0.04	0.64
	p14	53-821	T	0	0.02	0.42
	p1	2198-20221	T	0	0	2.32
	p2	2198-20223	T	1	0.3	1.45
	p3	2198-20224	T	5	7.73	29.1
	p4	2198-20921	T	0	0	2.32
	p5	2198-20228	T	1	0.29	6.32
	p6	2198-20035	T	0	0.05	3.21
	p7	2198-20265	T	1	0.23	6.32
	p8	2198-20268	T	5	5.87	28.6
	p9	2198-20296	T	1	0.29	6.33
	p10	2198-23333	T	5	8.93	36.3
p11	2198-20225	T	1	0.31	6.32	
p12	2198-20238	T	0	0.04	3.2	
p13	2198-20226	T	1	0.3	6.32	
p14	2198-20248	T	0	0.06	3.21	
p15	2198-20221	T	0	0.01	2.32	
p16	2198-20538	T	5	14.86	31.5	
p23	2201-20259	T	5	11.63	30.9	

【 図 11 】

表6: 到達可能性制御を使用した帰納証明の結果

設計	特性	BDDベースの到達可能性分母				BDDベースの帰納証明				
		メソッド ノブ数	時間 (秒)	深さ	メモリ (MB)	ソリッドマップ数 ゲート数	状況	深さ	メモリ (MB)	
D5	p3	11-482	1.6	7	131	2198-14702	T	0	0.07	2.72
	p16	113-1005	15.3	12	677	2265-16079	T	0	0.11	2.84
	p23	63-1001	18.8	13	766	2201-10215	T	0	0.1	2.85

フロントページの続き

(72)発明者 アーティ グプタ

アメリカ合衆国、ニュージャージー 08540 プリンストン、4 インディペンデンス ウェ
イ エヌ イー シー ユー エス エー インク内

(72)発明者 ジジャン ヤン

アメリカ合衆国、ニュージャージー 08540 プリンストン、4 インディペンデンス ウェ
イ エヌ イー シー ユー エス エー インク内

(72)発明者 プラナブ アシャー

アメリカ合衆国、ニュージャージー 08540 プリンストン、4 インディペンデンス ウェ
イ エヌ イー シー ユー エス エー インク内

Fターム(参考) 5B046 AA08 BA03 JA01