

RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV,
SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ,
VC, VN, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

- 国際調査報告(条約第21条(3))

(57) 要約: ブロック図取得部(11)は、プログラムコードに反映させるデータ処理手順を複数のブロックの接続により定義するブロック図(2)を取得する。矛盾検査部(18)は、ブロック図(2)でのブロック間の接続を辿って、ブロック図(2)で定義されているデータ処理手順に矛盾があるかどうかを検査する。

明 細 書

発明の名称：

プログラムコード生成装置、プログラムコード生成方法及びプログラムコード生成プログラム

技術分野

[0001] 本発明は、プログラムコード生成装置、プログラムコード生成方法及びプログラムコード生成プログラムに関する。

背景技術

[0002] 事前に生成したプログラム仕様に基づいて、ソースコード等のプログラムコードを自動生成する方法がある。例えば、ブロック図からプログラムコードを生成する方法がある。ブロック図は、複数のブロックと、ブロック間を接続する接続線とで構成される。各ブロックには、データ処理手順の要素が定義されている。具体的には、各ブロックには、ひとまとまりのデータ処理が定義されている。接続線で複数のブロックを接続することで、ブロック図において、プログラムが入力値を取得してから演算結果が示される出力値を出力するまでのデータ処理手順の流れが記述される。

ブロック図からプログラムコードを生成する技術として、例えば、特許文献1に開示の技術がある。

先行技術文献

特許文献

[0003] 特許文献1：特開2011-13887号公報
特許文献2：特開2016-57715号公報

発明の概要

発明が解決しようとする課題

[0004] 特許文献1及び2では、生成されたブロック図と、不適切なブロック図のパターンとを比較し、生成されたブロック図が不適切なブロック図のパター

ンと一致する場合に、生成されたブロック図が不適切であることを通知する。

このように、特許文献 1 及び 2 の技術では、不適切なブロック図を検出するために、不適切なブロック図のパターンを予め設けておく必要があるという課題がある。

[0005] 本発明は、このような課題を解決することを主な目的とする。つまり、本発明は、不適切なブロック図のパターンを予め設けておくことなく、不適切なブロック図を検出できる構成を得ることを主な目的とする。

課題を解決するための手段

[0006] 本発明に係るプログラムコード生成装置は、
プログラムコードに反映させるデータ処理手順を複数のブロックの接続により定義するブロック図を取得するブロック図取得部と、
前記ブロック図でのブロック間の接続を辿って、前記ブロック図で定義されているデータ処理手順に矛盾があるかどうかを検査する矛盾検査部とを有する。

発明の効果

[0007] 本発明では、ブロック図でのブロック間の接続を辿ってデータ処理手順に矛盾があるかどうかを検査する。このため、本発明によれば、不適切なブロック図のパターンを予め設けておくことなく、不適切なブロック図を検出することができる。

図面の簡単な説明

[0008] [図1]実施の形態 1 に係るプログラムコード生成装置の機能構成例を示す図。
[図2]実施の形態 1 に係るプログラムコード生成装置の動作例を示すフローチャート。
[図3]実施の形態 1 に係るブロック図の例を示す図。
[図4]実施の形態 1 に係る S u b A の例を示す図。
[図5]実施の形態 1 に係る S u b B の例を示す図。
[図6]実施の形態 1 に係る解析ルールの例を示す図。

[図7]実施の形態1に係る検査ルール例を示す図。

[図8]実施の形態1に係るコード生成ルール例を示す図。

[図9]実施の形態1に係るコード生成ルール例を示す図。

[図10]実施の形態1に係るプログラムコード例を示す図。

[図11]実施の形態1に係るプログラムコード例を示す図。

[図12]実施の形態1に係る違反情報例を示す図。

[図13]実施の形態1に係る検査対象抽出部の動作例を示すフローチャート。

[図14]実施の形態1に係るブロック図検査部の動作例を示すフローチャート。

[図15]実施の形態1に係るプログラムコード生成部の動作例を示すフローチャート。

[図16]実施の形態1に係るプログラムコード生成装置のハードウェア構成例を示す図。

発明を実施するための形態

[0009] 以下、本発明の実施の形態について、図を用いて説明する。以下の実施の形態の説明及び図面において、同一の符号を付したものは、同一の部分または相当する部分を示す。

[0010] 実施の形態1.

構成の説明

図1は、本実施の形態に係るプログラムコード生成装置1の機能構成例を示す。

また、図16は、本実施の形態に係るプログラムコード生成装置1のハードウェア構成例を示す。

先ず、図16を参照してプログラムコード生成装置1のハードウェア構成例を説明し、その後、図1を参照してプログラムコード生成装置1の機能構成例を説明する。

なお、プログラムコード生成装置1で行われる動作は、プログラムコード生成方法及びプログラムコード生成プログラムに相当する。

[0011] プログラムコード生成装置 1 は、コンピュータである。

プログラムコード生成装置 1 は、ハードウェアとして、プロセッサ 1901、補助記憶装置 1902、主記憶装置 1903、通信装置 1904 及び入出力装置 1905 を備える。

補助記憶装置 1902 には、図 1 に示すブロック図取得部 11、検査対象抽出部 14、ブロック図検査部 15 及びプログラムコード生成部 17 の機能を実現するプログラムが記憶されている。

そして、これらプログラムが補助記憶装置 1902 から主記憶装置 1903 にロードされ、プロセッサ 1901 がこれらプログラムを実行して、後述するブロック図取得部 11、検査対象抽出部 14、ブロック図検査部 15 及びプログラムコード生成部 17 の動作を行う。

図 1 では、プロセッサ 1901 がブロック図取得部 11、検査対象抽出部 14、ブロック図検査部 15 及びプログラムコード生成部 17 の機能を実現するプログラムを実行している状態を模式的に表している。

また、補助記憶装置 1902 は、図 1 に示すブロック図解析ルール記憶部 12、検査ルール記憶部 13 及びコード生成ルール記憶部 16 を実現する。なお、ブロック図解析ルール記憶部 12、検査ルール記憶部 13 及びコード生成ルール記憶部 16 の少なくともいずれかが主記憶装置 1903 により実現されてもよい。

通信装置 1904 は、プログラムコード生成装置 1 が外部装置と通信を行う場合に用いられる。プログラムコード生成装置 1 が外部装置との通信を行わないのであれば、通信装置 1904 は省略してもよい。

入出力装置 1905 は、プログラムコード生成装置 1 のユーザからの指示、ブロック図 2 等を取得する。また、入出力装置 1905 は、プログラムコード生成装置 1 にプログラムコード 3 又は違反情報 4 を提示する。

[0012] 次に、図 1 を参照して、プログラムコード生成装置 1 の機能構成例を説明する。

[0013] ブロック図取得部 11 は、入出力装置 1905 を介して、ブロック図 2

を取得する。

なお、ブロック図 2 とは、プログラムコードに反映させるデータ処理手順を複数のブロックの接続により定義するデータである。つまり、ブロック図 2 は、主に複数のブロックと各ブロックを接続する接続線から構成される。なお、ブロック図 2 の複数のブロックの各々にはデータ処理手順の要素である処理手順要素が割り当てられている。処理手順要素は、ひとまとまりのデータ処理である。

ブロック図取得部 1 1 は、複数のブロック図 2 を取得することができる。

ブロック図取得部 1 1 により行われる動作は、ブロック図取得処理に相当する。

[0014] ブロック図解析ルール記憶部 1 2 は、解析ルールを記憶する。解析ルールは、検査対象抽出部 1 4 がブロック図の構造を解析する際に用いられる。

なお、本実施の形態では、ブロック図解析ルール記憶部 1 2 が解析ルールを保持することとしているが、ブロック図 2 に解析ルールが含まれていてもよい。

[0015] 検査ルール記憶部 1 3 は、検査ルールを記憶する。検査ルールは、ブロック図検査部 1 5 がブロック図 2 で定義されているデータ処理手順に矛盾があるかどうかを検査する際に用いられる。

検査ルール記憶部 1 3 は、検査ルールを複数記憶してもよい。

[0016] 検査対象抽出部 1 4 は、解析ルール及び検査ルールに基づいて、ブロック図 2 でのブロック間の接続を辿って、ブロック図 2 から検査対象となるブロック及び接続線を抽出する。

より具体的には、検査対象抽出部 1 4 は、複数のブロックのうちのいずれかのブロックを起点ブロックとして設定する、そして、検査対象抽出部 1 4 は、起点ブロックからブロック図 2 におけるブロック間の接続を辿って、起点ブロックが依存しているブロックを依存先ブロックとして抽出する。更に、検査対象抽出部 1 4 は、抽出した依存先ブロックが依存しているブロック

を依存先ブロックとして抽出する動作を繰り返し、起点ブロックが直接的及び間接的に依存している依存先ブロックを抽出する。

[0017] ブロック図検査部 15 は、検査対象抽出部 14 により抽出されたブロック及び接続線に対して、検査ルールを適用して、ブロック図 2 で定義されているデータ処理手順に矛盾があるかどうかを検査する。つまり、ブロック図検査部 15 は、ブロック図 2 に検査ルールに違反している箇所がないかどうかを検査する。

例えば、ブロック図検査部 15 は、起点ブロックに割り当てられている処理手順要素と依存先ブロックに割り当てられている処理手順要素との間にデータタイプ、最大値及び最小値の少なくともいずれかにおいて矛盾があるかどうかを検査する。

また、ブロック図検査部 15 は、ブロック図 2 で定義されているデータ処理手順に矛盾がある場合に、データ処理手順における矛盾を通知する違反情報 4 を入出力装置 1905 を介して出力する。

[0018] 検査対象抽出部 14 とブロック図検査部 15 をまとめて矛盾検査部 18 という。

つまり、検査対象抽出部 14 及びブロック図検査部 15 は、矛盾検査部 18 として、ブロック図 2 でのブロック間の接続を辿って、ブロック図 2 で定義されているデータ処理手順に矛盾があるかどうかを検査する。なお、矛盾検査部 18 により行われる動作は、矛盾検査処理に相当する。

[0019] コード生成ルール記憶部 16 は、コード生成ルールを記憶する。コード生成ルールは、プログラムコード生成部 17 がブロック図 2 からプログラムコード 3 を生成する際に用いられる。

[0020] プログラムコード生成部 17 は、コード生成ルールに基づき、ブロック図 2 からプログラムコード 3 を生成する。

つまり、プログラムコード生成部 17 は、ブロック図 2 で定義されているデータ処理手順に矛盾がない場合に、ブロック図 2 から、ブロック図 2 で定義されているデータ処理手順が反映されたプログラムコードを生成する。プ

プログラムコードは、コンピュータ言語で記述されている。

[0021] ***動作の説明***

次に、図2のフローチャートを参照して、プログラムコード生成装置1の動作例を説明する。

[0022] 先ず、ブロック図取得部11が、入出力装置1905を介して、ブロック図2を取得する（ステップS1）。

[0023] 次に、検査対象抽出部14が、ブロック図2に、ブロック図解析ルール記憶部12に記憶されている解析ルール、検査ルール記憶部13に記憶されている検査ルールを適用して、ブロック図2から検査対象の情報を抽出する（ステップS2）。なお、ステップS2の詳細は後述する。

[0024] 次に、ブロック図検査部15が、検査対象抽出部14により抽出された検査対象に関する情報に、検査ルール記憶部13に記憶されている検査ルールを適用して、ブロック図2で定義されているデータ処理手順に矛盾がないかどうかの検査を行う（ステップS3）。なお、ステップS3の詳細は後述する。

[0025] ステップS3の検査の結果、ブロック図2で定義されているデータ処理手順に矛盾がない場合（ステップS4でYES）は、プログラムコード生成部17が、ブロック図2に、コード生成ルール記憶部16に記憶されているコード生成ルールを適用して、プログラムコード3を生成する（ステップS5）。なお、ステップS5の詳細は後述する。

[0026] 一方、ブロック図2で定義されているデータ処理手順に矛盾がある場合（ステップS4でNO）は、ブロック図検査部15は、データ処理手順における矛盾を通知する違反情報4を入出力装置1905から出力する（ステップS6）。なお、違反情報4の形式については後述する。

[0027] このように、本実施の形態では、プログラムコード生成装置1は、ブロック図2が適切であるか否かを検査し、ブロック図2が適切であればプログラムコード3を生成する。

[0028] 次に、ブロック図2、ブロック図解析ルール記憶部12で記憶されている

解析ルール、検査ルール記憶部 13 で記憶されている検査ルール、コード生成ルール記憶部 16 で記憶されているコード生成ルール、プログラムコード 3 及び違反情報 4 の詳細を説明する。

[0029] (ブロック図の例)

ブロック図 2 は、画像ファイル等のブロック図の外観のみを表す情報のみではなく、開発ツール上でプログラムをブロック図として描画するために必要となる情報や、シミュレーションやコード自動生成を行うための付加的な情報が含まれているファイルである。ブロック図 2 は、例えば、XML (Extensible Markup Language) や JSON (JavaScript (登録商標) Object Notation) 等の階層的なデータ構造を表現可能なデータを含むファイルとして実現される。ただし、以降では、理解を容易にするために、ブロック図 2 は、XML や JSON の形式ではなく、複数のブロックが接続線で接続された形式で表現する。そして、必要に応じて吹き出し等で付加情報を表す。

[0030] 図 3～図 5 は、ブロック図 2 の例を示す。

図 3 は、プログラムコードに反映させるデータ処理手順が定義されるブロック図 2 を示す。図 4 は、図 3 のブロック図 2 に含まれるサブルーチンである Sub A の詳細を示す。また、図 5 は、図 3 のブロック図 2 に含まれるサブルーチンである Sub B の詳細を示す。

[0031] 図 3 において、符号 B 1～B 9 が付されている要素がブロックである。また、符号 L 1 2、L 2 3、L 2 4、L 5 3、L 6 3、L 7 4、L 8 4、L 3 4 9 が付されている要素が接続線である。

また、図 4 において、符号 B 3 1～B 3 4 が付されている要素がブロックである。また、符号 L 3 1 3、L 3 2 3、L 3 3 4 が付されている要素が接続線である。

また、図 5 において、符号 B 4 1～B 4 4 が付されている要素がブロックである。また、符号 L 4 1 3、L 4 2 3、L 4 3 4 が付されている要素が接続線である。

以下、図3のブロック及び接続線について説明するが、以下の説明は図4及び図5のブロック及び接続線にも適用される。

[0032] 各ブロックには内部データが設定されている。内部データには、例えば、ブロックのID (Identifier)、ブロックの名前、ブロックの種別が含まれる。なお、各ブロックに設定されている内部データに含まれる内容が処理手順要素である。

例えば、ブロックB1のIDは1であり、ブロックB1の名前はIn1であり、ブロックB1の種別はInputである。IDは、各ブロックをユニークに識別するための番号や文字列である。本実施の形態では、IDはユニークな番号とする。名前は、ブロック図2をディスプレイに表示した際にプログラムコード生成装置1のユーザが各ブロックを識別しやすくするために任意につけるものである。ブロックの種別は、各ブロックに割り当てられているデータ処理の特性を識別するために用いられる。例えば、ブロックの種別として、入力、出力、加算、if分岐、サブシステム等がある。ブロックの種別を表す識別子として、複数の番号や文字列が予め定義されている。

[0033] 例えば、ブロックB1には種別として「Input」が設定されており、ブロックB1には処理手順要素として入力処理が割り当てられている。以下、入力処理が割り当てられているブロックを入力ブロックという。

また、ブロックB9には種別として「Output」が設定されており、ブロックB9には処理手順要素として出力処理が割り当てられている。以下、出力処理が割り当てられているブロックを出力ブロックという。

また、以下では、処理手順要素として加算演算処理が割り当てられているブロック（種別が「Sum」のブロック）をSumブロックという。なお、Sumブロックは図3には示されていない。

また、処理手順要素としてif分岐処理が割り当てられているブロック（種別が「If」のブロック）をifブロックという。

また、処理手順要素としてサブシステムが割り当てられているブロック（種別が「Subsystem」のブロック）をSubsystemブロック

という。

[0034] また、図3では、図示していないが、内部データには、最終的にブロック図2からプログラムコード3を生成するために必要となる属性情報も含まれる。例えば、入力ブロックの内部データには、属性情報として、入力データのデータ型、入力データの最大値又は／及び最小値等が含まれる。また、ifブロック等の制御構造を表すブロックでは、内部データに、その制御を行うための条件等や、条件に合致した場合の処理先等に関する情報が属性情報として含まれる。

[0035] 接続線は、任意の2つのブロック間を接続する線である。接続線は、処理やデータの流れを示すための有向線である。接続線には、内部データとして、接続線が接続する2つのブロックのIDと、処理又はデータの流れる方向に関する情報が設定されている。接続線の内部データには、接続元のブロックのIDと接続先のブロックのIDが含まれる。また、接続元のブロックに複数の出力ポートがある場合、又は接続先のブロックに複数の入力ポートが存在する場合は、接続線の内部データには、ブロックのポートのIDも含まれる。例えば、接続線L12の内部データには、「接続元：1#out：1」と「接続先：2#in：1」と記述されている。これは、接続線L12は、ブロックB1の出力ポート1とブロックB2の入力ポート1とを接続していることを意味する。

また、接続線の内部データには、接続元のブロックのIDと接続先のブロックのIDとが記述されているため、ブロック図検査部15は、ブロック間のデータの流れや処理の流れも特定することができる。

例えば、ブロック図検査部15は、接続線L12の内部データを参照することで、入力ブロックB1から出力されたデータが、ifブロックB2に入力されたことを特定することができる。

このように、ブロック図検査部15は、ブロック図2に含まれる接続線の内部データを参照することで、ブロック図2内のブロック間の接続関係を特定することができる。

ブロック図検査部 15 は、ブロック間の接続関係、各ブロックに割り当てられたデータ処理を解析して、ブロック図 2 で定義されているデータ処理手順に矛盾がないかどうかを検査する。

なお、接続線は接続元のブロックの ID と接続先のブロックの ID で識別可能であるため、本実施の形態では、接続線には ID が設定されていない。接続線に ID を設定するようにしてもよい。

[0036] (解析ルールの例)

次に、ブロック図解析ルール記憶部 12 に記憶される解析ルールを説明する。

図 6 は、解析ルールの例を示す。

[0037] 図 6 の解析ルール 600 では、ブロックの種別ごとに、ブロックから得られる情報が定義される。

例えば図 6 の解析ルール 600 には、種別 601、データ入力数 602、データ出力数 603、制御入力数 604、制御出力数 605、属性 606 が含まれる。

種別 601 は、ブロックの種別を表す。

データ入力数 602 は、ブロックに入力されるデータの数を表す。データ入力数 602 に「1 以上」と記載されている場合は、ブロックに入力されるデータの数に変である。

データ出力数 603 は、ブロックから出力されるデータの数を表す。

制御入力数 604 は、処理の制御に関する入力数を表す。例えば、Subsystem 614 では制御入力数 604 が「1 以上」と定義されている。これは、If ブロックでの制御結果が Subsystem ブロックに 1 以上入力されるということを意味する。なお、「1 以上」と記載されている場合は、ブロックに入力される制御結果の数は変である。

制御出力 605 は、処理の制御に関する出力数を表す。例えば、If 613 では制御出力数 605 が「2」と定義されている。これは、If ブロックでの 2 つの制御結果が出力されることを意味する。

属性 606 は、ブロックがサポートしている属性を示す。

[0038] なお、図 6 では、説明の簡明化のために自然言語で記述された解析ルール 600 を示したが、解析ルール 600 をプログラム言語で記述してもよい。

[0039] (検査ルールの例)

次に、検査ルール記憶部 13 に記憶される検査ルールを説明する。

図 7 は、検査ルールの例を示す。

[0040] 図 7 の検査ルール 700 には、ブロック図 2 に定義されているデータ処理手順における矛盾を検出するためのルールが記述されている。

例えば図 7 の検査ルール 700 には、対象 701、起点 702、終点 703、検査項目 704 が含まれる。

対象 701 は、検査対象の種類を表す。

Block 711 は、各ブロックに対する検査項目を表す。

Data Slice 712 は、データスライスに対する検査項目を表す。

Slice 713 は、スライスに対する検査項目を表す。

[0041] データスライスは、制御依存関係を考慮せずにデータ依存関係のみを考慮して抽出したスライスを指す。なお、本実施の形態では、あるブロック（ブロック α とする）に割り当てられているデータ処理の実行結果が他のブロック（ブロック β とする）に割り当てられているデータ処理の実行に影響を及ぼす場合に、ブロック β はブロック α と「制御依存関係」があるという。ブロック α はブロック β の依存先ブロックである。例えば、図 3 において、ブロック B3 はブロック B2 と制御依存関係がある。つまり、ブロック B2 はブロック B3 の依存先ブロックである。

また、「データ依存関係」とは、あるブロック（ブロック α とする）から出力されたデータが他のブロック（ブロック β とする）に到達することである。例えば、図 3 において、ブロック B1 から出力されたデータはブロック B2 に入力されるため、ブロック B2 はブロック B1 とデータ依存関係がある。つまり、ブロック B1 はブロック B2 の依存先ブロックである。

「スライス」とは、あるブロックと制御依存関係及びデータ依存関係があ

るブロックの集合（及びその接続関係）である。つまり、スライスは、あるブロックから、当該ブロックと制御依存関係があるブロックを辿って行って得られるブロックの集合（及びその接続関係）と、当該ブロックとデータ依存関係があるブロックを辿って行って得られるブロックの集合（及びその接続関係）である。換言すれば、スライスは当該ブロックと関係する全てのブロックの集合（及びその接続関係）である。

「制御依存関係を考慮せずにデータ依存関係のみを考慮して抽出したスライス」とは、制御依存関係を除いて構築できるスライスのことである。

つまり、データスライスは、あるブロックから、当該ブロックとデータ依存関係があるブロックのみを辿って行って得られたブロックの集合（及びその接続関係）である。

[0042] 起点 702 は、制御依存関係又はデータ依存関係を探索していく際に起点となるブロックの種別を表す。図 7 では、Data Slice 712 及び Slice 713 に対して、起点 702 として「Output」が記載されている。このため、ブロック図検査部 15 は、種別が「Output」のブロックから、種別が「Output」のブロックとデータ依存関係にあるブロックを辿ってデータスライスを求める。また、ブロック図検査部 15 は、種別が「Output」のブロックから、種別が「Output」のブロックとデータ依存関係及び制御依存関係にあるブロックを辿ってスライスを求める。

[0043] また、終点 703 は、制御依存関係又はデータ依存関係の探索を終了するブロックの種別を表す。ブロック図検査部 15 は、通常は、制御依存関係又はデータ依存関係が探索できなくなるまで、つまり、入力ブロックにたどり着くまで制御依存関係又はデータ依存関係の探索を続ける。しかしながら、ブロック図検査部 15 の探索を特定の種別のブロックまでで終える場合には終点 703 の欄に該当する種別が定義される。例えば、出力ブロックから If ブロックまでのスライスを取得する場合は、終点 703 に「If」が設定される。

[0044] 検査項目704は、抽出された検査対象に対する検査内容を示す。

例えば、Block 711では、DataTypeが設定できるブロックにDataTypeが設定されていない場合に、ブロック図検査部15はブロック図2に記載のデータ処理手順に矛盾があると判定する。

また、DataSlice 712では、ブロック図検査部15はデータスライスのパスに含まれるいずれかのブロックのDataTypeが起点のブロックのDataTypeと異なる場合に、ブロック図検査部15は、ブロック図2に記載のデータ処理手順に矛盾があると判定する。

また、Slice 713では、1つのスライスに複数のパスがある場合に、パス間でMin（最小値）及びMax（最大値）のいずれかが異なる場合には、ブロック図検査部15は、ブロック図2に記載のデータ処理手順に矛盾があると判定する。

[0045] なお、図7では、説明の簡明化のために自然言語で記述された検査ルール700を示したが、検査ルール700をプログラム言語で記述してもよい。

[0046] （コード生成ルール）

次に、コード生成ルール記憶部16に記憶されるコード生成ルールを説明する。

図8及び図9は、コード生成ルールの例を示す。

[0047] 図8及び図9のコード生成ルール800、900には、ブロック図2に含まれる情報に基づいて、プログラムコード3を生成するために必要な情報が記載される。本実施の形態では、コード生成ルール800とコード生成ルール900という、役割が異なる2つのコード生成ルールが存在している。より具体的には、コード生成ルール800は、ブロック図2の表現には関わらない一般的なコード生成ルールである。コード生成ルール900は、ブロック図2の表現に関わるコード生成ルールである。

図8のコード生成ルール800では、プログラムコードに関する一般的な項目801とその変換ルール802の対が記述されている。また、コード生成ルール800では、例えば「関数名」という項目については、変換ルール

802に拡張子は除いたブロック図のファイル名を利用することが記述されている。

また、図9のコード生成ルール900では、各ブロックの種別を表すブロック種別901とその変換ルール902の対が記述されている。また、コード生成ルール900では、ブロック種別611が「Input」であるブロックに対する変換ルールとして、言語上の種別はIN構造体のメンバで、メンバ名はname属性の値であり、データ型はtype属性の値とすることが記述されている。

このようなコード生成ルール800、900に基づいて、プログラムコード生成部17はブロック図2からプログラムコード3を生成する。

[0048] なお、図8及び図9では、説明の簡明化のために自然言語で記述されたコード生成ルール800、900を示したが、コード生成ルール800、900をプログラム言語で記述してもよい。

[0049] (プログラムコードの例)

次に、プログラムコード生成部17で生成されるプログラムコード3を説明する。

図10及び図11は、プログラムコード3の例を示す。

[0050] 図10に示すプログラムコードをプログラムコード1000といい、図11に示すプログラムコードをプログラムコード1100という。プログラムコード1000は、ヘッダファイルであり、プログラムコード1100は、ソースファイルである。

プログラムコード1000及びプログラムコード1100は、ともにC言語で記述されている。図10のプログラムコード1000では、すべての入力を扱うIN構造体が定義されている(図10の符号1001)。また、出力を表すOUT構造体も定義されている(図10の符号1002)。また、関数sampleのプロトタイプ宣言も定義されている(図10の符号1003)。また、プログラムコード1100では、ブロック図2から生成されたコードが記述されている。

[0051] (違反情報の例)

次に、ブロック図検査部 15 が出力する違反情報 4 を説明する。

図 12 は、違反情報 4 の例を示す。

[0052] 違反情報 4 には、データ処理手順における矛盾、すなわち違反が発生しているブロック図 2 内の箇所を通知するための情報が含まれる。

例えば、図 12 に示すように、違反情報 4 には、検査ルール 1201、違反ブロック 1202、関連スライス 1203、関連パス 1204 が存在する。

検査ルール 1201 には、検査ルール 700 が複数存在する場合に、違反を検知した際に用いられた検査ルール 700 の番号が示される。

違反ブロック 1202 には、違反が含まれるブロックの ID が示される。

関連スライス 1203 には、検査ルール 700 に含まれる Slice 713 の検査において違反が検知された場合に、違反が検知されたスライスに含まれるブロックの ID が列挙される。

また、関連パス 1204 には、検査ルール 700 に含まれる Slice 713 の検査において違反が検知された場合に、スライスに含まれるパスが示される。1つの {} に囲まれる番号が1つのパスを意味する。

なお、違反情報 4 は、図 12 に示す形式とは異なり、検査ルール 700 の検査項目 704 ごとに、違反なし、違反ありを一覧表示するようにしてもよい。例えば、違反のない検査項目 704 には「YES」、違反のある検査項目 704 には「NO」を表示するようにしてもよい。

また、プログラムコード生成装置 1 のユーザにより分かりやすく違反内容を通知するために、違反情報 4 に、違反内容を説明する説明文を付加してもよい。

[0053] 次に、図 2 に示したステップ S2、S3、S5 の詳細を説明する。

最初に、図 13 を参照して、ステップ S2 の詳細を説明する。

[0054] まず、検査対象抽出部 14 が、ブロック図取得部 11 からブロック図 2 を取得する (ステップ S21)。

[0055] 次に、検査対象抽出部 14 は、ブロック図解析ルール記憶部 12 から解析ルールを読み込む（ステップ S 22）。

[0056] 次に、検査対象抽出部 14 は、検査ルール記憶部 13 から検査ルールを読み込む（ステップ S 23）。

[0057] 次に、検査対象抽出部 14 は、ステップ S 23 で読み込んだ検査ルールを用いてブロック図 2 から検査対象を抽出する（ステップ S 24）。ステップ S 23 で複数の検査ルールを読み込んでいる場合は、検査対象抽出部 14 は、検査ルールごとにステップ S 24 を行う。

図 7 の検査ルール 700 を用いて検査対象を抽出する場合は、検査対象抽出部 14 は、例えば以下のように動作する。

[0058] 図 7 の B l o c k 711 では、起点 703 が「任意」であるため、検査対象抽出部 14 は、すべてのブロックを検査対象として抽出する。ただし、検査対象抽出部 14 は、ブロック間の関係性は解析しない。

[0059] また、D a t a S l i c e 712 では、起点 703 が「O u t p u t」で、終点 704 が「任意」であるため、ブロックの種別が「O u t p u t」であるブロックを起点に、検査対象抽出部 14 は、データ依存関係のみを考慮してスライスを抽出する。

つまり、検査対象抽出部 14 は、ブロック種別が「O u t p u t」のブロックに割り当てられているデータ処理で扱われるデータに影響を与えるブロックの集合を抽出する。例えば、図 3 のブロック B 9 とデータ依存関係のあるブロックとして、検査対象抽出部 14 は、ブロック B 3 とブロック B 4 を抽出する。つまり、ブロック B 3 とブロック B 4 は、ブロック B 9 の依存先ブロックである。

[0060] より具体的には、検査対象抽出部 14 は、図 6 の解析ルールを参照して、ブロック B 3 とブロック B 4 を抽出する。まず、検査対象抽出部 14 は、図 6 で種別 601 が「O u t p u t」の行 612 を参照する。次に、検査対象抽出部 14 は、行 612 のデータ入力数 602 を参照する。図 6 では「1 以上」となっているので、種別が「O u t p u t」のブロックは他のブロック

から出力データに対する影響を受ける。このため、種別が「Output」のブロックと接続線で接続されているブロックは、種別が「Output」のブロックとデータ依存関係にある。

このため、図3では、ブロックB9と接続線で接続されているブロックB3とブロックB4が、ブロックB9とデータ依存関係のあるブロックとして抽出される。つまり、ブロックB3とブロックB4は、ブロックB9の依存先ブロックである。

[0061] 次に、検査対象抽出部14は、ブロックB3とブロックB4のそれぞれに対するデータ依存関係がないかを調べる。

ブロックB3は、種別がSubsystemなので、検査対象抽出部14は、図6の行614を参照する。行614では、データ入力数602が「1以上」なので、ブロックB3は、ブロックB3にデータを入力しているブロックとデータ依存関係があることが分かる。但し、Subsystemの場合には、実体は別のブロック図にあるので、別のブロック図を確認する必要がある。ブロックB3の場合は、図4のSubAに実体が表示される。検査対象抽出部14は、図4に対しても同様の解析を行う。

図4のブロックB34と図3のブロックB9はIDが同じであるため、同じブロックである。図4においてブロックB34はブロックB33に接続している。

ブロックB33は、種別が「Sum」である。図6の解析ルール600の行615では、データ出力数603が「1」である。このため、ブロックB33は、ブロックB34とデータ依存関係がある。つまり、ブロックB33はブロックB34（ブロックB9）の依存先ブロックである。

また、ブロックB33は、ブロックB31とブロックB32に接続している。ブロックB31とブロックB32はそれぞれ種別が「Input」であり、図6の解析ルール600の行611では、データ出力数603が「1」である。このため、ブロックB31及びブロックB32は、ブロックB33とデータ依存関係がある。つまり、ブロックB31とブロックB32は、ブ

ロック B 3 3 の依存先ブロックである。

以上で、図 3 のブロック B 3 の内部構成である図 3 のブロック B 3 1 ~ B 3 4 が解析できたため、検査対象抽出部 1 4 は、図 3 に戻って解析を続ける。

[0062] 図 3 のブロック B 3 と接続されているブロックとしては、ブロック B 2、B 5、B 6 の 3 つがある。ブロック B 2 の種別は「I f」であり、図 6 の解析ルール 6 0 0 の行 6 1 3 では、データ出力数 6 0 3 が「0」である。このため、ブロック B 3 はブロック B 2 とはデータ依存関係を持たない。つまり、ブロック B 2 はブロック B 3 の依存先ブロックではない。また、ブロック B 5 とブロック B 6 はそれぞれ種別が「I n p u t」であり、図 6 の解析ルール 6 0 0 の行 6 1 1 では、データ出力数 6 0 3 が「1」である。このため、ブロック B 5 及びブロック B 6 は、ブロック B 3 とデータ依存関係がある。つまり、ブロック B 5 及びブロック B 6 は、ブロック B 3 の依存先ブロックである。なお、図 3 の I n 2 と図 4 の I n 2 は I D が同じであるため、同じブロックである。同様に、図 3 の I n 3 と図 4 の I n 3 は I D が同じであるため、同じブロックである。このため、検査対象抽出部 1 4 は、抽出結果をマージする。

検査対象抽出部 1 4 は、図 3 のブロック B 9 の他方の依存先ブロックであるブロック B 4 についても、同様の手順でデータ依存関係を解析する。

[0063] 検査対象抽出部 1 4 は、結果的に図 3 のブロック B 9 のデータスライスとして、ブロック B 9、ブロック B 3、ブロック B 5、ブロック B 6、ブロック B 7、ブロック B 8、図 4 のブロック B 3 3 及び図 5 のブロック B 4 3 を抽出する。

なお、ブロック B 9、ブロック B 3、ブロック B 5、ブロック B 6、ブロック B 3 3 の組と、ブロック B 9、ブロック B 4、ブロック B 7、ブロック B 8 と図 5 のブロック B 4 3 の組は、それぞれ影響を及ぼさないので、検査対象抽出部 1 4 は、それぞれを別のパスとして管理する。

[0064] 次に、検査対象抽出部 1 4 は、図 7 の検査ルール 7 0 0 の S l i c e 7 1

3に従って、種別が「O u t p u t」のブロックからスライスを抽出していく。

この場合には、検査対象抽出部14は、データ依存関係に加えて、制御依存関係も考慮してブロックを抽出する。あるブロックに対する制御依存関係とは、あるブロックの実行に影響を与えるブロックの出力の集合のことである。

例えば、図3のブロックB3及びブロックB4と制御依存関係のあるブロックは、I fブロックである図3のブロックB2である。検査対象抽出部14は、前述したデータスライスとして抽出したブロックの集合に、図3のブロックB2とブロックB1とを加えて、検査対象のスライスとする。

[0065] 以上の手順により、検査対象抽出部14は、検査対象のブロック、検査対象のスライス及び検査対象のデータスライスを抽出することができる。

[0066] 次に、図14を参照して、図2のステップS3の詳細を説明する。

[0067] まず、ブロック図検査部15は、すべての検査ルールを未検査にマークする（ステップS41）。

[0068] 次に、ブロック図検査部15は、未検査の検査ルールがあるか否かを確認する（ステップS42）。

[0069] 未検査のルールが存在する場合（ステップS42でY E S）は、ブロック図検査部15は、検査ルール記憶部13から未検査の検査ルールを一つ読み込む（ステップS43）。

[0070] 次に、ブロック図検査部15は、読み込んだ検査ルールに従ってブロック図2を検査する（ステップS44）。

具体的には、ブロック図検査部15は、検査対象抽出部14により抽出されたブロック、データスライス、スライスに対して、検査ルールを適用して、ブロック図2に定義されているデータ処理手順に矛盾がないかを検査する。

つまり、ブロック図検査部15は、図7の検査ルール700の行711に従い、検査対象抽出部14により抽出された全てのブロックにおいてD a t

a T y p e が設定されていないブロックが存在するかどうかを検査する。

また、ブロック図検査部 1 5 は、図 7 の検査ルール 7 0 0 の行 7 1 2 に従い、検査対象抽出部 1 4 により抽出されたデータスライスのパスごとに、起点ブロックの D a t a T y p e と異なる D a t a T y p e のブロックがパスに含まれていないかどうかを検査する。

また、ブロック図検査部 1 5 は、図 7 の検査ルール 7 0 0 の行 7 1 3 に従い、検査対象抽出部 1 4 により抽出されたスライスのパスの間で、M i n 又は M a x が異なるかどうかを検査する。

[0071] 次に、ブロック図検査部 1 5 は、検査ルール違反が検知されたか否かを確認する（ステップ S 4 5）。

[0072] 検査ルール違反が検知された場合（ステップ S 4 5 で Y E S）は、ブロック図検査部 1 5 は、検査ルール違反の詳細を違反検出情報として主記憶装置 1 9 0 3 等に一時的に記憶させる（ステップ S 4 6）。

例えば、ブロック図検査部 1 5 は、違反が検知された検査ルールの I D、違反が検知されたブロックの I D、違反が検知されたスライス、違反が検知されたパス等を違反検出情報として主記憶装置 1 9 0 3 等に記憶させる。

その後、ブロック図検査部 1 5 は、検査が完了した検査ルールを検査済みとマークし（ステップ S 4 7）、ステップ S 4 2 に戻る。

[0073] 違反が検知されることなく、一つの検査ルールに対する処理が完了した場合（ステップ S 4 5 で N O）は、ブロック図検査部 1 5 は、検査が完了した検査ルールを検査済みとマークし（ステップ S 4 7）、ステップ S 4 2 に戻る。

[0074] ステップ S 4 2 で未検査の検査ルールが存在しないと判定した場合（ステップ S 4 2 で N O）は、ブロック図検査部 1 5 は、主記憶装置 1 9 0 3 等に違反検出情報が存在しているかどうかを確認する（ステップ S 4 8）。

[0075] 違反検出情報が存在する場合（ステップ S 4 8 で Y E S）は、ブロック図検査部 1 5 は、違反検出情報を違反情報 4 として入出力装置 9 0 5 のディスプレイ等へ出力し、処理を終了する。

また、違反検出情報が存在しない場合（ステップS 4 8でNO）は、ブロック図検査部1 5は、プログラムコード生成部1 7にプログラムコードの生成を指示する。

[0076] 次に、図1 5を参照して、図2のステップS 5の詳細を説明する。

[0077] まず、プログラムコード生成部1 7は、コード生成ルール記憶部1 6からコード生成ルールを読み込む（ステップS 5 1）。

[0078] 次に、プログラムコード生成部1 7は、ブロック図検査部1 5からブロック図2を取得する（ステップS 5 2）。

[0079] 次に、プログラムコード生成部1 7は、コード生成ルールを使ってブロック図2からプログラムコード3を生成する（ステップS 5 3）。

[0080] ステップS 5 3では、例えば、読み込んだコード生成ルールが図8のコード生成ルール8 0 0及び図9のコード生成ルール9 0 0である場合には、プログラムコード生成部1 7は、コード生成ルール8 0 0に従って、ヘッダファイルとソースファイルを生成する。

ヘッダファイルのファイル名はブロック図2のファイル名に「. h」を加えたものであり、ソースファイルのファイル名はブロック図2のファイル名に「. c」を加えたものである。このため、ブロック図2のファイル名が「sample. blk」であれば、プログラムコード生成部1 7は、「sample. h」と「sample. c」というファイルを生成する。

この際に「sample. c」に含ませる関数の関数名は、「sample」である。

次に、プログラムコード生成部1 7は、ヘッダファイル「sample. h」の入力データの構造体と出力データの構造体を定義する。

プログラムコード生成部1 7は、入力データの構造体（IN構造体）を、ブロックの種別が「Input」のブロックの内部データに基づいて生成する。

また、プログラムコード生成部1 7は、出力データの構造体（OUT構造体）を、ブロックの種別が「Output」のブロックの内部データに基づ

いて生成する。

プログラムコード生成部 17 は、図 3～図 5 のブロック図から、例えば、図 10 に示すプログラムコード 1000（ヘッダファイル）を生成する。

また、プログラムコード生成部 17 は、ソースファイル「sample.c」の内部を、図 9 のコード生成ルール 900 に従って生成する。

プログラムコード生成部 17 は、図 3～図 5 のブロック図から、例えば、図 11 に示すプログラムコード 1100（ソースファイル）を生成する。

[0081] ***実施の形態の効果の説明***

このように、本実施の形態では、ブロック図 2 でのブロック間の接続を辿ってデータ処理手順に矛盾があるかどうかを検査する。このため、本実施の形態によれば、不適切なブロック図のパターンを予め設けておくことなく、不適切なブロック図を検出することができる。

つまり、本実施の形態では、ブロック図 2 からプログラムコード 3 を生成する前に、ブロック図 2 から抽出したブロック同士の接続関係や設定された変数等の構造を比較するようにしているため、構造上矛盾する箇所を検出することができる。

このため、ソフトウェア開発者が修正の必要な箇所を探しだす必要がなくなり、ソフトウェア開発に要する労力及び時間を削減することができる。

[0082] 実施の形態 2.

実施の形態 1 では、ブロック図 2 におけるデータ依存関係及び制御依存関係を抽出し、検査ルールに基づいてデータ処理手順における矛盾がないかどうかを検査する。

本実施の形態では、ブロック図検査部 15 は、プログラムコード生成部 17 がブロック図 2 からプログラムコード 3 を生成するために参照するコード生成ルール 800、900 を参照して、ブロック図 2 で定義されているデータ処理手順に矛盾があるかどうかを検査する。

本実施の形態でも、プログラムコード生成装置 1 の機能構成例は図 1 に示した通りである。また、プログラムコード生成装置 1 のハードウェア構成例

は図 16 に示した通りである。

また、ブロック図検査部 15 が検査ルール 700 に加えてコード生成ルール 800、900 を参照する点を除けば、プログラムコード生成装置 1 の動作は、実施の形態 1 と同じである。

[0083] 本実施の形態によれば、生成対象のプログラムコードの言語仕様に依存した不具合を、プログラムコードを生成する前に検出することができる。このため、本実施の形態によれば、生成したプログラムコードを、プログラム言語に対応する静的コード解析ツールを用いて検査をする必要がなくなり、開発者の手間を省くことができる。

[0084] 実施の形態 3.

実施の形態 1 及び 2 では、ブロック図取得部 11 を介して外部からブロック図 2 が入力される。

これに代えて、ブロック図 2 をプログラムコード生成装置 1 内で生成するようにしてもよい。

本実施の形態に係るプログラムコード生成装置 1 では、外部からのブロック図 2 の入力の代わりに図 1 のブロック図取得部 11 がブロック図を生成する。つまり、本実施の形態では、ブロック図取得部 11 はブロック図を生成することによりブロック図を取得する。

プログラムコード生成装置 1 のハードウェア構成例は、図 16 に示す通りである。

また、本実施の形態では、外部からのブロック図 2 の入力の代わりにブロック図取得部 11 がブロック図 2 を生成する。これ以外の動作は、実施の形態 1 に示したものと同一である。

[0085] 以上、本発明の実施の形態について説明したが、これら 2 つの実施の形態を組み合わせる実施しても構わない。

あるいは、これら 2 つの実施の形態のうち、1 つを部分的に実施しても構わない。

あるいは、これら 2 つの実施の形態を部分的に組み合わせる実施しても構

わない。

なお、本発明は、これらの実施の形態に限定されるものではなく、必要に応じて種々の変更が可能である。

[0086] ***ハードウェア構成の説明***

最後に、プログラムコード生成装置 1 のハードウェア構成の補足説明を行う。

図 16 に示すプロセッサ 1901 は、プロセッシングを行う IC (Integrated Circuit) である。

プロセッサ 1901 は、CPU (Central Processing Unit)、DSP (Digital Signal Processor) 等である。

補助記憶装置 1902 は、ROM (Read Only Memory)、フラッシュメモリ、HDD (Hard Disk Drive) 等である。

主記憶装置 1903 は、RAM (Random Access Memory) である。

通信装置 1904 は、データを受信するレシーバー及びデータを送信するトランスミッターを含む。

通信装置 1904 は、例えば、通信チップ又は NIC (Network Interface Card) である。

入出力装置 1905 は、例えば、マウス、キーボード、ディスプレイ等である。

[0087] また、補助記憶装置 1902 には、OS (Operating System) も記憶されている。

そして、OS の少なくとも一部が主記憶装置 1903 にロードされ、プロセッサ 1901 により実行される。

プロセッサ 1901 は OS の少なくとも一部を実行しながら、ブロック図取得部 11、検査対象抽出部 14、ブロック図検査部 15 及びプログラムコ

ード生成部１７の機能を実現するプログラムを実行する。

プロセッサ１９０１がＯＳを実行することで、タスク管理、メモリ管理、ファイル管理、通信制御等が行われる。

また、プログラムコード生成装置１は、プロセッサ１９０１を代替する複数のプロセッサを備えていてもよい。これら複数のプロセッサは、ブロック図取得部１１、検査対象抽出部１４、ブロック図検査部１５及びプログラムコード生成部１７の機能を実現するプログラムの実行を分担する。それぞれのプロセッサは、プロセッサ１９０１と同じように、プロセッシングを行うＩＣである。

また、ブロック図取得部１１、検査対象抽出部１４、ブロック図検査部１５及びプログラムコード生成部１７の処理の結果を示す情報やデータや信号値や変数値が、記憶装置１９０２、プロセッサ１９０１内のレジスタ及びキャッシュメモリの少なくともいずれかに記憶される。

また、ブロック図取得部１１、検査対象抽出部１４、ブロック図検査部１５及びプログラムコード生成部１７の機能を実現するプログラムは、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ブルーレイ（登録商標）ディスク、ＤＶＤ等の可搬記憶媒体に記憶されてもよい。

[0088] また、ブロック図取得部１１、検査対象抽出部１４、ブロック図検査部１５及びプログラムコード生成部１７の「部」を、「回路」又は「工程」又は「手順」又は「処理」に読み替えてもよい。

また、プログラムコード生成装置１は、ロジックＩＣ（Integrated Circuit）、ＧＡ（Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field-Programmable Gate Array）といった電子回路により実現されてもよい。

この場合は、ブロック図取得部１１、検査対象抽出部１４、ブロック図検査部１５及びプログラムコード生成部１７は、それぞれ電子回路の一部として実現される。

なお、プロセッサ及び上記の電子回路を総称してプロセッシングサーキットリーともいう。

符号の説明

[0089] 1 プログラムコード生成装置、2 ブロック図、3 プログラムコード、4 違反情報、11 ブロック図取得部、12 ブロック図解析ルール記憶部、13 検査ルール記憶部、14 検査対象抽出部、15 ブロック図検査部、16 コード生成ルール記憶部、17 プログラムコード生成部、18 矛盾検査部、600 解析ルール、700 検査ルール、800 コード生成ルール、900 コード生成ルール、1000 プログラムコード、1100 プログラムコード。

請求の範囲

- [請求項1] プログラムコードに反映させるデータ処理手順を複数のブロックの接続により定義するブロック図を取得するブロック図取得部と、
- 前記ブロック図でのブロック間の接続を辿って、前記ブロック図で定義されているデータ処理手順に矛盾があるかどうかを検査する矛盾検査部とを有するプログラムコード生成装置。
- [請求項2] 前記矛盾検査部は、
- 前記ブロック図で定義されているデータ処理手順に矛盾がある場合に、前記データ処理手順における矛盾を通知する違反情報を出力する請求項1に記載のプログラムコード生成装置。
- [請求項3] 前記プログラムコード生成装置は、更に、
- 前記ブロック図で定義されているデータ処理手順に矛盾がない場合に、前記ブロック図からプログラムコードを生成するプログラムコード生成部を有する請求項1に記載のプログラムコード生成装置。
- [請求項4] 前記ブロック図取得部は、
- 前記複数のブロックの各々に前記データ処理手順の要素である処理手順要素が割り当てられているブロック図を取得し、
- 前記矛盾検査部は、
- 前記複数のブロックのうちのいずれかのブロックを起点ブロックとして設定し、前記起点ブロックから前記ブロック図におけるブロック間の接続を辿って、前記起点ブロックが依存しているブロックを依存先ブロックとして抽出し、抽出された依存先ブロックが依存しているブロックを更に依存先ブロックとして抽出する動作を繰り返し、前記起点ブロックが直接的及び間接的に依存している依存先ブロックを抽出し、
- 前記起点ブロックに割り当てられている処理手順要素と、抽出された依存先ブロックに割り当てられている処理手順要素との間に矛盾があるかどうかを検査する請求項1に記載のプログラムコード生成装置

。

[請求項5]

前記矛盾検査部は、

前記起点ブロックに割り当てられている処理手順要素と、抽出された依存先ブロックに割り当てられている処理手順要素との間にデータタイプ、最大値及び最小値の少なくともいずれかにおいて矛盾があるかどうかを検査する請求項4に記載のプログラムコード生成装置。

[請求項6]

前記矛盾検査部は、

前記起点ブロックに割り当てられている処理手順要素で扱われるデータについて前記起点ブロックが依存しているブロックを依存先ブロックとして抽出し、抽出された依存先ブロックに割り当てられている処理手順要素で扱われるデータについて当該依存先ブロックが依存しているブロックを更に依存先ブロックとして抽出する動作を繰り返す請求項4に記載のプログラムコード生成装置。

[請求項7]

前記矛盾検査部は、

前記起点ブロックに割り当てられている処理手順要素での制御について前記起点ブロックが依存しているブロックを依存先ブロックとして抽出し、抽出された依存先ブロックに割り当てられている処理手順要素での制御について当該依存先ブロックが依存しているブロックを更に依存先ブロックとして抽出する動作を繰り返す請求項4に記載のプログラムコード生成装置。

[請求項8]

前記プログラムコード生成部は、


前記ブロック図から前記プログラムコードを生成するためのコード生成ルールを参照して、前記ブロック図から前記プログラムコードを生成し、

前記矛盾検査部は、


前記コード生成ルールを参照して、前記ブロック図で定義されているデータ処理手順に矛盾があるかどうかを検査する請求項3に記載のプログラムコード生成装置。

- [請求項9] 前記ブロック図取得部は、
前記ブロック図を生成する請求項1に記載のプログラムコード生成装置。
- [請求項10] コンピュータが、プログラムコードに反映させるデータ処理手順を複数のブロックの接続により定義するブロック図を取得し、
前記コンピュータが、前記ブロック図でのブロック間の接続を辿って、前記ブロック図で定義されているデータ処理手順に矛盾があるかどうかを検査するプログラムコード生成方法。
- [請求項11] プログラムコードに反映させるデータ処理手順を複数のブロックの接続により定義するブロック図を取得するブロック図取得処理と、
前記ブロック図でのブロック間の接続を辿って、前記ブロック図で定義されているデータ処理手順に矛盾があるかどうかを検査する矛盾検査処理とをコンピュータに実行させるプログラムコード生成プログラム。


[図1]




[図2]




ブロック図名: Sample



[図4]



[図5]



[図6]

種別	データ 入力数	データ 出力数	制御入力数	制御出力数	属性
Input	0	1	0	0	OutputDataType、OutputMin、OutputMax、...
Output	1以上	0	0	0	InputDataType、InputMin、InputMax、...
If	1	0	0	2	IfExpression、...
Subsystem	1以上	1	1以上	0	RefSubsystem
Sum	1以上	1	0	0	InputDataType、InputMin、InputMax、...

[図7]

701		702		703	704		700
対象		起点		終点	検査項目		
Block		任意		なし	Data Typeが設定されていない。		
Data Slice		Output		任意	パス内のいずれかのブロックのData Typeが起点と異なる		
Slice		Output		任意	パス間でMin、Maxが異なる		


[図8]

項目	変換ルール
ヘッダファイル名	ブロック図のファイル名（拡張子は除く）.h
ソースファイル名	ブロック図のファイル名（拡張子は除く）.c
関数名	ブロック図のファイル名（拡張子は除く）
入力データ	IN構造体
出力データ	OUT構造体

[図9]

901	902	900
ブロックの種別	変換ルール	
Input	・ 言語上の種別：IN構造体のメンバ ・ メンバ名：name属性の値（重複した場合には、末尾に「_」とID属性を追加） ・ データ型：type属性の値	
Output	・ 言語上の種別：OUT構造体のメンバ ・ メンバ名：name属性の値（重複した場合には、末尾に「_」とID属性を追加） ・ データ型：type属性の値	
Sum	・ 言語上の種別：加算演算 $\langle \text{OUT} \rangle = \langle \text{IN1} \rangle + \langle \text{IN2} \rangle$	

[図10]




[図11]


1100

```
void sample(void)
{
    uint8 sum;
    if (IN.In1 > 0) {
        sum = (uint8) ((uint32) IN.In2 + IN.In3);
    } else {
        sum = (uint8) ((uint32) IN.In4 + IN.In5);
    }
    rtY.Out1 = sum;
}
```


[図12]




[図13]




[図14]



[図15]



[図16]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2016/084077

A. CLASSIFICATION OF SUBJECT MATTER

G06F9/44(2006.01)i, G06F11/36(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G06F9/44, G06F11/36

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2017
Kokai Jitsuyo Shinan Koho	1971-2017	Toroku Jitsuyo Shinan Koho	1994-2017

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X A	JP 2010-102362 A (Meidensha Corp.), 06 May 2010 (06.05.2010), paragraphs [0036] to [0050]; fig. 1 to 5 (Family: none)	1-4, 9-11 5-8
A	JP 2016-57715 A (Fuji Electric Co., Ltd.), 21 April 2016 (21.04.2016), entire text; all drawings (Family: none)	1-11

☐ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
19 January 2017 (19.01.17)

Date of mailing of the international search report
31 January 2017 (31.01.17)

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

A. 発明の属する分野の分類（国際特許分類（IPC））

Int.Cl. G06F9/44(2006.01)i, G06F11/36(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））

Int.Cl. G06F9/44, G06F11/36

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2017年
日本国実用新案登録公報	1996-2017年
日本国登録実用新案公報	1994-2017年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X	JP 2010-102362 A（株式会社明電舎）2010.05.06, [0036]-[0050], 図 1-5（ファミリーなし）	1-4, 9-11
A		5-8
A	JP 2016-57715 A（富士電機株式会社）2016.04.21, 全文, 全図（ファミリーなし）	1-11

C 欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」同一パテントファミリー文献

国際調査を完了した日

19.01.2017

国際調査報告の発送日

31.01.2017

国際調査機関の名称及びあて先

日本国特許庁（ISA/J P）

郵便番号 100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

石川 亮

5 B

3351

電話番号 03-3581-1101 内線 3545