

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2020年1月2日(02.01.2020)



(10) 国際公開番号

WO 2020/004065 A1

(51) 国際特許分類:

H01L 21/768 (2006.01) *H01L 27/088* (2006.01)
H01L 21/8234 (2006.01) *H01L 27/146* (2006.01)
H01L 23/532 (2006.01) *H04N 5/369* (2011.01)
H01L 27/00 (2006.01) *H04N 5/374* (2011.01)

LUTIONS CORPORATION) [JP/JP]; 〒2430014
神奈川県厚木市旭町四丁目14番
1号 Kanagawa (JP).

(21) 国際出願番号: PCT/JP2019/023520

(22) 国際出願日: 2019年6月13日(13.06.2019)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:
特願 2018-121524 2018年6月27日(27.06.2018) JP

(71) 出願人: ソニーセミコンダクタソリューションズ株式会社(SONY SEMICONDUCTOR SO-

(72) 発明者: 羽根田 雅希 (HANEDA, Masaki);
〒2430014 神奈川県厚木市旭町四丁目14
番1号 ソニーセミコンダクタソリューシ
ョンズ株式会社内 Kanagawa (JP).


(74) 代理人: 特許業務法人酒井国際特許
事務所 (SAKAI INTERNATIONAL PATENT
OFFICE); 〒1000013 東京都千代田区霞が
関3丁目8番1号 虎の門三井ビル
ディング Tokyo (JP).

(81) 指定国(表示のない限り、全ての種類の国内保
護が可能): AE, AG, AL, AM, AO, AT, AU, AZ,

(54) Title: SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE

(54) 発明の名称: 半導体装置及び半導体装置の製造方法

[図1]



(57) Abstract: Provided is a semiconductor device in which the inter-wire capacity of wires disposed in an arbitrary layout is further reduced. The semiconductor device (1) is provided with: a first inter-wire insulating layer (120) which is disposed on a substrate (100) and includes a recess on the opposite side to the substrate; a first wire layer (130) disposed in the recess of the first inter-wire insulating layer; a sealing film (140) disposed along a recessed/protruding shape of the first wire layer and the first inter-wire insulating layer; a second inter-wire insulating layer (220) which is disposed on the first inter-wire insulating layer so as to cover the recess, and has a flat surface facing the recess; and an air gap (150) disposed between the second inter-wire insulating layer and the first wire layer and first inter-wire insulating layer.

BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

- 一 国際調査報告(条約第21条(3))

(57) 要約: 任意のレイアウトで設けられた配線の配線間容量がより低減された半導体装置を提供する。基板(100)上に設けられ、前記基板と反対側に凹部を有する第1配線間絶縁層(120)と、前記第1配線間絶縁層の前記凹部の内部に設けられた第1配線層(130)と、前記第1配線層及び前記第1配線間絶縁層の凹凸形状に沿って設けられた封止膜(140)と、前記第1配線間絶縁層の上に前記凹部を覆うように設けられ、前記凹部に向き合う面が平坦である第2配線間絶縁層(220)と、前記第2配線間絶縁層と、前記第1配線層及び前記第1配線間絶縁層との間に設けられた空隙(150)と、を備える、半導体装置(1)。

明 細 書

発明の名称：半導体装置及び半導体装置の製造方法

技術分野

[0001] 本開示は、半導体装置及び半導体装置の製造方法に関する。

背景技術

[0002] 近年、半導体装置の配線の微細化に伴って、半導体装置の動作速度を低下させる配線遅延が増大している。具体的には、微細化に伴って配線の断面積が小さくなり、配線抵抗が増加するため、配線抵抗及び配線間容量の積に比例する遅延（RC遅延ともいう）が増大してしまう。

[0003] そのため、配線間容量を低減するために、配線間をより低誘電率化することが検討されている。具体的には、配線間の絶縁材料を除去し、配線間を比誘電率が1の空隙（エアギャップともいう）とすることで、配線間の誘電率をより低減することが検討されている。

[0004] 例えば、以下の非特許文献1には、CVD（Chemical Vapor Deposition）等の非コンフォーマルな堆積成膜を用いて、配線間の空間が堆積物で埋め込まれる前に配線上部を堆積物で閉じてしまうことで、配線間に空隙を形成する方法が開示されている。

先行技術文献

非特許文献

[0005] 非特許文献1：K. Fischer, et.al., "Low-k interconnect stack with multi-layer air gap and tri-metal-insulator-metal capacitors for 14nm high volume manufacturing", 2015 IEEE International Interconnect Technology Conference and 2015 IEEE Materials for Advanced Metallization Conference (IITC/MAM), 2015

発明の概要

発明が解決しようとする課題

[0006] しかし、非特許文献1に開示の技術では、配線間の距離が長くなるにつれ

て、配線間の空間が堆積物で埋まってしまうようになるため、配線間に空隙を形成することが困難になる。そのため、配線間の距離に依らずに、任意のレイアウトの配線間に空隙を形成することが可能な技術が求められていた。

[0007] そこで、本開示では、任意のレイアウトで設けられた配線の配線間容量を低減することが可能な、新規かつ改良された半導体装置及び半導体装置の製造方法を提案する。

課題を解決するための手段

[0008] 本開示によれば、基板上に設けられ、前記基板と反対側に凹部を有する第1配線間絶縁層と、前記第1配線間絶縁層の前記凹部の内部に設けられた第1配線層と、前記第1配線層及び前記第1配線間絶縁層の凹凸形状に沿って設けられた封止膜と、前記第1配線間絶縁層の上に前記凹部を覆うように設けられ、前記凹部に向き合う面が平坦である第2配線間絶縁層と、前記第2配線間絶縁層と、前記第1配線層及び前記第1配線間絶縁層との間に設けられた空隙と、を備える、半導体装置が提供される。

[0009] また、本開示によれば、基板上に、前記基板と反対側に第1配線層を埋め込んだ第1配線間絶縁層を形成することと、前記第1配線間絶縁層に凹部を形成し、前記凹部の内部にて前記第1配線層を露出させることと、前記第1配線層及び前記第1配線間絶縁層の凹凸形状に沿って封止膜を設けることと、前記第1配線間絶縁層の上に前記凹部を覆うように、前記凹部に向き合う面が平坦である第2配線間絶縁層を設け、前記第2配線間絶縁層と、前記第1配線層及び前記第1配線間絶縁層との間に空隙を形成することと、を含む、半導体装置の製造方法が提供される。

[0010] 本開示によれば、第1配線間絶縁層の凹凸面と、第2配線間絶縁層の平坦面とを貼り合わせることによって、第1配線間絶縁層の凹部の内部を空隙とすることができる。したがって、半導体装置1では、第1配線間絶縁層の凹部の内部に任意のレイアウトで設けられた第1配線層の周囲を空隙とすることができる。

発明の効果

[0011] 以上説明したように本開示によれば、任意のレイアウトで設けられた配線の配線間容量がより低減された半導体装置を提供することができる。

[0012] なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。

図面の簡単な説明

[0013] [図1]本開示の第1の実施形態に係る半導体装置の構造例を模式的に示す縦断面図である。

[図2]図1の半導体装置において、層間絶縁膜に貫通ビアが形成される場合の構造例を模式的に示す縦断面図である。

[図3]同実施形態に係る半導体装置の製造方法の概要を説明する模式的な縦断面図である。

[図4A]同実施形態に係る半導体装置の製造方法の一工程を説明する模式的な縦断面図である。

[図4B]同実施形態に係る半導体装置の製造方法の一工程を説明する模式的な縦断面図である。

[図4C]同実施形態に係る半導体装置の製造方法の一工程を説明する模式的な縦断面図である。

[図4D]同実施形態に係る半導体装置の製造方法の一工程を説明する模式的な縦断面図である。

[図5A]第1の変形例に係る半導体装置の構造例を模式的に示す縦断面図である。

[図5B]第2の変形例に係る半導体装置の構造例を模式的に示す縦断面図である。

[図5C]第3の変形例に係る半導体装置の構造例を模式的に示す縦断面図である。

[図6A]本開示の第2の実施形態に係る固体撮像装置の第1の構造例を模式的に示す縦断面図である。

[図6B]同実施形態に係る固体撮像装置の画素回路を模式的に示す説明図である。

[図7A]同実施形態に係る固体撮像装置の第1の構造例の平面配置を模式的に示す平面断面図である。

[図7B]同実施形態に係る固体撮像装置の第1の構造例の平面配置を模式的に示す平面断面図である。

[図8]同実施形態に係る固体撮像装置の第2の構造例を模式的に示す縦断面図である。

[図9]同実施形態に係る固体撮像装置の第3の構造例を模式的に示す縦断面図である。

[図10]同実施形態に係る固体撮像装置の第4の構造例を模式的に示す縦断面図である。

[図11]内視鏡手術システムの概略的な構成の一例を示す図である。

[図12]カメラヘッド及びCCUの機能構成の一例を示すブロック図である。

[図13]車両制御システムの概略的な構成の一例を示すブロック図である。

[図14]車外情報検出部及び撮像部の設置位置の一例を示す説明図である。

発明を実施するための形態

[0014] 以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

[0015] 以下の説明にて参照する各図面では、説明の便宜上、一部の構成部材の大きさを誇張して表現している場合がある。したがって、各図面において図示される構成部材同士の相対的な大きさは、必ずしも実際の構成部材同士の大小関係を正確に表現するものではない。また、以下の説明では、基板又は層が積層される方向を上方向と表すことがある。

[0016] なお、説明は以下の順序で行うものとする。

1. 第1の実施形態

- 1. 1. 半導体装置の構造例
- 1. 2. 半導体装置の製造方法例
- 1. 3. 半導体装置の変形例
- 2. 第2の実施形態
 - 2. 1. 固体撮像装置の第1の構造例
 - 2. 2. 固体撮像装置の第2の構造例
 - 2. 3. 固体撮像装置の第3の構造例
 - 2. 4. 固体撮像装置の第4の構造例
- 3. 応用例

[0017] <1. 第1の実施形態>

(1. 1. 半導体装置の構造例)

まず、図1及び図2を参照して、本開示の第1実施形態に係る半導体装置の構造例について説明する。図1は、本開示の第1の実施形態に係る半導体装置の構造例を模式的に示す縦断面図である。

[0018] 図1に示すように、半導体装置1は、基板100と、層間絶縁膜110と、第1配線間絶縁層120と、第1配線層130と、バリア層131と、キャップ層132と、封止膜140と、第2配線間絶縁層220と、層間絶縁膜211、212と、を備える。半導体装置1では、第2配線間絶縁層220の平坦面と、第1配線間絶縁層120及び第1配線層130の凹凸形状とによって空隙150が形成されている。

[0019] 基板100は、半導体装置1の各構成が設けられる支持体である。具体的には、基板100は、剛性を有し、表面が平坦な板状部材であれば、公知の基板を使用することが可能であり、各種のガラス基板、樹脂基板、又は半導体基板などを使用することが可能である。例えば、基板100は、高歪点ガラス、ソーダガラス、ホウケイ酸ガラス、サファイアガラス又は石英ガラス等で形成されるガラス基板であってもよく、ポリメタクリル酸メチル、ポリビニルアルコール、ポリイミド又はポリカーボネート等の樹脂で形成される樹脂基板であってもよく、Si、Ge、GaAs、GaN又はSiCなどで

形成される半導体基板であってもよい。

[0020] 層間絶縁膜 110 は、基板 100 の上に設けられ、基板 100 及び第 1 配線層 130 を互いに離隔する。具体的には、基板 100 が半導体基板である場合、層間絶縁膜 110 は、基板 100 に形成されたトランジスタ等の各種素子と、第 1 配線層 130 とが導通しないように互いを電氣的に絶縁する。また、層間絶縁膜 110 は、層間絶縁膜 110 の上に形成される各構成に、基板 100 の表面形状の影響が及ばないようにするために設けられてもよい。例えば、層間絶縁膜 110 は、カーボンドープ SiO_2 若しくは多孔質シリカなどの低誘電率材料（いわゆる low-k 材料）、 SiO_2 、 SiCN 、 SiN 、 SiOC 又は SiOCN 等の絶縁材料で構成されてもよい。

[0021] なお、基板 100 が半導体基板である場合、基板 100 と第 1 配線層 130 との間に寄生容量が生じる。このような寄生容量を低減するためには、層間絶縁膜 110 は、低誘電率材料（いわゆる low-k 材料）で構成されてもよい。

[0022] 第 1 配線間絶縁層 120 は、絶縁材料で構成され、層間絶縁膜 110 の上に設けられる。第 1 配線間絶縁層 120 は、第 2 配線間絶縁層 220 を支持することで、半導体装置 1 の積層構造を形成する。また、第 1 配線間絶縁層 120 には、第 1 配線層 130 を内部に含む凹部が形成され、第 1 配線間絶縁層 120 は、該凹部の側壁にて第 2 配線間絶縁層 220 を支持することによって、該凹部の内部に空隙 150 を形成する。これによれば、第 1 配線間絶縁層 120 は、第 1 配線層 130 の周囲を比誘電率が 1 の空隙 150 とすることができるため、第 1 配線層 130 の配線間容量を低減することができる。

[0023] 第 1 配線間絶縁層 120 は、例えば、カーボンドープ SiO_2 若しくは多孔質シリカなどの低誘電率材料（いわゆる low-k 材料）、 SiO_2 又は SiOC 等の絶縁材料で構成されてもよい。ただし、第 1 配線層 130 の配線間容量を低減するためには、第 1 配線間絶縁層 120 は、低誘電率材料（いわゆる low-k 材料）、 SiO_2 又は SiOC 等の比誘電率が低い絶縁材料で

構成されることが好ましい。

[0024] 第1配線層130は、半導体装置1に含まれる各素子を電氣的に接続する配線であり、第1配線間絶縁層120の内部に埋め込まれるように複数設けられる。具体的には、第1配線層130は、第1配線間絶縁層120に形成された凹部の内部に任意のレイアウトにて設けられ、第1配線間絶縁層120に形成された凹部の底面から凸となるように設けられる。第1配線層130の周囲には、第1配線間絶縁層120の凹部と第2配線間絶縁層220とによって形成された空隙150が設けられる。これにより、第1配線層130の配線間を比誘電率が1の空隙150とすることができ、第1配線層130の配線間容量を低減することができる。

[0025] 第1配線層130は、第1配線間絶縁層120の内部に埋め込まれるように設けられるため、第1配線層130の高さは、第1配線間絶縁層120の高さ以下となる。そのため、一部の第1配線層130の上には、第2配線間絶縁層220の表面に設けられた層間絶縁膜212との間に空隙150が設けられることがあり得る。このような場合、第1配線層130の配線間容量をさらに低減することができる。一方、第2配線間絶縁層220の表面の層間絶縁膜212と接する第1配線層130がより多い場合には、半導体装置1の全体での機械強度をより高くすることができる。

[0026] 第1配線層130は、導電材料で構成され、例えば、銅(Cu)、アルミニウム(Al)、ルテニウム(Ru)若しくはコバルト(Co)、又はこれらの金属の合金(例えば、Cu-Mn合金又はAl-Cu合金など)で構成されてもよい。例えば、第1配線層130が銅(Cu)又は銅合金で構成される場合、第1配線層130は、ダマシン法を用いて、第1配線間絶縁層120の内部に埋め込まれるように形成することが容易となる。

[0027] バリア層131は、原子に対するバリア性が高い金属で構成され、第1配線層130の上面(すなわち、第2配線間絶縁層に向く側の面)以外の表面に設けられる。より具体的には、バリア層131は、製造工程において、第1配線層130が第1配線間絶縁層120と接触する表面に設けられ、第1

配線層 130 を構成する導電材料が第 1 配線間絶縁層 120 に拡散することを防止する。バリア層 131 は、例えば、タンタル (Ta)、チタン (Ti)、マンガン (Mn)、ルテニウム (Ru) 若しくはコバルト (Co)、又はこれらの金属の窒化物又は酸化物にて構成されてもよい。バリア層 131 は、第 1 配線層 130 及び第 1 配線間絶縁層 120 を構成する材料と反応せず、かつこれらの材料との密着性が高い金属材料で構成されることが好ましい。

[0028] キャップ層 132 は、水分又は酸素等の透過性が低い材料で構成され、第 1 配線層 130 及び第 1 配線間絶縁層 120 の上に設けられる。具体的には、キャップ層 132 は、第 2 配線間絶縁層 220 と層間絶縁膜 212 を介して接する第 1 配線層 130 の上面、及び第 1 配線間絶縁層 120 の凹部の側壁の上面に設けられる。すなわち、キャップ層 132 は、第 1 配線層 130 又は第 1 配線間絶縁層 120 と、第 2 配線間絶縁層 220 とが層間絶縁膜 212 を介して接する領域に設けられ得る。キャップ層 132 は、製造工程において、第 1 配線層 130 及び第 1 配線間絶縁層 120 が水分又は酸素等によって酸化されることで特性、信頼性及び密着性が低下することを防止することができる。

[0029] キャップ層 132 は、例えば、 SiO_2 、 SiC 、 SiCN 、 SiOC 、 SiON 又は AlN 等で単層膜又は積層膜として構成されてもよい。キャップ層 132 は、後述する封止膜 140 と同じ材料で構成されてもよく、封止膜 140 と異なる材料で構成されてもよい。

[0030] 封止膜 140 は、水分又は酸素等の透過性が低い材料で構成され、第 1 配線層 130 及び第 1 配線間絶縁層 120 の凹凸形状に沿って設けられる。具体的には、封止膜 140 は、第 1 配線間絶縁層 120 の凹部の内部表面、該凹部の内部に設けられた第 1 配線層 130 の表面、及びキャップ層 132 の上面に設けられる。封止膜 140 は、空隙 150 に残存する水分又は酸素等にて第 1 配線層 130 が酸化されることで第 1 配線層 130 の電気抵抗が増加したり、第 1 配線層 130 の信頼性が低下したりすることを防止すること

ができる。封止膜 140 は、例えば、 SiO_2 、 SiC 、 SiCN 、 SiOC 、 SiON 又は AlN 等で単層膜又は積層膜として構成されてもよい。

[0031] 空隙 150 は、第 1 配線間絶縁層 120 及び第 1 配線層 130 の凹凸形状と、第 2 配線間絶縁層 220 の平坦面とによって形成された空間に設けられる。空隙 150 の内部は、例えば、真空であってもよく、大気が含まれていてもよく、窒素等の不活性ガスが封入されていてもよい。

[0032] 第 2 配線間絶縁層 220 は、絶縁材料で構成され、第 1 配線間絶縁層 120 の上にキャップ層 132、封止膜 140 及び層間絶縁膜 212 を介して設けられる。具体的には、第 2 配線間絶縁層 220 は、第 1 配線間絶縁層 120 の凹部に向き合う面が平坦となっており、第 1 配線間絶縁層 120 の上に層状に積層されることで、第 1 配線間絶縁層 120 の凹部との間に空隙 150 を形成する。すなわち、第 2 配線間絶縁層 220 は、第 1 配線間絶縁層 120 の凹部の側壁の上面に平坦に設けられることで、該凹部に蓋をするように設けられる。これにより、第 2 配線間絶縁層 220 は、第 1 配線間絶縁層 120 の凹部の内部に比誘電率が 1 の空隙 150 を形成することができる。ここで、第 2 配線間絶縁層 220 の面が平坦であるとは、第 2 配線間絶縁層 220 の該当する面に凹部、凸部又は構造体が設けられていないことを表してもよい。

[0033] 第 2 配線間絶縁層 220 は、例えば、カーボンドープ SiO_2 若しくは多孔質シリカなどの低誘電率材料（いわゆる low-k 材料）、 SiO_2 又は SiOC 等の絶縁材料で構成されてもよい。ただし、第 2 配線間絶縁層 220 の内部に配線層が設けられる場合、第 2 配線間絶縁層 220 は、該配線層の配線間容量を低減するためには、低誘電率材料（いわゆる low-k 材料）、 SiO_2 又は SiOC 等の比誘電率が低い絶縁材料で構成されることが好ましい。なお、第 2 配線間絶縁層 220 は、第 1 配線間絶縁層 120 と同じ材料で形成されてもよく、異なる材料で形成されてもよい。

[0034] 層間絶縁膜 211、212 は、絶縁材料で構成され、第 2 配線間絶縁層 220 の両主面にそれぞれ設けられる。層間絶縁膜 211、212 は、例えば

、第2配線間絶縁層220と他の層（例えば、封止膜140）との接合強度を向上させる機能、又は上層又は下層の部材をエッチング加工する際のストッパー機能等を奏する。なお、場合によっては、層間絶縁膜211、212の両方又はいずれか一方は、設けられなくともよい。

[0035] 層間絶縁膜211、212は、例えば、カーボンドープ SiO_2 若しくは多孔質シリカなどの低誘電率材料（いわゆるlow-k材料）、 SiO_2 、 SiCN 、 SiN 、 SiOC 又は SiOCN 等の絶縁材料で構成されてもよい。層間絶縁膜211、212が低誘電率材料（いわゆるlow-k材料）で形成される場合、層間絶縁膜211、212は、半導体装置1の寄生容量をより低減することが可能である。また、層間絶縁膜211、212がシリコン酸化膜又はシリコン窒化膜（例えば、 SiO_2 、 SiCN 、 SiN 、 SiOC 又は SiOCN 等）で形成される場合、層間絶縁膜211、212は、第1配線間絶縁層120と第2配線間絶縁層220との接合強度をより向上させることが可能である。層間絶縁膜211、212は、互いに同じ材料で形成されてもよく、異なる材料で形成されてもよい。また、層間絶縁膜211、212は、層間絶縁膜110、第2配線間絶縁層220又は第1配線間絶縁層120と同じ材料で形成されてもよく、異なる材料で形成されてもよい。

[0036] このような構造によれば、半導体装置1は、第1配線間絶縁層120の凹凸面と、第2配線間絶縁層220の平坦面とを積層させることによって、第1配線間絶縁層120の凹部の内部を空隙150とすることができる。したがって、半導体装置1では、第1配線間絶縁層120の凹部に設けられた空隙150の中に第1配線層130が形成されることになる。よって、半導体装置1は、第1配線層130が任意のレイアウトで形成された場合でも、第1配線層130の周囲を比誘電率が1の空隙150とすることができるため、第1配線層130の配線間容量を低減することができる。

[0037] また、半導体装置1は、第1配線層130の上に、第1配線層130の凹凸形状に沿って封止膜140を形成することができる。したがって、半導体装置1は、空隙150に対して第1配線層130が露出されることを防止し

、空隙 150 に含まれ得る酸素又は水分によって第 1 配線層 130 が酸化されることを防止することができる。これによれば、半導体装置 1 は、酸化によって第 1 配線層 130 の電気抵抗が増加したり、第 1 配線層 130 と第 1 配線間絶縁層 120 との密着性が低下したりすることを防止することができる。

[0038] なお、基板 100 が半導体基板である場合、第 1 配線層 130 は、層間絶縁膜 110 に形成された貫通ビアを介して、基板 100 に形成されたトランジスタ等の各種素子と電氣的に接続していてもよい。このような半導体装置 1A の構造について、図 2 を参照して説明する。図 2 は、層間絶縁膜 110 に貫通ビア 160 が形成される場合の半導体装置 1A の構造例を模式的に示す縦断面図である。

[0039] 図 2 に示すように、貫通ビア 160 は、第 1 配線層 130 の下から第 1 配線間絶縁層 120 及び層間絶縁膜 110 を貫通して基板 100 に達するように設けられる。これにより、貫通ビア 160 は、基板 100 に設けられた各種素子と、第 1 配線層 130 とを電氣的に接続することができる。貫通ビア 160 は、基板 100 に設けられた各種素子、及び第 1 配線層 130 の配置に基づいて適宜設けられればよく、貫通ビア 160 の数及び配置は特に限定されない。貫通ビア 160 は、導電材料で構成され、例えば、銅 (Cu)、アルミニウム (Al)、タングステン (W)、タンタル (Ta)、チタン (Ti)、ルテニウム (Ru) 若しくはコバルト (Co)、又はこれらの金属の合金で構成されてもよい。

[0040] 貫通ビア 160 は、図 2 以外の図面に示す半導体装置 1 では図示されないが、これらの図面に示す半導体装置 1 でも、基板 100 に設けられた各種素子と、第 1 配線層 130 とを電氣的に接続する貫通ビア 160 が設けられてもよいことは言うまでもない。

[0041] (1. 2. 半導体装置の製造方法例)

次に、図 3～図 4D を参照して、本実施形態に係る半導体装置 1 の製造方法の一例について説明する。

[0042] まず、図3を参照して、本実施形態に係る半導体装置1の製造方法の概要について説明する。図3は、本実施形態に係る半導体装置1の製造方法の概要を説明する模式的な縦断面図である。

[0043] 図3に示すように、半導体装置1は、複数の基板を貼り合わせることで形成することができる。具体的には、まず、層間絶縁膜110、第1配線間絶縁層120、第1配線層130、バリア層131、キャップ層132及び封止膜140が設けられた基板100と、第2配線間絶縁層220、及び層間絶縁膜211、212が設けられた対向基板200とを用意する。次に、第1配線間絶縁層120及び第1配線層130と、第2配線間絶縁層220とが互いに向き合うように、基板100と対向基板200とを貼り合わせることで、半導体装置1を形成することができる。

[0044] このとき、基板100の第1配線間絶縁層120の貼り合わせ面には凹部が形成されており、対向基板200の第2配線間絶縁層220の貼り合わせ面は平坦となっている。そのため、半導体装置1は、第1配線間絶縁層120及び第2配線間絶縁層220の貼り合わせ面に空隙150を形成することができる。

[0045] 続いて、図4A～図4Dを参照して、本実施形態に係る半導体装置1の製造方法の詳細について説明する。図4A～図4Dは、本実施形態に係る半導体装置1の製造方法の各工程を説明する模式的な縦断面図である。

[0046] まず、図4Aに示すように、基板100の上に層間絶縁膜110及び第1配線間絶縁層120を形成した後、ダマシン法を用いて第1配線間絶縁層120に埋め込まれた第1配線層130を形成し、キャップ層132を形成する。

[0047] 具体的には、CVD (Chemical Vapor Deposition) 等を用いて、基板100の上に層間絶縁膜110及び第1配線間絶縁層120を順に成膜する。基板100は、例えば、シリコン基板であってもよい。層間絶縁膜110は、例えば、 SiO_2 で形成されてもよく、第1配線間絶縁層120は、低誘電率材料（いわゆるlow-k材料）で形成され

てもよい。

[0048] 次に、リソグラフィ等を用いて第1配線間絶縁層120に開口を形成し、該開口の内部にバリア層131を形成した上で、該開口を埋め込むように銅(Cu)等の導電材料を成膜する。その後、開口以外の第1配線間絶縁層120の上に形成された銅(Cu)等の導電材料をCMP (Chemical Mechanical Polish) 又は全面エッチバック等で除去し、平坦化することで第1配線層130を形成する。続いて、平坦化された第1配線間絶縁層120及び第1配線層130の上にキャップ層132を形成する。バリア層131は、例えば、窒化タンタル(TaN)又は窒化チタン(TiN)等で形成されてもよい。また、キャップ層132は、上述した材料で形成されてもよい。

[0049] 続いて、図4Bに示すように、キャップ層132の上にパターニングされたマスク層151を形成する。

[0050] 具体的には、リソグラフィ等を用いて空隙150を設けない領域を覆うようにパターニングされた(すなわち、空隙150を設ける領域を開口させた)マスク層151を形成する。マスク層151は、例えば、フォトレジスト等であってもよく、酸化膜又は窒化膜等のハードマスクとフォトレジストの積層体であってもよい。

[0051] なお、マスク層151は、第1配線間絶縁層120の上の領域に設けられてもよく、第1配線層130の上の領域に設けられてもよい。第1配線間絶縁層120の上にマスク層151を設けた領域の間の領域が、第1配線間絶縁層120に凹部が形成される領域となる。また、第1配線層130の上にマスク層151を設けた領域には、後段の工程にて第2配線間絶縁層220に形成される配線と、第1配線層130とを電氣的に接続する貫通ビアが形成される。

[0052] 次に、図4Cに示すように、第1配線層130の周囲の第1配線間絶縁層120を選択的に除去することで、第1配線間絶縁層120に凹部153を形成した後、第1配線層130及び第1配線間絶縁層120の上に封止膜1

40を形成する。

[0053] 具体的には、図4Bで示したマスク層151を用いてエッチングを行うことで、マスク層151に覆われていない領域の第1配線間絶縁層120及び第1配線層130を除去し、第1配線間絶縁層120に凹部を形成する。このとき、第1配線間絶縁層120のエッチングレートが第1配線層130のエッチングレートよりも大きくなるようにエッチングを行うことで、第1配線層130の周囲の第1配線間絶縁層120を選択的に除去することができる。第1配線間絶縁層120に形成された凹部の深さは、例えば、30nm～400nmとしてもよい。また、この後、キャップ層132の全体又は一部の層を除去する工程を行ってもよい。

[0054] 続いて、第1配線層130及び第1配線間絶縁層120の上に、第1配線層130及び第1配線間絶縁層120の凹凸形状に沿って封止膜140をコンフォーマルに形成する。このようなコンフォーマルな成膜は、例えば、CVD、ALD (Atomic Layer Deposition) 又はp-CVD (プラズマCVD) 等を用いることで行うことが可能である。

[0055] 続いて、図4Dに示すように、層間絶縁膜211、第2配線間絶縁層220及び層間絶縁膜212を積層した対向基板200を第1配線層130及び第1配線間絶縁層120に貼り合わせることで、第1配線層130の周囲に空隙150を形成する。

[0056] 具体的には、まず、CVD等を用いて、対向基板200の上に層間絶縁膜211、第2配線間絶縁層220及び層間絶縁膜212を順に積層する。対向基板200は、例えば、シリコン基板であってもよい。第2配線間絶縁層220は、低誘電率材料（いわゆるlow-k材料）で形成されてもよく、層間絶縁膜211、212は、例えば、SiO₂で形成されてもよい。

[0057] 次に、凹部が形成された第1配線間絶縁層120と、一主面が平坦な第2配線間絶縁層220とが互いに向き合うように、基板100と対向基板200とを貼り合わせる。これにより、第1配線間絶縁層120及び第2配線間絶縁層220の間に空隙150を形成することができる。

[0058] なお、基板１００と対向基板２００とを貼り合わせる工程の前に、基板１００又は対向基板２００の貼り合わせ面には、プラズマ照射又は水分噴射等を行ってもよい。これによれば、基板１００及び対向基板２００の接合面である封止膜１４０及び層間絶縁膜２１２を活性化させることで、接合強度を向上させることができる。また、基板１００と対向基板２００とを貼り合わせる工程は、真空中で行われてもよい。これによれば、空隙１５０に残存する酸素又は水分を少なくすることができるため、第１配線層１３０が酸化されることをより抑制することができる。さらに、基板１００と対向基板２００とを貼り合わせる工程の後に、熱処理工程を行ってもよい。これによれば、基板１００及び対向基板２００の接合面である封止膜１４０及び層間絶縁膜２１２の接合強度をさらに向上させることができる。

[0059] 図４Ｄで示す工程の後、対向基板２００を層間絶縁膜２１１から剥離することで、図１で示した半導体装置１を形成することができる。具体的には、全面エッチング又はバックグラインダ等を用いて、対向基板２００を層間絶縁膜２１１から除去又は剥離することができる。

[0060] 以上の製造方法では、対向基板２００の貼り合わせ面である第２配線間絶縁層２２０又は層間絶縁膜２１２が平坦かつ絶縁性であるため、第１配線層１３０とのアライメントを考慮することなく、対向基板２００と基板１００とを貼り合わせることが可能となる。したがって、このような製造方法によれば、より高い生産性にて半導体装置１を製造することが可能である。

[0061] （１．３．半導体装置の変形例）

続いて、図５Ａ～図５Ｃを参照して、本実施形態に係る半導体装置１の変形例について説明する。図５Ａ～図５Ｃは、第１～第３の変形例に係る半導体装置の構造例を模式的に示す縦断面図である。

[0062] （第１の変形例）

図５Ａに示すように、第１の変形例に係る半導体装置２Ａは、第２配線間絶縁層２２０の内部に第２配線層２３０が設けられ、貫通ビア２３５によって第２配線層２３０及び第１配線層１３０が電氣的に接続されている点が半

導体装置 1 と異なる。第 1 の変形例に係る半導体装置 2 A によれば、配線の引き回しをより多層化することが可能である。

[0063] 具体的には、第 2 配線層 230 は、第 2 配線間絶縁層 220 の第 1 配線間絶縁層 120 の凹部と向き合う面と対向する面側に埋め込まれるように設けられる。第 2 配線層 230 は、特に制限なく、任意のレイアウトで形成することが可能である。第 2 配線層 230 は、導電材料で構成され、例えば、銅 (Cu)、アルミニウム (Al)、ルテニウム (Ru) 若しくはコバルト (Co)、又はこれらの金属の合金 (例えば、Cu-Mn 合金又は Al-Cu 合金など) で構成されてもよい。例えば、第 2 配線層 230 が銅 (Cu) 又は銅合金で構成される場合、第 2 配線層 230 は、ダマシン法を用いて、第 2 配線間絶縁層 220 の内部に埋め込まれるように容易に形成することが可能となる。

[0064] バリア層 231 は、原子に対するバリア性が高い金属で構成され、第 2 配線層 230 及び第 2 配線間絶縁層 220 が接触する面の第 2 配線層 230 の表面に設けられる。キャップ層 232 は、水分又は酸素等の透過性が低い材料で構成され、第 2 配線層 230 及び第 2 配線間絶縁層 220 の上に設けられる。バリア層 231 及びキャップ層 232 の機能及び材料については、バリア層 131 及びキャップ層 132 と実質的に同様であるから、ここでの説明は省略する。

[0065] 貫通ビア 235 は、第 2 配線層 230 の下から第 2 配線間絶縁層 220、層間絶縁膜 212、封止膜 140 及びキャップ層 132 を貫通して第 1 配線層 130 に達するように設けられる。これにより、貫通ビア 235 は、第 1 配線層 130 と、第 2 配線層 230 とを電氣的に接続することができる。貫通ビア 235 は、第 1 配線層 130 が層間絶縁膜 212、封止膜 140 及びキャップ層 132 を介して第 2 配線間絶縁層 220 と接する領域に設けられる。第 1 配線層 130 が第 2 配線間絶縁層 220 と接する領域では、第 1 配線層 130 及び第 2 配線間絶縁層 220 の間に空隙 150 が形成されないため、貫通ビア 235 をより容易に形成することが可能である。

[0066] なお、その他の各構成については、図 1 を参照して説明した半導体装置 1 の各構成と実質的に同様であるから、ここでの説明は省略する。

[0067] このような半導体装置 2 A によれば、配線の引き回しをより多層化することが可能である。

[0068] (第 2 の変形例)

図 5 B に示すように、第 2 の変形例に係る半導体装置 2 B は、凹部の内部に第 1 配線層 1 3 0 及び空隙 1 5 0 が形成された第 1 配線間絶縁層 1 2 0 がさらに繰り返して形成されている点が半導体装置 2 A と異なる。第 2 の変形例に係る半導体装置 2 B によれば、複数層に形成された配線の各々の配線間容量を低減することが可能である。

[0069] 具体的には、第 1 配線間絶縁層 1 2 0 の上には、第 3 配線間絶縁層 3 2 0 が層間絶縁膜 3 1 2 を介して設けられ、第 3 配線間絶縁層 3 2 0 の平坦面、及び第 1 配線間絶縁層 1 2 0 の凹部によって空隙 1 5 0 が形成されている。また、第 3 配線間絶縁層 3 2 0 には、第 3 配線層 3 3 0、バリア層 3 3 1、キャップ層 3 3 2 及び封止膜 3 4 0 が設けられ、これらの構成によって第 1 配線間絶縁層 1 2 0 と同様に空隙 3 5 0 が形成されている。図 5 B に示す半導体装置 2 B では、第 1 配線層 1 3 0 及び第 3 配線層 3 3 0 はレイアウトが同じになっているが、第 1 配線層 1 3 0 及び第 3 配線層 3 3 0 は互いに独立したレイアウトであってもよい。

[0070] 第 3 配線層 3 3 0 は、第 3 配線層 3 3 0 の下から第 3 配線間絶縁層 3 2 0、層間絶縁膜 3 1 2、封止膜 1 4 0 及びキャップ層 1 3 2 を貫通して設けられた貫通ビア 3 2 5 によって、第 1 配線層 1 3 0 と電氣的に接続しており、第 2 配線層 2 3 0 の下から第 2 配線間絶縁層 2 2 0、層間絶縁膜 2 1 2、封止膜 3 4 0 及びキャップ層 3 3 2 を貫通して設けられた貫通ビア 2 2 5 によって、第 2 配線層 2 3 0 と電氣的に接続している。これによれば、配線間に空隙 1 5 0、3 5 0 が設けられた第 1 配線層 1 3 0 並びに第 3 配線層 3 3 0、及び第 2 配線層 2 3 0 を互いに電氣的に接続することが可能である。

[0071] なお、第 3 配線間絶縁層 3 2 0、第 3 配線層 3 3 0、バリア層 3 3 1、キ

ャップ層 332、封止膜 340 及び貫通ビア 335 の各構成については、第 1 配線間絶縁層 120、第 1 配線層 130、バリア層 131、キャップ層 132、封止膜 140 及び貫通ビア 235 の各構成と実質的に同様であるため、ここでの説明は省略する。

[0072] このような半導体装置 2B によれば、複数層に形成された配線の各々の配線間容量を低減することが可能である。

[0073] (第 3 の変形例)

図 5C に示すように、第 3 の変形例に係る半導体装置 2C は、第 5 配線間絶縁層 520、第 5 配線層 530、第 4 配線間絶縁層 420 及び第 4 配線層 430 等が形成され、所定の機能を有する回路が形成された半導体基板 500 がさらに貼り合わせられている点が半導体装置 2B と異なる。第 3 の変形例に係る半導体装置 2C によれば、異なる機能を有する回路が形成された基板を積層した積層型半導体装置において、配線間容量を低減することが可能である。例えば、基板 100 には、複数の画素を配列した画素回路が設けられ、半導体基板 500 には、画素部にて光電変換された画素信号を情報処理するロジック回路が設けられてもよい。

[0074] 半導体基板 500 には、トランジスタ等の各種素子が形成される。半導体基板 500 は、Si、Ge、GaAs、GaN 又は SiC などで形成されてもよい。

[0075] 半導体基板 500 の積層構造は、どのような積層構造であってもよい。例えば、半導体基板 500 の上に層間絶縁膜 511 を介して第 5 配線間絶縁層 520 が設けられ、第 5 配線間絶縁層 520 の内部に埋め込まれるように第 5 配線層 530 が設けられ、第 5 配線層 530 及び第 5 配線間絶縁層 520 の上にキャップ層 513 を介して第 4 配線間絶縁層 410 が設けられ、第 4 配線間絶縁層 410 に埋め込まれるように第 4 配線層 430 が設けられてもよい。このとき、第 5 配線層 530 と第 5 配線間絶縁層 520 との接触面、及び第 4 配線層 430 と第 4 配線間絶縁層 420 との接触面には、それぞれバリア層 531、431 が設けられていてもよい。

[0076] ここで、第4配線層430は、第4配線間絶縁層420の表面に露出するように設けられ、同様に、第2配線層230は、第2配線間絶縁層220の表面に露出するように設けられる。これにより、第2配線層230及び第4配線層430は、互いに表面に露出した導電材料同士（例えば、銅又は銅合金）を熱処理等によって接合することで電氣的接続を形成することができる。これによれば、第2配線層230及び第4配線層430の間に貫通ビア等を形成せずとも、第2配線層230及び第4配線層430を電氣的に接続することができるため、半導体装置2Cの製造工程をより簡略化することができる。

[0077] なお、第4配線間絶縁層420及び第5配線間絶縁層520は第1配線間絶縁層120と実質的に同様であり、第4配線層430及び第5配線層530は第1配線層130と実質的に同様であり、層間絶縁膜511は、層間絶縁膜312と実質的に同様であり、キャップ層512はキャップ層132と実質的に同様であり、バリア層431、531は、バリア層131と実質的に同様であるため、ここでの説明は省略する。

[0078] このような半導体装置2Cによれば、積層型半導体装置において、空隙150、350を形成することで配線の配線間容量を低減することが可能である。

[0079] <2. 第2の実施形態>

(2. 1. 固体撮像装置の第1の構造例)

次に、図6A～図7Bを参照して、本開示の第2の実施形態に係る固体撮像装置の第1の構造例について説明する。図6Aは、本実施形態に係る固体撮像装置の第1の構造例を模式的に示す縦断面図である。図6Bは、本実施形態に係る固体撮像装置の画素回路を模式的に示す説明図である。図7A及び図7Bは、本実施形態に係る固体撮像装置の第1の構造例の平面配置を模式的に示す平面断面図である。

[0080] 図6Aに示すように、固体撮像装置10は、シリコン基板等の半導体基板700の上に、層間絶縁膜710、737、757、及び配線間絶縁層72

0、730、740、750、760が積層されることで構成される。配線間絶縁層720、730、740、750には、それぞれ銅又は銅合金等で形成される配線層723、733、743、753が設けられる。配線層723、733、743、753は、例えば、配線間絶縁層730、740、750をそれぞれ貫通する貫通ビア732、742、752によって電氣的に接続される。なお、配線層723、733、743、753と、配線間絶縁層720、730、740、750との接触面には、バリア層721、731、741、751が設けられてもよく、配線層733、753の上面には、キャップ層736、756が設けられてもよい。

[0081] 半導体基板700には、フォトダイオード（図示せず）、電源（図示せず）、及びフローティングディフュージョン711等が形成され、半導体基板700の上には転送トランジスタ、リセットトランジスタ、増幅トランジスタ及び選択トランジスタ等を含む複数のトランジスタ712が形成される。すなわち、半導体基板700には、固体撮像装置10の画素部が設けられる。固体撮像装置10の画素部は、例えば、図6Bに示す画素回路を備えていてもよい。

[0082] 具体的には、図6Bに示すように、本実施形態に係る固体撮像装置10は、複数の画素12が規則性をもって2次元配列された撮像部13（いわゆる画素部）と、撮像部13の周辺に配置された周辺回路、すなわち垂直駆動部14、水平転送部15及び出力部16とを有して構成される。画素12は、それぞれ1つのフォトダイオードPDと、フローティングディフュージョンFDと、転送トランジスタTr1、リセットトランジスタTr2、増幅トランジスタTr3、及び選択トランジスタTr4の4つのトランジスタと、にて構成されてもよい。なお、フローティングディフュージョンFDと、転送トランジスタTr1、リセットトランジスタTr2、増幅トランジスタTr3、及び選択トランジスタTr4の4つのトランジスタとは、必ずしもフォトダイオードPDと同じ基板に設けられずともよい。例えば、フローティングディフュージョンFD、及び4つのトランジスタのすべて又は一部は、フ

フォトダイオードPDが設けられた基板と異なる基板に設けられてもよい。

[0083] フォトダイオードPDは、入射光を光電変換することで、信号電荷を生成する光電変換素子である。転送トランジスタTr1は、フォトダイオードPDに蓄積された信号電荷を後述するフローティングディフュージョンFDに読み出すトランジスタである。フローティングディフュージョンFDは、転送トランジスタTr1及びリセットトランジスタTr2間に設けられた信号電荷を蓄積する領域である。リセットトランジスタTr2は、フローティングディフュージョンFDの電位を規定の値に設定するためのトランジスタである。増幅トランジスタTr3は、フローティングディフュージョンFDに読み出された信号電荷を電氣的に増幅するためのトランジスタである。選択トランジスタTr4は、固体撮像装置10の画素部の1行を選択することで、増幅された画素信号を垂直信号線18に読み出すためのトランジスタである。なお、図示しないが、画素12の構成によっては、選択トランジスタは設けられなくともよい。

[0084] これらの構成は、互いに電氣的に接続されることで、画素12の回路を形成する。具体的には、転送トランジスタTr1のソースがフォトダイオードPDに接続され、転送トランジスタTr1のドレインがリセットトランジスタTr2のソースに接続される。転送トランジスタTr1及びリセットトランジスタTr2間のフローティングディフュージョンFD（転送トランジスタTr1のドレイン領域、及びリセットトランジスタTr2のソース領域に相当する）は、増幅トランジスタTr3のゲートに接続される。増幅トランジスタTr3のソースは選択トランジスタTr4のドレインに接続される。リセットトランジスタTr2のドレイン及び増幅トランジスタTr3のドレインは、電源に接続される。また、選択トランジスタTr4のソースが垂直信号線18に接続される。

[0085] また、これらの構成は、以下のような動作によって画素12から画素信号を出力する。具体的には、まず、転送トランジスタTr1のゲートとリセットトランジスタTr2のゲートをオン状態にすることで、フォトダイオード

P Dの電荷を全て空にする。次に、転送トランジスタT r 1のゲートとリセットトランジスタT r 2のゲートをオフ状態にして電荷蓄積を行う。続いて、フォトダイオードP Dの電荷を読み出す直前にリセットトランジスタT r 2のゲートをオン状態にすることで、フローティングディフュージョンF Dの電位をリセットする。その後、リセットトランジスタT r 2のゲートをオフ状態にし、転送トランジスタT r 1のゲートをオン状態にすることで、フォトダイオードP Dからの電荷をフローティングディフュージョンF Dへ転送する。増幅トランジスタT r 3ではゲートに電荷が印加されたことを受けて信号電荷を電氣的に増幅する。一方、選択トランジスタT r 4は、読み出し対象の画素のみ、フローティングディフュージョンF Dのリセット時からオン状態になることで、増幅トランジスタT r 3にて電荷－電圧変換された画像信号を垂直信号線1 8に読み出す。

[0086] 垂直駆動部1 4は、1行に配列された画素のリセットトランジスタT r 2のゲートに共通に印加される行リセット信号 ϕ R S Tを供給する。また、垂直駆動部1 4は、同じく1行の画素の転送トランジスタT r 1のゲートに共通に印加される行転送信号 ϕ T R Gを供給する。さらに、垂直駆動部1 4は、同じく1行の選択トランジスタT r 4のゲートに共通に印加される行選択信号 ϕ S E Lを供給する。

[0087] 水平転送部1 5は、例えば、各列の垂直信号線1 8に接続されたアナログ／デジタル変換器1 9と、列選択回路S W（例えば、スイッチ）と、水平転送線2 0（例えばデータビット線と同数の配線で構成されたバス配線）と、を有して構成される。出力部1 6は、例えば、水平転送線2 0からの出力を処理する信号処理回路2 1と、出力バッファ2 2とを有して構成される。

[0088] このような固体撮像装置1 0では、各行の画素1 2の信号がアナログ／デジタル変換器1 9の各々にてアナログ／デジタル変換され、順次選択される列選択回路S Wを通じて水平転送線2 0に読み出され、順次、水平転送される。水平転送線2 0に読み出された画像データは、信号処理回路2 1を通じて出力バッファ2 2より出力される。

- [0089] 図 6 A に戻って説明を続けると、配線層 7 2 3 は、配線間絶縁層 7 2 0 の凹部の内部に設けられ、配線層 7 2 3 の周囲には、配線間絶縁層 7 2 0 の凹部及び層間絶縁膜 7 3 7 にて形成される空隙 7 2 5 が設けられる。また、配線層 7 4 3 は、配線間絶縁層 7 4 0 の凹部の内部に設けられ、配線層 7 4 3 の周囲には、配線間絶縁層 7 4 0 の凹部及び層間絶縁膜 7 5 7 にて形成される空隙 7 4 5 が設けられる。これによれば、固体撮像装置 1 0 では、配線層 7 2 3、7 4 3 の配線間容量をより低減することが可能である。
- [0090] 配線間容量が低減される配線層 7 2 3、7 4 3 は、例えば、F D（フローティングディフュージョン）配線又は垂直信号線であってもよい。このような構成について図 7 A 及び図 7 B を参照して説明する。
- [0091] 図 7 A に示すように、配線層 7 4 3 は、垂直信号線であり、マトリクス状に配列された画素の各々を一方向（例えば、列方向）に延伸して接続する配線であってもよい。このとき、空隙 7 4 5 は、配線層 7 4 3 に接続する貫通ビア 7 5 2 の間の領域に設けられてもよい。固体撮像装置 1 0 は、空隙 7 4 5 によって配線層 7 4 3 の配線間容量を低減することで、アナログ信号の伝達速度を高速化することができる。
- [0092] 図 7 B に示すように、配線層 7 2 3 は、F D 配線であり、フォトダイオードで光電変換された信号電荷が複数のトランジスタ 7 1 2 に伝達される経路の配線であってもよい。このとき、空隙 7 2 5 は、配線層 7 2 3 に接続する貫通ビア 7 3 2 の周囲を除いた領域に設けられてもよい。固体撮像装置 1 0 は、空隙 7 2 5 によって配線層 7 2 3 の配線間容量を低減することで、信号電荷を画素信号に変換する際の変換効率をより向上させることができる。配線層 7 2 3 は、各画素のフォトダイオード及び各種トランジスタのレイアウトに応じて、複雑なレイアウトで設けられる。そのため、任意のレイアウトの配線であっても配線間に空隙を形成することが可能な本開示に係る技術を用いることで、配線層 7 2 3 の配線間により確実に空隙 7 2 5 を設けることが可能である。
- [0093] （2. 2. 固体撮像装置の第 2 の構造例）

次に、図8を参照して、本実施形態に係る固体撮像装置の第2の構造例について説明する。図8は、本実施形態に係る固体撮像装置の第2の構造例を模式的に示す縦断面図である。

[0094] 固体撮像装置では、PD（フォトダイオード）20019が、半導体基板20018の裏面（図では上面）側から入射する入射光20001を受光する。PD20019の上方には、平坦化膜20013、CF（カラーフィルタ）20012、マイクロレンズ20011が設けられており、各部を順次介して入射した入射光20001は、受光面20017に受光されることで光電変換される。

[0095] 例えば、PD20019では、電荷（電子）を蓄積する電荷蓄積領域として、n型半導体領域20020が形成されている。PD20019では、n型半導体領域20020は、半導体基板20018のp型半導体領域20016、20041の内部に設けられている。n型半導体領域20020の半導体基板20018の表面（下面）側には、裏面（上面）側よりも不純物濃度が高いp型半導体領域20041が設けられている。つまり、PD20019は、HAD（Hole-Accumulation Diode）構造になっており、p型半導体領域20016、20041は、n型半導体領域20020の上面側と下面側との各界面において、暗電流が発生することを抑制するように形成されている。

[0096] 半導体基板20018の内部には、複数の画素20010の間を電氣的に分離する画素分離部20030が設けられており、この画素分離部20030で区画された領域にPD20019が設けられている。図中、上面側から、固体撮像装置を見た場合、画素分離部20030は、例えば、複数の画素20010の間に介在するように、格子状に形成されている。PD20019は、この画素分離部20030で区画された領域内に形成されている。

[0097] 各PD20019では、アノードが接地されており、固体撮像装置においてPD20019が蓄積した信号電荷（例えば、電子）は、図示せぬ転送Tr（MOS FET）等を介して読み出され、電気信号として、図示せぬV

S L（垂直信号線）へ出力される。なお、転送 T r から V S L までの間には、第 1 の構造例にて説明したような複数の T r と、F D を含む画素回路が設けられていてもよい。

[0098] 配線層 2 0 0 5 0 は、半導体基板 2 0 0 1 8 のうち、遮光膜 2 0 0 1 4、C F 2 0 0 1 2、マイクロレンズ 2 0 0 1 1 等の各部が設けられた裏面（上面）とは反対側の表面（下面）に設けられる。

[0099] 配線層 2 0 0 5 0 は、配線 2 0 0 5 1 と絶縁層 2 0 0 5 2 とを含み、絶縁層 2 0 0 5 2 内において配線 2 0 0 5 1 が各素子に電氣的に接続するように形成されている。配線層 2 0 0 5 0 は、いわゆる多層配線の層になっており、絶縁層 2 0 0 5 2 を構成する層間絶縁膜と配線 2 0 0 5 1 とが交互に複数回積層されて形成されている。ここでは、配線 2 0 0 5 1 として、転送 T r 等の P D 2 0 0 1 9 から電荷を読み出すための T r への配線、又は V S L 等の各配線が絶縁層 2 0 0 5 2 を介して積層されている。

[0100] 配線層 2 0 0 5 0 の P D 2 0 0 1 9 が設けられている側に対して反対側の面には、支持基板 2 0 0 6 1 が設けられている。例えば、厚みが数百 μm のシリコン半導体からなる基板が支持基板 2 0 0 6 1 として設けられている。

[0101] 遮光膜 2 0 0 1 4 は、半導体基板 2 0 0 1 8 の裏面（図では上面）の側に設けられている。

[0102] 遮光膜 2 0 0 1 4 は、半導体基板 2 0 0 1 8 の上方から半導体基板 2 0 0 1 8 の裏面へ向かう入射光 2 0 0 0 1 の一部を遮光するように構成されている。

[0103] 遮光膜 2 0 0 1 4 は、半導体基板 2 0 0 1 8 の内部に設けられた画素分離部 2 0 0 3 0 の上方に設けられている。ここでは、遮光膜 2 0 0 1 4 は、半導体基板 2 0 0 1 8 の裏面（上面）上において、シリコン酸化膜等の絶縁膜 2 0 0 1 5 を介して、凸形状に突き出るように設けられている。これに対して、半導体基板 2 0 0 1 8 の内部に設けられた P D 2 0 0 1 9 の上方においては、P D 2 0 0 1 9 に入射光 2 0 0 0 1 が入射するように、遮光膜 2 0 0 1 4 は、設けられておらず、開口している。

- [0104] つまり、図中、上面側から、固体撮像装置を見た場合、遮光膜20014の平面形状は、格子状になっており、入射光20001が受光面20017へ通過する開口が形成されている。
- [0105] 遮光膜20014は、光を遮光する遮光材料で形成されている。例えば、チタン（Ti）膜とタングステン（W）膜とを順次積層することで、遮光膜20014が形成されている。この他に、遮光膜20014は、例えば、窒化チタン（TiN）膜とタングステン（W）膜とを順次積層することで形成することができる。
- [0106] 遮光膜20014は、平坦化膜20013によって被覆されている。平坦化膜20013は、光を透過する絶縁材料を用いて形成されている。
- [0107] 画素分離部20030は、溝部20031、固定電荷膜20032、及び、絶縁膜20033を有する。
- [0108] 固定電荷膜20032は、半導体基板20018の裏面（上面）の側において、複数の画素20010の間を区画している溝部20031を覆うように形成されている。
- [0109] 具体的には、固定電荷膜20032は、半導体基板20018において裏面（上面）側に形成された溝部20031の内側の面を一定の厚みで被覆するように設けられている。そして、その固定電荷膜20032で被覆された溝部20031の内部を埋め込むように、絶縁膜20033が設けられている（充填されている）。
- [0110] ここでは、固定電荷膜20032は、半導体基板20018との界面部分において正電荷（ホール）蓄積領域が形成されて暗電流の発生が抑制されるように、負の固定電荷を有する高誘電体を用いて形成されている。固定電荷膜20032が負の固定電荷を有するように形成されていることで、その負の固定電荷によって、半導体基板20018との界面に電界が加わり、正電荷（ホール）蓄積領域が形成される。
- [0111] 固定電荷膜20032は、例えば、ハフニウム酸化膜（ HfO_2 膜）で形成することができる。また、固定電荷膜20032は、その他、例えば、ハフ

ニウム、ジルコニウム、アルミニウム、タンタル、チタン、マグネシウム、イットリウム、ランタノイド元素等の酸化物の少なくとも1つを含むように形成することができる。

[0112] ここで、本開示に係る技術は、以上のような固体撮像装置の配線層20050に適用することができる。

[0113] (2. 3. 固体撮像装置の第3の構造例)

続いて、図9を参照して、本実施形態に係る固体撮像装置の第3の構造例について説明する。図9は、本実施形態に係る固体撮像装置の第3の構造例を模式的に示す縦断面図である。

[0114] 図9は、積層型の固体撮像装置の構成例を示している。固体撮像装置23020は、図9に示すように、センサダイ23021とロジックダイ23024との2枚のダイが積層され、電氣的に接続されて、1つの半導体チップとして構成されている。

[0115] センサダイ23021には、画素領域となる画素を構成するPD（フォトダイオード）や、FD（フローティングディフュージョン）、Tr（MOSFET）、及び、制御回路となるTr等が形成される。さらに、センサダイ23021には、複数層、本例では3層の配線23110を有する配線層23101が形成される。なお、制御回路（となるTr）は、センサダイ23021ではなく、ロジックダイ23024に構成することができる。なお、センサダイ23021には、第1の構造例にて説明したような複数のTrと、FDとを含む画素回路が設けられていてもよい。

[0116] ロジックダイ23024には、ロジック回路を構成するTrが形成される。さらに、ロジックダイ23024には、複数層、本例では3層の配線23170を有する配線層23161が形成される。また、ロジックダイ23024には、内壁面に絶縁膜23172が形成された接続孔23171が形成され、接続孔23171内には、配線23170等と接続される接続導体23173が埋め込まれる。

[0117] センサダイ23021とロジックダイ23024とは、互いの配線層23

１０１及び２３１６１が向き合うように貼り合わされ、これにより、センサダイ２３０２１とロジックダイ２３０２４とが積層された積層型の固体撮像装置２３０２０が構成されている。

[0118] 固体撮像装置２３０２０は、配線２３１１０及び２３１７０が直接接触するように、センサダイ２３０２１とロジックダイ２３０２４とを重ね合わせ、所要の加重をかけながら加熱し、配線２３１１０及び２３１７０を直接接合することで構成される。これにより、センサダイ２３０２１とロジックダイ２３０２４とが、配線層２３１０１、及び、配線層２３１６１を介して、電氣的に接続される。

[0119] 本開示に係る技術は、以上のような固体撮像装置２３０２０の配線層２３１０１、２３１６１に適用することができる。

[0120] (２．４．固体撮像装置の第４の構造例)

次に、図１０を参照して、本実施形態に係る固体撮像装置の第４の構造例について説明する。図１０は、本実施形態に係る固体撮像装置の第４の構造例を模式的に示す縦断面図である。

[0121] 図１０は、積層型の固体撮像装置の構成例を示している。固体撮像装置２３４０１は、センサダイ２３４１１と、ロジックダイ２３４１２と、メモリダイ２３４１３との３枚のダイが積層された３層の積層構造になることで、電氣的に接続されて、１つの半導体チップとして構成されている。

[0122] 図１０では、センサダイ２３４１１の下に、ロジックダイ２３４１２及びメモリダイ２３４１３が、その順番で積層されているが、ロジックダイ２３４１２及びメモリダイ２３４１３は、逆順、すなわち、メモリダイ２３４１３及びロジックダイ２３４１２の順番で、センサダイ２３４１１の下に積層することができる。

[0123] ロジックダイ２３４１２には、ロジック回路を構成するＴｒが形成される。

[0124] メモリダイ２３４１３は、例えば、ロジックダイ２３４１２で行われる信号処理において一時的に必要となるデータの記憶を行うメモリ回路を有する

。

- [0125] センサダイ 2 3 4 1 1 には、画素の光電変換部となる P D、及び画素 T r のソース／ドレイン領域が形成されている。センサダイ 2 3 4 1 1 には、第 1 の構造例にて説明したような複数の T r と、F D とを含む画素回路が設けられていてもよい。
- [0126] P D の周囲にはゲート絶縁膜を介してゲート電極が形成され、ゲート電極と対のソース／ドレイン領域により画素 T r 2 3 4 2 1、画素 T r 2 3 4 2 2 が形成されている。
- [0127] P D に隣接する画素 T r 2 3 4 2 1 が転送 T r であり、その画素 T r 2 3 4 2 1 を構成する対のソース／ドレイン領域の一方が F D になっている。
- [0128] また、センサダイ 2 3 4 1 1 には、層間絶縁膜が形成され、層間絶縁膜には、接続孔が形成される。接続孔には、画素 T r 2 3 4 2 1、及び、画素 T r 2 3 4 2 2 に接続する接続導体 2 3 4 3 1 が形成されている。
- [0129] さらに、センサダイ 2 3 4 1 1 には、各接続導体 2 3 4 3 1 に接続する複数層の配線 2 3 4 3 2 を有する配線層 2 3 4 3 3 が形成されている。
- [0130] また、センサダイ 2 3 4 1 1 の配線層 2 3 4 3 3 の最下層には、外部接続用の電極となるアルミパッド 2 3 4 3 4 が形成されている。すなわち、センサダイ 2 3 4 1 1 では、配線 2 3 4 3 2 よりもロジックダイ 2 3 4 1 2 との接着面 2 3 4 4 0 に近い位置にアルミパッド 2 3 4 3 4 が形成されている。アルミパッド 2 3 4 3 4 は、外部との信号の入出力に係る配線の一端として用いられる。
- [0131] さらに、センサダイ 2 3 4 1 1 には、ロジックダイ 2 3 4 1 2 との電氣的接続に用いられるコンタクト 2 3 4 4 1 が形成されている。コンタクト 2 3 4 4 1 は、ロジックダイ 2 3 4 1 2 のコンタクト 2 3 4 5 1 に接続されるとともに、センサダイ 2 3 4 1 1 のアルミパッド 2 3 4 4 2 にも接続されている。
- [0132] そして、センサダイ 2 3 4 1 1 には、センサダイ 2 3 4 1 1 の裏面側（上側）からアルミパッド 2 3 4 4 2 に達するようにパッド孔 2 3 4 4 3 が形成

されている。

[0133] 本開示に係る技術は、以上のような固体撮像装置 2 3 4 0 1 の配線層 2 3 4 3 3 に適用することができる。

[0134] <3. 応用例> (内視鏡手術システムへの応用)

本開示に係る技術(本技術)は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに応用されてもよい。

[0135] 図 1 1 は、本開示に係る技術(本技術)が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。

[0136] 図 1 1 では、術者(医師) 1 1 1 3 1 が、内視鏡手術システム 1 1 0 0 0 を用いて、患者ベッド 1 1 1 3 3 上の患者 1 1 1 3 2 に手術を行っている様子が図示されている。図示するように、内視鏡手術システム 1 1 0 0 0 は、内視鏡 1 1 1 0 0 と、気腹チューブ 1 1 1 1 1 やエネルギー処置具 1 1 1 1 2 等の、その他の術具 1 1 1 1 0 と、内視鏡 1 1 1 0 0 を支持する支持アーム装置 1 1 1 2 0 と、内視鏡下手術のための各種の装置が搭載されたカート 1 1 2 0 0 と、から構成される。

[0137] 内視鏡 1 1 1 0 0 は、先端から所定の長さの領域が患者 1 1 1 3 2 の体腔内に挿入される鏡筒 1 1 1 0 1 と、鏡筒 1 1 1 0 1 の基端に接続されるカメラヘッド 1 1 1 0 2 と、から構成される。図示する例では、硬性の鏡筒 1 1 1 0 1 を有するいわゆる硬性鏡として構成される内視鏡 1 1 1 0 0 を図示しているが、内視鏡 1 1 1 0 0 は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。

[0138] 鏡筒 1 1 1 0 1 の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡 1 1 1 0 0 には光源装置 1 1 2 0 3 が接続されており、当該光源装置 1 1 2 0 3 によって生成された光が、鏡筒 1 1 1 0 1 の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者 1 1 1 3 2 の体腔内の観察対象に向かって照射される。なお、内視鏡 1 1 1 0 0 は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。

- [0139] カメラヘッド 11102 の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、RAWデータとしてカメラコントロールユニット（CCU: Camera Control Unit）11201 に送信される。
- [0140] CCU 11201 は、CPU（Central Processing Unit）やGPU（Graphics Processing Unit）等によって構成され、内視鏡 11100 及び表示装置 11202 の動作を統括的に制御する。さらに、CCU 11201 は、カメラヘッド 11102 から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
- [0141] 表示装置 11202 は、CCU 11201 からの制御により、当該 CCU 11201 によって画像処理が施された画像信号に基づく画像を表示する。
- [0142] 光源装置 11203 は、例えばLED（light emitting diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡 11100 に供給する。
- [0143] 入力装置 11204 は、内視鏡手術システム 11000 に対する入力インタフェースである。ユーザは、入力装置 11204 を介して、内視鏡手術システム 11000 に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡 11100 による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
- [0144] 処置具制御装置 11205 は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具 11112 の駆動を制御する。気腹装置 11206 は、内視鏡 11100 による視野の確保及び術者の作業空間の確保の目的で、患者 11132 の体腔を膨らめるために、気腹チューブ 11111 を介して当該体腔内にガスを送り込む。レコーダ 11207 は、手術に関する各種の情報を記録可能な装置である。プリンタ 11208 は、手術に関する各種の情

報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。

[0145] なお、内視鏡 1 1 1 0 0 に術部を撮影する際の照射光を供給する光源装置 1 1 2 0 3 は、例えば L E D、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。R G Bレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置 1 1 2 0 3 において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、R G Bレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド 1 1 1 0 2 の撮像素子の駆動を制御することにより、R G Bそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。

[0146] また、光源装置 1 1 2 0 3 は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド 1 1 1 0 2 の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。

[0147] また、光源装置 1 1 2 0 3 は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニンググリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置 1 1 2 0 3 は、このよう

な特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。

[0148] 図12は、図11に示すカメラヘッド11102及びCCU11201の機能構成の一例を示すブロック図である。

[0149] カメラヘッド11102は、レンズユニット11401と、撮像部11402と、駆動部11403と、通信部11404と、カメラヘッド制御部11405と、を有する。CCU11201は、通信部11411と、画像処理部11412と、制御部11413と、を有する。カメラヘッド11102とCCU11201とは、伝送ケーブル11400によって互いに通信可能に接続されている。

[0150] レンズユニット11401は、鏡筒11101との接続部に設けられる光学系である。鏡筒11101の先端から取り込まれた観察光は、カメラヘッド11102まで導光され、当該レンズユニット11401に入射する。レンズユニット11401は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。

[0151] 撮像部11402を構成する撮像素子は、1つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部11402が多板式で構成される場合には、例えば各撮像素子によってRGBそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部11402は、3D（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための1対の撮像素子を有するように構成されてもよい。3D表示が行われることにより、術者11131は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部11402が多板式で構成される場合には、各撮像素子に対応して、レンズユニット11401も複数系統設けられ得る。

[0152] また、撮像部11402は、必ずしもカメラヘッド11102に設けられなくてもよい。例えば、撮像部11402は、鏡筒11101の内部に、対物レンズの直後に設けられてもよい。

- [0153] 駆動部 11403 は、アクチュエータによって構成され、カメラヘッド制御部 11405 からの制御により、レンズユニット 11401 のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部 11402 による撮像画像の倍率及び焦点が適宜調整され得る。
- [0154] 通信部 11404 は、CCU 11201 との間で各種の情報を送受信するための通信装置によって構成される。通信部 11404 は、撮像部 11402 から得た画像信号を RAW データとして伝送ケーブル 11400 を介して CCU 11201 に送信する。
- [0155] また、通信部 11404 は、CCU 11201 から、カメラヘッド 11102 の駆動を制御するための制御信号を受信し、カメラヘッド制御部 11405 に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
- [0156] なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいて CCU 11201 の制御部 11413 によって自動的に設定されてもよい。後者の場合には、いわゆる AE (Auto Exposure) 機能、AF (Auto Focus) 機能及び AWB (Auto White Balance) 機能が内視鏡 11100 に搭載されていることになる。
- [0157] カメラヘッド制御部 11405 は、通信部 11404 を介して受信した CCU 11201 からの制御信号に基づいて、カメラヘッド 11102 の駆動を制御する。
- [0158] 通信部 11411 は、カメラヘッド 11102 との間で各種の情報を送受信するための通信装置によって構成される。通信部 11411 は、カメラヘッド 11102 から、伝送ケーブル 11400 を介して送信される画像信号を受信する。

- [0159] また、通信部 11411 は、カメラヘッド 11102 に対して、カメラヘッド 11102 の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
- [0160] 画像処理部 11412 は、カメラヘッド 11102 から送信された RAW データである画像信号に対して各種の画像処理を施す。
- [0161] 制御部 11413 は、内視鏡 11100 による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部 11413 は、カメラヘッド 11102 の駆動を制御するための制御信号を生成する。
- [0162] また、制御部 11413 は、画像処理部 11412 によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置 11202 に表示させる。この際、制御部 11413 は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部 11413 は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具 11112 の使用時のミスト等を認識することができる。制御部 11413 は、表示装置 11202 に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者 11131 に提示されることにより、術者 11131 の負担を軽減することや、術者 11131 が確実に手術を進めることが可能になる。
- [0163] カメラヘッド 11102 及び CCU 11201 を接続する伝送ケーブル 11400 は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
- [0164] ここで、図示する例では、伝送ケーブル 11400 を用いて有線で通信が行われていたが、カメラヘッド 11102 と CCU 11201 との間の通信は無線で行われてもよい。
- [0165] 以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、カメ

ラヘッド 1 1 1 0 2 の撮像部 1 1 4 0 2 等に適用され得る。具体的には、図 6 A 等 に示した固体撮像装置 1 0 は、撮像部 1 0 4 0 2 に適用することができる。撮像部 1 0 4 0 2 に本開示に係る技術を適用することにより、より鮮明な術部画像をより低レイテンシで得ることができるため、術者が術部を直接観察している場合と同様の感覚で処置を行うことが可能になる。

[0166] なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。

[0167] (移動体への応用例)

例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

[0168] 図 1 3 は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

[0169] 車両制御システム 1 2 0 0 0 は、通信ネットワーク 1 2 0 0 1 を介して接続された複数の電子制御ユニットを備える。図 1 3 に示した例では、車両制御システム 1 2 0 0 0 は、駆動系制御ユニット 1 2 0 1 0、ボディ系制御ユニット 1 2 0 2 0、車外情報検出ユニット 1 2 0 3 0、車内情報検出ユニット 1 2 0 4 0、及び統合制御ユニット 1 2 0 5 0 を備える。また、統合制御ユニット 1 2 0 5 0 の機能構成として、マイクロコンピュータ 1 2 0 5 1、音声画像出力部 1 2 0 5 2、及び車載ネットワーク I/F (Interface) 1 2 0 5 3 が図示されている。

[0170] 駆動系制御ユニット 1 2 0 1 0 は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット 1 2 0 1 0 は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等

の制御装置として機能する。

[0171] ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウinker又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

[0172] 車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

[0173] 撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

[0174] 車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判

別してもよい。

- [0175] マイクロコンピュータ 12051 は、車外情報検出ユニット 12030 又は車内情報検出ユニット 12040 で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット 12010 に対して制御指令を出力することができる。例えば、マイクロコンピュータ 12051 は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含む A D A S (Advanced Driver Assistance System) の機能実現を目的とした協調制御を行うことができる。
- [0176] また、マイクロコンピュータ 12051 は、車外情報検出ユニット 12030 又は車内情報検出ユニット 12040 で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
- [0177] また、マイクロコンピュータ 12051 は、車外情報検出ユニット 12030 で取得される車外の情報に基づいて、ボディ系制御ユニット 12020 に対して制御指令を出力することができる。例えば、マイクロコンピュータ 12051 は、車外情報検出ユニット 12030 で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
- [0178] 音声画像出力部 12052 は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図 13 の例では、出力装置として、オーディオスピーカ 12061、表示部 12062 及びインストルメントパネル 12063 が例示されている。表示部 12062 は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでもよい。
- [0179] 図 14 は、撮像部 12031 の設置位置の例を示す図である。

- [0180] 図14では、撮像部12031として、撮像部12101、12102、12103、12104、12105を有する。
- [0181] 撮像部12101、12102、12103、12104、12105は、例えば、車両12100のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部12101及び車室内のフロントガラスの上部に備えられる撮像部12105は、主として車両12100の前方の画像を取得する。サイドミラーに備えられる撮像部12102、12103は、主として車両12100の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部12104は、主として車両12100の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部12105は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
- [0182] なお、図14には、撮像部12101ないし12104の撮影範囲の一例が示されている。撮像範囲12111は、フロントノーズに設けられた撮像部12101の撮像範囲を示し、撮像範囲12112、12113は、それぞれサイドミラーに設けられた撮像部12102、12103の撮像範囲を示し、撮像範囲12114は、リアバンパ又はバックドアに設けられた撮像部12104の撮像範囲を示す。例えば、撮像部12101ないし12104で撮像された画像データが重ね合わせられることにより、車両12100を上方から見た俯瞰画像が得られる。
- [0183] 撮像部12101ないし12104の少なくとも1つは、距離情報を取得する機能を有していてもよい。例えば、撮像部12101ないし12104の少なくとも1つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
- [0184] 例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を基に、撮像範囲12111ないし12114内における各立体物までの距離と、この距離の時間的変化（車両1210

0に対する相対速度)を求めることにより、特に車両12100の進行路上にある最も近い立体物で、車両12100と略同じ方向に所定の速度(例えば、0km/h以上)で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ12051は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御(追従停止制御も含む)や自動加速制御(追従発進制御も含む)等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

[0185] 例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を元に、立体物に関する立体物データを、2輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ12051は、車両12100の周辺の障害物を、車両12100のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ12051は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ12061や表示部12062を介してドライバに警報を出力することや、駆動系制御ユニット12010を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

[0186] 撮像部12101ないし12104の少なくとも1つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ12051は、撮像部12101ないし12104の撮像画像中に歩行者が存在するかどうかを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部12101ないし12104の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ12051が、撮像部12101ないし12104の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画

像出力部 12052 は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部 12062 を制御する。また、音声画像出力部 12052 は、歩行者を示すアイコン等を所望の位置に表示するように表示部 12062 を制御してもよい。

[0187] 以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部 12031 等に適用され得る。具体的には、図 6A 等にした固体撮像装置 10 は、撮像部 12031 に適用することができる。撮像部 12031 に本開示に係る技術を適用することにより、より鮮明な撮影画像を得ることができるため、車両制御システムの画像認識の精度を向上させることができる。

[0188] 以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。

[0189] また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。

[0190] なお、以下のような構成も本開示の技術的範囲に属する。

(1)

基板上に設けられ、前記基板と反対側に凹部を有する第 1 配線間絶縁層と、

前記第 1 配線間絶縁層の前記凹部の内部に設けられた第 1 配線層と、

前記第 1 配線層及び前記第 1 配線間絶縁層の凹凸形状に沿って設けられた封止膜と、

前記第 1 配線間絶縁層の上に前記凹部を覆うように設けられ、前記凹部に

向き合う面が平坦である第 2 配線間絶縁層と、

前記第 2 配線間絶縁層と、前記第 1 配線層及び前記第 1 配線間絶縁層との間に設けられた空隙と、

を備える、半導体装置。

(2)

前記第 1 配線層は、前記凹部の底面から凸となるように設けられる、前記(1)に記載の半導体装置。

(3)

一部の前記第 1 配線層の高さは、前記第 1 配線間絶縁層の高さよりも低く、

前記空隙は、前記第 2 配線間絶縁層と、一部の前記第 1 配線層との間にさらに設けられる、

前記(2)に記載の半導体装置。

(4)

前記第 1 配線層は、前記凹部の内部に複数設けられ、

前記空隙は、複数の前記第 1 配線層の間に連続して設けられる、

前記(1)～(3)のいずれか一項に記載の半導体装置。

(5)

前記第 1 配線間絶縁層と、前記第 2 配線間絶縁層との間の接合面には、前記封止膜が設けられる、前記(1)～(4)のいずれか一項に記載の半導体装置。

(6)

前記第 2 配線間絶縁層の表面には、シリコン酸化膜又はシリコン窒化膜が設けられる、前記(1)～(5)のいずれか一項に記載の半導体装置。

(7)

前記第 1 配線間絶縁層と接する前記第 1 配線層の表面には、チタン、タンタル、ルテニウム又はコバルトのいずれかの元素を含むバリア層が設けられる、前記(1)～(6)のいずれか一項に記載の半導体装置。

(8)

前記第2配線間絶縁層の上には、第2配線層がさらに設けられ、

前記第2配線間絶縁層と、前記第1配線層とが接する領域には、前記第2配線間絶縁層を貫通して設けられ、前記第2配線層と、前記第1配線層とを電氣的に接続する貫通ビアがさらに設けられる、

前記(1)～(7)のいずれか一項に記載の半導体装置。

(9)

前記第2配線間絶縁層は、前記基板と反対側に凹部を有し、

前記第2配線層は、前記第2配線間絶縁層の前記凹部の内部に設けられ、

前記第2配線間絶縁層の上には、前記第2配線間絶縁層の前記凹部を覆うように設けられ、前記凹部と対向する面が平坦である第3配線間絶縁層がさらに設けられ、

前記第3配線間絶縁層と、前記第2配線層及び前記第2配線間絶縁層との間には、空隙がさらに設けられる、

前記(8)に記載の半導体装置。

(10)

所定の機能を有する回路が形成された半導体基板と、前記半導体基板上に積層された多層配線層と、を有する積層基板をさらに備え、

前記積層基板は、前記多層配線層と、前記第2配線間絶縁層が設けられた側の面とが対向するように前記基板と貼り合わされる、

前記(1)～(9)のいずれか一項に記載の半導体装置。

(11)

前記半導体基板又は前記基板には、複数の画素を配列した画素部が設けられる、前記(10)に記載の半導体装置。

(12)

前記半導体基板には、ロジック回路が設けられ、

前記基板には、前記画素部が設けられる、

前記(11)に記載の半導体装置。

(13)

前記第1配線層は、前記複数の画素の各々に対応する光電変換素子からの電荷を蓄積するフローティングディフュージョン配線を含む、前記(12)に記載の半導体装置。

(14)

前記第1配線層は、前記複数の画素からの画素信号を伝送する垂直信号線を含む、前記(12)又は(13)に記載の半導体装置。

(15)

基板上に、前記基板と反対側に第1配線層を埋め込んだ第1配線間絶縁層を形成することと、

前記第1配線間絶縁層に凹部を形成し、前記凹部の内部にて前記第1配線層を露出させることと、

前記第1配線層及び前記第1配線間絶縁層の凹凸形状に沿って封止膜を設けることと、

前記第1配線間絶縁層の上に前記凹部を覆うように、前記凹部に向き合う面が平坦である第2配線間絶縁層を設け、前記第2配線間絶縁層と、前記第1配線層及び前記第1配線間絶縁層との間に空隙を形成することと、を含む、半導体装置の製造方法。

符号の説明

[0191]	1	半導体装置
	100	基板
	110	層間絶縁膜
	120	第1配線間絶縁層
	130	第1配線層
	131	バリア層
	132	キャップ層
	140	封止膜
	150	空隙

- 2 0 0 対向基板
- 2 1 1、2 1 2 層間絶縁膜
- 2 2 0 第2配線間絶縁層
- 1 6 0 貫通ビア

請求の範囲

- [請求項1] 基板上に設けられ、前記基板と反対側に凹部を有する第1配線間絶縁層と、
- 前記第1配線間絶縁層の前記凹部の内部に設けられた第1配線層と、
- 、
- 前記第1配線層及び前記第1配線間絶縁層の凹凸形状に沿って設けられた封止膜と、
- 前記第1配線間絶縁層の上に前記凹部を覆うように設けられ、前記凹部に向き合う面が平坦である第2配線間絶縁層と、
- 前記第2配線間絶縁層と、前記第1配線層及び前記第1配線間絶縁層との間に設けられた空隙と、
- を備える、半導体装置。
- [請求項2] 前記第1配線層は、前記凹部の底面から凸となるように設けられる、請求項1に記載の半導体装置。
- [請求項3] 一部の前記第1配線層の高さは、前記第1配線間絶縁層の高さよりも低く、
- 前記空隙は、前記第2配線間絶縁層と、一部の前記第1配線層との間にさらに設けられる、
- 請求項2に記載の半導体装置。
- [請求項4] 前記第1配線層は、前記凹部の内部に複数設けられ、
- 前記空隙は、複数の前記第1配線層の間に連続して設けられる、
- 請求項1に記載の半導体装置。
- [請求項5] 前記第1配線間絶縁層と、前記第2配線間絶縁層との間の接合面には、前記封止膜が設けられる、請求項1に記載の半導体装置。
- [請求項6] 前記第2配線間絶縁層の表面には、シリコン酸化膜又はシリコン窒化膜が設けられる、請求項1に記載の半導体装置。
- [請求項7] 前記第1配線間絶縁層と接する前記第1配線層の表面には、チタン、タンタル、ルテニウム又はコバルトのいずれかの元素を含むバリア

層が設けられる、請求項 1 に記載の半導体装置。

[請求項8] 前記第 2 配線間絶縁層の上には、第 2 配線層がさらに設けられ、
前記第 2 配線間絶縁層と、前記第 1 配線層とが接する領域には、前記第 2 配線間絶縁層を貫通して設けられ、前記第 2 配線層と、前記第 1 配線層とを電氣的に接続する貫通ビアがさらに設けられる、
請求項 1 に記載の半導体装置。

[請求項9] 前記第 2 配線間絶縁層は、前記基板と反対側に凹部を有し、
前記第 2 配線層は、前記第 2 配線間絶縁層の前記凹部の内部に設けられ、
前記第 2 配線間絶縁層の上には、前記第 2 配線間絶縁層の前記凹部を覆うように設けられ、前記凹部と対向する面が平坦である第 3 配線間絶縁層がさらに設けられ、
前記第 3 配線間絶縁層と、前記第 2 配線層及び前記第 2 配線間絶縁層との間には、空隙がさらに設けられる、
請求項 8 に記載の半導体装置。

[請求項10] 所定の機能を有する回路が形成された半導体基板と、前記半導体基板上に積層された多層配線層と、を有する積層基板をさらに備え、
前記積層基板は、前記多層配線層と、前記第 2 配線間絶縁層が設けられた側の面とが対向するように前記基板と貼り合わされる、
請求項 1 に記載の半導体装置。

[請求項11] 前記半導体基板又は前記基板には、複数の画素を配列した画素部が設けられる、請求項 10 に記載の半導体装置。

[請求項12] 前記半導体基板には、ロジック回路が設けられ、
前記基板には、前記画素部が設けられる、
請求項 11 に記載の半導体装置。

[請求項13] 前記第 1 配線層は、前記複数の画素の各々に対応する光電変換素子からの電荷を蓄積するフローティングディフュージョン配線を含む、
請求項 12 に記載の半導体装置。

[請求項14] 前記第1配線層は、前記複数の画素からの画素信号を伝送する垂直信号線を含む、請求項12に記載の半導体装置。

[請求項15] 基板上に、前記基板と反対側に第1配線層を埋め込んだ第1配線間絶縁層を形成することと、


前記第1配線間絶縁層に凹部を形成し、前記凹部の内部にて前記第1配線層を露出させることと、

前記第1配線層及び前記第1配線間絶縁層の凹凸形状に沿って封止膜を設けることと、


前記第1配線間絶縁層の上に前記凹部を覆うように、前記凹部に向き合う面が平坦である第2配線間絶縁層を設け、前記第2配線間絶縁層と、前記第1配線層及び前記第1配線間絶縁層との間に空隙を形成することと、

を含む、半導体装置の製造方法。


[図1]




[図2]




[図3]




[図4A]




[図4B]




[図4C]




[図4D]




[図5A]




[図5B]




[図5C]




[図6A]




[図6B]




[図7A]




[図7B]




[図8]




[図9]




[図10]




[図11]




[図12]



[図13]



[図14]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2019/023520

A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl. H01L21/768(2006.01)i, H01L21/8234(2006.01)i,
H01L23/532(2006.01)i, H01L27/00(2006.01)i, H01L27/088(2006.01)i,
H01L27/146(2006.01)i, H04N5/369(2011.01)i, H04N5/374(2011.01)i
According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl. H01L21/768, H01L21/8234, H01L23/532, H01L27/00, H01L27/088,
H01L27/146, H04N5/369, H04N5/374

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan	1922-1996
Published unexamined utility model applications of Japan	1971-2019
Registered utility model specifications of Japan	1996-2019
Published registered utility model applications of Japan	1994-2019

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y A	JP 2013-165147 A (RENESAS ELECTRONICS CORP.) 22 August 2013, paragraphs [0012]-[0031], [0068]-[0096], fig. 1, 7-11 & US 2013/0207269 A1, paragraphs [0028]-[0047], [0085]-[0113], fig. 1, 7-11B & CN 103247597 A & TW 201349411 A	1, 2, 4, 7-15 3, 5, 6
Y A	WO 2018/037667 A1 (SONY SEMICONDUCTOR SOLUTIONS CORP.) 01 March 2018, paragraphs [0043]-[0045], fig. 2 & US 2019/0181168 A1, paragraphs [0072]-[0074], fig. 2 & DE 112017004206 T5 & CN 109328395 A & KR 10-2019-0040934 A	1, 2, 4, 7-15 3, 5, 6



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
06.08.2019

Date of mailing of the international search report
13.08.2019

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2019/023520

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y A	JP 2018-92991 A (CANON INC.) 14 June 2018, paragraphs [0014]-[0059], fig. 1-4 (Family: none)	10-14 3, 5, 6
Y A	WO 2016/158440 A1 (SONY SEMICONDUCTOR SOLUTIONS CORP.) 06 October 2016, paragraph [0039], fig. 3 & US 2018/0240834 A1, paragraph [0074], fig. 3 & CN 107408567 A	14 3, 5, 6
A	JP 8-125016 A (SONY CORPORATION) 17 May 1996, entire text, all drawings (Family: none)	1-15
A	JP 10-247648 A (FUJITSU LIMITED) 14 September 1998, entire text, all drawings (Family: none)	1-15

A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int.Cl. H01L21/768(2006.01)i, H01L21/8234(2006.01)i, H01L23/532(2006.01)i, H01L27/00(2006.01)i, H01L27/088(2006.01)i, H01L27/146(2006.01)i, H04N5/369(2011.01)i, H04N5/374(2011.01)i

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int.Cl. H01L21/768, H01L21/8234, H01L23/532, H01L27/00, H01L27/088, H01L27/146, H04N5/369, H04N5/374

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2019年
日本国実用新案登録公報	1996-2019年
日本国登録実用新案公報	1994-2019年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y A	JP 2013-165147 A (ルネサスエレクトロニクス株式会社) 2013.08.22, 段落[0012]-[0031], [0068]-[0096], 図 1, 7-11 & US 2013/0207269 A1, 段落[0028]-[0047], [0085]-[0113], 図 1, 7-11B & CN 103247597 A & TW 201349411 A	1, 2, 4, 7-15 3, 5, 6
Y A	WO 2018/037667 A1 (ソニーセミコンダクタソリューションズ株式会 社) 2018.03.01, 段落[0043]-[0045], 図 2 & US 2019/0181168 A1, 段落[0072]-[0074], 図 2 & DE 112017004206 T5 & CN 109328395 A & KR 10-2019-0040934 A	1, 2, 4, 7-15 3, 5, 6

☑ C 欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー	の日の後に公表された文献
「A」特に関連のある文献ではなく、一般的技術水準を示すもの	「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの	「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)	「Y」特に関連のある文献であって、当該文献と他の 1 以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「O」口頭による開示、使用、展示等に言及する文献	「&」同一パテントファミリー文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願	

国際調査を完了した日 06.08.2019	国際調査報告の発送日 13.08.2019		
国際調査機関の名称及びあて先 日本国特許庁 (ISA/J P) 郵便番号 100-8915 東京都千代田区霞が関三丁目 4 番 3 号	特許庁審査官 (権限のある職員) 佐藤 靖史	50	5895
	電話番号 03-3581-1101 内線 3559		

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y A	JP 2018-92991 A (キヤノン株式会社) 2018.06.14, 段落 [0014]-[0059], 図 1-4 (ファミリーなし)	10-14 3, 5, 6
Y A	WO 2016/158440 A1 (ソニーセミコンダクタソリューションズ株式会 社) 2016.10.06, 段落[0039], 図 3 & US 2018/0240834 A1, 段落 [0074], 図 3 & CN 107408567 A	14 3, 5, 6
A	JP 8-125016 A (ソニー株式会社) 1996.05.17, 全文, 全図 (ファミ リーなし)	1-15
A	JP 10-247648 A (富士通株式会社) 1998.09.14, 全文, 全図 (ファミ リーなし)	1-15