

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4850602号  
(P4850602)

(45) 発行日 平成24年1月11日(2012.1.11)

(24) 登録日 平成23年10月28日(2011.10.28)

(51) Int.Cl.

F I

H O 4 N 5/353 (2011.01)

H O 4 N 5/335 5 3 O

H O 4 N 5/374 (2011.01)

H O 4 N 5/335 7 4 O

請求項の数 8 (全 14 頁)

(21) 出願番号 特願2006-183848 (P2006-183848)  
 (22) 出願日 平成18年7月3日(2006.7.3)  
 (65) 公開番号 特開2008-16977 (P2008-16977A)  
 (43) 公開日 平成20年1月24日(2008.1.24)  
 審査請求日 平成21年7月3日(2009.7.3)

(73) 特許権者 000001007  
 キヤノン株式会社  
 東京都大田区下丸子3丁目30番2号  
 (74) 代理人 100076428  
 弁理士 大塚 康徳  
 (74) 代理人 100112508  
 弁理士 高柳 司郎  
 (74) 代理人 100115071  
 弁理士 大塚 康弘  
 (74) 代理人 100116894  
 弁理士 木村 秀二  
 (72) 発明者 大輪 寧司  
 東京都大田区下丸子3丁目30番2号 キ  
 ヤノン株式会社内

最終頁に続く

(54) 【発明の名称】 撮像装置及びその制御方法並びに撮像システム

(57) 【特許請求の範囲】

【請求項 1】

撮像面に複数の光電変換素子が配置された撮像部と、  
 前記撮像部を制御する制御部と、  
 を備え、  
 前記制御部は、

前記撮像面の第1の領域に配置された第1の光電変換素子群から、M(2以上の整数)ラインずつ画像信号を1ライン分の画像信号として前記撮像部から読み出す第1のモードと、前記撮像面の前記第1の領域よりも小さい第2の領域に配置された第2の光電変換素子群から、N(1以上M未満の整数)ラインずつ画像信号を1ライン分の画像信号として前記撮像部から読み出す第2のモードとを有し、

前記第2のモードにおける水平期間が、前記第1のモードにおける水平期間のN/Mとなるように制御することで、前記第1及び第2のモードにおいて各ラインのリセットタイミング及び読み出しタイミングが一定となるように制御し、

前記第1のモードにおける水平期間は、ある前記Mライン分の画像信号の読み出し開始から、次の前記Mライン分の画像信号の読み出し開始までの期間であり、

前記第2のモードにおける水平期間は、ある前記Nライン分の画像信号の読み出し開始から、次の前記Nライン分の画像信号の読み出し開始までの期間であることを特徴とする撮像装置。

【請求項 2】

10

20

前記制御部は、前記第 2 のモードにおける水平期間が前記第 1 のモードにおける水平期間の  $N / M$  となるように、前記第 1 モード及び前記第 2 モードのいずれか一方における前記水平期間に空期間を設けることを特徴とする請求項 1 に記載の撮像装置。

【請求項 3】

前記制御部は、前記第 1 のモードにより読み出して得られるライン数と前記第 2 のモードにより読み出して得られるライン数とが等しくなるように制御を行うことを特徴とする請求項 1 に記載の撮像装置。

【請求項 4】

前記第 1 のモードと前記第 2 のモードとの切り替えがなされる場合、切り替え前の読み出し期間中のリセット動作を切り替え後の読み出し領域に対して行うことを特徴とする請求項 3 に記載の撮像装置。

10

【請求項 5】

前記第 1 のモードにおいて、前記  $M$  ライン分の画像信号を加算することにより 1 ライン分の画像信号として撮像部から読み出すことを特徴とする請求項 1 乃至 3 のいずれか 1 項に記載の撮像装置。

【請求項 6】

前記第 1 のモードにおいて、前記  $M$  ライン分の画像信号のうち  $M - 1$  ラインの画像信号を間引いて 1 ライン分の画像信号として撮像部から読み出すことを特徴とする請求項 1 乃至 3 のいずれか 1 項に記載の撮像装置。

【請求項 7】

20

光学系と、  
請求項 1 乃至請求項 6 のいずれか 1 項に記載の撮像装置と、  
を備えることを特徴とする撮像システム。

【請求項 8】

撮像面に複数の光電変換素子が配置された撮像部と、前記撮像部を制御する制御部とを備える撮像装置の制御方法であって、

前記撮像面の第 1 の領域に配置された第 1 の光電変換素子群から、 $M$  ( $2$  以上の整数) ラインずつ画像信号を 1 ライン分の画像信号として前記撮像部から読み出す第 1 のモードと、前記撮像面の前記第 1 の領域よりも小さい第 2 の領域に配置された第 2 の光電変換素子群から、 $N$  ( $1$  以上  $M$  未満の整数) ラインずつ画像信号を 1 ライン分の画像信号として前記撮像部から読み出す第 2 のモードとを有し、

30

前記第 2 のモードにおける水平期間が、前記第 1 のモードにおける水平期間の  $N / M$  となるように制御することで、前記第 1 及び第 2 のモードにおいて各ラインのリセットタイミング及び読み出しタイミングが一定となるように制御し、

前記第 1 のモードにおける水平期間は、ある前記  $M$  ライン分の画像信号の読み出し開始から、次の前記  $M$  ライン分の画像信号の読み出し開始までの期間であり、

前記第 2 のモードにおける水平期間は、ある前記  $N$  ライン分の画像信号の読み出し開始から、次の前記  $N$  ライン分の画像信号の読み出し開始までの期間であることを特徴とする撮像装置の制御方法。

【発明の詳細な説明】

40

【技術分野】

【0001】

本発明は、光電変換素子を有する撮像装置に関し、特に、 $CMOS$  イメージセンサを用いる場合における電子ズームの高画質化に関する。

【背景技術】

【0002】

従来、固体撮像素子として、 $CCD$  イメージセンサ及び  $CMOS$  イメージセンサが広く用いられている。 $CCD$  イメージセンサでは、撮像面の画素内に配置された光電変換素子で光を信号電荷に変換し、その信号電荷を全画素から同時に  $CCD$  に読み出して転送し、転送された信号電荷を電気信号に変えて出力する。一方、 $CMOS$  イメージセンサでは、

50

撮像面の画素内に配置された光電変換素子で光を信号電荷に変換し、その信号電荷を画素ごとに増幅して出力する。ＣＭＯＳイメージセンサは、任意の画素領域における光電変換素子の画像信号を選択的に読み出すこと（以下「部分読み出し」という。）ができる点で、全画素領域における光電変換素子の画像信号を同時に読み出すＣＣＤイメージセンサにはない特徴を有する。

#### 【０００３】

図１は、ＣＭＯＳイメージセンサの上記の特徴を利用した電子ズーム動作の概念図である。図１（ａ）は通常モードにおける読み出しを示す図であり、図１（ｂ）は２倍のズーム率のズームモードにおける読み出しを示す図である。図１（ａ）及び図１（ｂ）において、撮像部１０１は、格子状に配置された複数の画素を有する。図１（ａ）及び図１（ｂ）では、 $10 \times 10$ の画素が配置された撮像部を例示的に示したが、これに限定されず、任意の数の画素が配置された撮像部を用いることができる。

10

#### 【０００４】

図１（ａ）に示すように、通常モードでは、 $8 \times 8$ 画素を表す太枠１０２の範囲内では、１画素置きに $4 \times 4$ 画素の信号を読み出す間引き率２の読み出しが行われる。これに対し、ズームモードでは、 $8 \times 8$ 画素を表す太枠１０２内の中央部１０３に連続して配置された $4 \times 4$ 画素の信号を読み出す。この場合、間引き率１の読み出しを行い、中央部１０３を拡大して表示させることができる。ズームモードで読み出す画素数は、通常モードと同じであるため、信号処理により画素数を増加させる必要がない。このため、電子ズームにおける画質を高画質にすることができる。

20

【特許文献１】特開２００５－９４１４２号公報

#### 【発明の開示】

#### 【発明が解決しようとする課題】

#### 【０００５】

しかしながら、ＣＭＯＳイメージセンサで信号電荷を蓄積する場合、撮像面のライン毎に信号電荷の蓄積時間にずれが生じる。このライン毎の蓄積時間のずれによって、１ラインの読み出し期間がずれる。１ラインの読み出し期間、すなわち、ある１ラインの信号の読み出し開始から、次に読み出される１ラインの信号の読み出し開始までの期間は、以下の数式１で表される。

#### 【０００６】

30

１ラインの読み出し期間＝ $HBLK \times \quad + Skip \times \quad + \text{水平画素数} \times \text{基準クロック時間}$  ... （数式１）

ここで、 $\quad$ は垂直方向の加算方法に応じて決定される。HBLKは、水平ブランキング期間を表す。Skipは、間引きにより１ラインをスキップするのに必要な期間（スキップ期間）を表す。水平画素数 $\times$ 基準クロック時間は、図９及び図１１に示す水平画素読み出し期間に対応する。数式１に示すように、１ラインの読み出し期間は、水平ブランキング期間、スキップ期間及び水平画素読み出し期間の３つの期間の合計で表される。一例として、垂直方向の２画素の加算平均を行う場合について、図２を参照して説明する。

#### 【０００７】

図２に示す場合では、 $\quad$ は２であり、 $\quad$ は１である。水平画素数だけ転送するのに必要な時間は、基準クロック時間に依存する。１ライン読み出し期間は、垂直方向の加算方法や駆動周波数などの駆動モードの変更により変化しうる。撮像面の上下の蓄積開始時間は、これらの駆動モードの変更により変動しうる。図３は、駆動モードが変更されたときのローリングシャッタの動作を示す図である。図３では、１ラインの読み出し期間が駆動モードの変更前よりも長くなった場合を例示的に示す。図３に示す場合では、画面上下の蓄積時間差は、駆動モードの変更前よりも大きくなる。

40

#### 【０００８】

次に、EVF（電子ビューファインダー）表示や動画録画などの動画処理において駆動モードが変更された場合の様子を図４に示す。なお、駆動モードを変更するタイミングは、読み出し終了後のVBLK（垂直ブランク）期間中であるとする。

50

## 【 0 0 0 9 】

図 4 の横軸は時間を表し、縦軸は C M O S イメージセンサにおける読み出し位置を示す。フレーム 5 0 5 ~ 5 1 1 は、各駆動におけるライン位置あたりの蓄積タイミングと蓄積時間を表している。図 4 では、時刻  $t_1$  ( 5 0 1 ) までは駆動モード A で駆動し、時刻  $t_1$  ( 5 0 1 ) で駆動モード B に切り替えた場合におけるフレーム 5 0 5 ~ 5 1 1 の蓄積時間を示す。5 0 2 は垂直同期信号 V D である。駆動モード A では全画面読み出し 5 0 3 を行い、駆動モード B では部分読み出し 5 0 4 を行う。駆動モード A のフレーム 5 0 5 では、リセットタイミング 5 1 4 から読み出しタイミング 5 1 5 まだが蓄積時間 5 1 6 に対応する。同様に、駆動モード B のフレーム 5 0 9 では、リセットタイミング 5 1 7 から読み出しタイミング 5 1 8 まだが蓄積時間 5 1 9 に対応する。駆動モード A におけるフレーム 5 0 6 及び 5 0 7 並びに駆動モード B におけるフレーム 5 1 0 及び 5 1 1 においても同様である。

10

## 【 0 0 1 0 】

フレーム 5 0 8 におけるリセット開始時刻は、時刻  $t_1$  より早いため、時刻  $t_1$  以前の期間におけるリセットタイミングは駆動モード A と同じである。しかしながら、時刻  $t_1$  以降は駆動モード B に切り替わるため、読み出しタイミングが駆動モード A とは異なる。その結果、駆動切り替え時のフレーム 5 0 8 では、切り替えの時刻  $t_1$  を境に画面上下の蓄積時間に差が生じてしまう。

## 【 0 0 1 1 】

本発明は、上記の課題に鑑みてなされたものであり、駆動モードにかかわらず撮像部における蓄積時間をほぼ一定に保つことを目的とする。

20

## 【課題を解決するための手段】

## 【 0 0 1 2 】

本発明の第 1 の側面は、撮像装置に係り、撮像面に複数の光電変換素子が配置された撮像部と、前記撮像部を制御する制御部と、を備え、前記制御部は、前記撮像面の第 1 の領域に配置された第 1 の光電変換素子群から、 $M$  ( 2 以上の整数 ) ラインずつ画像信号を 1 ライン分の画像信号として前記撮像部から読み出す第 1 のモードと、前記撮像面の前記第 1 の領域よりも小さい第 2 の領域に配置された第 2 の光電変換素子群から、 $N$  ( 1 以上  $M$  未満の整数 ) ラインずつ画像信号を 1 ライン分の画像信号として前記撮像部から読み出す第 2 のモードとを有し、前記第 2 のモードにおける水平期間が、前記第 1 のモードにおける水平期間の  $N / M$  となるように制御することで、前記第 1 及び第 2 のモードにおいて各ラインのリセットタイミング及び読み出しタイミングが一定となるように制御し、前記第 1 のモードにおける水平期間は、ある前記  $M$  ライン分の画像信号の読み出し開始から、次の前記  $M$  ライン分の画像信号の読み出し開始までの期間であり、前記第 2 のモードにおける水平期間は、ある前記  $N$  ライン分の画像信号の読み出し開始から、次の前記  $N$  ライン分の画像信号の読み出し開始までの期間であることを特徴とする。

30

## 【 0 0 1 3 】

本発明の第 2 の側面は、撮像システムに係り、光学系と、上記の撮像装置と、を備えることを特徴とする。

## 【 0 0 1 4 】

40

本発明の第 3 の側面は、撮像面に複数の光電変換素子が配置された撮像部と、前記撮像部を制御する制御部とを備える撮像装置の制御方法に係り、前記撮像面の第 1 の領域に配置された第 1 の光電変換素子群から、 $M$  ( 2 以上の整数 ) ラインずつ画像信号を 1 ライン分の画像信号として前記撮像部から読み出す第 1 のモードと、前記撮像面の前記第 1 の領域よりも小さい第 2 の領域に配置された第 2 の光電変換素子群から、 $N$  ( 1 以上  $M$  未満の整数 ) ラインずつ画像信号を 1 ライン分の画像信号として前記撮像部から読み出す第 2 のモードとを有し、前記第 2 のモードにおける水平期間が、前記第 1 のモードにおける水平期間の  $N / M$  となるように制御することで、前記第 1 及び第 2 のモードにおいて各ラインのリセットタイミング及び読み出しタイミングが一定となるように制御し、前記第 1 のモードにおける水平期間は、ある前記  $M$  ライン分の画像信号の読み出し開始から、次の前記

50

Mライン分の画像信号の読み出し開始までの期間であり、前記第2のモードにおける水平期間は、ある前記Nライン分の画像信号の読み出し開始から、次の前記Nライン分の画像信号の読み出し開始までの期間であることを特徴とする。

【発明の効果】

【0015】

本発明によれば、駆動モードにかかわらず撮像部における蓄積時間をほぼ一定に保つことができる。

【発明を実施するための最良の形態】

【0016】

以下、本発明の好適な実施の形態について、添付図面を参照して詳細に説明する。

10

(第1の実施形態)

図5は、本発明の好適な実施の形態に係る撮像システムの構成を示す図である。ここで光電変換は、被写体からの光が絞り羽根1を通り、レンズ2により撮像部4へ結像されることで行われる。フィルター群3は、モアレ等を防ぐために光の高域をカットする光学ローパス・フィルター、色補正フィルター及び赤外線カットフィルター等が組み合わされたものである。撮像部4では、アドレス指定部8からの信号により、Xアドレス選択部6及びYアドレス選択部5により2次元で画素の選択が行われ、出力信号がタイミング調整部7に読み出される。タイミング調整部7では、撮像部4からの1つ又は複数の出力信号のタイミング調整が行われる。そして、タイミング調整部7から出力された信号は、AGC(オートゲインコントロール)10により電圧が制御され、A/D変換器11でデジタル信号に変換される。カメラDSP12は、動画又は静止画の画像処理を行う。また、制御部としてのMPU14は、この画像処理の際に用いられるパラメータをカメラDSP12に設定したり、AF/AE動作を行ったりする。なお、AF動作は、フォーカス・モーター51によりフォーカス・レンズ(図示せず)を前後に動かして行う。画像処理する際の一時的な記憶領域としてDRAM13が用いられ、不揮発性の記憶領域として記録媒体18が用いられる。記録媒体18としては、例えば、スマート・メディア、磁気テープ又は光ディスク等が挙げられる。ビデオエンコーダ15及びCRT16は、画像処理後の画像を表示する。ビューファインダー17は、例えば、LCDなどを用いることができ、記録媒体18に記憶する前に被写体を確認したりするために用いられる。これらの出力装置は、CRT16及びビューファインダー17に限られず、プリンタ等を用いてもよい。発振器9は、カメラDSP12及びMPU14に供給するクロック信号を発生する。表示領域指定部19は、撮像部4から読み出した画像をビューファインダー17などに表示するときの表示領域を指定する。

20

30

【0017】

次に、本実施形態に係る光電変換装置の動作について図6を用いて説明する。電位障壁操作用転送ゲートのMOSトランジスタ158は、フォトダイオード(以下「PD」という。)150で蓄積された電荷を増幅MOSトランジスタ160のゲートを浮遊構造としたフローティング・デフュージョン(以下「FD」という。)に転送する。リセットトランジスタ157は、PD150の電荷をリセットするMOSトランジスタである。増幅MOSトランジスタ160には、ライン選択用のMOSトランジスタ159が直列接続されている。これらのMOSトランジスタのゲートは、それぞれ、PD150の電荷を転送する転送信号ライン153、FDをリセットするリセット信号ライン156及び選択信号ライン152に接続されている。ここで、PD150に蓄積された電荷は、リセット信号ライン156によりリセットトランジスタ157がオンしリセットされたFDへ、転送信号ライン153により選択されたMOSトランジスタ158を通して転送される。そして、選択信号ライン152により選択された選択MOSトランジスタ159を介してソースフォロワMOSトランジスタ160で増幅され、読み出しライン154へ読み出される。画素151は、PD150、MOSトランジスタ158、リセットトランジスタ157、増幅MOSトランジスタ160及びMOSトランジスタ159を含み、撮像部4の画素領域に複数配列されている。

40

50

## 【 0 0 1 8 】

図 7 は、図 6 に示された画素を複数配列した画素領域を有する光電変換装置と読み出し回路とを有する撮像装置の回路構成図である。図 7 では簡略化のために  $2 \times 2$  の画素が示されているが、これに限定されず、任意の数の画素が配置されうる。

## 【 0 0 1 9 】

非加算制御では、PD 150 - 1 の電荷は、図 7 に示される MOS トランジスタ 161 - 1 が信号ライン 169 により導通されることで容量 162 - 1 に蓄積される。同様に、PD 150 - 2 の電荷は、信号ライン 156 - 1、153 - 1、152 - 1 及び 169 による PD 150 - 1 の読み出し制御の際に容量 164 - 1 へ読み出される。続いて、信号ライン 167 と信号ライン 168 とが交互にオンされることにより、PD 150 - 1 及び PD 150 - 2 の撮像信号が増幅器 169 を通して順次読み出される。垂直方向への動作は、信号ライン 156 - 2、153 - 2、152 - 2 の制御により、上述の動作と同様の動作により行われる。

## 【 0 0 2 0 】

加算制御では、図 7 に示される信号ライン 156 - 1、153 - 1、152 - 1 及び 169 の制御により、PD 150 - 1 及び PD 150 - 2 の電荷がそれぞれ容量 162 - 1 及び 164 - 1 へ蓄積される。続いて、信号ライン 156 - 2、153 - 2、152 - 2 及び 170 の制御により、PD 150 - 3 及び PD 150 - 4 の電荷がそれぞれ容量 162 - 2 及び 164 - 2 へ蓄積される。この後、信号ライン 167 及び信号ライン 168 を同時にオンすると、PD 150 - 1、PD 150 - 2、PD 150 - 3 及び PD 150 - 4 の電荷を加算した撮像信号が増幅器 169 を通して読み出される。また、PD 150 - 1 及び PD 150 - 4 の信号の電荷を容量 162 - 1 及び容量 164 - 1 へ蓄積する。その後、信号ライン 167 及び信号ライン 168 を同時にオンすると、PD 150 - 1 及び PD 150 - 4 の電荷を加算した撮像信号が増幅器 169 を通して読み出される。上記した制御手段により、非加算制御及び加算制御を行わせることができる。

## 【 0 0 2 1 】

次に、本発明の特徴である電子ズーム倍率の変更などにより駆動モードが変更された場合において、フレーム内の蓄積時間を統一する方法について説明する。

## 【 0 0 2 2 】

図 8 は、CMOS イメージセンサの垂直方向の位置に対して、駆動モードにかかわらず同じタイミングでリセット及び読み出しを行う場合の概念図である。図 8 の横軸は時間を表し、縦軸は CMOS イメージセンサにおける読み出し位置を示す。図 8 では、時刻  $t_1$  (801) において駆動モード A から駆動モード B に切り替えた場合における蓄積時間 (フレーム 805 ~ 811) が示されている。802 は垂直同期信号 VD である。駆動モード A では全画面読み出し 803 を行い、駆動モード B では部分読み出し 804 を行う。駆動モード A のフレーム 805 では、リセットタイミング 812 から読み出しタイミング 813 までが蓄積時間 814 に対応する。同様に、駆動モード B のフレーム 809 では、リセットタイミング 815 から読み出しタイミング 816 までが蓄積時間 817 に対応する。駆動モード A におけるフレーム 806 及び 807 並びに駆動モード B におけるフレーム 810 及び 811 においても同様である。

## 【 0 0 2 3 】

図 8 は、時刻  $t_1$  以降のフレーム 808 ~ 811 のリセットタイミング及び読み出しタイミングの傾きが時刻  $t_1$  以前のフレーム 805 ~ 807 と同じである点で図 5 と相違する。すなわち、駆動モード A と駆動モード B とで蓄積時間が一定に保たれる。これは、駆動モード A と駆動モード B とで CMOS イメージセンサの垂直方向の位置を基準に同じタイミングでリセット及び読み出しを行うことにより実現される。

## 【 0 0 2 4 】

図 9、図 10 は、空期間の挿入によるタイミング合わせを行った際の読み出しシーケンス及びリセットシーケンスを示す図である。図 9 における 901、921 は水平同期信号 HD (HD と HD の間の期間は、ある 1 ラインの信号の読み出し開始から、次に読み出され

10

20

30

40

50

る 1 ラインの信号の読み出し開始までの期間を示す)である。902、903、922 及び 923 は、1 ブロックが R、G、G、B の画素の繰り返しで構成された、撮像部 4 の画素領域の一部である。駆動モード A における 1 ラインの読み出しシーケンスは、904 ~ 908 及び 909 ~ 913 で構成される。駆動モード B における 1 ラインの読み出しシーケンスは、924 ~ 927 及び 928 ~ 931 で構成される。904、906、909、911、924、926、928 及び 930 は、水平ブランキング期間 (H B L K) である。905 及び 910 は、1 ラインを間引くのに必要となる期間 (S k i p) である。907、912、925、927、929 及び 931 は、水平画素数 × 基準クロック時間で表される水平方向の読み出し期間である。908 及び 913 は、空期間である。

#### 【0025】

駆動モード B は、駆動モード A に対する電子ズーム倍率が 2 倍の場合を示す。すなわち、駆動モード A の読み出し領域は図 1 ( a ) の太枠 102 であり、駆動モード B の読み出し領域は図 1 ( b ) の中央部 103 であるとする。駆動モード A において水平方向の 1 ラインの読み出しに要する期間は 904 ~ 907 である。これに対し、駆動モード B において水平方向の 1 ラインの読み出しに要する期間は 924 ~ 925 である。したがって、駆動モード A において水平方向の 1 ラインの読み出しに要する期間は、駆動モード B において水平方向の 1 ラインの読み出しに要する期間はよりも長い。一方、駆動モード A における垂直方向の読み出しライン数は、駆動モード B における垂直方向の読み出しライン数の 1 / 2 で済む。垂直方向の読み出し期間は、駆動モード A よりも駆動モード B の方が時間がかかる。そのため、駆動モード A では、駆動モード B における 2 ライン分の期間 941 ~ 942 及び 942 ~ 943 に合わせて、空期間 908、913 を読み出しシーケンスに挿入する。これにより、駆動モード A 及び駆動モード B のいずれにおいても、垂直方向の位置を基準としてほぼ同じタイミングで読み出しを行うことができる。

#### 【0026】

図 10 における 1001 及び 1021 は水平同期信号 H D ( H D と H D の間の期間は、ある 1 ラインの信号の読み出し開始から、次に読み出される 1 ラインの信号の読み出し開始までの期間を示す)である。1002、1003、1022 及び 1023 は、1 ブロックが R、G、G、B の画素の繰り返しで構成された、撮像部 4 の画素領域の一部である。駆動モード A における 1 ラインの読み出しシーケンスは、1004 及び 1005、1006 及び 1007 でそれぞれ構成される。駆動モード B における 1 ラインの読み出しシーケンスは、1024 及び 1025、1026 及び 1027、1028 及び 1029、1030 及び 1031 でそれぞれ構成される。1004、1006、1024、1026、1028 及び 1030 は、リセット期間 (R S T) である。1005、1007、1025、1027、1029 及び 1031 は、空期間である。リセットシーケンスにおいても、空期間 1005、1007、1025、1027、1029 及び 1031 を挿入することにより、駆動モード A 及び駆動モード B で 1041、1042、1043 のタイミングを合わせることができる。これにより、駆動モード A 及び駆動モード B のいずれにおいても、垂直方向の位置を基準としてほぼ同じタイミングでリセットを行うことができる。

#### 【0027】

他の駆動の場合も、同様にして空期間を挿入することによって、垂直方向の位置を基準としてほぼ同じタイミングでリセット及び読み出しを行うことができる。

#### 【0028】

このように、本実施形態によれば、C M O S イメージセンサの垂直方向の位置に対して、駆動モード (モード) にかかわらず同じタイミングでリセット及び読み出しを行うことができる。その結果、駆動モードの切り替え時にも蓄積時間をほぼ一定に保つことができる。これにより、画面上下の明暗差の発生を防ぐことができ、E V F 表示や動画録画などの動画処理における該当フレームの廃棄によるコマ落ち、明暗差の補正処理や画質劣化などを防止することができる。

#### 【0029】

(第 1 の実施形態の変形例)

10

20

30

40

50

図 1 1 は、クロック周波数の変更と空期間の挿入によるタイミング合わせを行った際の読み出しシーケンスを示す図である。本変形例は、C M O S イメージセンサの垂直方向の位置に対して、ほぼ同じタイミングでリセット及び読み出しを行うことにより蓄積時間をほぼ一定に保つ点において、第 1 の実施形態 1 と共通する。しかしながら、本変形例では、C M O S イメージセンサの垂直方向の位置を基準としてほぼ同じタイミングでリセット及び読み出しを行う制御手段において、C M O S イメージセンサ用の同期クロックの周波数変更を利用する点が相違する。

#### 【 0 0 3 0 】

図 1 1 における 1 1 0 1 及び 1 1 2 1 は、C M O S イメージセンサ用の同期クロックである。1 1 0 2 及び 1 1 2 2 は、水平同期信号 H D である。1 1 0 3、1 1 0 4、1 1 2 3 及び 1 1 2 4 は、1 ブロックが R、G、G、B の画素の繰り返しで構成された、撮像部 4 の画素領域の一部である。駆動モード A における 1 ラインの読み出しシーケンスは、1 1 0 5 ~ 1 1 0 8 及び 1 1 0 9 ~ 1 1 1 2 でそれぞれ構成される。駆動モード B における 1 ラインの読み出しシーケンスは、1 1 2 5 ~ 1 1 2 7、1 1 2 8 ~ 1 1 3 0、1 1 3 1 ~ 1 1 3 3、1 1 3 4 ~ 1 1 3 6 でそれぞれ構成される。1 1 0 5、1 1 0 7、1 1 0 9、1 1 1 1、1 1 2 5、1 1 2 8、1 1 3 1 及び 1 1 3 4 は、水平ブランキング期間 ( H B L K ) である。1 1 0 6 及び 1 1 1 0 は、1 ラインを間引くのに必要となる期間 ( S k i p ) である。1 1 0 8、1 1 1 2、1 1 2 6、1 1 2 9、1 1 3 2 及び 1 1 3 5 は、水平画素数 × 基準クロック時間で表される水平方向の読み出し期間である。1 1 2 7、1 1 3 0、1 1 3 3 及び 1 1 3 6 は、空期間である。

#### 【 0 0 3 1 】

駆動モード B は、駆動モード A に対する電子ズーム倍率が 2 倍の場合を示す。すなわち、駆動モード A の読み出し領域は図 1 ( a ) の太枠 1 0 2 であり、駆動モード B の読み出し領域は図 1 ( b ) の中央部 1 0 3 であるとする。駆動モード B における垂直方向の読み出しライン数は、駆動モード A における垂直方向の読み出しライン数の 2 倍である。C M O S イメージセンサの垂直方向の読み出し期間を短縮するため、駆動モード B では C M O S イメージセンサ用の同期クロック 1 1 2 1 を、駆動モード A における C M O S イメージセンサ用の同期クロック 1 1 0 1 よりも高い周波数にする。そして、駆動モード A の 1 ライン分の期間 1 1 4 1 ~ 1 1 4 2 及び 1 1 4 2 ~ 1 1 4 3 に、駆動モード B の 2 ライン分の期間 1 1 4 1 ~ 1 1 4 2 及び 1 1 4 2 ~ 1 1 4 3 を合わせる。駆動モード B では、空期間 1 1 2 7、1 1 3 0、1 1 3 3 及び 1 1 3 6 を読み出しシーケンスに挿入する。これにより、駆動モード A 及び駆動モード B のいずれにおいても、C M O S イメージセンサの垂直方向の位置を基準としてほぼ同じタイミングで読み出しを行うことができる。

#### 【 0 0 3 2 】

図 1 2 は、クロック周波数の変更と空期間の挿入によるタイミング合わせを行った際のリセットシーケンスを示す図である。図 1 2 における 1 2 0 1、1 2 2 1 は、C M O S イメージセンサ用の同期クロックである。1 2 0 2、1 2 2 2 は、水平同期信号 H D である。1 2 0 3、1 2 0 4、1 2 2 3 及び 1 2 2 4 は、1 ブロックが R、G、G、B の画素の繰り返しで構成された、撮像部 4 の画素領域の一部である。駆動モード A における 1 ラインのリセットシーケンスは、1 2 0 5 及び 1 2 0 6 並びに 1 2 0 7 及び 1 2 0 8 でそれぞれ構成される。駆動モード B における 1 ラインのリセットシーケンスは、1 2 2 5 ~ 1 2 2 8、1 2 2 9 ~ 1 2 3 2 でそれぞれ構成される。1 2 0 5、1 2 0 7、1 2 2 5、1 2 2 7、1 2 2 9 及び 1 2 3 1 は、リセット期間 ( R S T ) である。1 2 0 6、1 2 0 8、1 2 2 6、1 2 2 9、1 2 3 0 及び 1 2 3 2 は、空期間である。リセットシーケンスにおいても、空期間 1 2 0 6、1 2 0 8、1 2 2 6、1 2 2 8、1 2 3 0 及び 1 2 3 2 を挿入することにより、駆動モード A 及び駆動モード B で 1 2 4 1、1 2 4 2、1 2 4 3 のタイミングを合わせることができる。これにより、駆動モード A 及び駆動モード B のいずれにおいても、C M O S イメージセンサの垂直方向の位置を基準としてほぼ同じタイミングでリセットを行うことができる。

#### 【 0 0 3 3 】

他の駆動の場合も同様にＣＭＯＳイメージセンサ用の同期クロックの周波数の変更と空期間の挿入を利用することにより、ＣＭＯＳイメージセンサの垂直方向の位置を基準としてほぼ同じタイミングでリセット及び読み出しを行うことができる。

【００３４】

このように、本実施形態１の変形例によれば、駆動モードにかかわらずＣＭＯＳイメージセンサの垂直方向の位置を基準にして同じタイミングでリセット及び読み出しを行うことができる。その結果、駆動の切り替え時にも蓄積時間をほぼ一定に保つことができる。これにより、画面上下の明暗差の発生を防ぐことができ、ＥＶＦ表示や動画録画などの動画処理における該当フレームの廃棄によるコマ落ち、明暗差の補正処理や画質劣化を避けることができる。

10

【００３５】

また、第１の実施形態１では、読み出し期間及びリセット期間をＣＭＯＳイメージセンサの垂直方向における最長の読み出し期間の駆動時に合わせて、他の駆動では空期間の挿入をするため１フレームあたりの読み出し期間が長くなるという問題がある。この変形例ではＣＭＯＳイメージセンサ用の同期クロックを高周波数にすることにより読み出し期間を短縮することができる。

【００３６】

（第２の実施形態）

本発明の特徴である電子ズーム倍率の変更などにより駆動モードが変更された場合において、フレーム内の蓄積時間を統一する方法の第２の実施形態について説明する。

20

【００３７】

第１の実施形態及びその変形例では、図８で示したように、ＣＭＯＳイメージセンサの垂直方向の位置に対して、駆動モードにかかわらず同じタイミングでリセット及び読み出しを行うことによりフレーム内の蓄積時間を統一した。第２の実施形態では、読み出し対象ラインのリセットタイミング及び読み出しタイミングを一定にすることにより、フレーム内の蓄積時間を統一する。このとき、読み出し期間及びリセット期間は一定となる。

【００３８】

図１３は、読み出し対象ラインのリセットタイミング及び読み出しタイミングを一定にする場合の概念図である。図１３の横軸は時間を表し、縦軸はＣＭＯＳイメージセンサにおける読み出し位置を示す。フレーム１３０５～１３１１は、各駆動におけるライン位置あたりの蓄積タイミングと蓄積時間を表している。図１３では、時刻 $t_1$ （１３０１）までは駆動モードＡで駆動し、時刻 $t_1$ （１３０１）で駆動モードＢに切り替えた場合におけるフレーム１３０５～１３１１の蓄積時間を示す。１３０２は垂直同期信号ＶＤである。駆動モードＡでは全画面読み出し１３０３を行い、駆動モードＢでは部分読み出し１３０４を行う。図１３では、時刻 $t_1$ を境にしてフレーム１３０８～１３１１のリセット期間及び読み出し期間が駆動モードＡと駆動モードＢとで同じとなる点で図４と相違する。すなわち、蓄積時間を一定に保つことができる。これは、駆動モードＡと駆動モードＢとで読み出し対象ラインを基準としたリセットタイミングと読み出しタイミングを一定にすることにより実現することができる。このためには、時刻 $t_1$ における駆動切り替え１３０１を行う際に、駆動モードＢにおける読み出し領域に対して、フレーム１３０８の時刻 $t_1$ 以前のリセット期間１３１７のリセットを事前に行う。

30

40

【００３９】

このように、第２の本実施形態によれば、読み出し対象ラインのリセットタイミングと読み出しタイミングを駆動モードにかかわらず一定に保つことができる。これによって、画面上下の明暗差の発生を防ぐことができ、ＥＶＦ表示や動画録画などの動画処理における該当フレームの廃棄によるコマ落ち、明暗差の補正処理や画質劣化を避けることができる。

【００４０】

上記の第１の実施形態、第２の実施形態では、駆動Ａでは２ラインの加算を行う駆動を行っているが、その２ラインのうちの１ラインを間引く駆動であっても良い。

50

## 【 0 0 4 1 】

また、駆動 A では、全画面を 2 ライン加算で読み出し、駆動 B では、一部分を非加算で読み出す駆動を行っているが、駆動 A では、全画面を 4 ライン加算で読み出し、一部分を非加算で読み出す駆動を行っても良い。

## 【図面の簡単な説明】

## 【 0 0 4 2 】

【図 1】CMOS イメージセンサの特徴を利用した電子ズーム動作の概念図である。

【図 2】垂直 2 画素加算平均におけるライン蓄積時間差を示す概念図である。

【図 3】駆動モードが変化したときのローリングシャッタの動作を示す図である。

【図 4】画面上下で蓄積時間がずれる様子を示す概念図である。

10

【図 5】本発明の好適な実施の形態に係る撮像システムの構成を示す図である。

【図 6】本実施形態に係る光電変換装置の回路構成図である。

【図 7】本実施形態に係る撮像装置の回路構成図である。

【図 8】CMOS イメージセンサの垂直方向の位置に対して同じタイミングでリセット及び読み出しを行う場合の概念図である。

【図 9】空期間の挿入によるタイミング合わせを行った際の読み出しシーケンスを示す図である。

【図 10】空期間の挿入によるタイミング合わせを行った際のリセットシーケンスを示す図である。

【図 11】クロック周波数変更と空期間の挿入によるタイミング合わせを行った際の読み出しシーケンスを示す図である。

20

【図 12】クロック周波数変更と空期間の挿入によるタイミング合わせを行った際のリセットシーケンスを示す図である。

【図 13】読み出し対象ラインに対して同じタイミングでリセット及び読み出しを行う場合の概念図である。


## 【符号の説明】

## 【 0 0 4 3 】


4 撮像部

14 MPU


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【 図 1 1 】



【 図 1 3 】



【 図 1 2 】



---

フロントページの続き

審査官 若林 治男

(56)参考文献 特開 2 0 0 5 - 0 8 6 2 4 5 ( J P , A )  
特開 2 0 0 2 - 3 3 0 3 2 9 ( J P , A )

(58)調査した分野(Int.Cl. , D B 名)  
H 0 4 N 5 / 3 5 3  
H 0 4 N 5 / 3 7 4