

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第6245997号
(P6245997)

(45) 発行日 平成29年12月13日 (2017.12.13)

(24) 登録日 平成29年11月24日 (2017.11.24)

(51) Int.Cl.		F I	
HO 4 N	5/374	(2011.01)	HO 4 N 5/374
HO 4 N	5/378	(2011.01)	HO 4 N 5/378

請求項の数 11 (全 15 頁)

(21) 出願番号	特願2014-6145 (P2014-6145)	(73) 特許権者	000001007
(22) 出願日	平成26年1月16日 (2014.1.16)		キヤノン株式会社
(65) 公開番号	特開2015-136016 (P2015-136016A)		東京都大田区下丸子3丁目30番2号
(43) 公開日	平成27年7月27日 (2015.7.27)	(74) 代理人	100090273
審査請求日	平成28年12月27日 (2016.12.27)		弁理士 國分 孝悦
		(72) 発明者	小林 秀央
			東京都大田区下丸子3丁目30番2号 キヤノン株式会社内
		(72) 発明者	中村 恒一
			東京都大田区下丸子3丁目30番2号 キヤノン株式会社内
		(72) 発明者	板野 哲也
			東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

最終頁に続く

(54) 【発明の名称】 固体撮像装置及び撮像システム

(57) 【特許請求の範囲】

【請求項 1】

行列状に配置され、光電変換に基づく画素信号を生成する複数の画素と、
 前記複数の画素の列に対応して設けられ、前記画素信号を n ビット (n は 2 以上の整数)
) のデジタル値に変換する複数の A/D 変換部と、を有し、
 前記複数の A/D 変換部の各々は、
 前記 n ビットのデジタル値を 1 ビット単位で保持する複数の第 1 の蓄積部と、
 前記複数の第 1 の蓄積部に対応して設けられ、前記第 1 の蓄積部から転送されたデジタル
 値を保持する複数の第 2 の蓄積部とを有し、
 前記複数の第 1 の蓄積部と前記複数の第 2 蓄積部は、少なくとも第 1 の対と第 2 の対を
 形成し、
 前記第 1 の対と前記第 2 の対の各対は、同一ビットのデジタル値を保持する前記第 1 の
 蓄積部及び前記第 2 の蓄積部を有し、
 前記第 1 の対と前記第 2 の対は互いに隣接して配列されており、
 前記第 1 の対の前記第 1 の蓄積部と、前記第 2 の対の前記第 1 の蓄積部は、蓄積動作を
 制御する共通の制御線と接続されていることを特徴とする固体撮像装置。

【請求項 2】

前記第 1 の対と前記第 2 の対の各対をなす前記第 1 の蓄積部及び前記第 2 の蓄積部は、
 前記画素の列に沿った方向に、互いに隣接して配列されていることを特徴とする請求項 1
 記載の固体撮像装置。

10

20

【請求項 3】

前記第 1 の対と前記第 2 の対の各対をなす前記第 1 の蓄積部及び前記第 2 の蓄積部は、前記画素の行に沿った方向に、互いに隣接して配列されていることを特徴とする請求項 1 記載の固体撮像装置。

【請求項 4】

前記第 1 の蓄積部は、
前記画素の列に沿った方向に並ぶ複数の NMOS トランジスタと、
前記画素の列に沿った方向に並ぶ複数の PMOS トランジスタとを有し、
前記第 2 の蓄積部は、
前記画素の列に沿った方向に並ぶ複数の NMOS トランジスタと、
前記画素の列に沿った方向に並ぶ複数の PMOS トランジスタとを有することを特徴とする請求項 1 ~ 3 のいずれか 1 項に記載の固体撮像装置。

10

【請求項 5】

前記第 1 の蓄積部は、
前記画素の行に沿った方向に並ぶ複数の NMOS トランジスタと、
前記画素の行に沿った方向に並ぶ複数の PMOS トランジスタとを有し、
前記第 2 の蓄積部は、
前記画素の行に沿った方向に並ぶ複数の NMOS トランジスタと、
前記画素の行に沿った方向に並ぶ複数の PMOS トランジスタとを有することを特徴とする請求項 1 ~ 3 のいずれか 1 項に記載の固体撮像装置。

20

【請求項 6】

前記第 1 の対と前記第 2 の対は、線対称のレイアウトであることを特徴とする請求項 1 ~ 5 のいずれか 1 項に記載の固体撮像装置。

【請求項 7】

前記複数の A/D 変換部は、
n ビットのデジタル値をカウントして出力するカウンタと、
前記複数の画素の列毎に設けられ、前記画素の画素信号と時間とともに変化する参照信号とを比較する複数の比較器と、を有し、
前記複数の第 1 の蓄積部は、前記複数の画素の列に対応して n 個ずつ設けられ、各列の前記比較器の比較結果に応じて、前記カウンタより出力される前記 n ビットのデジタル値を 1 ビット単位で保持することを特徴とする請求項 1 ~ 6 のいずれか 1 項に記載の固体撮像装置。

30

【請求項 8】

前記カウンタは、前後に隣接するカウント値間のハミング距離が 1 であるカウント値をカウントするグレイコードカウンタであることを特徴とする請求項 7 記載の固体撮像装置。

【請求項 9】

前記複数の第 1 の蓄積部のうちの一部の第 1 の蓄積部は、リピータバッファを介して前記カウンタの出力値を入力し、

前記複数の第 1 の蓄積部のうち他の一部の第 1 の蓄積部は、リピータバッファを介さずに前記カウンタの出力値を入力し、

40

前記一部の第 1 の蓄積部と前記カウンタとの間の距離は、前記他の一部の第 1 の蓄積部と前記カウンタとの間の距離より長いことを特徴とする請求項 7 又は 8 記載の固体撮像装置。

【請求項 10】

さらに、前記カウンタの同一ビットの出力値を増幅する第 1 及び第 2 のバッファを有し、

前記複数の第 1 の蓄積部のうちの一部の第 1 の蓄積部は、前記第 1 のバッファを介して前記カウンタの出力値を入力し、

前記複数の第 1 の蓄積部のうち他の一部の第 1 の蓄積部は、前記第 2 のバッファを介

50

して前記カウンタの出力値を入力することを特徴とする請求項 7 ~ 9 のいずれか 1 項に記載の固体撮像装置。

【請求項 11】

請求項 1 ~ 10 のいずれか 1 項に記載の固体撮像装置と、

前記複数の画素に像を形成する光学系と、

前記固体撮像装置から出力された信号を処理して画像データを生成する映像信号処理部と

を有することを特徴とする撮像システム。

【発明の詳細な説明】

【技術分野】

10

【0001】

本発明は、スキャナ、ビデオカメラ、デジタルスチルカメラ等に用いられる固体撮像装置及び撮像システムに関する。

【背景技術】

【0002】

固体撮像装置において、アレイ状に配置された画素の列毎に A / D 変換器を配置して、各画素からの信号をデジタルデータに変換する技術が知られている。特許文献 1 には、デジタルデータを第 1 の蓄積部に保持した後、第 2 の蓄積部に転送し、その後、順次出力する技術が開示されている。

【先行技術文献】

20

【特許文献】

【0003】

【特許文献 1】特開 2009 - 296466 号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

第 1 の蓄積部と第 2 の蓄積部の対を列方向に配置する場合よりも面積を低減することが望まれている。

【0005】

本発明の目的は、面積を低減することができる固体撮像装置及び撮像システムを提供することである。

30

【課題を解決するための手段】

【0006】

本発明の固体撮像装置は、行列状に配置され、光電変換に基づく画素信号を生成する複数の画素と、前記複数の画素の列に対応して設けられ、前記画素信号を n ビット (n は 2 以上の整数) のデジタル値に変換する複数の A / D 変換部と、を有し、前記複数の A / D 変換部の各々は、前記 n ビットのデジタル値を 1 ビット単位で保持する複数の第 1 の蓄積部と、前記複数の第 1 の蓄積部に対応して設けられ、前記第 1 の蓄積部から転送されたデジタル値を保持する複数の第 2 の蓄積部とを有し、前記複数の第 1 の蓄積部と前記複数の第 2 蓄積部は、少なくとも第 1 の対と第 2 の対を形成し、前記第 1 の対と前記第 2 の対の各対は、同一ビットのデジタル値を保持する前記第 1 の蓄積部及び前記第 2 の蓄積部を有し、前記第 1 の対と前記第 2 の対は互いに隣接して配列されており、前記第 1 の対の前記第 1 の蓄積部と、前記第 2 の対の前記第 1 の蓄積部は、蓄積動作を制御する共通の制御線と接続されていることを特徴とする。

40

【発明の効果】

【0007】

本発明によれば、チップ面積を低減することができる。

【図面の簡単な説明】

【0008】

【図 1】本発明の第 1 の実施形態の構成例を示す全体図である。

50

【図 2】本発明の第 1 の実施形態の構成例を示す回路ブロック図である。

【図 3】本発明の第 1 の実施形態の構成例を示す回路図である。

【図 4】本発明の第 1 の実施形態の構成例を示す回路図である。

【図 5】本発明の第 1 の実施形態のレイアウト例を示すレイアウト図である。

【図 6】本発明の第 1 の実施形態のレイアウト例を示すレイアウト図である。

【図 7】レイアウト図である。

【図 8】本発明の第 1 の実施形態のレイアウト例を示すレイアウト図である。

【図 9】本発明の第 1 の実施形態のレイアウト例を示すレイアウト図である。

【図 10】レイアウト図である。

【図 11】本発明の第 2 の実施形態の構成例を示す回路ブロック図である。

10

【図 12】本発明の第 1 の実施形態の構成例を示す回路ブロック図である。

【図 13】本発明の第 3 の実施形態の構成例を示す回路ブロック図である。

【図 14】本発明の第 3 の実施形態に係るタイミング図である。

【図 15】本発明の第 3 の実施形態に係るタイミング図である。

【図 16】本発明の第 4 の実施形態の構成例を示す回路ブロック図である。

【図 17】本発明の第 5 の実施形態の構成例を示す回路ブロック図である。

【図 18】本発明の第 6 の実施形態の構成例を示す回路ブロック図である。

【発明を実施するための形態】

【0009】

(第 1 の実施形態)

20

図 1 は、本発明の第 1 の実施形態による固体撮像装置の構成例を示す図である。複数の画素 100 は、2 次元行列状に配置される。各画素 100 は、例えばフォトダイオードを含み、光電変換に基づく画素信号を生成する。各画素 100 は、フォトダイオードで発生した電荷に基づいて電圧信号を出力する増幅部を備えていても良い。垂直走査回路 110 は、行単位で画素 100 を順に選択し、選択した画素 100 で発生するアナログ信号を列方向の比較器 120 に読み出す。参照電圧発生器 130 は、各列の比較器 120 に参照電圧を出力する。複数の比較器 120 は、画素 100 の列毎に設けられ、画素 100 の画素信号と参照電圧とを比較する。カウンタ 140 は、画素 100 の全列に共通に 1 個設けられ、n ビットのデジタル値をカウントして出力する。n は、1 以上の整数である。複数の第 1 の蓄積部 150 は、画素 100 の列毎に n 個ずつ設けられ、各列の比較器 120 の比較結果に応じて、カウンタ 140 により出力される n ビットのデジタル値を 1 ビット単位で列毎に書き込んで保持する。複数の第 2 の蓄積部 160 は、複数の第 1 の蓄積部 150 に対応して設けられ、第 1 の蓄積部 150 から転送されたデジタル値を保持する。図 1 では、n が 1 である場合を模式的に示している。水平走査回路 170 は、各列の第 2 の蓄積部 160 に蓄積されたデータを順次、出力部 180 に出力する。

30

【0010】

より具体的には、例えば、参照電圧発生器 130 は、時間とともに変化する参照電圧（参照信号）を生成する。カウンタ 140 は、参照電圧発生器 130 が参照電圧の生成を開始すると、カウントを開始する。比較器 120 は、画素 100 の出力信号と、参照電圧発生器 130 から出力される参照電圧とを比較する。画素 100 の出力信号と参照電圧との大小関係が逆転すると、比較器 120 の出力が反転し、それをトリガにして、第 1 の蓄積部 150 は、カウンタ 140 の出力値を蓄積する。その結果、画素 100 に基づく画素信号をアナログからデジタルに変換し、第 1 の蓄積部 150 にデジタル信号を蓄積させることができる。その後、第 1 の蓄積部 150 及び第 2 の蓄積部 160 間の転送制御により、第 1 の蓄積部 150 に蓄積された値を第 2 の蓄積部 160 に転送して蓄積する。これにより、画素 100 の出力信号をアナログ信号からデジタル信号に変換して第 1 の蓄積部 150 に蓄積している間に、水平走査回路 170 は、1 行前のデジタル信号を第 2 の蓄積部 160 からデジタル出力部 180 に出力させることができる。以上のように、A/D（アナログ/デジタル）変換部は、比較器 120、参照電圧発生器 130、カウンタ 140 及び第 1 の蓄積部 150 を有し、複数の画素 100 の列毎に設けられ、画素 100 が出力する

40

50

アナログの画素信号を n ビットのデジタル値に変換する。

【0011】

図1では、第1の蓄積部150及び第2の蓄積部160を簡略化し、各列に1ビット分の第1の蓄積部150と第2の蓄積部160とを備える例を示した。しかし、実際には、図2のように、列毎にA/D変換のビット数分(n 個)の第1の蓄積部150と第2の蓄積部160を有する。図2は、図1の領域Aのより詳細な構成例を示す図である。画素100の各列共通のカウンタ140が設けられる。カウンタ140からのデジタルデータは、データ線190を通して、ビット毎の第1の蓄積部150に保持される。データ線190は、カウンタ140及び第1の蓄積部150の間に接続される。なお、図2では、簡単のためにデータ線190を8ビット($n=8$)で表現してあるが、実際には何ビットでも良い。第2の蓄積部160に保持されたデジタルデータは、出力線200を通して出力される。第1の蓄積部150及び第2の蓄積部160の配置方法として、1ビットに対応する第1の蓄積部150と第2の蓄積部160を列に沿った方向に近接配置して対とした蓄積部対を、行に沿った方向に2個、列に沿った方向に4個配列している。すなわち、画素100の各列について、同一ビットのデジタル値を保持する第1の蓄積部150及び第2の蓄積部160が n 個の対をなし、その n 個の対が2次元行列状に配列されている。対をなす第1の蓄積部150及び第2の蓄積部160は、画素100の列に沿った方向に隣接して配列されている。これにより、列方向の高さを低減し、チップ面積を低減することが可能となる。後に、第1の蓄積部150及び第2の蓄積部160のレイアウト例を、詳細に説明する。

10

20

【0012】

図3は、第1の蓄積部150及び第2の蓄積部160の構成例を示す回路図である。第1の蓄積部150は、CMOSスイッチ210、インバータ220、及びトリステートインバータ230を有する。インバータ220は、入力端子がトリステートインバータ230の出力端子に接続され、出力端子がトリステートインバータ230の入力端子に接続される。CMOSスイッチ210の端子GNはNMOSスイッチのゲート端子であり、端子GPはPMOSスイッチのゲート端子である。また、トリステートインバータ230の回路図を図4に示す。トリステートインバータ230は、NMOSトランジスタ280, 290とPMOSトランジスタ300, 310を有する。端子GPがハイレベル、端子GNがローレベルの際には、トリステートインバータ230はハイインピーダンス出力状態となる。端子GPがローレベル、端子GNがハイレベルの際には、トリステートインバータ230はインバータと同様の動作を行う。CMOSスイッチ210がオン状態、トリステートインバータ230がハイインピーダンス出力状態の場合、第1の蓄積部150は入力からの信号を書き込む状態となる。信号を書き込んだ後、CMOSスイッチ210をオフ状態、トリステートインバータ230をインバータ動作の状態とすることで、第1の蓄積部150は信号の保持を行う。

30

【0013】

また、第2の蓄積部160は、CMOSスイッチ240、インバータ250、及びトリステートインバータ260, 270を有する。第2の蓄積部160は、第1の蓄積部150に対して、トリステートインバータ270を追加したものである。第2の蓄積部160の信号の書き込み動作と保持動作は、第1の蓄積部150と同様である。信号の出力を行う際には、トリステートインバータ270をインバータ動作の状態として信号の出力を行う。図2に示したように、各列の同一ビットの第2の蓄積部160の出力同士は出力配線200上でショートされている。よって、第2の蓄積部160は、出力素子としてトリステートインバータ270を用いて列毎に順次、出力を行うことによって貫通電流の発生を防いでいる。

40

【0014】

図5は、第1の蓄積部150のレイアウト例を示す図である。なお、図5は、第2の蓄積部160のうちのトリステートインバータ270を除いた部分のレイアウト例でもある。320はPウェル領域であり、330はN型アクティブ領域であり、340はP型ア

50

クティブ領域である。なお、Pウェル領域320の範囲外はNウェル領域となっている。350, 360, 370, 380, 390はポリゲート電極であり、400, 410, 420, 430, 440はメタル配線である。また、450の四角状の領域はコンタクト領域である。コンタクト領域450は、メタル配線400~440と、メタル配線400~440の下にあるN型アクティブ領域330、P型アクティブ340もしくはポリゲート電極350~390とを接続する。

【0015】

N型アクティブ領域330及びポリゲート電極350を有するNMOSトランジスタと、P型アクティブ領域340及びポリゲート電極360を有するPMOSトランジスタは、図3のCMOSスイッチ210を構成している。メタル配線400は、NMOSトランジスタとPMOSトランジスタの一端同士を接続しており、CMOSスイッチ210の入力端子となっている。メタル配線410は、NMOSトランジスタとPMOSトランジスタの另一端同士を接続しており、CMOSスイッチ210の出力端子となっている。また、メタル配線410は、ポリゲート電極390にも接続されており、ポリゲート電極390は図3のインバータ220の入力端子となっている。メタル配線440は、インバータ220の出力端子となっており、また図示していないが、メタル配線420はグランド電位ノードに、メタル配線430は電源電位ノードに接続されている。なお、図5においては、簡単のため、1層分のメタル配線のみを図示している。メタル配線440は、ポリゲート電極380にも接続されており、これは図3のトリステートインバータ230の入力端子となっている。トリステートインバータ230の出力は、メタル配線410であり、前述のように、インバータ220の入力であるポリゲート電極390及びCMOSスイッチ210の出力端子に接続されている。なお、ポリゲート電極360は、図3のCMOSスイッチ210の端子GP及びトリステートインバータ230の端子GNとなっている。すでに説明した書き込み動作と保持動作に従って、ポリゲート電極360は、書き込み動作の場合にはローレベル、保持動作の場合にはハイレベルになる。第1の蓄積部150及び第2の蓄積部160のN型アクティブ領域330では、それぞれ、画素100の列に沿った方向に並ぶ複数のNMOSトランジスタが設けられる。また、第1の蓄積部150及び第2の蓄積部160のP型アクティブ領域340では、それぞれ、画素100の列に沿った方向に並ぶ複数のPMOSトランジスタが設けられる。

【0016】

また、図5中のAはコンタクト領域450を含むアクティブ領域の長さ、Bはポリゲート長、Cはコンタクト領域450を含まないアクティブ領域の長さを示している。また、図5中のDはアクティブ領域の幅、EはP型アクティブ領域340とPウェル領域320の距離、FはN型アクティブ領域330とNウェル領域の距離を示している。図5は、 $A = 2.5B$ 、 $C = 1.5B$ 、 $D = 2.5B$ 、 $E = 3B$ 、 $F = 3B$ のデザインルールに従った縮尺で記述している。これらの数字からアクティブ領域330, 340の縦方向の長さを算出することが可能であり、 $4A + 4B + C = 15.5B$ である。また、N型アクティブ領域330の左端からP型アクティブ領域340の右端の距離は、 $2D + E + F = 11B$ である。

【0017】

図6は、図2で示した1個の比較器120と、第1の蓄積部150と第2の蓄積部160の2対分のレイアウト例を示す図である。図5で示したレイアウトを 2×2 個分配置し、その下にトリステートインバータ270を配置している。つまり、列方向に第1の蓄積部150と第2の蓄積部160を配置した蓄積部対を行方向に2つ配置している。上述の計算からN型アクティブ領域331の高さは $15.5B$ であるため、図中のGの高さは、 $15.5B \times 2 + 2.5B = 33.5B$ である。また、Hの高さは $13.5B$ であるため、GとHのトータルは $47B$ である。しかし、2対分を行方向に配置しているので、1対あたりの高さは $23.5B$ となる。このように、行方向に複数対並べて、1対あたりの高さを低減する手法に対して、図7のように1対をより横長の形状にし、高さを低減する手法も考えられる。これは、第1の蓄積部150と第2の蓄積部160を配置した蓄積部

10

20

30

40

50

対を行方向に1つのみ配置している。図7ではN型アクティブ領域330、P型アクティブ領域340の向きを90°変更し、各MOSトランジスタの並びの方向を列方向から行方向に変更することで1対の高さの低減を行っている。上述の計算結果からN型アクティブ領域330の上端からP型アクティブ領域340の下端までの高さは11Bであるため、図中のIの高さは、 $11B \times 2 + 5B = 27B$ である。また、Jの高さはおよそ17Bであるため、IとJのトータルは44.5Bである。よって、図7のレイアウトは、1対あたりの高さが23.5Bである図6よりも面積を抑えることができない。ゆえに、本実施形態の図6のレイアウトは、蓄積部対を列方向に1次元に配置するよりも、2次元状に配置することにより、面積を低減することが可能となる。

【0018】

10

図6では、第1の蓄積部150及び第2の蓄積部160の対が2個隣接しており、隣接する2個の対は、ラインA-A'を中心として線対称のレイアウトになっている。これにより、同一極性のアクティブであるP型アクティブ領域340及び341を隣合わせることによって、行方向の幅を縮小することが可能となる。P型アクティブ領域340にN型アクティブ領域331を隣あわせる場合は、P型アクティブ領域340とPウェル領域321の間にスペースをとる必要があるため、P型アクティブ領域340とN型アクティブ領域331の間の距離が大きくなってしまう。

【0019】

図6においては、ポリゲート電極370が2つのP型アクティブ領域340及び341とオーバーラップしており、2つのPMOSトランジスタのゲート電極となっていることがわかる。これは、図3のトライステートインバータ230の端子GPが2つの第1の蓄積部150の間でショートしていることを意味する。しかし、同一の比較器120の出力信号によって書き込み動作が制御される第1の蓄積部150同士は、同じ制御信号によって書き込み動作を行うため、トライステートインバータ230の端子GP同士がショートしていることは問題とならない。ポリゲート電極370に入力される制御信号は、メタル配線400~440よりも上層のメタル配線で、比較器120から列方向に走る配線によって入力される(図示せず)。図6のように、ポリゲート電極370を2つのMOSトランジスタで共通化することによって、上記の制御信号の配線を2本ではなく、1本に減らすことが可能となる。これにより、配線間ショートによる歩留まり低下を防止することが可能となる。また、縦方向の制御配線本数が多い場合は、配線本数で行方向の幅が大きくなる場合があるので、行方向の幅縮小にも寄与する。

20

30

【0020】

図6及び図7よりも比較器120の行方向の幅が大きい場合は、図8及び図9のレイアウトを採用することが考えられる。図6では、第1の蓄積部150と第2の蓄積部160の蓄積部対を行方向に2対配置していたのに対して、図8では、第1の蓄積部150と第2の蓄積部160の蓄積部対を行方向に3対配置している。

【0021】

図9では、図7の第1の蓄積部150と第2の蓄積部160の蓄積部対を行方向に2対配置している。第1の蓄積部150及び第2の蓄積部160のN型アクティブ領域330では、それぞれ、画素100の行に沿った方向に並ぶ複数のNMOSトランジスタが設けられる。また、第1の蓄積部150及び第2の蓄積部160のP型アクティブ領域340では、それぞれ、画素100の行に沿った方向に並ぶ複数のPMOSトランジスタが設けられる。

40

【0022】

図8では、1つの蓄積部対あたりの高さは $47B \div 3 = 15.7B$ に対して、図9では、 $44.5B \div 2 = 22.25B$ であり、図8のレイアウトの方が図9のレイアウトよりも面積的に有利である。つまり、アクティブ領域(例えば、領域330など)を縦長にし、MOSトランジスタを列方向に並べる方が有利である。ただし、図9も、図10よりも面積的に有利である。図10では、P型アクティブ領域340をN型アクティブ領域330の横に配置することで高さの低減を行っている。しかし、ポリゲート電極360, 38

50

0, 390のパターンが複雑になることで、蓄積部対の高さを図9の半分以下まで低減することができない。よって、やはり、図10のように蓄積部対を行方向に1つのみ配置する(列方向に1次元に配置する)よりも、蓄積部対を2次元状に配置することにより、面積を低減することが可能となることがわかる。

【0023】

(第2の実施形態)

図11は、本発明の第2の実施形態による固体撮像装置の構成例を示す図である。但し、ここでは上述した第1の実施形態との相違点についてのみ説明する。図11では、同一のビットに対応する第1の蓄積部150と第2の蓄積部160を行に沿った方向に近接配置して対とした蓄積部対を、行に沿った方向に2個、列に沿った方向に4個配列している。すなわち、対をなす第1の蓄積部150及び第2の蓄積部160は、画素100の行に沿った方向に隣接して配列されている。ただし、図6で示しているように、第1の蓄積部150に対して第2の蓄積部160は面積が大きく、列方向の高さが大きい。よって、第1の蓄積部150と第2の蓄積部160を行に沿った方向に近接配置して対とした場合は、その対の高さは第2の蓄積部160の高さで決まる。ゆえに、第2の蓄積部160の高さ $\times 4$ だけ面積が必要になる。これに対して、図2と同様に、同一のビットに対応する第1の蓄積部150と第2の蓄積部160を列に沿った方向に近接配置して対とした蓄積部対を2次元状に配置する場合は、図12のようになる。蓄積部対は、行に沿った方向に4個、列に沿った方向に2個配列されている。この場合は、第1の蓄積部150の高さ $\times 2$ + 第2の蓄積部160の高さ $\times 2$ となり、面積を低減することが可能となる。よって、面積低減の観点からは、第1の蓄積部150と第2の蓄積部160を列に沿った方向に近接配置して対とする方、すなわち第1の実施形態の方が第2の実施形態よりも好ましい。

【0024】

(第3の実施形態)

図13は、本発明の第3の実施形態による固体撮像装置の構成例を示す図である。但し、ここでは上述した第1の実施形態との相違点についてのみ説明する。図13では、グレイコードカウンタ500をカウンタ140として用いている。グレイコードカウンタ500がカウントするグレイコードのカウント値は、前後に隣接するカウント値間のハミング距離が1である。これにより、A/D変換のリニアリティ特性の悪化を低減することが可能となる。データ線190は、8ビットのデータ線190-1~190-8を有する。第1の蓄積部150と第2の蓄積部160の蓄積部対を2次元状に配置した場合、同じ高さに複数の第1の蓄積部150が配されるため、例えば、データ線190-1とデータ線190-2のように近接して配されるものがでてくる。このような場合に、例えばバイナリカウンタを用いるとA/D変換の特性に悪影響を及ぼす。以下、この点について説明する。

【0025】

図14は、カウンタ140としてバイナリカウンタを用いた場合のデータ線190-1~190-4の信号の時間波形を示す図である。時刻 t_0 から t_1 がカウント値0、時刻 t_1 から t_2 がカウント値1というようにカウントが進んでいく。ここで、2本のデータ線190-1及び190-2の信号に着目すると、時刻 t_1 において、データ線190-1の信号がローレベルからハイレベルに遷移し、データ線190-2の信号は遷移しない。この時、図13において、データ線190-1とデータ線190-2の間に発生するカップリング容量 C_c に充電を行うことで、データ線190-1の電位はハイレベルに遷移する。一方、時刻 t_2 においては、データ線190-1の信号がハイレベルからローレベルに遷移し、データ線190-2の信号がローレベルからハイレベルに遷移する。つまり、データ線190-1とデータ線190-2の信号は逆方向に変化するため、カップリング容量 C_c を充放電する電荷量は2倍となり、見掛け上、 $2 \times C_c$ の容量値として寄与する。これにより、図14において、時刻 t_2 のデータ線190-1とデータ線190-2の信号の変化が遅くなり、カウント値1の期間の時間幅が広くなり、カウント値2の期間の時間幅が狭くなってしまう。これは、A/D変換のリニアリティが悪化することを意味

する。

【 0 0 2 6 】

図 1 5 は、カウンタ 1 4 0 としてグレイコードカウンタ 5 0 0 を用いた場合のデータ線 1 9 0 - 1 ~ 1 9 0 - 4 の信号の時間波形を示す図である。時刻 t_0 から t_1 がカウント値 0、時刻 t_1 から t_2 がカウント値 1 というようにカウントが進んでいく。グレイコードカウンタ 5 0 0 においては、どのカウント値の切り替わりのタイミングにおいても、1 本のデータ線の信号のみが遷移する。例えば、時刻 t_1 では、データ線 1 9 0 - 1 の信号のみが遷移し、時刻 t_2 では、データ線 1 9 0 - 2 の信号のみが遷移する。よって、図 1 3 において、複数ビットのデータ線 1 9 0 間のカップリング容量は常に対地容量として働く。これにより、A / D 変換のリニアリティ特性の悪化を低減することが可能となる。

10

【 0 0 2 7 】

(第 4 の実施形態)

図 1 6 は、本発明の第 4 の実施形態による固体撮像装置の構成例を示す図である。但し、ここでは上述した第 1 の実施形態との相違点についてのみ説明する。図 1 6 においては、複数ビットのデータ線 1 9 0 の各々にリピータバッファ 5 1 0 を設けている。リピータバッファ 5 1 0 は、左半分の第 1 の蓄積部 1 5 0 と右半分の第 1 の蓄積部 1 5 0 との間における各ビットのデータ線 1 9 0 に設けられ、データ線 1 9 0 の信号を増幅する。右半分（一部）の第 1 の蓄積部 1 5 0 は、リピータバッファ 5 1 0 を介してカウンタ 1 4 0 の出力値を入力する。左半分（他の一部）の第 1 の蓄積部 1 5 0 は、リピータバッファ 5 1 0 を介さずにカウンタ 1 4 0 の出力値を入力する。右半分の第 1 の蓄積部 1 5 0 とカウンタ 1 4 0 との間の距離は、左半分の第 1 の蓄積部 1 5 0 とカウンタ 1 4 0 との間の距離より長い。これにより、複数ビットのデータ線 1 9 0 同士の間で発生するカップリングにより、A / D 変換値に誤差が生じるのを防ぐことができる。

20

【 0 0 2 8 】

(第 5 の実施形態)

図 1 7 は、本発明の第 5 の実施形態による固体撮像装置の構成例を示す図である。但し、ここでは上述した第 4 の実施形態との相違点についてのみ説明する。図 1 7 においては、複数ビットのデータ線 1 9 0 の各々にバッファ 5 2 0 及び 5 3 0 を設けている。バッファ 5 2 0 及び 5 3 0 は、カウンタ 1 4 0 のデータ線 1 9 0 の同一ビットの出力値を増幅する。左半分（一部）の第 1 の蓄積部 1 5 0 は、第 1 のバッファ 5 2 0 を介してカウンタ 1 4 0 の出力値を入力する。右半分（他の一部）の第 1 の蓄積部 1 5 0 は、第 2 のバッファ 5 3 0 を介してカウンタ 1 4 0 の出力値を入力する。これにより、第 1 の蓄積部 1 5 0 中のデータ線 1 9 0 同士の距離が近い領域において、データ線 1 9 0 間で発生するカップリングにより、A / D 変換値に誤差が生じるのを防ぐことができる。また、データ線 1 9 0 は、図 1 6 では、多数の第 1 の蓄積部 1 5 0 を駆動しなければならないのに対して、図 1 7 では、バッファ 5 2 0 及び 5 3 0 のみを駆動すればよく、かつデータ線 1 9 0 間距離を広くとることができる。これにより、データ線 1 9 0 の負荷を軽減し、データ線 1 9 0 上を伝送するカウント信号の遅延量を低減することができる。理想的にはすべての列で A / D 変換値が一定となる場合にも、カウント信号が遅延すると、カウンタ 1 4 0 から遠い列ほど徐々に A / D 変換値が大きくなり、シェーディングのノイズとなる。よって、図 1 7 の構成により、シェーディングを低減することが可能となる。

30

40

【 0 0 2 9 】

上記の第 1 の実施形態では、画素 1 0 0 の各列に A / D 変換部が 1 つずつ設けられ、画素ピッチ = A / D 変換部のピッチの場合を例にとって説明したが、これに限られるものではない。画素ピッチ > A / D 変換部のピッチでも、画素ピッチ < A / D 変換部のピッチでもよい。

【 0 0 3 0 】

また、第 1 ~ 第 5 の実施形態では、A / D 変換精度が 8 ビットの場合を例にとって説明したが、これに限られるものではない。

【 0 0 3 1 】

50

また、第１の実施形態では、第１の蓄積部１５０として、ＣＭＯＳスイッチ２１０とインバータ２２０とトライステートインバータ２３０を用いたものを例にとって説明したが、これに限られるものではない。また、第１の実施形態では、第２の蓄積部１６０として、ＣＭＯＳスイッチ２４０とインバータ２５０と２個のトライステートインバータ２６０、２７０を用いたものを例にとって説明したが、これに限られるものではない。

【００３２】

また、第１～第５の実施形態では、１つの比較器１２０に対して行方向に並べる第１の蓄積部１５０及び第２の蓄積部１６０の数が２から４の場合を例にとって説明したが、これに限られるものではない。５以上の数でもよい。

【００３３】

(第６の実施形態)

図１８は、本発明の第６の実施形態による撮像システムの構成例を示す図である。撮像システム８００は、例えば、光学部８１０、撮像素子８８０、映像信号処理部８３０、記録・通信部８４０、タイミング制御部８５０、システム制御部８６０、及び再生・表示部８７０を含む。撮像装置８２０は、撮像素子８８０及び映像信号処理部８３０を有する。撮像素子８８０は、先の実施形態で説明した固体撮像装置が用いられる。

【００３４】

レンズ等の光学系である光学部８１０は、被写体からの光を撮像素子８８０の、複数の画素１００が２次元状に配列された画素部に結像させ、被写体の像を形成する。撮像素子８８０は、タイミング制御部８５０からの信号に基づくタイミングで、画素部に結像された光に応じた信号を出力する。撮像素子８８０から出力された信号は、映像信号処理部８３０に入力され、映像信号処理部８３０が、プログラム等によって定められた方法に従って信号処理を行う。映像信号処理部８３０での処理によって得られた信号は画像データとして記録・通信部８４０に送られる。記録・通信部８４０は、画像を形成するための信号を再生・表示部８７０に送り、再生・表示部８７０に動画や静止画像を再生・表示させる。記録・通信部８４０は、また、映像信号処理部８３０からの信号を受けて、システム制御部８６０と通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。

【００３５】

システム制御部８６０は、撮像システムの動作を統括的に制御するものであり、光学部８１０、タイミング制御部８５０、記録・通信部８４０、及び再生・表示部８７０の駆動を制御する。また、システム制御部８６０は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラム等が記録される。また、システム制御部８６０は、例えばユーザの操作に応じて駆動モードを切り替える信号を撮像システム内に供給する。具体的な例としては、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらし等である。タイミング制御部８５０は、システム制御部８６０による制御に基づいて撮像素子８８０及び映像信号処理部８３０の駆動タイミングを制御する。

【００３６】

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

【符号の説明】

【００３７】

１００ 画素、１１０ 垂直走査回路、１２０ 比較器、１３０ 参照電圧発生器、１４０ カウンタ、１５０ 第１の蓄積部、１６０ 第２の蓄積部、１７０ 水平走査回路、１８０ 出力部、１９０ データ線、２００ 出力線


10

20


30

40


【図 1】




【図 2】




【図 3】




【図 5】




【図 4】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 11】




【図 12】




【図 13】




【図 14】




【図 15】




【図 16】



【図 17】



【図 18】



フロントページの続き

(72)発明者 松野 靖司
東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

審査官 松永 隆志

(56)参考文献 特開2010-268080(JP,A)
特開2009-296466(JP,A)
特開2011-019136(JP,A)
特開2012-095349(JP,A)
特開2009-089050(JP,A)
特開2013-012966(JP,A)
特開2006-025189(JP,A)
特開2011-205393(JP,A)
特開2013-026675(JP,A)

(58)調査した分野(Int.Cl., DB名)
H04N 5/225 - 5/378