

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2013-201740

(P2013-201740A)

(43) 公開日 平成25年10月3日(2013.10.3)

(51) Int.Cl.
H03M 1/50 (2006.01)F I
H03M 1/50テーマコード (参考)
5 J 0 2 2

審査請求 有 請求項の数 11 O L (全 22 頁)

(21) 出願番号 特願2012-110883 (P2012-110883)
 (22) 出願日 平成24年5月14日 (2012.5.14)
 (31) 優先権主張番号 10-2012-0029860
 (32) 優先日 平成24年3月23日 (2012.3.23)
 (33) 優先権主張国 韓国 (KR)

特許法第30条第2項適用申請有り 2011年IEEE
 Eアジアソリッドステート回路カンファレンス (IEEE
 Asian Solid-State Circuits Conference 2011) プロシー
 ディングズ (講演論文集) のCD-ROMの13-2, 3
 25-328頁において、2011年11月14日に発
 表した。

(71) 出願人 508355493
 浦項工科大学校 産学協力団
 POSTECH ACADEMY-IND
 USTRY FOUNDATION
 大韓民国慶尚北道浦項市南區孝子洞山31
 番地
 San 31, Hyoja-dong, N
 am-gu, Pohang-si Gye
 ongsangbuk-do 790-7
 84 Republic of Kore
 a
 (74) 代理人 100101454
 弁理士 山田 卓二
 (74) 代理人 100081422
 弁理士 田中 光雄

最終頁に続く


(54) 【発明の名称】 スルーレート制御を利用した時間差増幅器及び時間差増幅方法

(57) 【要約】 (修正有)

【課題】 オープンループ (open loop) スルー
 レート (slew rate) 制御方式を適用して広い
 入力時間区間で一定の時間利得を持たせ、低い値の時間
 利得から高い値の時間利得まで外部で可変できるように
 した時間差増幅器を提供する。

【解決手段】 初期状態で第1、2充電用キャパシタC1
 1、C21に電源圧VDDのレベルで電圧を充電させた
 後、第1デジタル入力信号がシフトされる時、前記第1
 充電用キャパシタC11の充電電圧を先に第1スルー
 レートで低下させ、その後、第2デジタル入力信号がシフ
 トされて前記第1、2デジタル入力信号がすべて初期状
 態から変わると、前記第1、2充電用キャパシタC11
 、C21の充電電圧をすべて第2スルーレートで低下さ
 せながら基準電圧Vrefと比較してそれによる第1、
 2デジタル出力信号OUT1、OUT2を発生する。

【選択図】 図8



【特許請求の範囲】

【請求項 1】

第 1 入力端子に入力される第 1 デジタル入力信号がシフトされる時、第 1 充電用キャパシタに電源電圧のレベルで充電された電圧に対して第 1 スルーレートを設定して前記第 1 スルーレートで低下される第 1 出力電圧を発生した後、第 2 入力端子に入力される第 2 デジタル入力信号がシフトされて第 1 デジタル入力信号と第 2 デジタル入力信号の状態がすべて初期状態から変わる時、前記第 1 スルーレートを第 2 スルーレートに変更して前記第 2 スルーレートで低下される第 1 出力電圧を発生する第 1 スルーレート設定部及び前記第 1 スルーレート設定部から出力される第 1 出力電圧を基準電圧と比較してそれによる第 1 デジタル信号を出力する第 1 電圧比較器を具備する第 1 デジタル信号出力部；並びに

10

第 3 入力端子に入力される前記第 2 デジタル入力信号がシフトされないことに基づいて第 2 充電用キャパシタに充電された電源電圧レベルの電圧をそのまま第 2 出力電圧として出力し、第 3 入力端子に入力される前記第 2 デジタル入力信号がシフトされて第 1 デジタル入力信号と第 2 デジタル入力信号の状態がすべて初期状態から変わる時、電源電圧のレベルで充電された電圧に対して第 2 スルーレートを設定して前記第 2 スルーレートで低下される第 2 出力電圧を発生する第 2 スルーレート設定部及び前記第 2 スルーレート設定部から出力される第 2 出力電圧を前記基準電圧と比較してそれによる第 2 デジタル信号を出力する第 2 電圧比較器を具備する第 2 デジタル信号出力部；を含むことを特徴とするスルーレート制御を利用した時間差増幅器。

20

【請求項 2】

前記第 1 スルーレート設定部は、

電源端子 VDD と接地端子 VSS の間に直列接続された第 1 充電用スイッチ S11、第 1 充電用キャパシタ C11 及び

直列接続されて前記第 1 充電用スイッチ S11 と前記第 1 充電用キャパシタ C11 の共通接続点である第 1 ノード N11 と接地端子 VSS の間にそれぞれ直列接続された第 1 放電用スイッチ S12 及び第 1 電流源 IB11、第 2 放電用スイッチ S13 及び第 2 電流源 IB12 を具備し、

前記第 1 ノード N11 が前記第 1 電圧比較器の反転入力端子に接続されたことを特徴とする請求項 1 に記載のスルーレート制御を利用した時間差増幅器。

【請求項 3】

30

前記第 1 電流源 IB11 及び第 2 電流源 IB12 は時間差増幅器の外部で調節可能であることを特徴とする請求項 2 に記載のスルーレート制御を利用した時間差増幅器。

【請求項 4】

前記第 1 スルーレートを前記第 2 スルーレートに変更して前記第 2 スルーレートで低下され始める初期の第 1 出力電圧は前記基準電圧より高いことを特徴とする請求項 1 に記載のスルーレート制御を利用した時間差増幅器。

【請求項 5】

前記第 2 スルーレート設定部は、

電源端子 VDD と接地端子 VSS の間に直列接続された第 2 充電用スイッチ S21 及び第 2 充電用キャパシタ C21 及び、

40

前記第 2 充電用スイッチ S21 と前記第 2 充電用キャパシタ C21 の共通接続点である第 2 ノード N21 と接地端子 VSS の間にそれぞれ直列接続された第 3 放電用スイッチ S22 及び第 3 電流源 IB21、第 4 放電用スイッチ S23 及び第 4 電流源 IB22 を具備し、

前記第 2 ノード N21 が前記第 2 電圧比較器の正転入力端子に接続されたことを特徴とする請求項 1 に記載のスルーレート制御を利用した時間差増幅器。

【請求項 6】

前記時間差増幅器の時間利得は前記第 1 スルーレートを前記第 2 スルーレートで除したもので決定されることを特徴とする請求項 1 に記載のスルーレート制御を利用した時間差増幅器。

50

【請求項 7】

前記第 1 出力電圧及び第 2 出力電圧は前記第 1 デジタル入力信号及び第 2 デジタル入力信号によってのみ決定され、フィードバック電圧と無関係であることを特徴とする請求項 1 に記載のスルーレート制御を利用した時間差増幅器。

【請求項 8】

前記第 1 スルーレートは前記第 1 電流源の値を前記第 1 充電用キャパシタの静電容量値で除した値で決定されることを特徴とする請求項 1 に記載のスルーレート制御を利用した時間差増幅器。

【請求項 9】

前記第 2 スルーレートは前記第 2 電流源の値を前記第 2 充電用キャパシタの静電容量値で除した値で決定されることを特徴とする請求項 1 に記載のスルーレート制御を利用した時間差増幅器。

【請求項 10】

第 1 入力端子に入力される第 1 デジタル入力信号がシフトされる時、第 1 充電用キャパシタに基底電圧のレベルに放電された電圧に対して第 1 スルーレートを設定して前記第 1 スルーレートで上昇される第 1 出力電圧を発生した後、第 2 入力端子に入力される第 2 デジタル入力信号がシフトされて第 1 デジタル入力信号と第 2 デジタル入力信号の状態がすべて初期状態から変わる時、前記第 1 スルーレートを第 2 スルーレートに変更して前記第 2 スルーレートで上昇される第 1 出力電圧を発生する第 1 スルーレート設定部及び前記第 1 スルーレート設定部から出力される第 1 出力電圧を基準電圧と比較してそれによる第 1 デジタル信号を出力する第 1 電圧比較器を具備する第 1 デジタル信号出力部；並びに

第 3 入力端子に入力される前記第 2 デジタル入力信号がシフトされないことに基づいて第 2 充電用キャパシタに放電された基底電圧レベルの電圧をそのまま第 2 出力電圧として出力し、第 3 入力端子に入力される前記第 2 デジタル入力信号がシフトされて第 1 デジタル入力信号と第 2 デジタル入力信号の状態がすべて初期状態から変わる時、基底電圧のレベルに放電された電圧に対して第 2 スルーレートを設定して前記第 2 スルーレートで上昇される第 2 出力電圧を発生する第 2 スルーレート設定部及び前記第 2 スルーレート設定部から出力される第 2 出力電圧を前記基準電圧と比較してそれによる第 2 デジタル信号を出力する第 2 電圧比較器を具備する第 2 デジタル信号出力部；を含むことを特徴とするスルーレート制御を利用した時間差増幅器。

【請求項 11】

(a) 第 1 スルーレート設定部の第 1 入力端子に入力される第 1 デジタル入力信号がシフトされる時、第 1 充電用キャパシタに電源電圧のレベルで充電された電圧に対して第 1 スルーレートを設定してそれに応じて変化される第 1 出力電圧を発生した後、第 2 入力端子に入力される第 2 デジタル入力信号がシフトされて第 1 デジタル入力信号と第 2 デジタル入力信号の状態がすべて初期状態から変わる時、前記第 1 スルーレート設定部で前記第 1 スルーレートを第 2 スルーレートに変更してそれに応じて変化される第 1 出力電圧を発生するステップ；

(b) 第 1 電圧比較器で前記第 1 出力電圧を基準電圧と比較してそれによる第 1 デジタル信号を出力するステップ；

(c) 第 2 スルーレート設定部の第 3 入力端子に入力される前記第 2 デジタル入力信号がシフトされないことに基づいて前記第 2 スルーレート設定部の第 2 充電用キャパシタに電源電圧のレベルで充電された電圧又は基底電圧レベルの放電された電圧をそのまま第 2 出力電圧として出力し、前記第 2 スルーレート設定部の第 3 入力端子に入力される前記第 2 デジタル入力信号がシフトされて第 1 デジタル入力信号と第 2 デジタル入力信号の状態がすべて初期状態から変わる時、前記電源電圧のレベルで充電された電圧又は基底電圧のレベルに放電された電圧に対して第 2 スルーレートを設定してそれに応じて変化される第 2 出力電圧を発生するステップ；及び

(d) 第 2 電圧比較器で前記第 2 スルーレート設定部から出力される第 2 出力電圧を前記基準電圧と比較してそれによる第 2 デジタル信号を出力するステップ；を含むことを特徴

とするスルーレート制御を利用した時間差増幅方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は時間差増幅器 (time difference amplifier) に関し、特にデジタル入力信号の状態組み合わせによって内部出力電圧のスルーレートを変更してスルーレート間の割合で時間利得 (time gain) が決定され、外部でスルーレートを調節可能にして時間利得を制御できるようにしたスルーレート制御を利用した時間差増幅器に関する。

【背景技術】

【0002】

最近の半導体工程技術の発達に助けられてアナログ集積回路の動作速度が向上し、それに伴って回路の供給電圧は低くなっている。このような環境では電圧分解能 (voltage resolution) に比べて時間分解能 (time resolution) がより優れた特性を示す。これによって、最近ではアナログ信号間の電圧差をデジタル値に変換するアナログデジタルコンバータ (ADC: analog to digital converter) の代わりにタイムデジタルコンバータ (TDC: time to digital converter) を使用する傾向にある。タイムデジタルコンバータを単独で使用せず、電圧制御ディレイライン (VCDL: voltage controlled delay line) とタイムデジタルコンバータを直列に連結すると電圧制御ディレイラインがアナログ電圧差を2つのデジタル信号の立ち上がりエッジ (rising edge) 間の時間差に転換し、さらにこれをタイムデジタルコンバータがデジタル値に変換してアナログデジタルコンバータと同じ効果を得ることができる。

【0003】

タイムデジタルコンバータの時間分解能を向上させるための方法には様々なものがある。そのうち1つの方法は時間差増幅器をタイムデジタルコンバータの前端に連結して使用する方法である。

【0004】

時間差増幅器は2つのデジタル入力信号の変化エッジ間の時間差を所定の割合で増幅して、2つのデジタル出力信号の変化エッジ間の時間差を大きくする回路である。時間差増幅器の時間利得は2つのデジタル出力信号の変化エッジ時間差を2つのデジタル入力信号変化エッジ時間差で除したもので定義される。

【0005】

図1は、従来の時間差増幅器の機能を示す図である。図1を参照すると、時間差増幅器110に入力される第1、2デジタル入力信号IN1、IN2の変化エッジ時間差を ΔT_{IN} といい、時間差増幅器110の第1、2デジタル出力信号OUT1、OUT2の変化エッジ時間差を ΔT_{OUT} とした時、時間差増幅器110の時間利得Gは $\Delta T_{OUT} / \Delta T_{IN}$ になる。

【0006】

前述の説明のように時間差増幅器はタイムデジタルコンバータと直列に連結されて使用されるが、図2は、その一例を示したものである。図2を参照すると、時間差増幅器210の2つの出力端がタイムデジタルコンバータ220の2つの入力端に連結される方式で直列接続される。このような場合、タイムデジタルコンバータ220に入力される2つのデジタル信号は時間差増幅器210によって変化エッジ時間差が増幅されているので結果的にタイムデジタルコンバータ210の時間分解能が向上する効果をもたらす。

【0007】

図3は、前記時間分解能が向上する原理を示したものである。図3を参照すると、時間利得がGである時間差増幅器と時間分解能がTdであるタイムデジタルコンバータを前記図2と同様に直列に連結すると最終時間分解能は Td / G になる。このような場合、2つのディレイライン間の時間遅延差がタイムデジタルコンバータの時間分解能になるバーニ

10

20

30

40

50

アディレイライン (Vernier delay line) を利用する既存のタイムデジタルコンバータの時間分解能の向上方法に比べて、回路のサイズ及び電力消費は非常に小さく、時間分解能がより向上した効果を得ることができる。

【0008】

時間差増幅器が様々な応用分野で効果的に使用されるためには幾つかの条件を満たさなければならないが、その代表的なものとして大きい時間利得 (large gain)、広い入力範囲 (wide input range) 及び線形性 (linearity) を挙げることができる。

【0009】

すなわち、時間差増幅器に入力される2つのデジタル入力信号の変化エッジ時間差が広い時間区間で、2つのデジタル出力信号の変化エッジ時間差が2つのデジタル入力信号の変化エッジ時間差に対して一定の割合を維持し、その割合が大きい値を有する条件を満たさなければならない。

【0010】

なぜなら、時間差増幅器は前述の説明のように主にタイムデジタルコンバータなどと結合して使用されるが、時間利得が小さい場合、数個の時間差増幅器を直列に連結しなければ所望の時間利得と時間分解能を得ることができないからである。また、時間差増幅器が入力変化エッジ時間差が狭い区間でのみ動作する場合、タイムデジタルコンバータの動作範囲が制限されるからである。さらに、時間差増幅器の時間利得が入力変化エッジ時間差に対して一定ではない場合、時間差増幅器を正確な時間区間を測定する場合に使用することができないからである。

【0011】

図4は、従来の時間差増幅器の回路図である。図4を参照すると、従来の時間差増幅器400はポジティブフィードバックループ (positive feedback loop) 構造からなる。ここで、時間差増幅器400はSRラッチ410、420の準安定 (metastable) 状態を利用した時間差増幅器である。すなわち、前記時間差増幅器400は2つのデジタル入力信号の変化エッジ時間差が短くなるほど2つの出力信号の状態変化にかかる時間が長くなる現象を利用した時間差増幅器である。前記時間差増幅器400の時間差増幅機能は2つの入力信号の変化エッジ時間差が準安定状態に該当する区間に存在する時にのみ行われる。そして、時間差増幅器400はポジティブフィードバッククロズループ構造によって時間利得値が入力変化エッジ時間差に対して一定ではないので非常に狭い時間区間 ($\pm 40 \text{ ps}$) でのみ使用可能である。その時間利得も最大20に留まる。

【0012】

図5は、他の従来の時間差増幅器の回路図である。図5に示す時間差増幅器500もポジティブフィードバックループ構造からなり、NANDゲートND1、ND2に基づくSRラッチ510を含む。前記時間差増幅器500は対称をなすそれぞれの2つのNANDゲートND1、ND2のプルダウン (pull-down) 回路によって放電される程度を反対側のNANDゲートの出力が決定するようにして入力状態が先に変わる側のNANDゲートの出力は早く変わり入力状態が後で変わる側のNANDゲートの出力を遅く変

【先行技術文献】

【特許文献】

【0013】

【特許文献1】特開2009-124476号公報

【発明の概要】

【発明が解決しようとする課題】

【0014】

前記時間差増幅器500の時間差増幅機能は2つのNANDゲートND1、ND2それぞれの出力が互いに反対側のNANDゲートの動作に及ぼす影響を制御できるように狭い

10

20

30

40

50

入力時間区間でのみ行われる。前記時間差増幅器 500 はポジティブフィードバックループ構造からなるので、時間利得値が入力変化エッジ時間差に対して一定ではなく、これを補正するために電圧制御ディレイライン (VCDL: voltage controlled delay line) に基づく補正部 520 が必要となる。前記時間差増幅器 500 の時間利得は 2 に固定され最大入力時間区間は補正部 520 を用いた場合 ±100 ps 程度である。時間利得を上げるためには複数の時間差増幅器を連続して連結するカスケード (cascade) 構造を使用すべきである。

【0015】

このように、従来の技術による時間差増幅器はポジティブフィードバックループ構造によって時間利得値が入力変化エッジ時間差に対して一定ではなく、そのため非常に狭い時間区間でのみ制限的に使用できる欠陥があり、時間利得が低い欠陥がある。

また、従来の技術による時間差増幅器は時間利得を高めるために複数の時間差増幅器を連続して連結するカスケード構造を使用しなければならないため、設置空間と費用が多くなる問題がある。

【0016】

本発明が解決しようとする課題は、オープンループ (open loop) スルーレート (slew rate) 制御方式を適用して広い入力時間区間で一定の時間利得を持たせ、低い値の時間利得から高い値の時間利得まで外部で可変できるようにした時間差増幅器を提供することにある。

【0017】

本発明が解決しようとする課題は、前述の課題に制限されない。本発明の他の課題及び長所は以下の説明によってより明らかに理解されるであろう。

【課題を解決するための手段】

【0018】

前記技術的課題を解決するための本発明の第 1 実施形態による時間差増幅器は、第 1 入力端子に入力される第 1 デジタル入力信号がシフトされる時、第 1 充電用キャパシタに電源電圧のレベルで充電された電圧に対して第 1 スルーレートを設定して前記第 1 スルーレートで低下される第 1 出力電圧を発生した後、第 2 入力端子に入力される第 2 デジタル入力信号がシフトされて第 1 デジタル入力信号と第 2 デジタル入力信号の状態がすべて初期状態から変わる時、前記第 1 スルーレートを第 2 スルーレートに変更して前記第 2 スルーレートで低下される第 1 出力電圧を発生する第 1 スルーレート設定部及び前記第 1 スルーレート設定部から出力される第 1 出力電圧を基準電圧と比較してそれによる第 1 デジタル信号を出力する第 1 電圧比較器を具備する第 1 デジタル信号出力部；並びに第 3 入力端子に入力される前記第 2 デジタル入力信号がシフトされないことに基づいて第 2 充電用キャパシタに充電された電源電圧レベルの電圧をそのまま第 2 出力電圧として出力し、その後、第 3 入力端子に入力される前記第 2 デジタル入力信号がシフトされて第 1 デジタル入力信号と第 2 デジタル入力信号の状態がすべて初期状態から変わる時、電源電圧のレベルで充電された電圧に対して第 2 スルーレートを設定して前記第 2 スルーレートで低下される第 2 出力電圧を発生する第 2 スルーレート設定部及び前記第 2 スルーレート設定部から出力される第 2 出力電圧を前記基準電圧と比較してそれによる第 2 デジタル信号を出力する第 2 電圧比較器を具備する第 2 デジタル信号出力部；を含むことを特徴とする。

【0019】

前記技術的課題を解決するための本発明の第 2 実施形態による時間差増幅器は、第 1 入力端子に入力される第 1 デジタル入力信号がシフトされる時、第 1 充電用キャパシタに基底電圧のレベルに放電された電圧に対して第 1 スルーレートを設定して前記第 1 スルーレートで上昇される第 1 出力電圧を発生した後、第 2 入力端子に入力される第 2 デジタル入力信号がシフトされて第 1 デジタル入力信号と第 2 デジタル入力信号の状態がすべて初期状態から変わる時、前記第 1 スルーレートを第 2 スルーレートに変更して前記第 2 スルーレートで上昇される第 1 出力電圧を発生する第 1 スルーレート設定部及び前記第 1 スルーレート設定部から出力される第 1 出力電圧を基準電圧と比較してそれによる第 1 デジタル

信号を出力する第1電圧比較器を具備する第1デジタル信号出力部；並びに第3入力端子に入力される前記第2デジタル入力信号がシフトされないことに基づいて第2充電用キャパシタに放電された基底電圧レベルの電圧をそのまま第2出力電圧として出力し、第3入力端子に入力される前記第2デジタル入力信号がシフトされて第1デジタル入力信号と第2デジタル入力信号の状態がすべて初期状態から変わる時、基底電圧のレベルに放電された電圧に対して第2スルーレートを設定して前記第2スルーレートで上昇される第2出力電圧を発生する第2スルーレート設定部及び前記第2スルーレート設定部から出力される第2出力電圧を前記基準電圧と比較してそれによる第2デジタル信号を出力する第2電圧比較器を具備する第2デジタル信号出力部；を含むことを特徴とする。

【0020】

前記技術的課題を解決するための本発明の第3実施形態による時間差増幅方法は、(a)第1スルーレート設定部の第1入力端子に入力される第1デジタル入力信号がシフトされる時、第1充電用キャパシタに電源電圧のレベルで充電された電圧又は基底電圧レベルの放電された電圧に対して第1スルーレートを設定してそれに応じて変化される第1出力電圧を発生した後、前記第1スルーレート設定部の第2入力端子に入力される第2デジタル入力信号がシフトされて第1デジタル入力信号と第2デジタル入力信号の状態がすべて初期状態から変わる時、前記第1スルーレート設定部で前記第1スルーレートを第2スルーレートに変更してそれに応じて変化される第1出力電圧を発生するステップ；(b)第1電圧比較器で前記第1出力電圧を基準電圧と比較してそれによる第1デジタル信号を出力するステップ；(c)第2スルーレート設定部の第3入力端子に入力される前記第2デジタル入力信号がシフトされないことに基づいて前記第2スルーレート設定部の第2充電用キャパシタに電源電圧のレベルで充電された電圧又は基底電圧レベルの放電された電圧をそのまま第2出力電圧として出力し、その後、前記第2スルーレート設定部の第3入力端子に入力される前記第2デジタル入力信号がシフトされて第1デジタル入力信号と第2デジタル入力信号の状態がすべて初期状態から変わる時、前記電源電圧のレベルで充電された電圧又は基底電圧のレベルに放電された電圧に対して第2スルーレートを設定してそれに応じて変化される第2出力電圧を発生するステップ；及び(d)第2電圧比較器で前記第2スルーレート設定部から出力される第2出力電圧を前記基準電圧と比較してそれによる第2デジタル信号を出力するステップ；を含むことを特徴とする。

【発明の効果】

【0021】

本発明は時間差増幅器の時間利得はデジタル入力信号の状態組み合わせによって変わる出力電圧のスルーレート間の割合で決定され、前記出力電圧のスルーレートを外部で調節可能にして時間差増幅器が製作された後に様々な目的と用途に応じてより便利に時間利得を変更できる効果がある。

【0022】

また、時間差増幅器をオープンループ(open loop)構造で設計することによって、既存の時間差増幅器に比べて広い入力時間区間で一定の値の時間利得を得ることができる利点がある。

【図面の簡単な説明】

【0023】

【図1】従来の時間差増幅器の機能を示す図である。

【図2】時間差増幅器がタイムデジタルコンバータと直列に連結された構造を示す図である。

【図3】従来の時間差増幅器で時間分解能が向上する原理を示す図である。

【図4】従来の時間差増幅器の回路図である。

【図5】他の従来の時間差増幅器の回路図である。

【図6】本発明によるスルーレート制御を利用した時間差増幅器のブロック図である。

【図7】図6に示すデジタル入力信号、2つの出力電圧及びデジタル出力信号のタイミング図である。

【図 8】本発明による時間差増幅器の詳細回路図である。

【図 9】従来の時間差増幅器の特性グラフと本発明による時間差増幅器の特性グラフである。

【図 10 A】本発明による時間差増幅器におけるデジタル出力信号の変化エッジ時間差を示すグラフである。

【図 10 B】本発明による時間差増幅器におけるデジタル出力信号の変化エッジ時間差を示すグラフである。

【図 10 C】本発明による時間差増幅器におけるデジタル出力信号の変化エッジ時間差を示すグラフである。

【図 10 D】本発明による時間差増幅器におけるデジタル出力信号の変化エッジ時間差を示すグラフである。

【図 11】本発明で時間利得の計算結果に対する H S P I C E シミュレーション結果の平均誤差と最大誤差とを示すグラフである。

【図 12】本発明による時間差増幅器と従来の時間差増幅器の性能を比較した表である。

【発明を実施するための形態】

【0024】

以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。

【0025】

以下、添付図面に基づき、本発明の好ましい実施形態を詳細に説明すると次のとおりである。

【0026】

図 6 は、本発明によるスルーレート制御を利用した時間差増幅器のブロック図であり、図 6 に示すように、時間差増幅器 600 は第 1 デジタル信号出力部 610 及び第 2 デジタル信号出力部 620 を具備する。そして、前記第 1 デジタル信号出力部 610 は第 1 スルーレート設定部 611 及び第 1 電圧比較器 612 を具備し、前記第 2 デジタル信号出力部 620 は第 2 スルーレート設定部 621 及び第 2 電圧比較器 622 を具備する。

【0027】

第 1 デジタル入力信号 I N 1 が第 1 スルーレート設定部 611 の第 1 入力端子 I 1 と第 2 スルーレート設定部 621 の第 4 入力端子 I 4 に共通に入力される。そして、第 2 デジタル入力信号 I N 2 が第 1 スルーレート設定部 611 の第 2 入力端子 I 2 と第 2 スルーレート設定部 621 の第 3 入力端子 I 3 に共通に入力される。第 1 電圧比較器 612 の反転入力端子が前記第 1 スルーレート設定部 611 の出力端子に連結され、正転入力端子が基準電圧 V r e f の端子に連結される。第 2 電圧比較器 622 の反転入力端子が前記第 2 スルーレート設定部 621 の出力端子に連結され、正転入力端子が前記基準電圧 V r e f の端子に連結される。

【0028】

第 1 スルーレート設定部 611 は第 1、2 入力端子 I 1、I 2 にそれぞれ入力される第 1、2 デジタル入力信号 I N 1、I N 2 の状態組み合わせによってスルーレートを設定してそれによる第 1 出力電圧 O 1 を発生する。第 1 電圧比較器 612 は前記第 1 スルーレート設定部 611 の第 1 出力電圧 O 1 を基準電圧 V r e f と比較してそれによる第 1 デジタル出力信号 O U T 1 を発生する。

【0029】

第 2 スルーレート設定部 621 は第 3、4 入力端子 I 3、I 4 にそれぞれ入力される前記第 2、1 デジタル入力信号 I N 2、I N 1 の状態組み合わせによってスルーレートを設定してそれによる第 2 出力電圧 O 2 を発生する。第 2 電圧比較器 622 は前記第 2 スルーレート設定部 621 の第 2 出力電圧 O 2 を前記基準電圧 V r e f と比較してそれによる第 2 デジタル出力信号 O U T 2 を発生する。

【0030】

このように、時間差増幅器 600 で前記第 1、2 デジタル出力信号 O U T 1、O U T 2

10

20

30

40

50

は前記第 1、2 デジタル入力信号 I_{N1} 、 I_{N2} によってのみ決定され、フィードバック (feedback) を使用しないオープンループ (open-loop) 構造からなることがわかる。

【0031】

図 7 は、前記第 1、2 デジタル入力信号 I_{N1} 、 I_{N2} 、第 1、2 出力電圧 O_1 、 O_2 及び第 1、2 デジタル出力信号 O_{UT1} 、 O_{UT2} のタイミング図である。前記時間差増幅器 600 のより詳細な動作原理を図 7 を参照して説明すると次のとおりである。

【0032】

前記第 1、2 デジタル入力信号 I_{N1} 、 I_{N2} が「00」である初期時間区間 ($T=0$) で、第 1、2 スルーレート設定部 611、621 は電源電圧 (例えば、 V_{DD}) をそのまま第 1、2 出力電圧 O_1 、 O_2 に出力する。

10

【0033】

その後、前記第 1、2 デジタル入力信号 I_{N1} 、 I_{N2} のうち 1 つがシフト (例えば、10) された時間区間 (例えば、 $0 < T < T_1$) で、第 1 スルーレート設定部 611 は第 1 入力端子 I_1 を介して前記変化した第 1 デジタル入力信号 I_{N1} を入力されるので前記電源電圧 V_{DD} に対し第 1 スルーレート SR_1 を設定してそれによる第 1 出力電圧 O_1 を発生する。この時、前記第 2 スルーレート設定部 621 は第 3 入力端子 I_3 を介して変化していない第 2 デジタル入力信号 I_{N2} を入力され続けているので前記電源電圧 V_{DD} をそのまま第 2 出力電圧 O_2 として出力し続ける。

【0034】

20

その後、第 2 デジタル入力信号 I_{N2} がシフトされて前記第 1、2 デジタル入力信号 I_{N1} 、 I_{N2} のすべてがシフト (例えば、11) された時間区間 (例えば、 $T_1 < T$) で、前記第 1 スルーレート設定部 611 は前記電源電圧 V_{DD} に対して前に適用された第 1 スルーレート SR_1 を第 2 スルーレート SR_2 に変更してそれによる第 1 出力電圧 O_1 を発生する。この時、前記第 2 スルーレート設定部 621 は前記電源電圧 V_{DD} に対して第 2 スルーレート SR_2 を設定してそれによる第 2 出力電圧 O_2 を発生する。したがって、第 1、2 スルーレート設定部 611、621 の第 1、2 出力電圧 O_1 、 O_2 は図 7 のように第 1 スルーレート SR_1 による電圧レベル差を有し同じ第 2 スルーレート SR_2 で減少される。

【0035】

30

この時、第 1 電圧比較器 612 は上記のように減少される第 1 スルーレート設定部 611 の第 1 出力電圧 O_1 を基準電圧 V_{ref} と比較して前記第 1 出力電圧 O_1 が基準電圧 V_{ref} のレベル以下に落ちた時 (例えば、 $T = T_2$) 第 1 デジタル出力信号 O_{UT1} を基底電圧 (例えば、 V_{SS}) から電源電圧 (例えば、 V_{DD}) のレベルにシフトさせる。第 2 電圧比較器 622 は上記のように減少される第 2 スルーレート設定部 621 の第 2 出力電圧 O_2 を前記基準電圧 V_{ref} と比較して前記第 2 出力電圧 O_2 が基準電圧 V_{ref} のレベル以下に落ちた時 (例えば、 $T = T_3$) 第 2 デジタル出力信号 O_{UT2} を前記基底電圧から電源電圧 V_{DD} のレベルにシフトさせる。

【0036】

もし、上記のような時間区間にそれぞれ適用された前記第 1 スルーレート SR_1 が前記第 2 スルーレート SR_2 に比べて大きい場合、第 1、2 出力電圧 O_1 、 O_2 が前記基準電圧 V_{ref} に到達される時間間隔 ΔT_{out} が前記第 1、2 デジタル入力信号 I_{N1} 、 I_{N2} の変化エッジ時間差 ΔT_{in} に比べて一定の割合で大きく現れる。

40

【0037】

なぜなら、前記時間区間 ($0 < T < T_1$) で第 1 出力電圧 O_1 が第 1 スルーレート SR_1 で低下されている時、第 2 出力電圧 O_2 は電源電圧 V_{DD} を維持し続けていたが、時間区間 ($T_1 < T$) からは第 1、2 出力電圧 O_1 、 O_2 のすべてが第 2 スルーレート SR_2 で低下されるので第 1 スルーレート SR_1 と T_1 時間に相応するように第 1、2 出力電圧 O_1 、 O_2 に差が生じるからである。

【0038】

50

前記第 1、2 デジタル入力信号 I N 1、I N 2 のすべてが「1 1」で、初期状態（「0 0」）からシフトされた時間（ $T = T_1$ ）で、前記第 1、2 出力電圧 V（O 1）、V（O 2）は下記式 1 のように表される。

【0 0 3 9】

【数 1】

$$V(O1) = VDD - SR1 \times t1$$

$$V(O2) = VDD$$

【0 0 4 0】

前記第 1、2 デジタル入力信号 I N 1、I N 2 のすべてが「1 1」にシフトされた時間 $T = T_1$ で、前記第 1、2 出力電圧 O 1、O 2 のすべてを第 2 スルーレート S R 2 で変化させる時、前記第 1 出力電圧 O 1 は第 1 スルーレート S R 1 で既に変化されて第 2 出力電圧 O 2 より低くなっている状態である。したがって、前記第 1、2 出力電圧 O 1、O 2 が前記基準電圧 V r e f に到達される時間が異なるが、その到達時間は下記式 2 及び式 3 で容易に予測できる。

【0 0 4 1】

【数 2】

$$t2 = t1 \times (1 - \frac{SR1}{SR2}) + \frac{(VDD - Vref)}{SR2}$$

【0 0 4 2】

【数 3】

$$t3 = t1 + \frac{(VDD - Vref)}{SR2}$$

【0 0 4 3】

上記式 2 及び式 3 を用いて時間差増幅器 6 0 0 の時間利得（ $G = \Delta T_{out} / \Delta T_{in}$ ）を下記式 4 で表すことができる。

【0 0 4 4】

【数 4】

$$G = \frac{t3 - t2}{t1} = \frac{SR1}{SR2}$$

【0 0 4 5】

すなわち、前記時間差増幅器 6 0 0 の時間利得 G は前記第 1、2 デジタル入力信号 I N 1、I N 2 のうち 1 つがシフト（例えば、1 0）された時間区間（例えば、 $0 < T < T_1$ ）で第 1 スルーレート設定部 6 1 1 に適用された第 1 スルーレート S R 1 を前記第 1、2 デジタル入力信号 I N 1、I N 2 のすべてがシフト（例えば、1 1）された時間区間（例えば、 $T_1 < T$ ）で第 1、2 スルーレート設定部 6 1 1、6 2 1 に適用された第 2 スルーレート S R 2 で除した値で決定される。

【0 0 4 6】

本実施形態では前記第 1、2 スルーレート設定部 6 1 1、6 2 1 に適用される第 1、2 スルーレート S R 1、S R 2 を時間差増幅器 6 0 0 の外部で調節できるようにすることによって（図示せず）時間差増幅器 6 0 0 の時間利得を外部で調節できる。

【0 0 4 7】

前記第 1、2 デジタル入力信号 I N 1、I N 2 が「1 0」である時間区間（ $0 < t < t_1$ ）で前記出力電圧の変化量、例えば、第 1 出力電圧 O 1 の変化量（ $VDD - V(O_1) |_{t=t_1}$ ）が第 1 出力電圧 O 1 の初期値（例えば、VDD）と基準電圧 V r e f の差値より小さくならない。

【0 0 4 8】

10

20

30

40

50

このような条件下で前記時間差増幅器 600 の最大入力時間範囲 ($\Delta T_{in, max}$) は下記式 5 のように表される。

【0049】

【数 5】

$$\Delta T_{in, max} \leq \frac{(VDD - V_{ref})}{SR1}$$

【0050】

図 8 は、時間差増幅器の詳細回路図であり、図 8 に示すように、電源端子 VDD と接地端子 VSS の間に直列接続された第 1 充電用スイッチ S11 及び第 1 充電用キャパシタ C11、直列接続されて前記第 1 充電用スイッチ S11 と前記第 1 充電用キャパシタ C11 の共通接続点である第 1 ノード N11 と接地端子 VSS の間にそれぞれ直列接続された第 1 放電用スイッチ S12 及び第 1 電流源 IB11、第 2 放電用スイッチ S13 及び第 2 電流源 IB12 を具備し、前記第 1 ノード N11 が前記第 1 電圧比較器 612 の反転入力端子に接続された第 1 スルーレート設定部 611；及び電源端子 VDD と接地端子 VSS の間に直列接続された第 2 充電用スイッチ S21 及び第 2 充電用キャパシタ C21、前記第 2 充電用スイッチ S21 と第 2 充電用キャパシタ C21 の共通接続点である第 2 ノード N21 と接地端子 VSS の間にそれぞれ直列接続された第 3 放電用スイッチ S22 及び第 3 電流源 IB21、第 4 放電用スイッチ S23、及び第 4 電流源 IB22 を具備し、前記第 2 ノード N21 が前記第 2 電圧比較器 622 の正転入力端子に接続された第 2 スルーレート設定部 621；を具備する。

【0051】

ここで、第 1 スルーレート設定部 611 と第 2 スルーレート設定部 621 の構成は同じであるが、前記第 1 スルーレート設定部 611 の第 1 放電用スイッチ S12 と前記第 2 スルーレート設定部 621 の第 3 放電用スイッチ S22 は互いに異なるスイッチング制御ロジックによってスイッチングされるので第 1、2 出力電圧 O1、O2 が互いに異なるように出力される。

【0052】

第 1 スルーレート設定部 611 で、第 1、2 デジタル入力信号 IN1、IN2 が「00」である初期時間区間 ($T=0$) で第 1 充電用スイッチ S11 は前記「00」に決定されるターンオン制御信号によってターンオンされる。これによって、電源電圧 VDD が前記第 1 充電用スイッチ S11 を介して第 1 充電用キャパシタ C11 に初期値で充電される。同様に、第 2 スルーレート設定部 621 で、第 1、2 デジタル入力信号 IN1、IN2 が「00」である初期時間区間 ($T=0$) で第 2 充電用スイッチ S21 は前記「00」に決定されるターンオン制御信号によってターンオンされる。これによって、電源電圧 VDD が前記第 2 充電用スイッチ S21 を介して第 2 充電用キャパシタ C21 に初期値で充電される。

【0053】

その後、前記第 1、2 デジタル入力信号 IN1、IN2 のうち 1 つがシフト（例えば、10）された時間区間（例えば、 $0 < T < T1$ ）で、前記「10」に決定されるターンオフ制御信号によって第 1 スルーレート設定部 611 の第 1 充電用スイッチ S11 と第 2 スルーレート設定部 621 の第 2 充電用スイッチ S21 がすべてターンオフされる。この時、前記第 1 スルーレート設定部 611 の第 1 入力端子 I1 に供給されるデジタル入力信号が「0」から「1」にシフトされるが、これに基づいて生成されたターンオン制御信号によって前記第 1 放電用スイッチ S12 がターンオンされる。これによって、前記第 1 充電用スイッチ S11 と第 1 充電用キャパシタ C11 の共通接続点である第 1 ノード N11 が前記第 1 放電用スイッチ S12 を介して第 1 電流源 IB11 に連結される。したがって、前記第 1 充電用キャパシタ C11 に充電された初期の充電電圧 VDD が第 1 スルーレート SR1 で低下され始める。

【0054】

10

20

30

40

50

しかし、前記第 2 スルーレート設定部 6 2 1 の第 3 入力端子 I 3 にはデジタル入力信号が「0」で供給され続ける。これによって、前記デジタル入力信号が「0」から「1」にシフトされたことに基づくターンオン制御信号が生成されない。これによって、前記第 2 スルーレート設定部 6 2 1 の第 3 放電用スイッチ S 2 2 はターンオフ状態を維持し続けるようになる。したがって、前記第 2 充電用キャパシタ C 2 1 は初期の充電電圧 VDD を維持し続けるようになる。

【0055】

その後、前記第 1、2 デジタル入力信号 I N 1、I N 2 のすべてがシフト（例えば、1 1）された時間区間（例えば、 $T_1 < T$ ）で、これに基づいて生成されたターンオフ制御信号によって前記第 1 放電用スイッチ S 1 2 がターンオフされる。しかし、この時、前記第 1、2 デジタル入力信号 I N 1、I N 2 のすべてが「1 1」にシフトされることに基づいて生成されたターンオン制御信号によって第 1 スルーレート設定部 6 1 1 の第 2 放電用スイッチ S 1 3 と第 2 スルーレート設定部 6 2 1 の第 4 放電用スイッチ S 2 3 がすべてターンオンされる。

【0056】

これによって、前記第 1 スルーレート設定部 6 1 1 の第 1 充電用キャパシタ C 1 1 で初期の充電電圧 VDD より低いレベルに放電された充電電圧が継続して第 2 スルーレート S R 2 で基準電圧 V r e f に向かって低下され始める。

【0057】

これに対して、前記第 2 スルーレート設定部 6 2 1 の第 2 充電用キャパシタ C 2 1 には初期の充電電圧 VDD が維持されていたので、その充電電圧 VDD が前記第 2 スルーレート S R 2 で基準電圧 V r e f に向かって低下され始める。

【0058】

したがって、基準電圧 V r e f を「 $VDD / 2$ 」とすると、上記式 2 乃至式 5 は下記式 6 乃至式 9 で表すことができる。前記第 1、2 充電用キャパシタ C 1 1、C 2 1 は互いに同じキャパシタンスを、第 1、3 電流源 I B 1 1、I B 2 1 は同じ電流値を、そして、第 2、4 電流源 I B 1 2、I B 2 2 は同じ電流値であると仮定する。

【0059】

【数 6】

$$t_2 = t_1 \times \left(1 - \frac{SR_1}{SR_2}\right) + \frac{VDD}{2 \times SR_2}$$

【0060】

【数 7】

$$t_3 = t_1 + \frac{VDD}{2 \times SR_2}$$

【0061】

【数 8】

$$G = \frac{t_3 - t_2}{t_1} = \frac{IB_{11}}{IB_{12}}$$

【0062】

【数 9】

$$\Delta T_{in.max} \leq \frac{C \times VDD}{2 \times IB_{11}}$$

【0063】

上記式 9 は第 1 スルーレート設定部 6 1 1 に適用されることを例としたものであり、ここで「C」は第 1 充電用キャパシタ C 1 1 を意味する。上記式 9 は第 2 スルーレート設定

10

20

30

40

50

部 6 2 1 にも同様に適用される。

【 0 0 6 4 】

上記式 6 乃至式 9 のように時間差増幅器 6 0 0 の時間利得は前記電流源 I B 1 1、I B 1 2 の間の電流値の割合と、前記電流源 I B 2 1、I B 2 2 の間の電流値の割合で決定されることがわかる。

【 0 0 6 5 】

前記時間差増幅器 6 0 0 の外部で前記電流源 I B 1 1、I B 1 2、I B 2 1、I B 2 2 の電流値を制御できるようにする場合、前記時間差増幅器 6 0 0 の時間利得を時間差増幅器 6 0 0 の外部で制御できる。

【 0 0 6 6 】

既存のポジティブフィードバックループ構造を有する時間差増幅器の場合、時間差増幅器を具現する時に使用されるトランジスタのサイズによって時間利得値が決められるようになり、時間差増幅器が製作された後時間利得を変更することが困難であった。それに対して、本発明による時間差増幅器 6 0 0 の場合、前述の説明のように外部で第 1、3 電流源 I B 1 1、I B 2 1 第 2、4 電流源 I B 1 2、I B 2 2 の電流値を制御可能にすることによって、時間差増幅器 6 0 0 が製作された後に様々な目的と用途に応じてより便利に時間利得を変更できる。

【 0 0 6 7 】

図 9 で、G 1 は従来の S R ラッチに基づく時間差増幅器の特性グラフで、G 2 は従来の N A N D ゲートに基づく時間差増幅器の特性グラフである。そして、図 9 における G 3 は本発明による時間差増幅器の特性グラフである。従来の S R ラッチに基づく時間差増幅器の場合、最大入力時間区間は $\pm 40 \text{ p s}$ で最大時間利得は 20 にすぎない。そして、従来の N A N D ゲートに基づく時間差増幅器は補正回路を使用する場合、最大 $\pm 100 \text{ p s}$ の入力時間区間で使用可能であるが、時間利得が 2 に固定される。

【 0 0 6 8 】

これに対して、本発明による時間差増幅器の場合、上記の式 8 と式 9 によって第 1、2 スルーレート設定部 6 1 1、6 2 1 の第 1、2 充電用キャパシタ C 1 1、C 2 1 と第 1、3 電流源 I B 1 1、I B 2 1 及び第 2、4 電流源 I B 1 2、I B 2 2 の値から最大入力時間区間と時間利得を得ることができるが、前記第 1、2 充電用キャパシタ C 1 1、C 2 1 の容量を 2 p F とし、第 1、3 電流源 I B 1 1、I B 2 1 を 0.6 mA から 1.2 mA まで可変し、第 2、4 電流源 I B 1 2、I B 2 2 を $10 \mu \text{ A}$ から $50 \mu \text{ A}$ まで可変した場合、最大入力時間区間は $\pm 2000 \text{ p s}$ 、時間利得は 12 から 120 まで可変可能である。図 10 A 乃至図 10 D は、本発明による時間差増幅器 6 0 0 の第 1、2 充電用キャパシタ C 1 1、C 2 1 の容量を 2 p F と設定し、第 1、3 電流源 I B 1 1、I B 2 1 を 0.6 mA から 1.2 mA まで可変し、第 2、4 電流源 I B 1 2、I B 2 2 を $10 \mu \text{ A}$ から $50 \mu \text{ A}$ まで可変する場合、第 1、2 デジタル入力信号 I N 1、I N 2 の変化エッジ時間差に対する第 1、2 デジタル出力信号 O U T 1、O U T 2 の変化エッジ時間差を示すグラフである。記号 1 ~ 6 は H S P I C E シミュレーションの結果を示し、点線 (S i m u l a t i o n r e s u l t) は上記式 8 から求めた計算値を示す。全てのグラフで式 8 の結果とシミュレーション結果とが類似であることがわかる。

【 0 0 6 9 】

図 11 は、上記式 8 から求めた時間利得の計算結果に対する H S P I C E シミュレーション結果の平均誤差と最大誤差とを示す図である。記号 1 ~ 4 は I B 1、I B 2 電流源による時間利得の計算結果に対する H S P I C E シミュレーション結果の誤差率を示し点線は平均誤差を示す。

【 0 0 7 0 】

第 1、3 電流源 I B 1 1、I B 2 1 と第 2、4 電流源 I B 1 2、I B 2 2 の 4 つの組み合わせ (1 : I B 1 = $1207 \mu \text{ A}$ 、I B 2 = $50.0 \mu \text{ A}$ 、2 : I B 1 = $1207 \mu \text{ A}$ 、I B 2 = $10.1 \mu \text{ A}$ 、3 : I B 1 = $615 \mu \text{ A}$ 、I B 2 = $50.0 \mu \text{ A}$ 、4 : I B 1 = $615 \mu \text{ A}$ 、I B 2 = $10.1 \mu \text{ A}$) で平均誤差範囲は -2.03% から 5.32% まで

10

20

30

40

50

、最大誤差範囲は－７．３％から８．２％までであることが確認できる。

【００７１】

図１２の表は本発明による時間差増幅器と従来の時間差増幅器の性能を比較したものである。従来のＳＲラッチに基づく時間差増幅器の最大誤差率４．５％、ＮＡＮＤゲートに基づく時間差増幅器の最大誤差率１５％と比較した時に本発明による時間差増幅器が優れた性能を示すことがわかる。

【００７２】

前述の説明では初期状態で第１、２充電用キャパシタＣ１１、Ｃ２１に電源圧ＶＤＤのレベルで電圧を充電させた後、前記第１充電用キャパシタＣ１１の充電電圧を先ずは第１、２スルーレートＳＲ１、ＳＲ２で低下させ、その後前記充電電圧をすべて第１、２スルーレートＳＲ１、ＳＲ２で低下させながら基準電圧Ｖｒｅｆと比較してそれによる第１、２デジタル出力信号ＯＵＴ１、ＯＵＴ２を発生することを例に挙げて説明したが、本発明がこれに限定されるものではない。例えば、上記とは反対に、初期状態で第１、２充電用キャパシタＣ１１、Ｃ２１の電圧を基底電圧ＶＳＳに放電させた後、前記第１、２スルーレートＳＲ１、ＳＲ２で充電させながら基準電圧Ｖｒｅｆと比較してそれによる第１、２デジタル出力信号ＯＵＴ１、ＯＵＴ２を発生することもできる。

【００７３】

以上で本発明の好ましい実施形態に対して詳細に説明したが、本発明の権利範囲がこれに限定されるものではなく、次の請求範囲で定義する本発明の基本概念に基づいて様々な実施形態に具現されることができ、このような実施形態も本発明の権利範囲に属するものである。

【産業上の利用可能性】

【００７４】

以上詳述したように、本発明は時間差増幅器の時間利得はデジタル入力信号の状態組み合わせによって変わる出力電圧のスルーレート間の割合で決定され、前記出力電圧のスルーレートを外部で調節可能にして時間差増幅器が製作された後に様々な目的と用途に応じてより便利に時間利得を変更できる効果がある。

【００７５】

また、時間差増幅器をオープンループ（open loop）構造で設計することによって、既存の時間差増幅器に比べて広い入力時間区間で一定の値の時間利得を得ることができる利点がある。

【符号の説明】

【００７６】

- ６００：時間差増幅器
- ６１０：第１デジタル信号出力部
- ６１１：第１スルーレート設定部
- ６１２：第１電圧比較器
- ６２０：第２デジタル信号出力部
- ６２１：第２スルーレート設定部
- ６２２：第２電圧比較器


10

20


30

40


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】



【図 9】




【図 10A】




- 1: $IB2=10.1\mu A$, $G=119.5$
 2: $IB2=14.4\mu A$, $G=83.8$
 3: $IB2=21.7\mu A$, $G=55.6$
 4: $IB2=30.2\mu A$, $G=39.9$
 5: $IB2=40.0\mu A$, $G=30.2$
 6: $IB2=50.0\mu A$, $G=24.1$


【図 10 B】




【図 10 C】



【図 10 D】



【図 11】



【図 1 2】

技術	SRラッチ	インバータ	スイッチタイプ (本実施形態)
利得 [s/s]	20 (固定)	2 (固定)	10~120 (可変)
最大入力範囲	±40ps	±100ps	±2000ps
線形性 (利得誤差[%])	AV:- ptp:4.5	AV:8 ptp:15	AV:1.7 ptp:-7.3 (利得=24.1)

(Av : 平均, ptp : ピーク・トゥ・ピーク)

【手続補正書】

【提出日】平成25年7月24日(2013.7.24)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

第1入力端子に入力される第1デジタル入力信号がシフトされる時、第1充電用キャパシタに電源電圧のレベルで充電された電圧に対して第1スルーレートを設定して前記第1スルーレートで低下される第1出力電圧を発生した後、第2入力端子に入力される第2デジタル入力信号がシフトされて第1デジタル入力信号と第2デジタル入力信号の状態がすべて初期状態から変わる時、前記第1スルーレートを第2スルーレートに変更して前記第2スルーレートで低下される第1出力電圧を発生する第1スルーレート設定部及び前記第1スルーレート設定部から出力される第1出力電圧を基準電圧と比較してそれによる第1デジタル信号を出力する第1電圧比較器を具備する第1デジタル信号出力部；並びに

第3入力端子に入力される前記第2デジタル入力信号がシフトされないことに基づいて第2充電用キャパシタに充電された電源電圧レベルの電圧をそのまま第2出力電圧として出力し、第3入力端子に入力される前記第2デジタル入力信号がシフトされて第1デジタル入力信号と第2デジタル入力信号の状態がすべて初期状態から変わる時、電源電圧のレベルで充電された電圧に対して第2スルーレートを設定して前記第2スルーレートで低下される第2出力電圧を発生する第2スルーレート設定部及び前記第2スルーレート設定部から出力される第2出力電圧を前記基準電圧と比較してそれによる第2デジタル信号を出力する第2電圧比較器を具備する第2デジタル信号出力部；を含むことを特徴とするスル

ーレート制御を利用した時間差増幅器。

【請求項 2】

前記第 1 スルーレート設定部は、

電源端子 VDD と接地端子 VSS の間に直列接続された第 1 充電用スイッチ S11、第 1 充電用キャパシタ C11 及び

直列接続されて前記第 1 充電用スイッチ S11 と前記第 1 充電用キャパシタ C11 の共通接続点である第 1 ノード N11 と接地端子 VSS の間にそれぞれ直列接続された第 1 放電用スイッチ S12 及び第 1 電流源 IB11、第 2 放電用スイッチ S13 及び第 2 電流源 IB12 を具備し、

前記第 1 ノード N11 が前記第 1 電圧比較器の反転入力端子に接続されたことを特徴とする請求項 1 に記載のスルーレート制御を利用した時間差増幅器。

【請求項 3】

前記第 1 電流源 IB11 及び第 2 電流源 IB12 は時間差増幅器の外部で調節可能であることを特徴とする請求項 2 に記載のスルーレート制御を利用した時間差増幅器。

【請求項 4】

前記第 1 スルーレートを前記第 2 スルーレートに変更して前記第 2 スルーレートで低下され始める初期の第 1 出力電圧は前記基準電圧より高いことを特徴とする請求項 1 に記載のスルーレート制御を利用した時間差増幅器。

【請求項 5】

前記第 2 スルーレート設定部は、

電源端子 VDD と接地端子 VSS の間に直列接続された第 2 充電用スイッチ S21 及び第 2 充電用キャパシタ C21 及び、

前記第 2 充電用スイッチ S21 と前記第 2 充電用キャパシタ C21 の共通接続点である第 2 ノード N21 と接地端子 VSS の間にそれぞれ直列接続された第 3 放電用スイッチ S22 及び第 3 電流源 IB21、第 4 放電用スイッチ S23 及び第 4 電流源 IB22 を具備し、

前記第 2 ノード N21 が前記第 2 電圧比較器の正転入力端子に接続されたことを特徴とする請求項 1 に記載のスルーレート制御を利用した時間差増幅器。

【請求項 6】

前記時間差増幅器の時間利得は前記第 1 スルーレートを前記第 2 スルーレートで除したもので決定されることを特徴とする請求項 1 に記載のスルーレート制御を利用した時間差増幅器。

【請求項 7】

前記第 1 出力電圧及び第 2 出力電圧は前記第 1 デジタル入力信号及び第 2 デジタル入力信号によってのみ決定され、フィードバック電圧と無関係であることを特徴とする請求項 1 に記載のスルーレート制御を利用した時間差増幅器。

【請求項 8】

前記第 1 スルーレートは第 1 電流源の値を前記第 1 充電用キャパシタの静電容量値で除した値で決定されることを特徴とする請求項 1 に記載のスルーレート制御を利用した時間差増幅器。

【請求項 9】

前記第 2 スルーレートは第 2 電流源の値を前記第 2 充電用キャパシタの静電容量値で除した値で決定されることを特徴とする請求項 1 に記載のスルーレート制御を利用した時間差増幅器。

【請求項 10】

第 1 入力端子に入力される第 1 デジタル入力信号がシフトされる時、第 1 充電用キャパシタに基底電圧のレベルに放電された電圧に対して第 1 スルーレートを設定して前記第 1 スルーレートで上昇される第 1 出力電圧を発生した後、第 2 入力端子に入力される第 2 デジタル入力信号がシフトされて第 1 デジタル入力信号と第 2 デジタル入力信号の状態がすべて初期状態から変わる時、前記第 1 スルーレートを第 2 スルーレートに変更して前記第

2 スルーレートで上昇される第 1 出力電圧を発生する第 1 スルーレート設定部及び前記第 1 スルーレート設定部から出力される第 1 出力電圧を基準電圧と比較してそれによる第 1 デジタル信号を出力する第 1 電圧比較器を具備する第 1 デジタル信号出力部；並びに

第 3 入力端子に入力される前記第 2 デジタル入力信号がシフトされないことに基づいて第 2 充電用キャパシタに放電された基底電圧レベルの電圧をそのまま第 2 出力電圧として出力し、第 3 入力端子に入力される前記第 2 デジタル入力信号がシフトされて第 1 デジタル入力信号と第 2 デジタル入力信号の状態がすべて初期状態から変わる時、基底電圧のレベルに放電された電圧に対して第 2 スルーレートを設定して前記第 2 スルーレートで上昇される第 2 出力電圧を発生する第 2 スルーレート設定部及び前記第 2 スルーレート設定部から出力される第 2 出力電圧を前記基準電圧と比較してそれによる第 2 デジタル信号を出力する第 2 電圧比較器を具備する第 2 デジタル信号出力部；を含むことを特徴とするスルーレート制御を利用した時間差増幅器。

【請求項 11】

(a) 第 1 スルーレート設定部の第 1 入力端子に入力される第 1 デジタル入力信号がシフトされる時、第 1 充電用キャパシタに電源電圧のレベルで充電された電圧に対して第 1 スルーレートを設定してそれに応じて変化される第 1 出力電圧を発生した後、第 2 入力端子に入力される第 2 デジタル入力信号がシフトされて第 1 デジタル入力信号と第 2 デジタル入力信号の状態がすべて初期状態から変わる時、前記第 1 スルーレート設定部で前記第 1 スルーレートを第 2 スルーレートに変更してそれに応じて変化される第 1 出力電圧を発生するステップ；

(b) 第 1 電圧比較器で前記第 1 出力電圧を基準電圧と比較してそれによる第 1 デジタル信号を出力するステップ；

(c) 第 2 スルーレート設定部の第 3 入力端子に入力される前記第 2 デジタル入力信号がシフトされないことに基づいて前記第 2 スルーレート設定部の第 2 充電用キャパシタに電源電圧のレベルで充電された電圧又は基底電圧レベルの放電された電圧をそのまま第 2 出力電圧として出力し、前記第 2 スルーレート設定部の第 3 入力端子に入力される前記第 2 デジタル入力信号がシフトされて第 1 デジタル入力信号と第 2 デジタル入力信号の状態がすべて初期状態から変わる時、前記電源電圧のレベルで充電された電圧又は基底電圧のレベルに放電された電圧に対して第 2 スルーレートを設定してそれに応じて変化される第 2 出力電圧を発生するステップ；及び

(d) 第 2 電圧比較器で前記第 2 スルーレート設定部から出力される第 2 出力電圧を前記基準電圧と比較してそれによる第 2 デジタル信号を出力するステップ；を含むことを特徴とするスルーレート制御を利用した時間差増幅方法。

【手続補正 2】

【補正対象書類名】明細書

【補正対象項目名】0006

【補正方法】変更

【補正の内容】

【0006】

前述の説明のように時間差増幅器はタイムデジタルコンバータと直列に連結されて使用されるが、図 2 は、その一例を示したものである。図 2 を参照すると、時間差増幅器 210 の 2 つの出力端がタイムデジタルコンバータ 220 の 2 つの入力端に連結される方式で直列接続される。このような場合、タイムデジタルコンバータ 220 に入力される 2 つのデジタル信号は時間差増幅器 210 によって変化エッジ時間差が増幅されているので結果的にタイムデジタルコンバータ 220 の時間分解能が向上する効果をもたらす。

【手続補正 3】


【補正対象書類名】図面

【補正対象項目名】図 4

【補正方法】変更

【補正の内容】

【図 4】



フロントページの続き

(74)代理人 100125874

弁理士 川端 純市

(72)発明者 權 慧貞

大韓民国大邱市壽城區沙月洞シジプルジョ・アパートメント102-220

(72)発明者 朴 鴻濬

大韓民国慶尚北道浦項市南區芝谷洞教授アパートメント9-1003

Fターム(参考) 5J022 AA11 CA07 CB01 CF01 CF02 CF04 CF07