

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5461899号
(P5461899)

(45) 発行日 平成26年4月2日(2014.4.2)

(24) 登録日 平成26年1月24日(2014.1.24)

(51) Int.Cl. F I
 HO2M 1/08 (2006.01) HO2M 1/08 A
 HO2M 7/5387 (2007.01) HO2M 7/5387 Z

請求項の数 10 (全 18 頁)

(21) 出願番号	特願2009-152504 (P2009-152504)	(73) 特許権者	000003078 株式会社東芝 東京都港区芝浦一丁目1番1号
(22) 出願日	平成21年6月26日(2009.6.26)	(73) 特許権者	000173809 一般財団法人電力中央研究所 東京都千代田区大手町1丁目6番1号
(65) 公開番号	特開2011-10487 (P2011-10487A)	(74) 代理人	100145816 弁理士 鹿股 俊雄
(43) 公開日	平成23年1月13日(2011.1.13)	(74) 代理人	100122921 弁理士 志村 博
審査請求日	平成24年4月5日(2012.4.5)	(72) 発明者	葛巻 淳彦 東京都港区芝浦一丁目1番1号 株式会社東芝内

最終頁に続く

(54) 【発明の名称】 電力変換装置

(57) 【特許請求の範囲】

【請求項1】

直流電源と、前記直流電源の直流を交流に変換するためにブリッジ接続される正極アームおよび負極アームを構成する複数個の主回路スイッチング素子と、前記複数個の主回路スイッチング素子のそれぞれに逆並列接続した高速ダイオードと、前記複数個の主回路スイッチング素子のそれぞれを所望のタイミングでスイッチングするゲート駆動回路を具備し、

前記正極アームおよび負極アームを構成する主回路スイッチング素子は、ノーマリーオン型スイッチング素子と、前記ノーマリーオン型スイッチング素子の負極に正極が接続されたノーマリーオフ型スイッチング素子と、前記ノーマリーオン型スイッチング素子のゲートと前記ノーマリーオフ型スイッチング素子の負極の間に順方向に直列接続されたカスコード接続用ダイオードによって構成され、

前記ゲート駆動回路は、前記主回路スイッチング素子を構成する前記ノーマリーオン型スイッチング素子のゲートおよび前記ノーマリーオフ型スイッチング素子のゲートとそれぞれ接続されていることを特徴とする電力変換装置。

【請求項2】

直流電源と、前記直流電源の直流を交流に変換するためにブリッジ接続される正極アームおよび負極アームを構成する複数個の主回路スイッチング素子と、前記主回路スイッチング素子にそれぞれ逆並列接続した複数個の高速ダイオードと、前記主回路スイッチング素子のそれぞれを所望のタイミングでスイッチングする複数個のゲート駆動回路を具備し

前記正極アームを構成する主回路スイッチング素子は、ノーマリーオン型スイッチング素子と、前記ノーマリーオン型スイッチング素子の負極に正極が接続されたノーマリーオフ型スイッチング素子と、前記ノーマリーオン型スイッチング素子のゲートと前記ノーマリーオフ型スイッチング素子の負極の間に順方向に直列接続されたカスコード接続用ダイオードによって構成され、

前記負極アームを構成する主回路スイッチング素子は、各相毎に設けられたノーマリーオン型スイッチング素子と、前記各ノーマリーオン型スイッチング素子の負極それぞれに対して正極が直列に接続された各相共通のノーマリーオフ型スイッチング素子と、

前記ノーマリーオン型スイッチング素子のゲートそれぞれと前記ノーマリーオフ型スイッチング素子の負極の間に順方向に直列接続された複数個のカスコード接続用ダイオードによって構成され、

前記ゲート駆動回路は、前記主回路スイッチング素子を構成するノーマリーオン型スイッチング素子のゲートおよびノーマリーオフ型スイッチング素子のゲートとそれぞれ接続されていることを特徴とする電力変換装置。

【請求項 3】

前記ゲート駆動回路は、前記ノーマリーオン型スイッチング素子と前記ノーマリーオフ型スイッチング素子を別々に駆動することを特徴とする請求項 1 または請求項 2 に記載の電力変換装置。

【請求項 4】

前記ノーマリーオフ型スイッチング素子の耐圧が、前記ノーマリーオン型スイッチング素子の耐圧よりも低く選定したことを特徴とする請求項 1 乃至請求項 3 のいずれか 1 項に記載の電力変換装置。

【請求項 5】

前記カスコード接続用ダイオードの耐圧が、前記ノーマリーオフ型スイッチング素子の耐圧と同等に選定したことを特徴とする請求項 1 乃至請求項 4 のいずれか 1 項に記載の電力変換装置。

【請求項 6】

前記高速ダイオードはユニポーラダイオードであることを特徴とする請求項 1 乃至請求項 5 のいずれか 1 項に記載の電力変換装置。

【請求項 7】

前記ユニポーラダイオードはショットキーバリアダイオード又は、接合障壁ショットキーダイオード又は、P i N / ショットキー混合ダイオードであることを特徴とする請求項 6 に記載の電力変換装置。

【請求項 8】

前記ノーマリーオン型スイッチング素子は、ワイドギャップ半導体から成ることを特徴とする請求項 1 乃至請求項 7 のいずれか 1 項に記載の電力変換装置。

【請求項 9】

前記高速ダイオードは、ワイドギャップ半導体から成ることを特徴とする請求項 1 乃至請求項 8 のいずれか 1 項に記載の電力変換装置。

【請求項 10】

前記ワイドギャップ半導体は、SiC (シリコンカーバイド)、GaN (ガリウムナイトライド)、ダイヤモンドのいずれかから成ることを特徴とする請求項 8 または請求項 9 に記載の電力変換装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はノーマリーオン型スイッチング素子およびノーマリーオフ型スイッチング素子を直列接続して構成したアームをブリッジ接続した電力変換装置に関する。

【背景技術】

10

20

30

40

50

【0002】

電力変換装置を構築する接合型電界効果トランジスタ（J F E T）や静電誘導型トランジスタ（S I T）は、高電圧、大電力領域において、高速動作を実現することができる電力用半導体スイッチング素子である。

【0003】

この電力用半導体スイッチング素子は、一般に、ゲート電圧が0[V]のときにドレイン電流が流れるノーマリーオン型の特性を示す。ゲート電極に負極性の電圧が十分に印加されない状態において、ドレイン電圧が印加されると、大きなドレイン電流が流れ、電力用半導体スイッチング素子が破壊されることがある。このため、バイポーラトランジスタ、金属酸化膜半導体型電界効果トランジスタ（M O S F E T）、絶縁ゲート型バイポーラトランジスタ（I G B T）等のノーマリーオフ型の特性を有するトランジスタに比べて、電力用半導体スイッチング素子の取り扱いが比較的難しい。

10

【0004】

このような技術課題を解決するために、静電誘導型トランジスタ（S I T）および絶縁ゲート型電界効果トランジスタ（I G F E T）をカスコード接続(cascode)してなるノーマリーオフ型の複合半導体素子（以下、単に「カスコード素子」という）によって構成された電力変換装置が提案されている（例えば、特許文献1参照）。

【0005】

図4は、特許文献1に記載の電力用半導体の一部を他の電力用半導体に置換したうえでブリッジ接続して構成した電力変換装置の主回路図を示す。

20

【0006】

すなわち、図4の電力変換装置は、ノーマリーオン型半導体素子を静電誘導型トランジスタ（S I T）から接合型電界効果トランジスタ（J F E T）111に置換するとともに、ノーマリーオフ型半導体素子である金属酸化膜半導体型電界効果トランジスタ（M O S F E T）112と電氣的に直列接続してなるカスコード素子110で各相のアームを構成し、さらに、各アームを3相ブリッジ接続することによってインバータ主回路3を構成したものである。

【0007】

図中、1は直流電源、2は平滑コンデンサ、113は金属酸化膜半導体型電界効果トランジスタ112の製作時にソース領域とドレイン領域との間に寄生（内蔵）するダイオード（整流ダイオード）である。

30

【0008】

このように構成された従来のインバータ主回路3は、電源投入時や異常時など、ゲート電源喪失状態にはカスコード素子110はオフ状態となるので、インバータ主回路3の短絡故障を防止できる。また、金属酸化膜半導体型電界効果トランジスタ112のゲート端子にゲート駆動回路（図示省略）を接続することで、カスコード素子110のオンとオフの切り替えを行う。

【0009】

前述したように、金属酸化膜半導体型電界効果トランジスタ112には、ソース領域とドレイン領域との間にダイオード（整流ダイオード）113が内蔵されているので、正極アームのうちの例えばU相に注目した場合、出力端子U（X相である負極アームとの共通接続端子）からダイオード113uおよび接合型電界効果トランジスタ111uを通して正側直流母線103に電流（以下、単に「還流電流」という）を流すこともできるようになっている。

40

【先行技術文献】

【特許文献】

【0010】

【特許文献1】特開2001-251846号公報

【発明の概要】

【発明が解決しようとする課題】

50

【 0 0 1 1 】

図 4 に示す電力変換装置は、以下の点について配慮がなされていなかった。

すなわち、スイッチング動作時に、一方のアーム（例えば U 相）のカスコード素子 1 1 0 u が導通（オン）すると、他方のアーム（X 相）の金属酸化膜半導体型電界効果トランジスタ 1 1 2 x のダイオード 1 1 3 x が非導通（オフ）になる。

【 0 0 1 2 】

このとき、非導通状態にあるダイオード 1 1 3 x の P N 接合部に生成される空乏層には少数キャリアが蓄積される。空乏層に蓄積された少数キャリアは逆回復電流としてダイオード 1 1 3 x に流れるので、逆回復損失が発生する。逆回復損失はダイオード 1 1 3 x のスイッチング損失であり、スイッチング動作毎に発生する。また、この逆回復電流は、導通過渡状態のカスコード素子 1 1 0 u に流れ込み、カスコード素子 1 1 0 u のスイッチング損失の増大を引き起こす。

10

【 0 0 1 3 】

更に、スイッチング損失の増大は発熱損失の増大になる。このため、大型の冷却用ヒートシンクを使用する必要があるので、電力変換装置が大型になる。

【 0 0 1 4 】

なお、このような課題は、電力変換装置におけるカスコード素子 1 1 0 を構成する接合型電界効果トランジスタ 1 1 1 特有の課題ではなく、接合型電界効果トランジスタ 1 1 1 を静電誘導型トランジスタ（S I T）に替えた場合にも同様に発生する。

【 0 0 1 5 】

そこで本発明は、上記課題を解決するためになされたものであり、逆回復電流に起因するスイッチング損失ならびに発熱損失を減少することができる電力変換装置を提供することを目的とするものである。

20

【課題を解決するための手段】

【 0 0 1 6 】

上記の目的を達成するために、請求項 1 に係る電力変換装置の発明は、直流電源と、前記直流電源の直流を交流に変換するためにブリッジ接続される正極アームおよび負極アームを構成する複数個の主回路スイッチング素子と、前記複数個の主回路スイッチング素子のそれぞれに逆並列接続した高速ダイオードと、前記複数個の主回路スイッチング素子のそれぞれを所望のタイミングでスイッチングするゲート駆動回路を具備し、前記正極アームおよび負極アームを構成する主回路スイッチング素子は、ノーマリーオン型スイッチング素子と、前記ノーマリーオン型スイッチング素子の負極に正極が接続されたノーマリーオフ型スイッチング素子と、前記ノーマリーオン型スイッチング素子のゲートと前記ノーマリーオフ型スイッチング素子の負極の間に順方向に直列接続されたカスコード接続用ダイオードによって構成され、前記ゲート駆動回路は、前記主回路スイッチング素子を構成する前記ノーマリーオン型スイッチング素子のゲートおよび前記ノーマリーオフ型スイッチング素子のゲートとそれぞれ接続されていることを特徴とする。

30

【 0 0 1 7 】

また、請求項 2 に係る電力変換装置の発明は、直流電源と、前記直流電源の直流を交流に変換するためにブリッジ接続される正極アームおよび負極アームを構成する複数個の主回路スイッチング素子と、前記主回路スイッチング素子にそれぞれ逆並列接続した複数個の高速ダイオードと、前記主回路スイッチング素子のそれぞれを所望のタイミングでスイッチングする複数個のゲート駆動回路を具備し、前記正極アームを構成する主回路スイッチング素子は、ノーマリーオン型スイッチング素子と、前記ノーマリーオン型スイッチング素子の負極に正極が接続されたノーマリーオフ型スイッチング素子と、前記ノーマリーオン型スイッチング素子のゲートと前記ノーマリーオフ型スイッチング素子の負極の間に順方向に直列接続されたカスコード接続用ダイオードによって構成され、前記負極アームを構成する主回路スイッチング素子は、各相毎に設けられたノーマリーオン型スイッチング素子と、前記各ノーマリーオン型スイッチング素子の負極それぞれに対して正極が直列に接続された各相共通のノーマリーオフ型スイッチング素子と、前記ノーマリーオン型ス

40

50

スイッチング素子のゲートそれぞれと前記ノーマリーオフ型スイッチング素子の負極の間に順方向に直列接続された複数個のカスコード接続用ダイオードによって構成され、前記ゲート駆動回路は、前記主回路スイッチング素子を構成するノーマリーオン型スイッチング素子のゲートおよびノーマリーオフ型スイッチング素子のゲートとそれぞれ接続されていることを特徴とする。

【発明の効果】

【0018】

本発明によれば、逆回復電流に起因するスイッチング損失を減少することができる電力変換装置を提供することができる。

更に、本発明によれば、スイッチング損失並びに発熱損失を減少することができ、小型にすることができる電力変換装置を提供することができる。

【図面の簡単な説明】

【0019】

【図1】本発明の実施形態1に係る電力変換装置の構成を示す主回路図。

【図2】本発明の実施形態2に係る電力変換装置の構成を示す主回路図。

【図3】本発明の実施形態3に係るゲート駆動装置の具体的構成を示す回路図。

【図4】本発明の先行技術に係る電力変換装置の主回路図。

【発明を実施するための形態】

【0020】

以下、本発明に係る電力変換装置の実施形態について、図面を参照して説明する。なお、各図を通じて同一機能を有する構成要素には同一符号を付け、重複する説明は適宜省略する。

【0021】

(実施形態1)

図1は本発明の実施形態1に係る電力変換装置の主回路構成図である。

(構成)

図1において、直流電源1は、例えば3相交流電源を整流してなるものであり、直流電源1の正側直流母線1pと負側直流母線1nとの間に平滑コンデンサ2およびインバータ主回路3が接続されている。

【0022】

直流電源1の直流電圧を3相交流に変換するために、正極アームを構成するU相、V相およびW相のカスコード素子21u、21v、21w、ならびに負極アームを構成するX相、Y相、Z相のカスコード素子21x、21y、21zを3相ブリッジ接続してインバータ主回路3を構成する。なお、図1のインバータ主回路3は2レベル3相出力インバータであるが、3レベル以上の多レベルのインバータであっても良く、また、出力相は単相であっても多相であっても良い。

【0023】

そして、このインバータ主回路3の正極アームの各相(U相、V相、W相)と負極アームの各相(X相、Y相、Z相)との共通接続点である出力端子U、VおよびWを交流電動機等の交流負荷9に接続する。なお、図1の場合、インバータ主回路3の正極アームの各相と負極アームの各相との共通接続点である出力端子U、VおよびWは、交流電動機等の交流負荷9に接続しているが、交流負荷9に替えて系統と連系するように接続してもよい。

【0024】

ところで、前述した各相アームを構成するカスコード素子21u、21v・・・21zは、次のようにして構成されている。すなわち、ノーマリーオン型スイッチング素子4u、4v、4w、4x、4y、4zと、ノーマリーオフ型スイッチング素子5u、5v、5w、5x、5y、5zとをそれぞれ電氣的に直列接続し、さらに、ノーマリーオン型スイッチング素子4u、4v、4w、4x、4y、4zのゲートとノーマリーオフ型スイッチング素子5u、5v、5w、5x、5y、5zのソースとの間をそれぞれカスコード接続

10

20

30

40

50

用ダイオード7 u、7 v、7 w、7 x、7 y、7 zを順方向に接続（カスコード接続）することによって構成されている。なお、ノーマリーオフ型スイッチング素子5 u、5 v、5 w、5 x、5 y、5 zのソース領域とドレイン領域との間にはダイオード5 b u、5 b v、5 b w、5 b x、5 b y、5 b zが内蔵されている。

【0025】

そして、このように構成されたノーマリーオン型スイッチング素子4 u、4 v、4 w、4 x、4 y、4 zのドレインと、ノーマリーオフ型スイッチング素子5 u、5 v、5 w、5 x、5 y、5 zのソースとの間には、高速ダイオード6 u、6 v、6 w、6 x、6 y、6 zがそれぞれ逆並列に接続されている。

【0026】

また、ノーマリーオン型スイッチング素子4 u、4 v・・・4 zのゲートおよびノーマリーオフ型スイッチング素子5 u、5 v・・・5 zのゲートは、それぞれゲート駆動回路8 u、8 v、8 w、8 x、8 y、8 zに接続されている。

【0027】

本実施形態1ではカスコード素子21 u、21 v、・・・21 zのノーマリーオン型スイッチング素子4 u、4 v・・・4 zは、接合型電界効果トランジスタにより構成されている。この接合型電界効果トランジスタは、ソース領域に印加されるソース電位に対してゲート電極に印加されるゲート電位が例えば25[V]以上低いと非導通（オフ）になり、それ以上高いと導通（オン）になる接合型電界効果トランジスタを使用することができる。なお、ノーマリーオン型スイッチング素子21は、接合型電界効果トランジスタに代

【0028】

えて、静電誘導型トランジスタにより構成してもよい。接合型電界効果トランジスタ、あるいは静電誘導型トランジスタにおいては、いずれも高電圧、大電力領域において高速動作を実現することができ、順方向、逆方向の双方向においてスイッチング損失を減少することができる。

【0029】

ノーマリーオフ型スイッチング素子5 u、5 v・・・5 zは、金属-絶縁体-半導体からなる構造のトランジスタである。すなわち、本実施形態1において、M O S F E T (Metal Oxide Semiconductor Field Effect Transistor)、M I S F E T (Metal Insulator Semiconductor Field Effect Transistor)、I G F E T (Insulated Gate Field Effect Transistor)のいずれもが含まれる。

【0030】

この高速ダイオード6 u、6 v・・・6 zは、例えばU相において、インバータ主回路3の出力端子Uから正側直流母線1 pに電流が流れるとき、カスコード素子21 uではなく、この高速ダイオード6 uに積極的に電流を流し、低損失化を図ることを主目的にカスコード素子21 uに逆並列接続したものである。他のアームについても同様である。この高速ダイオード6としては、ファスト・リカバリー・ダイオード (Fast Recovery Diode ; F R D) を実用的に使用することができる。その理由は、F R Dがノーマリーオフ型スイッチング素子5の内蔵ダイオード5 b u、5 b v、・・・、5 b zに比べて、逆回復時間が短く、逆回復損失が小さいという性質を備えているからである。

【0031】

なお、本実施形態1の電力変換装置は、カスコード素子21のノーマリーオン型スイッチング素子4、ノーマリーオフ型スイッチング素子5および高速ダイオード6は、それぞれが1つの半導体チップにより構成され、この半導体チップを1つまたは複数パッケージングすることにより構築することができる。

【0032】

また、電力変換装置は、カスコード素子21のノーマリーオン型スイッチング素子4、ノーマリーオフ型スイッチング素子5および高速ダイオード6は、2つ以上を1つにパッケージングするように構成してモジュール化することもできる。

【0033】

10

20

30

40

50

更に、電力変換装置は、それらの素子の1つ又は複数を搭載した半導体チップを複数構築し、これら複数の半導体チップをモジュールとして1つにパッケージングすることにより構築してもよい。

【0034】

(作用)

図1において、例えばU相のカスコード素子21uのゲート駆動回路8uは、ノーマリーオフ型スイッチング素子5uのゲート-ソース間に当該素子5uをオンにするのに十分な大きさの正電圧を常時印加することで、ノーマリーオフ型スイッチング素子5uを常時オン状態とする。

【0035】

ここでノーマリーオン型スイッチング素子4uのゲート-ソース間に当該素子4uをオフするのに十分な大きさの負電圧を印加すると、ノーマリーオン型スイッチング素子4uはターンオフされ、カスコード素子21uとしてはオフ状態となる。ノーマリーオン型スイッチング素子4uのソースとゲート間にゼロまたは正電圧を印加すると、ノーマリーオン型スイッチング素子4uはターンオンされ、カスコード素子21uとしてはオン状態となる。

なお、21u以外のカスコード素子21v、21w、21x、21y、21zのターンオン、ターンオフ動作は21uと同様であるため、それらの説明を省略する。

【0036】

次に、U相のカスコード素子21uがオン状態、カスコード素子21xがオフ状態のとき、還流電流が出力端子UからU相のアームを通過して正側直流母線1pへ流れている場合について説明する。

【0037】

このとき還流電流は、カスコード素子21uのノーマリーオフ型スイッチング素子5uおよびノーマリーオン型スイッチング素子4uを通る第1の電流経路および高速ダイオード6uを通る第2の電流経路を通過して、正側直流母線1pへ電流が流れる。ここで、電流が流れることによるカスコード素子21uの電圧降下が、高速ダイオード6uの電圧降下よりも低いカスコード素子21uを選定すれば、還流電流を全てカスコード素子21uに流すこともできる。

【0038】

次に、カスコード素子21uがターンオフし、カスコード素子21uおよび21xが共にオフ状態、つまりデッドタイム期間について説明する。

この場合においても、誘導成分により出力端子UからU相アームを通過して正側直流母線1pへ還流電流が流れ続ける。還流電流は、高速ダイオード6uを通る第2の電流経路と、ノーマリーオフ型スイッチング素子5uおよびノーマリーオン型スイッチング素子4uの内蔵ダイオード(図示せず)を通る第3の電流経路を通過して電流が流れる。ここで、電流が流れることによる高速ダイオード6uの電圧降下が、ノーマリーオン型スイッチング素子4uの内蔵ダイオード(図示せず)の電圧降下よりも低い高速ダイオード6を選定しているため、還流電流は全て第2の電流経路、つまり高速ダイオード6uを流れる。

【0039】

次に、カスコード素子21xがターンオンすると、高速ダイオード6uは残留電荷によって逆回復電流が流れた後遮断する。そのため、直流電源1 正側直流母線1p 高速ダイオード6u カスコード素子21x(オン状態) 負側直流母線1n 直流電源1の短絡回路が形成され、高速ダイオード6uの逆回復まで短絡電流が流れることになる。

【0040】

ここで、高速ダイオード6uは、ノーマリーオン型スイッチング素子4uの内蔵ダイオード(図示せず)よりも逆回復時間が短い高速ダイオードを選定しているため、高速ダイオード6uの逆回復損失は小さい。

【0041】

なお、U相以外の他の相に対する動作は基本的にU相と同様であり、さらに負極アーム

10

20

30

40

50

側カスコード素子がターンオフし、正極アーム側カスコード素子がターンオンする場合の動作は前述の動作と同様であるため、それらの説明を省略する。

【 0 0 4 2 】

次に、直流電源 1 に直流電力があり、ゲート電源喪失状態となった場合について説明する。

ゲート電源喪失により、カスコード素子 2 1 へのゲート供給がなくなる。つまり、ノーマリーオフ型スイッチング素子 5 のゲート - ソース間電圧は 0 [V] となり、ノーマリーオフ型スイッチング素子 5 はオフ状態となる。すると、直流電源 1 によりノーマリーオフ型スイッチング素子 5 のドレイン - ソース間の方向に正の電圧が発生する。このとき、カスコード接続用ダイオード 7 を介してノーマリーオン型スイッチング素子 4 のゲートとノーマリーオフ型スイッチング素子 5 のソースが接続 (カスコード接続) されているため、ノーマリーオン型スイッチング素子 4 のゲート - ソース間に負の電圧が印加され、ノーマリーオン型スイッチング素子 4 はオフ状態となる。つまり、ゲート電源喪失状態において、カスコード素子 2 1 はオフ状態となる。これにより、インバータ主回路 3 の直流短絡故障を防止できる。

10

【 0 0 4 3 】

また、直流電源 1 に直流電力がなく、インバータ主回路 3 の出力端子 U、V および W が系統連系されている場合も、同様な作用で、カスコード素子 2 1 はオフ状態となる。これにより、インバータ主回路 3 の交流短絡故障を防止できる。

【 0 0 4 4 】

(効果)

以上述べたように、本実施形態 1 に係る電力変換装置によれば、逆回復電流に起因するスイッチング損失を減少することができるので、スイッチング損失に伴う発熱損失を減少することができ、カスコード素子の小型化ひいてはインバータ主回路の小型化を図ることができる。また、電源投入時や異常時において、短絡故障を防止することができる。

20

【 0 0 4 5 】

(実施形態 2)

図 2 は本発明の実施形態 2 に係る電力変換装置の主回路構成図である。

(構成)

図 2 において、本実施形態 2 が図 1 で示した実施形態 1 と大きく相違する点は、負極アームの構成であり、その他の点は実施形態 1 と同様である。

30

【 0 0 4 6 】

本実施形態 2 では、U 相、V 相、W 相の正極アームを構成するカスコード素子 2 1 u、2 1 v、2 1 w は、実施形態 1 と同様にノーマリーオン型スイッチング素子 4 u、4 v、4 w と、ノーマリーオフ型スイッチング素子 5 u、5 v、5 w とをそれぞれ電氣的に直列接続し、さらにノーマリーオン型スイッチング素子 4 u、4 v、4 w のゲートからカスコード接続用ダイオード 7 u、7 v、7 w を順方向に介して、ノーマリーオフ型スイッチング素子 5 u、5 v、5 w のソースへそれぞれ接続 (カスコード接続) することによって構成され、ダイオード 5 b u、5 b v、5 b w はそれぞれノーマリーオフ型スイッチング素子 5 u、5 v、5 w のソース領域とドレイン領域との間に内蔵されている。さらに、ノーマリーオン型スイッチング素子 4 u、4 v、4 w のドレインと、ノーマリーオフ型スイッチング素子 5 u、5 v、5 w のソースとの間は高速ダイオード 6 u、6 v、6 w がそれぞれ逆並列接続されている。

40

【 0 0 4 7 】

ノーマリーオン型スイッチング素子 4 u、4 v、4 w のゲートおよびノーマリーオフ型スイッチング素子 5 u、5 v、5 w のゲートは、ゲート駆動回路 8 u、8 v、8 w にそれぞれ接続される。

しかし、本実施形態 2 の場合、負極アームの構成が以下のように異なっている。

【 0 0 4 8 】

すなわち、X 相、Y 相、Z 相のアームのノーマリーオン型スイッチング素子 4 x、4 y

50

、4zと、各相共通のノーマリーオフ型スイッチング素子5yとを電氣的に直列接続するとともに、ノーマリーオン型スイッチング素子4x、4y、4zのゲートからカスコード接続用ダイオード7x、7y、7zを順方向に介して、負側直流母線1nへそれぞれ接続（カスコード接続）することによって構成する。

【0049】

さらに、ノーマリーオン型スイッチング素子4x、4y、4zのドレインと、負側直流母線1nに、高速ダイオード6x、6y、6zをそれぞれ逆並列接続する。

ノーマリーオン型スイッチング素子4x、4y、4zのゲートは、ゲート駆動回路8x、8y、8zにそれぞれ接続され、また、ノーマリーオフ型スイッチング素子5yのゲートは、ゲート駆動回路8yに接続される。

10

【0050】

負極アームの各相に共通して設けられたノーマリーオフ型スイッチング素子5yは、この半導体チップの無効面積（チップ外周など）を共通化できると共に、3相同時に通流することがないため、実施形態1のノーマリーオフ型スイッチング素子5x、5y、5zの各半導体チップの合計面積より小さく構成できる。

インバータ主回路3の出力端子U、VおよびWは、負荷9、例えば交流電動機に接続されている。

【0051】

なお、本実施形態2の場合においても、インバータ主回路3は3レベル以上の多レベルインバータであっても良く、また出力相は単相であっても多相であっても良い。

20

また、上記の説明において、ノーマリーオフ型スイッチング素子5yはy相に設置されるものとして説明したが、y相に替わり、x相またはz相に設置されても良く、また、多レベルインバータにおいてはどの相に設置されても良い。

【0052】

（作用）

図2に示すカスコード素子それぞれのターンオン、ターンオフ動作は図1の実施形態1と同様であるため、それらの説明を省略する。

カスコード素子21u、21xがそれぞれオフ状態、オン状態で、還流電流が負極直流母線1nから出力端子Uへ流れている場合について説明する。

【0053】

このとき還流電流は、カスコード素子21xのノーマリーオフ型スイッチング素子5yおよびノーマリーオン型スイッチング素子4xを通る第1の電流経路および高速ダイオード6xを通る第2の電流経路を通過して、出力端子Uへ電流が流れる。

30

【0054】

ここで、電流が流れることによるカスコード素子21xの電圧降下が、高速ダイオード6xの電圧降下よりも特性の低いカスコード素子21xを選定すれば、還流電流を全てカスコード素子21xに流すこともできる。

【0055】

次に、カスコード素子21xがターンオフし、カスコード素子21u、21x共にオフ状態、つまりデッドタイム期間について説明する。

40

誘導成分により、この場合においても、負極直流母線1nから出力端子Uへ還流電流が流れ続ける。還流電流は、高速ダイオード6uを通る第2の電流経路と、ノーマリーオフ型スイッチング素子5yおよびノーマリーオン型スイッチング素子4xの内蔵ダイオード（図示せず）を通る第3の電流経路を通過して電流が流れる。ここで、電流が流れることによる高速ダイオード6xの電圧降下が、ノーマリーオン型スイッチング素子4xの内蔵ダイオードの電圧降下よりも低い高速ダイオード6を選定しているため、還流電流は全て第2の電流経路、つまり高速ダイオード6xを流れる。

【0056】

次に、カスコード素子21uがターンオンすると、高速ダイオード6xは残留電荷によって逆回復電流が流れた後遮断する。そのため、直流電源1 正側直流母線1p カスコ

50

ード素子 2 1 u (オン状態) 高速ダイオード 6 x 負側直流母線 1 n 直流電源 1 の短絡回路が形成され、高速ダイオード 6 x の逆回復まで短絡電流が流れることになる。

【 0 0 5 7 】

ここで、高速ダイオード 6 x は、ノーマリーオン型スイッチング素子 4 x の内蔵ダイオード (図示せず) よりも逆回復時間が短い高速ダイオードを選定しているため、高速ダイオード 6 x の逆回復損失は小さい。

なお、x 相以外の Y 相および Z 相に対する動作は基本的に x 相と同様であり、それらの説明を省略する。

【 0 0 5 8 】

次に、直流電源 1 に直流電力があり、ゲート電源喪失状態となった場合について説明する。

この場合も実施形態 1 と同様の作用であり、X 相、Y 相、Z 相を構成する負極アームについても、ノーマリーオフ型スイッチング素子 5 y を共通に、ノーマリーオン型スイッチング素子 4 x、4 y、4 z のゲート - ソース間に負の電圧が印加されることで、ノーマリーオン型スイッチング素子 4 x、4 y、4 z はオフ状態となる。

つまり、ゲート電源喪失状態において、カスコード素子 2 1 はオフ状態となる。これにより、インバータ主回路の直流短絡故障を防止できる。

【 0 0 5 9 】

(効果)

以上述べたように、本実施形態 2 に係る電力変換装置によれば、実施形態 1 の奏する作用効果に加えて、負極アームを構成するノーマリーオフ型スイッチング素子を共通化することで、実施形態 1 の場合よりもカスコード素子ひいてはインバータ主回路の低コスト化を図ることができる。

【 0 0 6 0 】

(実施形態 3)

図 3 は前述の実施形態 1 および 2 のゲート駆動回路を具体化した実施形態 3 の回路構成図である。

(構成)

図 3 において、図 1 および図 2 の各部と同一部分には同一符号を付けて重複する説明は省略する。

【 0 0 6 1 】

図 3 において、低圧直流電源 1 0 は、例えば整流後の直流電源 1 を DC / DC コンバータで電力変換してなるものである。

低圧直流電源 1 0 の出力は、各アーム間との絶縁をとることを目的として、共通電源用絶縁型 DC / DC コンバータ (図中、共通電源用 DC / DC コンバータと表記) 2 8 の入力に接続されている。

【 0 0 6 2 】

この共通電源用絶縁型 DC / DC コンバータ 2 8 は、ノーマリーオン型スイッチング素子 4 およびノーマリーオフ型スイッチング素子 5 を駆動するためのゲート駆動回路共通の電源である。

【 0 0 6 3 】

共通電源用絶縁型 DC / DC コンバータ 2 8 の出力は、ノーマリーオフ型スイッチング素子用絶縁型 DC / DC コンバータ (図中、スイッチング素子用 DC / DC コンバータと表記) 1 1 の入力端子およびゲート抵抗 1 2 を介してノーマリーオフ型スイッチング素子 5 のゲート - ソース間に接続されている。これにより、ノーマリーオフ型スイッチング素子用絶縁型 DC / DC コンバータ 1 1 は、ノーマリーオン型スイッチング素子 4 とノーマリーオフ型スイッチング素子 5 の電源を絶縁している。

【 0 0 6 4 】

ところで、ノーマリーオフ型スイッチング素子用絶縁型 DC / DC コンバータ 1 1 の出力は 2 系統 (例えば $\pm 2 4 [V]$) あり、その出力を直列に接続することによって、4 8

10

20

30

40

50

[V] 電源としている。ノーマリーオフ型スイッチング素子用絶縁型 DC / DC コンバータ 11 の出力端子間には出力電圧が安定するように、コンデンサ 13、14 を並列に接続している。この 48 [V] 電源の正側直流母線 11 p を、ノーマリーオン型スイッチング素子 4 のソースに接続し、その負側直流母線 11 n を、ゲート駆動用 n 型 MOS F E T 25 およびゲート抵抗 27 からなる直列回路を介してノーマリーオン型スイッチング素子 4 のゲートに接続する。

【 0065 】

ノーマリーオフ型スイッチング素子用絶縁型 DC / DC コンバータ 11 の正側直流母線 11 p と中間直流母線 11 c との間にはコンデンサ 13 が、中間直流母線 11 c と負側直流母線 11 n との間にはコンデンサ 14、信号伝達素子 15、論理信号反転素子 16 がそれぞれ並列に接続されている。

10

【 0066 】

また正側直流母線 11 p と負側直流母線 11 n の間には、抵抗 17、並列関係にあるコンデンサ 18 およびツェナーダイオード 19 の回路、抵抗 22、20、ツェナーダイオード 23 の順に正極より直列接続されている。

またこの直列回路と並列に、ゲート駆動用 p 型 MOS F E T 24、ゲート抵抗 26、ゲート抵抗 27、ゲート駆動用 n 型 MOS F E T 25 の順に正極より直列接続されている。

【 0067 】

ここで、ゲート駆動用 n 型 MOS F E T 25 とゲート駆動用 p 型 MOS F E T 24 とは、コンプリメンタリ（特性が等しい n 型と p 型の一組）の関係にあり、一方がオンすれば、他方はオフするように接続する。すなわち、ゲート駆動用 p 型 MOS F E T 24 のゲートをツェナーダイオード 19 のカソードへ、ゲート駆動用 n 型 MOS F E T 25 のゲートをツェナーダイオード 23 のカソードへ接続する。

20

【 0068 】

なお、ツェナーダイオード 19 およびツェナーダイオード 23 は、ゲート駆動用 p 型 MOS F E T 24 およびゲート駆動用 n 型 MOS F E T 25 のゲートに入力される電圧を所定の値に調整するように選定する。

【 0069 】

信号伝達素子 15 は、インバータ制御回路（図示せず）とゲート駆動回路 8 を絶縁しながら、インバータ制御回路からの信号を論理信号反転素子 16 へ伝える役割を果たす。なお、図 3 に適用される信号伝達素子 15 は、インバータ制御回路（図示せず）からオンの信号を受けると、オンの信号を出力する特性を有している。論理信号反転素子 16 は信号伝達素子 15 の出力信号の極性を反転して前記抵抗 22 および抵抗 20 の間に供給するように接続されている。

30

【 0070 】

（作用）

図 3 において、インバータ制御回路（図示せず）から信号伝達素子 15 に与えられる信号に基づいて電力変換装置が運転している時は、ノーマリーオフ型スイッチング素子 5 のゲートにオンとなる電圧（例えば 15 [V]）を定常的に印加し、ノーマリーオフ型スイッチング素子 5 を常時オンさせる。

40

【 0071 】

共通電源用絶縁型 DC / DC コンバータ 28 がオンすると、ノーマリーオフ型スイッチング素子 5 を常時オンする。これと同時に、ノーマリーオン型スイッチング素子用絶縁型 DC / DC コンバータ 11 を介してノーマリーオン型スイッチング素子 4 のゲートを駆動する。

【 0072 】

ノーマリーオン型スイッチング素子 4 のゲート駆動方法について説明する。

ゲート駆動用 p 型 MOS F E T 24 がオンすることにより、ノーマリーオン型スイッチング素子 4 のソースとゲートは同電位、つまり 0 [V] となり、ノーマリーオン型スイッチング素子 4 はオンする。このとき、ゲート駆動用 p 型 MOS F E T 24 がオンしている

50

ので、このゲート駆動用 p 型 MOSFET 24 とコンプリメンタリ関係にあるもう一方のゲート駆動用 n 型 MOSFET 25 は、オフの状態である。

【0073】

そして、ゲート駆動用 n 型 MOSFET 25 がオンすることで、ノーマリーオン型スイッチング素子 4 のゲートには、ノーマリーオン型スイッチング素子用絶縁型 DC / DC コンバータ 11 の負側母線 11n に接続され、ノーマリーオン型スイッチング素子 4 のソースには、ノーマリーオフ型スイッチング素子用絶縁型 DC / DC コンバータ 11 の出力を直列接続した例えば 48 [V] 電源の正側母線 11p が接続される。つまり、ノーマリーオン型スイッチング素子 4 のゲートには、48 [V] の負バイアス (-48 [V]) が入力されることとなり、ノーマリーオン型スイッチング素子 4 はオフする。このとき、ゲート駆動用 p 型 MOSFET 24 はオフの状態である。

10

【0074】

図示しないインバータ制御回路からの信号がオンである場合、信号伝達素子 15 はオン信号 (例えば 24 [V]) を出力する。そしてそのオン信号は、論理反転素子 16 にてオフ信号 (0 [V]) に変換される。論理反転素子 16 から出力されたオフ信号 (0 [V]) は、ゲート駆動用 n 型 MOSFET 25 のゲートに入力され、ゲート駆動用 n 型 MOSFET 25 はオフする。

【0075】

一方、コンプリメンタリ関係にあるゲート駆動用 p 型 MOSFET 24 のゲートには、ツェナーダイオード 19 の特性によりゲート駆動用 p 型 MOSFET 24 をオンする電圧に調整して入力され、ゲート駆動用 p 型 MOSFET 24 はオンする。

20

これらの作用により、ノーマリーオン型スイッチング素子 4 のソースとゲートは同電位つまり 0 [V] となり、ノーマリーオン型スイッチング素子 4 はオンする。

【0076】

インバータ制御回路からの信号がオフである場合、信号伝達素子 15 はオフ信号 (0 [V]) を出力する。そしてそのオフ信号 (0 [V]) は、論理反転素子 16 にてオン信号 (例えば 24 [V]) に変換される。

【0077】

論理反転素子 16 から出力されたオン信号 (24 [V]) は、ツェナーダイオード 23 の特性によりゲート駆動用 n 型 MOSFET 25 をオンする電圧に調整してゲート駆動用 n 型 MOSFET 25 のゲートに入力され、ゲート駆動用 n 型 MOSFET 25 をオンにする。

30

【0078】

一方、コンプリメンタリ関係にあるゲート駆動用 p 型 MOSFET 24 のゲートには、論理反転素子 16 から出力されたオン信号 (24 [V]) とコンデンサ 18 とにより、ゲート駆動用 p 型 MOSFET 24 をオフする電圧に調整して入力されるので、ゲート駆動用 p 型 MOSFET 24 はオフする。

コンデンサ 18 により、ゲート駆動用 p 型 MOSFET 24 に入力されるゲート電圧は負バイアスとなることから、ゲート駆動用 p 型 MOSFET 24 は高速にオフする。

【0079】

40

これらの作用によりノーマリーオン型スイッチング素子 4 のゲートには 48 [V] 電源の負側母線が接続され、ノーマリーオン型スイッチング素子 4 のソースには 48 [V] 電源の正側母線が接続される。つまり、ノーマリーオン型スイッチング素子 4 のゲートには、48 [V] の負バイアス (-48 [V]) が入力されることとなり、ノーマリーオン型スイッチング素子 4 はオフする。

【0080】

還流電流が流れている状態においても、ノーマリーオン型スイッチング素子 4 をオフすることができるため、還流電流を高速ダイオード 6 に流すことができる。ここで、高速ダイオード 6 は、ノーマリーオン型スイッチング素子 4 の内蔵ダイオードより逆回復時間が短い高速ダイオードを選定しているため、高速ダイオード 6 の逆回復損失は小さい。

50

信号伝達素子 15 に入力する図示しないインバータ制御回路の信号（オン／オフ）により、ノーマリーオン型スイッチング素子 4 を駆動（オン／オフ）することができる。

【0081】

上述では、ノーマリーオン型スイッチング素子用絶縁型 DC / DC コンバータ 11 の出力（例えば 48 [V]）が、ノーマリーオン型スイッチング素子 4 のゲート - ソース間に 48 [V]（ソース - ゲート間 48 [V]）で入力されるように説明したが、実際はゲート駆動用 n 型 MOSFET 25 やゲート抵抗 27 の電圧降下分があるため、同じ電圧にはならない。

【0082】

次に、ゲート電源喪失状態となった場合について説明する。

ゲート電源喪失により、共通電源用絶縁型 DC / DC コンバータ 28 への電源供給がなくなる。つまり、ノーマリーオフ型スイッチング素子 5 のゲート - ソース間電圧は 0 [V] となり、ノーマリーオフ型スイッチング素子 5 はオフ状態となる。すると、直流電源 1 によりノーマリーオフ型スイッチング素子 5 のドレイン - ソース間の方向に正の電圧が発生する。このとき、カスコード接続用ダイオード 7 を介してノーマリーオン型スイッチング素子 4 のゲートとノーマリーオフ型スイッチング素子 5 のソースが接続（カスコード接続）されているため、ノーマリーオン型スイッチング素子 4 のゲート - ソース間に負の電圧が印加され、ノーマリーオン型スイッチング素子 4 はオフ状態となる。つまり、ゲート電源喪失状態において、カスコード素子 21 はオフ状態となる。ゲート駆動回路 8 の作用により、インバータ主回路 3 の直流短絡故障を防止できる。

【0083】

実施形態 1、実施形態 2 で使用されるゲート駆動回路を実現しながら、カスコード素子をノーマリーオフ型スイッチング素子と等価的に扱える。このため、安全性の高い電力変換装置を提供することが可能となる。

【0084】

図 3 では、通常出力特性である信号伝達素子 15 を想定したが、これに替えて、インバータ制御回路からオン信号を受けるとオフ信号を出力する反転出力信号伝達素子を使用すれば、図 3 の論理反転素子 16 を省略することができる。

【0085】

実施形態 1 の場合、インバータ主回路 3 の X 相、Y 相、Z 相の負極アームのノーマリーオフ型スイッチング素子 5x、5y、5z のソースは共通であるため、図 3 の共通電源用絶縁型 DC / DC コンバータ 28 を負極アームで共通化し、1 つにまとめることができる。共通電源用絶縁型 DC / DC コンバータ 28 に関しては、6 相分の 6 個から 4 個に部品点数を削減可能である。

また、実施形態 2 の場合、インバータ主回路 3 の X 相、Y 相、Z 相の負極アームのノーマリーオフ型スイッチング素子は、唯一 5y だけのためソースは 1 つであり、図 3 の共通電源用絶縁型 DC / DC コンバータ 28 を負極アームで共通化し、1 つにまとめることができる。共通電源用絶縁型 DC / DC コンバータ 28 に関しては、6 相分の 6 個から 4 個に部品点数を削減可能である。

【0086】

（効果）

以上述べたように、本実施形態 3 に係る電力変換装置によれば、実施形態 1 の奏する作用効果に加えて、負極アームの共通電源用絶縁型 DC / DC コンバータを共通化することにより、低コスト化することができる。

【0087】

（実施形態 4）

（構成）

本実施形態 4 の回路構成図については図示しないが、上述した実施形態 1 から実施形態 3 において、ノーマリーオフ型スイッチング素子 5 の耐圧をノーマリーオン型スイッチング素子 4 の耐圧より低く選定することを特徴とするものである。なお、ノーマリーオフ型

10

20

30

40

50

スイッチング素子5の耐圧は、ノーマリーオン型スイッチング素子4をオフするためにゲートに入力される電圧に対する耐圧が良い。

【0088】

(作用)

本実施形態4は実施形態1から実施形態3と同等の作用を奏する。

一般的に半導体素子の耐圧を低くすると、オン抵抗を小さくすることができる。ノーマリーオフ型スイッチング素子5の耐圧をノーマリーオン型スイッチング素子4の耐圧より低く選定することで、ノーマリーオフ型スイッチング素子5のオン抵抗を低減することができ、導通損失を低減することができる。また、半導体素子を同じ電流定格で比較した場合、耐圧が低い方が低コスト化できる。

10

【0089】

(効果)

以上述べたように、本実施形態4に係る電力変換装置によれば、実施形態1の奏する作用効果に加えて、ノーマリーオン型スイッチング素子の耐圧を低くすることによって、半導体素子ひいてはインバータ主回路の低コスト化を図ることができる。

【0090】

(実施形態5)

(構成)

本実施形態5の回路構成図についても図示しないが、上述した実施形態1から実施形態4において、カスコード接続用ダイオード7の耐圧を、ノーマリーオフ型スイッチング素子5の耐圧と同等に選定することを特徴とするものである。

20

【0091】

カスコード接続用ダイオード7の耐圧は、ノーマリーオン型スイッチング素子4をオフするためにゲートに入力される電圧に対する耐圧が良い。つまり、ノーマリーオフ型スイッチング素子5の耐圧と同等で良い。

【0092】

(作用)

本実施形態5は実施形態1乃至3と同等の作用を奏する。

一般的に半導体素子の耐圧を低くすると、オン抵抗を小さくすることができる。カスコード接続用ダイオード7の耐圧をノーマリーオフ型スイッチング素子5の耐圧と同等に選定することによって、半導体素子を低コスト化することができる。

30

【0093】

(効果)

以上述べたように、本実施形態5に係る電力変換装置によれば、実施形態1ないし3の奏する作用効果に加えて、カスコード接続用ダイオードの耐圧をノーマリーオン型スイッチング素子のそれと同じくすることで、半導体素子ひいてはインバータ主回路の低コスト化を図ることができる。

【0094】

(実施形態6)

(構成)

本実施形態6の回路構成図についても図示しないが、上述した実施形態1乃至5の電力変換装置において、高速ダイオード6が、ユニポーラダイオードから成ることを特徴とするものである。

40

【0095】

(作用)

このように構成された本実施形態において、ユニポーラダイオードは少数キャリアの蓄積がなく逆回復電荷が形成されないので、逆回復電流は流れず、逆回復損失が本質的にゼロとなる。ユニポーラダイオードは接合容量に蓄積する電荷があるが、その接合容量の充電電流は僅かである。従って、高速ダイオード6の損失を低減できる。

また、逆回復電流が反対アームのターンオン過渡状態のカスコード素子21に流れ込む

50

ことがなくなり、カスコード素子 2 1 のスイッチング損失を低減することができる。

【 0 0 9 6 】

(効果)

以上述べたように、本実施形態 6 に係る電力変換装置によれば、実施形態 1 と同等の作用効果を奏することができる。

【 0 0 9 7 】

(実施形態 7)

(構成)

本実施形態 7 の回路構成図についても図示しないが、ユニポーラダイオードである高速ダイオード 6 を、ショットキーバリアダイオード (Shootkey Barrier Diode ; S B D) 又は、接合障壁ショットキーダイオード、又は P i N / ショットキー混合ダイオードから構成したことを特徴とするものである。

【 0 0 9 8 】

(作用)

ユニポーラダイオードは少数キャリアの蓄積がなく逆回復電荷が形成されず、逆回復電流は流れない。ユニポーラダイオードは接合容量成分のみの電荷であり、逆回復損失が極めて小さい。よって、高速ダイオード 6 の損失を低減できる。

また、逆回復電流が反対アームのターンオン過渡状態のカスコード素子 2 1 に流れ込むことがなくなり、カスコード素子 2 1 のスイッチング損失を低減することができる。

【 0 0 9 9 】

ユニポーラダイオードには、S B D (Schottky Barrier Diode) を実用的に使用することができる。S B D は、ノーマリーオン型スイッチング素子 4 の内蔵ダイオードに比べて、逆回復時間が短く、逆回復損失が小さい性質を備えている。ユニポーラダイオードには、S B D と同等の特性を有する、ショットキー接合と P i N 接合とが並存した接合障壁ショットキーダイオード (J B S ; Junction Barrier Controlled Schottky Diode) もしくは、P i N / ショットキー混合ダイオード (M P S ; Merged PiN Schottky Diode) を使用することもできる。

(効果)

以上述べたように、本実施形態 7 に係る電力変換装置によれば、実施形態 1 と同等の作用効果を奏することができる。

【 0 1 0 0 】

(実施形態 8)

(構成)

本実施形態 8 の回路構成図についても図示しないが、前述した実施形態 1 から実施形態 7 のいずれかの電力変換装置において、ノーマリーオン型スイッチング素子 4 を S i C (シリコンカーバイド)、G a N (ガリウムナイトライド)、ダイヤモンド等のワイドギャップ半導体によって構成したことを特徴とするものである。

【 0 1 0 1 】

(作用)

本実施形態 8 によれば、ワイドギャップ半導体から成るノーマリーオン型スイッチング素子 4 は、シリコン半導体に比べて絶縁破壊電界強度を 1 桁程度大きくすることができ、耐圧を保持するためのドリフト層を 1 / 1 0 程度まで薄くできるため、ノーマリーオン型スイッチング素子 4 の導通損失を低減することができる。

【 0 1 0 2 】

更に、シリコン半導体に比べ、飽和電子ドリフト速度を 2 倍程度大きくすることができるので、1 0 倍程度の高周波化を実現することができる。これにより、ノーマリーオン型スイッチング素子 4 のターンオン損失、ターンオフ損失を低減することができる。

【 0 1 0 3 】

(効果)

以上述べたように、本実施形態 8 によれば、ワイドギャップ半導体から成るノーマリー

10

20

30

40

50

オン型スイッチング素子 4 を用いることで、ノーマリーオン型スイッチング素子 4 の導通損失、およびスイッチング損失を低減させることができ、低損失で小型なインバータ主回路を提供することができる。

【 0 1 0 4 】

(実施形態 9)

(構成)

本実施形態 9 の回路構成図についても図示しないが、前述した実施形態 1 から実施形態 8 のいずれかの電力変換装置において、高速ダイオード 6 を SiC (シリコンカーバイド)、GaN (ガリウムナイトライド)、ダイヤモンド等のワイドギャップ半導体によって構成したことを特徴とするものである。

10

【 0 1 0 5 】

(作用)

本実施形態 9 によれば、ワイドギャップ半導体から成る高速ダイオード 6 は、シリコン半導体に比べて絶縁破壊電界強度を 1 桁程度大きくすることができ、高速ダイオード 6 の高耐圧化を実現できる。例えば、シリコン半導体では高速ダイオード 6 にバイポーラダイオードでしか使用できないような耐圧の高い高速ダイオードでも、ワイドギャップ半導体ではユニポーラダイオードが実用可能となる。耐圧の高い高速ダイオードでも、実施形態 6 と同様な作用により、逆回復損失を低減させ、高速ダイオード 6 の損失を低減できる。

また、実施形態 6 と同様な作用により、カスコード素子 2 1 の損失を低減することができる。

20

【 0 1 0 6 】

もし、シリコンにて高耐圧ユニポーラダイオードを作成すると、導通損失が大きく、実用上使用できない。またシリコンのユニポーラダイオード (例えばショットキーバリアダイオード) は市販されている物の中で高耐圧な品は 2 0 0 [V] 程度である。ワイドギャップ半導体で形成されるユニポーラダイオードは、高耐圧 (例えば 1 2 0 0 [V]) な高速ダイオード 6 が実現できる。

【 0 1 0 7 】

(効果)

以上述べたように、本実施形態 9 によれば、ワイドギャップ半導体から成る高速ダイオード 6 を用いることで、カスコード素子 2 1 の損失を低減することができ、小型な電力変換装置を提供できる。

30


【符号の説明】

【 0 1 0 8 】


1 ... 直流電源、1 p ... 正側直流母線、1 n ... 負側直流母線、2 ... 平滑コンデンサ、3 ... インバータ主回路、4, 4 u, 4 v, 4 w, 4 x, 4 y, 4 z ... ノーマリーオン型スイッチング素子、5, 5 u, 5 v, 5 w, 5 x, 5 y, 5 z ... ノーマリーオフ型スイッチング素子、6, 6 u, 6 v, 6 w, 6 x, 6 y, 6 z ... 高速ダイオード、7, 7 u, 7 v, 7 w, 7 x, 7 y, 7 z ... カスコード接続用ダイオード、8, 8 u, 8 v, 8 w, 8 x, 8 y, 8 z ... ゲート駆動回路、9 ... 負荷、1 0 ... 低電圧直流電源、1 1 ... ノーマリーオン型スイッチング素子用絶縁型 DC / DC コンバータ、1 2 ... ゲート抵抗、1 3 ... 平滑コンデンサ、1 4 ... 平滑コンデンサ、1 5 ... 信号伝達素子、1 6 ... 論理反転素子、1 7 ... 抵抗、1 8 ... コンデンサ、1 9 ... ツェナーダイオード、2 0 ... 抵抗、2 1 ... カスコード素子、2 2 ... 抵抗、2 3 ... ツェナーダイオード、2 4 ... ゲート駆動用 p 型 MOS F E T、2 5 ... ゲート駆動用 n 型 MOS F E T、2 6 ... ゲート抵抗、2 7 ... ゲート抵抗、2 8 ... 共通電源用絶縁型 DC / DC コンバータ。

40


【図1】




【図2】



【図3】



【図4】



フロントページの続き

- (72)発明者 餅川 宏
東京都港区芝浦一丁目1番1号 株式会社東芝内
- (72)発明者 村尾 武
東京都港区芝浦一丁目1番1号 株式会社東芝内
- (72)発明者 高崎 昌洋
東京都狛江市岩戸北2-11-1 財団法人電力中央研究所内
- (72)発明者 石川 忠夫
東京都狛江市岩戸北2-11-1 財団法人電力中央研究所内
- (72)発明者 菊間 俊明
東京都狛江市岩戸北2-11-1 財団法人電力中央研究所内

審査官 神山 貴行

- (56)参考文献 特開2006-158185(JP,A)
特開2007-082351(JP,A)
特開2001-251846(JP,A)
特開2008-193839(JP,A)
特開2007-252055(JP,A)
特開昭62-100164(JP,A)

- (58)調査した分野(Int.Cl., DB名)
H02M 1/08
H02M 7/5387