




Patent dodatkowy
do patentu nr _____

Zgłoszono: 09.10.75 (P. 183901)

Pierwszeństwo _____

Zgłoszenie ogłoszono: 04.12.76

Opis patentowy opublikowano: 15.05.1979



Int. Cl.² H02H 3/06

Twórca wynalazku: Zdzisław Adamski

Uprawniony z patentu: Zakład Doświadczalny Automatyki Energetycznej Instytutu Automatyki Systemów Energetycznych, Wrocław (Polska)

Elektroniczny układ zwłoczny do opóźniania impulsów elektrycznych zwłaszcza w urządzeniach samoczynnego powtórnego załączania

1

Przedmiotem wynalazku jest elektroniczny układ zwłoczny do opóźniania impulsów elektrycznych zwłaszcza w urządzeniach samoczynnego powtórnego załączania.

Znane i powszechnie stosowane są układy zwłoczne zawierające elementy RC.

Znane są także układy zwłoczne zawierające źródła prądowe ładujące kondensator, w których napięcie na kondensatorze jest porównywane przez komparator napięcia z napięciem odniesienia. Układy takie wymagają zasilania z zasilacza stabilizowanego i stosowania źródeł napięcia odniesienia w postaci skompensowanych temperaturowo diod stabilizacyjnych.

Ze względu na konieczność stabilizacji źródeł zasilania i stosowania dodatkowych wysokostabilnych napięć odniesienia, układy te są bardzo skomplikowane i trudne w eksploatacji.

Celem wynalazku jest uproszczenie układu przy zachowaniu wysokiej dokładności i powtarzalności nastawionego czasu opóźnienia.

Cel ten osiągnięto w układzie według wynalazku, który zawiera rezystorowy dzielnik napięcia zasilania, źródło prądowe, stabilny kondensator oraz klucz tranzystorowy.

Ze środkowego rezystora dzielnika napięcia zasilania są doprowadzone napięcia polaryzujące do wejść wzmacniacza operacyjnego, który wraz z dołączonym do niego regulowanym rezystorem, włączonym w obwód polaryzacji wejścia odwracającego i tranzystorem, podłączonym do wyjścia tego wzmacniacza operacyjnego, stanowią źródło

2

Wzmacniacz operacyjny ma pętlę ujemnego sprzężenia zwrotnego, która zamyka się przez złącze baza-emiter wymienionego tranzystora, którego kolektor jest poprzez kondensator połączony z wejściem sterującym klucza tranzystorowego. Dzięki temu, że zarówno prąd ładowania kondensatora jak i napięcia do jakiego jest on ładowany są liniowo zależne od zmian napięcia zasilającego, zmiany te nie wpływają na czas ładowania tego kondensatora a zatem i na czas wysterowania klucza tranzystorowego. Mimo dużej prostoty układu uzyskuje on bardzo wysoką stabilność nastawionych czasów opóźnienia przy zmianach napięcia zasilania $\pm 10\%$ i zmianach temperatury od -10°C do $+50^{\circ}\text{C}$.

Układ według wynalazku jest przedstawiony w przykładzie wykonania na rysunku w postaci schematu ideowego.

Jak pokazano na rysunku, układ zawiera stabilny rezystancyjny dzielnik napięcia złożony z szeregowo połączonych rezystorów R_1 , R_2 , R_3 , który z zacisków rezystora R_2 zasila źródło prądowe, składające się z precyzyjnego stabilnego regulowanego rezystora R , wzmacniacza operacyjnego W oraz tranzystora T_1 .

Pomiędzy zacisk wspólny rezystorów R_1 i R_2 a wejście odwracające scalonego wzmacniacza operacyjnego W jest włączony precyzyjny stabilny regulowany rezystor R , przy czym wejście nieodwracające wzmacniacza W jest połączone ze wspólnym zaciskiem rezystorów R_2 i R_3 . Wzmacniacz operacyjny W objęty jest pętlą ujemnego sprzężenia zwrotnego, łączącą wejście odwracające wzmacniacza W z jego wyjściem poprzez złącze emiter — baza tranzystora T_1 o dużym wzmocnieniu, którego kolektor stanowi wyjście

źródła prądowego i jest przyłączony do jednego zacisku stabilnego kondensatora **C**, którego drugi zacisk jest połączony z bazą tranzystora **T2**, stanowiącego klucz tranzystorowy w układzie wspólnego emitera, gdzie emiter tego tranzystora **T2** jest połączony z masą układu a kolektor poprzez rezystor **R4** jest podłączony do dodatniego bieguna źródła napięcia zasilania. Do kolektora i emitera tranzystora **T2** są podłączone końce cewki przekaźnika **P**, zawierającego zestyk zwierny **Z**.

Działanie układu jest następujące. Układ zaczyna pracować z chwilą załączenia na niego napięcia zasilającego. Sterowane rezystorem **R** źródło prądowe ładuje kondensator **C** prądem o stałej wartości poprzez obwód bazy klucza tranzystorowego **T2**, który w stanie nasycenia zwiera cewkę przekaźnika **P**, co powoduje że zestyk **Z** pozostaje w spoczynku.

Gdy liniowo narastające na kondensatorze **C** napięcie osiągnie wartość równą napięciu na odwracającym wejściu wzmacniacza **W**, prąd ładowania kondensatora **C** zaniknie skokowo do zera. Spowoduje to zanik wysterowania klucza tranzystorowego **T2** co umożliwi przepływ prądu przez cewkę przekaźnika **P** oraz zwarcie zestyku **Z**.

Opóźnienie zwarcia zestyku **Z** w stosunku do podania napięcia zasilania na układ wyraża się wzorem:

$$t = \frac{R_3}{R_2} \cdot RC \text{ (sek)}$$

tóry jest słuszny przy założeniach, że prąd dzielnika jest użo większy od prądu ładowania kondensatora, oraz

że napięcie na rezystorze **R3** jest dużo większe od napięcia przewodzenia złącza baza- emiter tranzystora **T2** oraz od napięcia kolektor — emiter tranzystora **T1** w stanie nasycenia.

Zastrzeżenie patentowe

Elektroniczny układ zwłoczny do opóźniania impulsów elektrycznych zwłaszcza w urządzeniach samoczynnego powtórnego załączania, składający się ze źródła prądowego ładującego kondensator, **znamiennym**, że zawiera stabilny rezystancyjny dzielnik napięcia złożony co najmniej z trzech, szeregowo połączonych rezystorów (**R1**, **R2**, **R3**), źródło prądowe, składające się z precyzyjnego stabilnego regulowanego rezystora (**R**) i ze scalonego wzmacniacza operacyjnego (**W**) z dołączonym do jego wyjścia tranzystorem (**T1**), a ponadto zawiera stabilny kondensator (**C**) oraz pracujący w układzie klucza tranzystor (**T2**), przy czym wejście odwracające (—) scalonego wzmacniacza operacyjnego jest połączone poprzez precyzyjny, stabilny, regulowany rezystor (**R**) z jednym zaciskiem środkowego rezystora (**R2**) dzielnika napięcia podłączonego do źródła zasilania, zaś wejście nieodwracające (+) tego wzmacniacza (**W**) jest połączone z drugim końcem rezystora (**R2**) natomiast od wyjścia do wejścia odwracającego wzmacniacza operacyjnego (**W**) jest podłączona pętla ujemnego sprzężenia zwrotnego, zamykająca się przez złącze baza- emiter tranzystora (**T1**), którego kolektor jest podłączony z wejściem sterującym klucza tranzystorowego (**T2**) poprzez stabilny kondensator (**C**).

