

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2020年2月13日(13.02.2020)



(10) 国際公開番号

WO 2020/031954 A1

- (51) 国際特許分類:
H01L 33/30 (2010.01) *H01L 31/12* (2006.01)
- (21) 国際出願番号: PCT/JP2019/030715
- (22) 国際出願日: 2019年8月5日(05.08.2019)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2018-148919 2018年8月7日(07.08.2018) JP
- (71) 出願人: 昭和電工株式会社 (SHOWA DENKO K.K.) [JP/JP]; 〒1058518 東京都港区芝大門一丁目13番9号 Tokyo (JP).
- (72) 発明者: 鵜沢 旭 (UZAWA, Akira); 〒3691893 埼玉県秩父市下影森1505番地 昭和電工株式会社内 Saitama (JP). 瀬尾 則善 (SEO,


Noriyoshi); 〒3691893 埼玉県秩父市下影森1505番地 昭和電工株式会社内 Saitama (JP).
栗飯原 範行 (AIHARA, Noriyuki); 〒3691893 埼玉県秩父市下影森1505番地 昭和電工株式会社内 Saitama (JP).

(74) 代理人: 古部 次郎, 外 (FURUBE, Jiro et al.); 〒1076022 東京都港区赤坂1-12-32 アーク森ビル22階 私書箱513号 セリオ国際特許商標事務所 Tokyo (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY,

(54) Title: SEMICONDUCTOR LIGHT EMITTING ELEMENT AND OPTICAL TRANSMISSION DEVICE

(54) 発明の名称: 半導体発光素子、光伝達装置



(57) Abstract: A semiconductor light emitting element 2 comprises: a p-type cladding layer 13 configured from a semiconductor including a p-type impurity; an n-type cladding layer 15 configured from a semiconductor including an n-type impurity; and an active layer 14 which is disposed between the p-type cladding layer 13 and the n-type cladding layer 15, and which emits light when energized. The active layer 14 is provided with: two or more well layers (a first well layer to a third well layer) configured from $\text{In}_a\text{Ga}_{1-a}\text{As}$ ($0 < a \leq 0.4$); and three or more barrier layers (a p-side outer barrier layer, inner barrier layers (a first inner barrier layer and a second inner barrier layer), an n-side outer barrier layer) which are configured from $\text{Al}_b\text{Ga}_{1-b}\text{As}$ ($0.3 \leq b \leq 0.45$) and sandwich each of the two or more well layers from both sides.

(57) 要約: 半導体発光素子 2 は、p 型不純物を含む半導体で構成される p 型クラッド層 13 と、n 型不純物を含む半導体で構成される n 型クラッド層 15 と、p 型クラッド層 13 と n 型クラッド層 15 との間に配置され、通電により発光する活性層 14 とを有する。そして、活性層 14 は、 $\text{In}_a\text{Ga}_{1-a}\text{As}$ ($0 < a \leq 0.4$) で構成された 2 層以上の井戸層 (第 1 井戸層 ~ 第 3 井戸層) と、 $\text{Al}_b\text{Ga}_{1-b}\text{As}$ ($0.3 \leq b \leq 0.45$) で構成され、2 層以上の井戸層のそれぞれを両側から挟み込む 3 層以上の障壁層 (p 側外部障壁層、内部障壁層 (第 1 内部障壁層、第 2 内部障壁層)、n 側外部障壁層) とを備える。

MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ,
NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT,
QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL,
SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA,
UG, US, UZ, VC, VN, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類：

- 一 国際調査報告 (条約第21条(3))

明 細 書

発明の名称：半導体発光素子、光伝達装置

技術分野

[0001] 本発明は、半導体発光素子、光伝達装置に関する。

背景技術

[0002] 特許文献1には、電気信号を光信号に変換して出力する発光素子と、発光素子に対向して配置され且つ受光した光信号を電気信号に変換して出力する受光素子とを備え、電気的な絶縁を確保しつつ、発光素子と受光素子との間で、光信号を伝達するフォトカプラが記載されている。また、特許文献1には、フォトカプラで用いる発光素子として、LED（Light Emitting Diode：発光ダイオード）が開示されている。

先行技術文献

特許文献

[0003] 特許文献1：特開2014-33124号公報

発明の概要

発明が解決しようとする課題

[0004] ここで、発光ダイオード等の半導体発光素子では、順方向電流の大きさに応じて、発光効率が変化することが知られている。より具体的に説明すると、この種の半導体発光素子では、順方向電流の値が相対的に大きい高電流域での発光効率に比べて、順方向電流の値が相対的に小さい低電流域での発光効率が低下する。

上述したフォトカプラ等においては、光信号を伝達する際に、発光／消光を制御するだけでなく、発光量を調整することがあり、順方向電流の大きさによる発光効率の変動を抑制することが求められていた。

本発明は、低電流域における半導体発光素子の発光効率を向上させることを目的とする。

課題を解決するための手段

[0005] 本発明の半導体発光素子は、p型不純物を含む第1の半導体で構成されるp型半導体層と、n型不純物を含む第2の半導体で構成されるn型半導体層と、前記p型半導体層と前記n型半導体層との間に配置され、通電により発光する発光層とを有し、前記発光層は、 $\text{In}_a\text{Ga}_{1-a}\text{As}$ ($0 < a \leq 0.4$) で構成された2層以上の井戸層と、 $\text{Al}_b\text{Ga}_{1-b}\text{As}$ ($0.3 \leq b \leq 0.45$) で構成され、2層以上の前記井戸層のそれぞれを両側から挟み込む3層以上の障壁層とを備えている。

また、前記発光層において、それぞれの前記井戸層は、 $\text{In}_a\text{Ga}_{1-a}\text{As}$ ($0.06 \leq a \leq 0.34$) で構成され、それぞれの前記障壁層は、 $\text{Al}_b\text{Ga}_{1-b}\text{As}$ ($0.3 \leq b \leq 0.45$) で構成されることを特徴とすることができる。

このような半導体発光素子において、前記第1の半導体および前記第2の半導体が、ともに $\text{Al}_b\text{Ga}_{1-b}\text{As}$ で構成されることを特徴とすることができる。

また、p型不純物を含む第3の半導体で構成され、前記p型半導体層に供給する電流を拡散させるp型電流拡散層と、n型不純物を含む第4の半導体で構成され、前記n型半導体層に供給する電流を拡散させるn型電流拡散層とをさらに有し、前記第3の半導体および前記第4の半導体が、ともに $\text{Al}_c\text{Ga}_{1-c}\text{As}$ ($c < b$) で構成されることを特徴とすることができる。

また、前記p型電流拡散層は前記p型半導体層よりも厚さが大きく、前記n型電流拡散層は前記n型半導体層よりも厚さが大きいことを特徴とすることができる。

また、前記p型電流拡散層は、前記n型電流拡散層よりも厚さが大きいことを特徴とすることができる。

また、前記p型電流拡散層におけるp型不純物の濃度が、前記n型電流拡散層におけるn型不純物の濃度よりも高いことを特徴とすることができる。

また、前記発光層を構成する前記井戸層および前記障壁層は、p型不純物およびn型不純物を含まないことを特徴とすることができる。

このような半導体発光素子において、3層以上の前記障壁層は、前記p型半導体層に最も近い側に配置されたp側障壁層と、前記n型半導体層に最も近い側に配置されたn側障壁層と、前記p側障壁層と前記n側障壁層との間に配置された1以上の内部障壁層とを備えており、前記p側障壁層および前記n側障壁層は、前記内部障壁層よりも厚さが大きいことを特徴とすることができる。

また、前記p側障壁層は、前記n側障壁層よりも厚さが大きいことを特徴とすることができる。

また、他の観点から捉えると、本発明の半導体発光素子は、p型不純物を含む第1の半導体で構成されるp型半導体層と、n型不純物を含む第2の半導体で構成されるn型半導体層と、前記p型半導体層と前記n型半導体層との間に配置され、通電により発光する発光層とを有し、前記発光層は、第1のバンドギャップを有する第1の化合物半導体で構成された2層以上の井戸層と、前記第1のバンドギャップとのバンドギャップ差が0.6 eV以上となる第2のバンドギャップを有する第2の化合物半導体で構成され、2層以上の前記井戸層のそれぞれを両側から挟み込む3層以上の障壁層とを備えている。

このような半導体発光素子において、前記第1の化合物半導体および前記第2の化合物半導体が、ともにIII-V族半導体で構成されることを特徴とすることができる。

また、前記第1の化合物半導体および前記第2の化合物半導体は、ともにV族元素としてAsを含み且つPおよびNを含まないことを特徴とすることができる。

また、前記第1の化合物半導体は、第1のIII族元素および第2のII族元素を含むとともに、第3のIII族元素を含んでおらず、前記第2の化合物半導体は、前記第2のIII族元素および前記第3のIII族元素を含むとともに、前記第1のIII族元素を含んでいないことを特徴とすることができる。

また、前記第1のⅢ族元素はInであり、前記第2のⅢ族元素はGaであり、前記第3のⅢ族元素はAlであることを特徴とすることができる。

また、前記第1の半導体および前記第2の半導体が、ともにⅢ-V族半導体で構成されることを特徴とすることができる。

また、前記第1の半導体および前記第2の半導体は、ともにV族元素としてAsを含み且つPおよびNを含まないことを特徴とすることができる。

また、前記第1の半導体および前記第2の半導体は、ともにⅢ族元素としてGaおよびAlを含み且つInを含まないことを特徴とすることができる。

また、前記第1の半導体、前記第2の半導体および前記第2の化合物半導体は、組成比が同じⅢ-V族半導体で構成されることを特徴とすることができる。

また、他の観点から捉えると、本発明の光伝達装置は、通電により発光する発光素子と、前記発光素子に対向して配置されるとともに、当該発光素子からの光を受光する受光素子とを含み、前記発光素子は、p型不純物を含む第1の半導体で構成されるp型半導体層と、n型不純物を含む第2の半導体で構成されるn型半導体層と、前記p型半導体層と前記n型半導体層との間に配置され、通電により発光する発光層とを有し、前記発光層は、 $\text{In}_a\text{Ga}_{1-a}\text{As}$ ($0 < a \leq 0.4$) で構成された2層以上の井戸層と、 $\text{Al}_b\text{Ga}_{1-b}\text{As}$ ($0.3 \leq b \leq 0.45$) で構成され、2層以上の前記井戸層のそれぞれを両側から挟み込む3層以上の障壁層とを備えている。

また、他の観点から捉えると、本発明の光伝達装置は、通電により発光する発光素子と、前記発光素子に対向して配置されるとともに、当該発光素子からの光を受光する受光素子とを含み、前記発光素子は、p型不純物を含む第1の半導体で構成されるp型半導体層と、n型不純物を含む第2の半導体で構成されるn型半導体層と、前記p型半導体層と前記n型半導体層との間に配置され、通電により発光する発光層とを有し、前記発光層は、第1のバ

ンドギャップを有する第1の化合物半導体で構成された2層以上の井戸層と、前記第1のバンドギャップとのバンドギャップ差が 0.6 eV 以上となる第2のバンドギャップを有する第2の化合物半導体で構成され、2層以上の前記井戸層のそれぞれを両側から挟み込む3層以上の障壁層とを備えている。

発明の効果

[0006] 本発明によれば、低電流域における半導体発光素子の発光効率を向上させることができる。

図面の簡単な説明

[0007] [図1]本実施の形態が適用されるフォトカプラの断面構成を示す図である。
[図2]半導体発光素子の元となる半導体層形成基板の断面構成を示す図である。
[図3]半導体層形成基板の製造方法を説明するためのフローチャートである。
[図4]活性層の製造方法を説明するためのフローチャートである。
[図5]発光素子層を含む半導体発光素子の断面構成を示す図である。
[図6]半導体発光素子の製造方法を説明するためのフローチャートである。
[図7]各実施例および各比較例の、順方向電流と第1規格化発光効率との関係を示すグラフ図である。
[図8]各実施例および各比較例にかかる半導体発光素子の、順方向電流と第2規格化発光効率との関係を示すグラフ図である。
[図9] (a)、(b)は、比較例および実施例にかかる半導体発光素子の、多重量子井戸構造におけるバンド構造を模式的に示す図である。
[図10]各実施例および各比較例にかかる半導体発光素子の、応答時間（立ち上がり時間および立ち下がり時間）を示すグラフ図である。

発明を実施するための形態

[0008] 以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。なお、以下の説明で参照する図面における各部の大きさや厚さ等は、実際の寸法とは異なっている場合がある。また、以下では、3元素以上で構成さ

れるⅢⅤ族半導体に関し、各元素の組成比を省略した形（例えば「AlGaInAsP」など）で記述する場合がある。

[0009] ＜フォトカプラの構成＞

図1は、本実施の形態が適用されるフォトカプラ100の断面構成を示す図である。

光伝達装置の一例としてのフォトカプラ100は、電気信号を光信号に変換して出力する半導体発光素子2と、半導体発光素子2に対向して配置されるとともに、半導体発光素子2から受光した光を電気信号に変換して出力する半導体受光素子3とを備えている。また、フォトカプラ100は、半導体発光素子2に電気信号（発光信号）を供給する発光素子側電極4と、半導体受光素子3から電気信号（受光信号）を取得する受光素子側電極5とを備えている。さらに、フォトカプラ100は、電気的な絶縁性および半導体発光素子2の発光波長の光に対する透光性を有し、半導体発光素子2から半導体受光素子3に向かう光を集光するレンズ6を備えている。さらにまた、フォトカプラ100は、電気的な絶縁性および半導体発光素子2の発光波長の光に対する透光性を有し、半導体発光素子2、半導体受光素子3およびレンズ6を内部に収容する透明樹脂部7を備えている。そして、フォトカプラ100は、電気的な絶縁性および半導体発光素子2の発光波長の光に対する遮光性を有し、透明樹脂部7を内部に収容する不透明樹脂部8を備えている。ここで、本実施の形態のフォトカプラ100では、発光素子側電極4および受光素子側電極5が、それぞれ、一对の導体によって構成されている。そして、それぞれの一端側は、透明樹脂部7の内側に配置されて半導体発光素子2あるいは半導体受光素子3との電気的な接続に用いられ、また、それぞれの他端側は、透明樹脂部7から不透明樹脂部8を介して不透明樹脂部8の外側に突出して配置され、外部との電気的な接続に用いられる。

[0010] [半導体発光素子]

発光素子の一例としての半導体発光素子2は、pn接合を有する、無機半導体の積層体で構成することができる。ここで、無機半導体としては、化合

物半導体を用いることが好ましく、中でも、Ⅲ－Ⅴ族化合物半導体を用いることがさらに好ましい。

また、本実施の形態の半導体発光素子 2 は、後述するように、p 型の導電性を示す p 型半導体層と n 型の導電性を示す n 型半導体層との間に、井戸層および障壁層を交互に積層してなる、所謂多重量子井戸構造 (Multi Quantum Well : MQW) を有する活性層を備えたものとなっている。

なお、本実施の形態で用いた半導体発光素子 2 の詳細については後述する。

[0011] [半導体受光素子]

受光素子の一例としての半導体受光素子 3 は、p n 接合を持つ、無機半導体の積層体で構成することができる。ここで、無機半導体としては、化合物半導体を用いることが好ましく、中でも、Ⅲ－Ⅴ族化合物半導体を用いることがさらに好ましい。

また、本実施の形態の半導体受光素子 3 は、半導体発光素子 2 の発光波長に対して感度を有していることが必要となる。そして、半導体受光素子 3 としては、例えば、フォトダイオード、フォトランジスタ、フォトライアック等を挙げることができる。

[0012] [発光素子側電極]

発光素子側電極 4 は、例えば、銅、銅系合金、鉄系合金等の金属で構成することができる。そして、発光素子側電極 4 を構成する一対の導体のうち、一方の導体には半導体発光素子 2 が搭載されるとともに電氣的に接続され、他方の導体にはボンディングワイヤを介して半導体発光素子 2 が電氣的に接続されている。

[0013] [受光素子側電極]

受光素子側電極 5 も、例えば、銅、銅系合金、鉄系合金等の金属で構成することができる。そして、受光素子側電極 5 を構成する一対の導体のうち、一方の導体には、半導体受光素子 3 が搭載されるとともに電氣的に接続され、他方の導体にはボンディングワイヤを介して半導体受光素子 3 が電氣的に

接続されている。

[0014] [レンズ]

レンズ6は、例えば未着色のシリコン樹脂で構成することができる。また、レンズ6は、集光機能だけでなく、発光素子側電極4との間に半導体発光素子2を挟み込むことにより、半導体発光素子2を封止する機能も有している。

[0015] [透明樹脂部]

透明樹脂部7は、例えば未着色のエポキシ樹脂で構成することができる。また、透明樹脂部7は、半導体発光素子2を内部に収容するレンズ6を封止する機能も有している。

[0016] [不透明樹脂部]

不透明樹脂部8は、例えば着色済み（例えば黒色）のエポキシ樹脂で構成することができる。また、不透明樹脂部8は、半導体発光素子2およびレンズ6を内部に収容する透明樹脂部7を封止するとともに、フォトマスク100の筐体としての機能も有している。

[0017] <半導体層形成基板の構成>

図2は、半導体発光素子2の元となる半導体層形成基板1の断面構成を示す図である。

この半導体層形成基板1は、成長基板1aと、成長基板1a上に積層される下地層1bと、下地層1b上に積層されるエッチングストップ層1cとを備えている。また、この半導体層形成基板1は、エッチングストップ層1c上に複数の半導体層を積層してなり、通電により発光する発光素子層10と、発光素子層10上に積層されるキャップ層1dとをさらに備えている。

[0018] [成長基板]

成長基板1aは、下地層1b、エッチングストップ層1c、発光素子層10およびキャップ層1dを成長させるための土台となるものである。本実施の形態において、成長基板1aは、化合物半導体の単結晶で構成される。このような成長基板1aとしては、GaAsやInP等を例示することができる。

る。

[0019] [下地層]

下地層 1 b は、成長基板 1 a 上に、エッチングストップ層 1 c、発光素子層 1 0 およびキャップ層 1 d を成長させるための下地となるものである。本実施の形態において、下地層 1 b は、化合物半導体のエピタキシャル膜で構成される。

[0020] [エッチングストップ層]

エッチングストップ層 1 c は、後述する半導体発光素子 2 の製造プロセスにおいて、成長基板 1 a および下地層 1 b を、発光素子層 1 0 からウェットエッチングにて分離する際に、エッチング速度を極端に低下させ、発光素子層 1 0 までがエッチングされることを抑制するためのものである。本実施の形態において、エッチングストップ層 1 c は、化合物半導体のエピタキシャル膜で構成される。

[0021] [発光素子層]

発光素子層 1 0 は、p n 接合部に多重量子井戸構造を有する活性層が設けられることで、発光ダイオードとして機能するものである。また、発光素子層 1 0 は、後述するように、半導体発光素子 2 の要部を構成するものである。

[0022] この発光素子層 1 0 は、エッチングストップ層 1 c に積層される p 型コンタクト層 1 1 と、p 型コンタクト層 1 1 に積層される p 型電流拡散層 1 2 と、p 型電流拡散層 1 2 に積層される p 型クラッド層 1 3 とを有している。また、この発光素子層 1 0 は、p 型クラッド層 1 3 に積層される活性層 1 4 と、活性層 1 4 に積層される n 型クラッド層 1 5 と、n 型クラッド層 1 5 に積層されるとともにキャップ層 1 d の積層対象となる n 型電流拡散層 1 6 とさらに有している。以下では、発光素子層 1 0 の構成要素について、順番に説明を行う。

[0023] (p 型コンタクト層)

正孔をキャリアとする p 型コンタクト層 1 1 は、図示しない p 電極（正電

極部 20：後述する図 5 参照）を設けるためのものである。本実施の形態の p 型コンタクト層 11 は、エッチングストップ層 1c と格子整合する化合物半導体で構成される。また、p 型コンタクト層 11 には、p 型不純物がドーピングされていることが好ましい。

[0024] （p 型電流拡散層）

正孔をキャリアとする p 型電流拡散層 12 は、p 型コンタクト層 11 から注入されたキャリア（ここでは正孔）を、活性層 14 に向けて面方向に広げる、すなわち、面方向に電流を拡散させるためのものである。本実施の形態の p 型電流拡散層 12 は、p 型コンタクト層 11 と格子整合する化合物半導体で構成される。また、p 型電流拡散層 12 には、p 型不純物がドーピングされていることが好ましい。

[0025] ここで、p 型電流拡散層 12 は、p 型コンタクト層 11 よりも厚さが大きいことが好ましい。また、p 型電流拡散層 12 は、p 型コンタクト層 11 よりもバンドギャップが大きいことが好ましい。さらに、p 型電流拡散層 12 は、p 型コンタクト層 11 と同じ元素からなる p 型不純物を含んでいることが好ましい。さらにまた、p 型電流拡散層 12 は、p 型コンタクト層 11 よりも不純物濃度が低いことが好ましい。

[0026] （p 型クラッド層）

正孔をキャリアとする p 型クラッド層 13 は、活性層 14 にキャリア（ここでは正孔）を注入し、また、n 型クラッド層 15 とともに、注入されたキャリア（ここでは正孔および電子）を閉じ込めるためのものである。p 型半導体層の一例としての p 型クラッド層 13 は、p 型電流拡散層 12 と格子整合する化合物半導体で構成される。また、p 型クラッド層 13 には、p 型不純物がドーピングされていることが好ましい。

[0027] ここで、p 型クラッド層 13 は、p 型電流拡散層 12 よりも厚さが小さいことが好ましい。また、p 型クラッド層 13 は、p 型電流拡散層 12 よりもバンドギャップが大きいことが好ましい。さらに、p 型クラッド層 13 は、p 型電流拡散層 12 と同じ元素からなる p 型不純物を含んでいることが好ま

しい。さらにまた、p型クラッド層13は、p型電流拡散層12よりも不純物濃度が低いことが好ましい。

[0028] (活性層)

発光層の一例としての活性層14は、通電に伴う電子および正孔の再結合により発光する層である。また、本実施の形態の活性層14は、所謂多重量子井戸構造(MQW)を有している。なお、活性層14は、基本的に、p型不純物およびn型不純物を含まない。ただし、製造時に、p型クラッド層13からp型不純物が拡散してきたり、n型クラッド層15からn型不純物が拡散してきたりすることがあり得る。

[0029] 本実施の形態の活性層14は、p型クラッド層13に積層されるp側外部障壁層141と、p側外部障壁層141に積層される第1井戸層1421と、第1井戸層1421に積層される第1内部障壁層1431と、第1内部障壁層1431に積層される第2井戸層1422と、第2井戸層1422に積層される第2内部障壁層1432と、第2内部障壁層1432に積層される第3井戸層1423と、第3井戸層1423に積層されるとともにn型クラッド層15の積層対象となるn側外部障壁層144とを備えている。このように、本実施の形態の活性層14は、3つの井戸層(第1井戸層1421～第3井戸層1423)と、井戸層よりも層数が1つ多い障壁層(p側外部障壁層141、第1内部障壁層1431、第2内部障壁層1432およびn側外部障壁層144)を有している。

[0030] なお、以下の説明では、第1井戸層1421～第3井戸層1423を、まとめて、井戸層142と称することがある。また、以下の説明では、第1内部障壁層1431および第2内部障壁層1432を、まとめて、内部障壁層143と称することがある。さらに、以下の説明では、p側外部障壁層141、内部障壁層143およびn側外部障壁層144を、まとめて、障壁層と称することがある。

[0031] [p側外部障壁層]

p側障壁層の一例としてのp側外部障壁層141は、第1内部障壁層14

3 1 とともに、第 1 井戸層 1 4 2 1 を挟み込む層である。本実施の形態の p 側外部障壁層 1 4 1 は、p 型クラッド層 1 3 および井戸層 1 4 2 と格子整合する化合物半導体で構成される。

[0032] 〔井戸層〕

井戸層 1 4 2 を構成する第 1 井戸層 1 4 2 1 は、自身に隣接する p 側外部障壁層 1 4 1 および第 1 内部障壁層 1 4 3 1 によって挟み込まれる層である。また、井戸層 1 4 2 を構成する第 2 井戸層 1 4 2 2 は、自身に隣接する第 1 内部障壁層 1 4 3 1 および第 2 内部障壁層 1 4 3 2 によって挟み込まれる層である。さらに、井戸層 1 4 2 を構成する第 3 井戸層 1 4 2 3 は、自身に隣接する第 2 内部障壁層 1 4 3 2 および n 側外部障壁層 1 4 4 によって挟み込まれる層である。本実施の形態の井戸層 1 4 2 は、障壁層と格子整合する化合物半導体で構成される。

[0033] 〔内部障壁層〕

内部障壁層 1 4 3 を構成する第 1 内部障壁層 1 4 3 1 は、一方の側で p 側外部障壁層 1 4 1 とともに、第 1 井戸層 1 4 2 1 を挟み込む層であり、且つ、他方の側で第 2 内部障壁層 1 4 3 2 とともに、第 2 井戸層 1 4 2 2 を挟み込む層である。また、内部障壁層 1 4 3 を構成する第 2 内部障壁層 1 4 3 2 は、一方の側で第 1 内部障壁層 1 4 3 1 とともに、第 2 井戸層 1 4 2 2 を挟み込む層であり、且つ、他方の側で n 側外部障壁層 1 4 4 とともに、第 3 井戸層 1 4 2 3 を挟み込むための層である。本実施の形態の内部障壁層 1 4 3 は、井戸層 1 4 2 と格子整合する化合物半導体で構成される。

[0034] 〔n 側外部障壁層〕

n 側障壁層の一例としての n 側外部障壁層 1 4 4 は、第 2 内部障壁層 1 4 3 2 とともに、第 3 井戸層 1 4 2 3 を挟み込むための層である。本実施の形態の n 側外部障壁層 1 4 4 は、井戸層 1 4 2 および n 型クラッド層 1 5 と格子整合する化合物半導体で構成される。

[0035] 〔井戸層を構成する材料について〕

本実施の形態の井戸層 1 4 2（第 1 井戸層 1 4 2 1～第 3 井戸層 1 4 2 3

) は、 $(Al_xGa_{1-x})_yIn_{1-y}As_zP_{1-z}$ ($0 \leq x \leq 0.2$, $0.7 \leq y \leq 1.0$, $0.7 \leq z \leq 1.0$) で構成されている。ここで、井戸層 142 は、上記組成のうち、 $In_aGa_{1-a}As$ ($0 < a \leq 0.4$) で構成することが好ましい。また、発光波長を $850 \pm 20 \text{ nm}$ とする場合において、井戸層 142 の適正な In 組成は、井戸層 142 の厚さ、井戸層 142 の層数や後述する障壁層の組成によって変化するが、井戸層 142 を $In_aGa_{1-a}As$ ($0.06 \leq a \leq 0.34$) で構成することが好ましい。そして、井戸層 142 は、直接遷移型の化合物半導体で構成することが望ましい。なお、本実施の形態では、 In が第 1 の III 族元素に、 Ga が第 2 の III 族元素に、 Al が第 3 の III 族元素に、それぞれ対応している。

[0036] 〔障壁層を構成する材料について〕

本実施の形態の障壁層 (p 側外部障壁層 141、内部障壁層 143 および n 側外部障壁層 144) は、 $Al_uGa_{1-u}As$ ($0 \leq u \leq 1$) または $(Al_vGa_{1-b})_wIn_{1-w}P$ ($0 \leq v \leq 1$, $0.4 \leq w \leq 0.6$) で構成されている。ここで、障壁層は、上記組成のうち、 $Al_bGa_{1-b}As$ ($0.3 \leq b \leq 0.45$) で構成することが好ましい。そして、障壁層も、直接遷移型の化合物半導体で構成することが望ましい。

[0037] 〔井戸層と障壁層との関係〕

多重量子井戸構造を有する活性層 14 では、障壁層のバンドギャップが、井戸層 142 のバンドギャップよりも大きくなるよう、それぞれを構成する化合物半導体が選択される。特に、本実施の形態では、障壁層と井戸層 142 とのバンドギャップの差が 0.6 eV 以上となるように、材料の選択が行われる。そして、井戸層 142 を $(Al_xGa_{1-x})_yIn_{1-y}As_zP_{1-z}$ ($0 \leq x \leq 0.2$, $0.7 \leq y \leq 1.0$, $0.7 \leq z \leq 1.0$) で構成した場合、その発光波長は、 $730 \text{ nm} \sim 1050 \text{ nm}$ の範囲内となる。また、井戸層 142 を $In_aGa_{1-a}As$ ($0 < a \leq 0.4$) で構成した場合、その発光波長は、 $800 \text{ nm} \sim 1050 \text{ nm}$ の範囲内となる。

[0038] ここで、第 1 井戸層 1421 は、p 側外部障壁層 141 よりも厚さが小さ

いことが好ましい。また、第1内部障壁層1431は、第1井戸層1421よりも厚さが大きいことが好ましい。さらに、第2井戸層1422は、第1内部障壁層1431よりも厚さが小さいことが好ましい。さらにまた、第2内部障壁層1432は、第2井戸層1422よりも厚さが大きいことが好ましい。また、第3井戸層1423は、第2内部障壁層1432よりも厚さが小さいことが好ましい。そして、n側外部障壁層144は、第3井戸層1423よりも厚さが大きいことが好ましい。

[0039] したがって、障壁層を構成する各層（p側外部障壁層141、第1内部障壁層1431、第2内部障壁層1432およびn側外部障壁層144）は、井戸層142を構成する各層（第1井戸層1421～第3井戸層1423）よりも、厚さが大きいことが好ましい。

[0040] 〔p型クラッド層とp側外部障壁層との関係〕

また、p側外部障壁層141は、p型クラッド層13よりも厚さが大きいことが好ましい。そして、p型クラッド層13は、p側外部障壁層141よりもバンドギャップが大きいことが好ましい。

[0041] 〔n側外部障壁層とn型クラッド層との関係〕

また、n型クラッド層15は、n側外部障壁層144よりも厚さが大きいことが好ましい。そして、n型クラッド層15は、n側外部障壁層144よりもバンドギャップが大きいことが好ましい。

[0042] 〔p側外部障壁層と内部障壁層との関係〕

また、p側外部障壁層141は、内部障壁層143を構成する各層（第1内部障壁層1431および第2内部障壁層1432）よりも厚さが大きいことが好ましい。そして、p側外部障壁層141は、内部障壁層143を構成する各層よりもバンドギャップが大きいことが好ましい。

[0043] 〔内部障壁層とn側外部障壁層との関係〕

また、n側外部障壁層144は、内部障壁層143を構成する各層（第1内部障壁層1431および第2内部障壁層1432）よりも厚さが大きいことが好ましい。そして、n側外部障壁層144は、内部障壁層143を構成

する各層よりもバンドギャップが大きいことが好ましい。

[0044]〔p側外部障壁層とn側外部障壁層との関係〕

また、p側外部障壁層141は、n側外部障壁層144よりも厚さが大きいことが好ましい。そして、p側外部障壁層141とn側外部障壁層144とは、バンドギャップが同じであることが好ましい。

[0045]〔第1内部障壁層と第2内部障壁層との関係〕

また、内部障壁層143を構成する第1内部障壁層1431と第2内部障壁層1432とは、厚さが同じであることが好ましい。そして、第1内部障壁層1431と第2内部障壁層1432とは、バンドギャップが同じであることが好ましい。

[0046]〔第1井戸層と第2井戸層と第3井戸層の関係〕

また、井戸層142を構成する第1井戸層1421と第2井戸層1422と第3井戸層1423とは、厚さが同じであることが好ましい。そして、第1井戸層1421と第2井戸層1422と第3井戸層1423とは、バンドギャップが同じであることが好ましい。

[0047]（n型クラッド層）

電子をキャリアとするn型クラッド層15は、活性層14にキャリア（ここでは電子）を注入し、また、p型クラッド層13とともに、注入されたキャリア（ここでは正孔および電子）を閉じ込めるためのものである。n型半導体層の一例としてのn型クラッド層15は、n側外部障壁層144と格子整合する化合物半導体で構成される。また、n型クラッド層15には、n型不純物がドーピングされていることが好ましい。

[0048]（n型電流拡散層）

電子をキャリアとするn型電流拡散層16は、図示しないn電極（負電極部30：後述する図5参照）を設けるためのものである。また、n型電流拡散層16は、外部から注入されたキャリア（ここでは電子）を、活性層14に向けて面方向に広げる、すなわち、面方向に電流を拡散させるためのものである。このように、本実施の形態のn型電流拡散層16は、n型コンタク

ト層としての機能を兼ね備えている。本実施の形態のn型電流拡散層16は、n型クラッド層15と格子整合する化合物半導体で構成される。また、n型電流拡散層16には、n型不純物がドーピングされていることが好ましい。

[0049] ここで、n型電流拡散層16は、n型クラッド層15よりも厚さが大きいことが好ましい。また、n型電流拡散層16は、n型クラッド層15よりもバンドギャップが小さいことが好ましい。さらに、n型電流拡散層16は、n型クラッド層15と同じ元素からなるn型不純物を含んでいることが好ましい。さらにまた、n型電流拡散層16は、n型クラッド層15よりも不純物濃度が低いことが好ましい。

[0050] なお、この例では、n型電流拡散層16が、n型コンタクト層を兼ねているため、別途n型コンタクト層を設けていない。ただし、これに限られるものではなく、n型電流拡散層16の上にn型コンタクト層を設けてもかまわない。

[0051] (p型電流拡散層とn型電流拡散層との関係)

また、p型電流拡散層12は、n型電流拡散層16よりも厚さが大きいことが好ましい。さらに、p型電流拡散層12とn型電流拡散層16とは、バンドギャップが同じであることが好ましい。そして、p型電流拡散層12は、n型電流拡散層16よりも不純物濃度が高いことが好ましい。

[0052] (p型クラッド層とn型クラッド層との関係)

また、p型クラッド層13とn型クラッド層15とは、厚さが同じであることが好ましい。さらに、p型クラッド層13とn型クラッド層15とは、バンドギャップが同じであることが好ましい。そして、p型クラッド層13は、n型クラッド層15よりも不純物濃度が低いことが好ましい。

[0053] [キャップ層]

キャップ層1dは、成長基板1a等の上に積層された発光素子層10から、各種V族元素(例えばAsやP)が離脱するのを抑制するためのものである。本実施の形態のキャップ層1dは、n型電流拡散層16と格子整合する化合物半導体で構成される。

[0054] <半導体層形成基板の製造方法>

図3は、図2に示す半導体層形成基板1の製造方法を説明するためのフローチャートである。ここで、本実施の形態の半導体層形成基板1は、MOCVD (Metal Organic Chemical Vapor Deposition) 法を用いて、成長基板1a上に各層を形成することで得られる。ただし、これに限られるものではなく、例えばMBE (Molecular Beam Epitaxy) 法を用いてもかまわない。

[0055] [下地層形成工程]

まず、成長基板1aが設置されたチャンバ内に、キャリアガスと、下地層1bを構成する各元素の原料ガスとを供給する（ステップ10）。ステップ10では、成長基板1a上に、下地層1bが積層される。

[0056] [エッチングストップ層形成工程]

次に、下地層1bを積層した成長基板1aが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、エッチングストップ層1cを構成する各元素の原料ガスを供給する（ステップ20）。ステップ20では、下地層1b上に、エッチングストップ層1cが積層される。

[0057] [p型コンタクト層形成工程]

続いて、エッチングストップ層1cまでを積層した成長基板1aが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、p型コンタクト層11を構成する各元素の原料ガスを供給する（ステップ30）。ステップ30では、エッチングストップ層1c上に、p型コンタクト層11が積層される。

[0058] [p型電流拡散層形成工程]

次いで、p型コンタクト層11までを積層した成長基板1aが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、p型電流拡散層12を構成する各元素の原料ガスを供給する（ステップ40）。ステップ40では、p型コンタクト層11上に、p型電流拡散層12が積層される。

[0059] [p型クラッド層形成工程]

それから、p型電流拡散層12までを積層した成長基板1aが設置された

チャンバ内に、引き続きキャリアガスを供給するとともに、p型クラッド層13を構成する各元素の原料ガスを供給する（ステップ50）。ステップ50では、p型電流拡散層12上に、p型クラッド層13が積層される。

[0060] [活性層形成工程]

そして、p型クラッド層13までを積層した成長基板1aが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、活性層14を構成する各元素の原料ガスを供給する（ステップ60）。ステップ60では、p型クラッド層13上に、活性層14が積層される。なお、活性層14の、より詳細な製造方法については後述する。

[0061] [n型クラッド層形成工程]

次に、活性層14までを積層した成長基板1aが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、n型クラッド層15を構成する各元素の原料ガスを供給する（ステップ70）。ステップ70では、活性層14上に、n型クラッド層15が積層される。

[0062] [n型電流拡散層形成工程]

続いて、n型クラッド層15までを積層した成長基板1aが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、n型電流拡散層16を構成する各元素の原料ガスを供給する（ステップ80）。ステップ80では、n型クラッド層15上に、n型電流拡散層16が積層される。

[0063] [キャップ層形成工程]

そして、n型電流拡散層16までを積層した成長基板1aが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、キャップ層1dを構成する各元素の原料ガスを供給する（ステップ90）。ステップ90では、n型電流拡散層16上に、キャップ層1dが積層される。

以上により、成長基板1aに、下地層1bと、エッチングストップ層1cと、発光素子層10と、キャップ層1dとを、この順に積層してなる半導体層形成基板1が得られる。

[0064] <活性層の製造方法>

では、ここで、上記ステップ60の活性層形成工程について、より詳細な説明を行う。

図4は、活性層14の製造方法を説明するためのフローチャートである。

[0065] (p側外部障壁層形成工程)

まず、p型クラッド層13までを積層した成長基板1aが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、p側外部障壁層141を構成する各元素の原料ガスを供給する(ステップ61)。ステップ61では、p型クラッド層13上に、p側外部障壁層141が積層される。

[0066] (第1井戸層形成工程)

次に、p側外部障壁層141までを積層した成長基板1aが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、第1井戸層1421を構成する各元素の原料ガスを供給する(ステップ62)。ステップ62では、p側外部障壁層141上に、第1井戸層1421が積層される。

[0067] (第1内部障壁層形成工程)

続いて、第1井戸層1421までを積層した成長基板1aが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、第1内部障壁層1431を構成する各元素の原料ガスを供給する(ステップ63)。ステップ63では、第1井戸層1421上に、第1内部障壁層1431が積層される。

[0068] (第2井戸層形成工程)

次いで、第1内部障壁層1431までを積層した成長基板1aが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、第2井戸層1422を構成する各元素の原料ガスを供給する(ステップ64)。ステップ64では、第1内部障壁層1431上に、第2井戸層1422が積層される。

[0069] (第2内部障壁層形成工程)

次に、第2井戸層1422までを積層した成長基板1aが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、第2内部障壁層14

3 2 を構成する各元素の原料ガスを供給する（ステップ 6 5）。ステップ 6 5 では、第 2 井戸層 1 4 2 2 上に、第 2 内部障壁層 1 4 3 2 が積層される。

[0070] （第 3 井戸層形成工程）

続いて、第 2 内部障壁層 1 4 3 2 までを積層した成長基板 1 a が設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、第 3 井戸層 1 4 2 3 を構成する各元素の原料ガスを供給する（ステップ 6 6）。ステップ 6 6 では、第 2 内部障壁層 1 4 3 2 上に、第 3 井戸層 1 4 2 3 が積層される。

[0071] （n 側外部障壁層形成工程）

そして、第 3 井戸層 1 4 2 3 までを積層した成長基板 1 a が設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、n 側外部障壁層 1 4 4 を構成する各元素の原料ガスを供給する（ステップ 6 7）。ステップ 6 7 では、第 3 井戸層 1 4 2 3 上に、n 側外部障壁層 1 4 4 が積層される。

以上により、p 側外部障壁層 1 4 1、内部障壁層 1 4 3（第 1 内部障壁層 1 4 3 1 および第 2 内部障壁層 1 4 3 2）および n 側外部障壁層 1 4 4 と、井戸層 1 4 2（第 1 井戸層 1 4 2 1～第 3 井戸層 1 4 2 3）とを含む、活性層 1 4 が得られる。

[0072] ＜半導体発光素子の構成＞

図 5 は、発光素子層 1 0 を含む半導体発光素子 2 の断面構成を示す図である。この半導体発光素子 2 は、上述した半導体層形成基板 1 を出発材料とし、種々の加工を施すことによって得られる。ただし、図 5 から明らかなように、半導体発光素子 2 は、発光素子層 1 0 を含む一方、発光素子層 1 0 とともに半導体層形成基板 1 を構成していた、成長基板 1 a、下地層 1 b、エッチングストップ層 1 c およびキャップ層 1 d を含んでいない。

[0073] この半導体発光素子 2 は、上述した発光素子層 1 0 と、発光素子層 1 0 の p 型コンタクト層 1 1 に接続される正電極部 2 0 と、発光素子層 1 0 の n 型電流拡散層 1 6 に接続される負電極部 3 0 とを備えている。ここで、正電極部 2 0 は、発光素子層 1 0 の p 電極として機能する。一方、負電極部 3 0 は

、発光素子層 10 の n 電極として機能する。また、負電極部 30 は、発光素子層 10 から負電極部 30 側に出力される光を、正電極部 20 側に反射する反射膜としても機能する。ここで、負電極部 30 は、半導体発光素子 2 の図中下側に、ほぼ全面にわたって形成される。これに対し、正電極部 20 は、半導体発光素子 2 の図中上側に、一部領域に島状に形成される。

[0074] [正電極部]

正電極部 20 には、導電性を有し且つ p 型コンタクト層 11 とオーミック接触する各種金属を用いることができ、また、複数の金属層を積層した構成とすることもできる。

[0075] [負電極部]

負電極部 30 は、発光素子層 10 の n 型電流拡散層 16 に積層される n 電極層 31 と、n 電極層 31 に積層される反射層 32 と、反射層 32 に積層される拡散防止層 33 とを備えている。また、負電極部 30 は、拡散防止層 33 に積層される接合層 34 と、接合層 34 に積層される内部電極層 35 と、内部電極層 35 に積層される支持基板 36 と、支持基板 36 に積層されて外部に露出する外部電極層 37 とをさらに備えている。

[0076] (n 電極層)

n 電極層 31 は、発光素子層 10 に対し、面方向に電流を拡散させて供給するために設けられる。そして、n 電極層 31 は、厚さ方向に貫通する複数の貫通孔が設けられた透光層 311 と、これら複数の貫通孔のそれぞれを充填するように設けられた複数の柱状電極層 312 とを有している。

[0077] [透光層]

透光層 311 は、絶縁性を有しており、発光素子層 10 から出力される光を透過する。そして、透光層 311 には、 SiO_2 等を用いることができる。

[0078] [柱状電極層]

柱状電極層 312 は、導電性を有しており、発光素子層 10 の n 型電流拡散層 16 とオーミック接触する。そして、柱状電極層 312 には、 AuGe 等を用いることができる。

[0079] (反射層)

反射層 32 は、導電性を有しており、発光素子層 10 から出力される光を反射する。そして、反射層 32 には、AgPdCu (APC) 合金、Au、Cu、Ag、Al、Pt 等の金属あるいはこれらの合金等を用いることができる。

[0080] (拡散防止層)

拡散防止層 33 は、導電性を有しており、接合層 34 や支持基板 36 等に含まれる金属が、反射層 32 側に拡散して反射層 32 と反応するのを抑制するために設けられる。そして、拡散防止層 33 には、Ni、Ti、Pt、Cr、Ta、W、Mo 等の金属を用いることができ、また、これらから選ばれた複数の金属層を積層した構成とすることもできる。

[0081] (接合層)

接合層 34 は、導電性を有しており、発光素子層 10 に形成された拡散防止層 33 と、支持基板 36 に形成された内部電極層 35 とを接合するために設けられる。そして、接合層 34 には、化学的に安定で、融点の低い Au 系の共晶金属等を用いることができる。なお、Au 系の共晶金属としては、例えば、AuGe、AuSn、AuSi、AuIn 等が挙げられる。

[0082] (内部電極層)

内部電極層 35 は、導電性を有しており、接合層 34 と支持基板 36 とを電氣的に接続するために設けられる。そして、内部電極層 35 には、各種金属材料を用いることができ、また、複数の金属層を積層した構成とすることもできる。

[0083] (支持基板)

支持基板 36 は、導電性を有しており、半導体層形成基板 1 から成長基板 1a 等を取り外すことで得られる発光素子層 10 を、物理的に支持するために設けられる。この例では、発光素子層 10 と支持基板 36 との間に反射層 32 を設けているため、支持基板 36 として、発光素子層 10 から出力される光を吸収する材料を用いることもできる。そして、支持基板 36 には、半

導体ウエハ、例えば、Geウエハ、Siウエハ、GaAsウエハ、GaPウエハ等を用いることができる。

[0084] (外部電極層)

外部電極層37は、導電性を有しており、外部に設けられた配線（図示せず）と電氣的に接続するために設けられる。そして、外部電極層37には、各種金属材料を用いることができ、また、複数の金属層を積層した構成とすることもできる。

[0085] <半導体発光素子の製造方法>

次に、図5に示す半導体発光素子2の製造方法を、具体例を挙げて説明する。

図6は、半導体発光素子2の製造方法を説明するためのフローチャートである。

[0086] [キャップ層除去工程]

まず、半導体層形成基板1からキャップ層1dを除去する（ステップ100）。これにより、半導体層形成基板1の表面すなわち成長基板1aとは反対側の面には、発光素子層10を構成するn型電流拡散層16が露出する。

[0087] [負電極部形成工程]

次に、成長基板1aと下地層1bとエッチングストップ層1cと発光素子層10とを有する半導体層形成基板1のn型電流拡散層16上に、負電極部30を形成する（ステップ110）。ここで、ステップ110の負電極部形成工程は、以下に説明する複数の工程（この例ではステップ111～ステップ117）を含んでいる。

[0088] (n電極層形成工程)

ステップ110の負電極部形成工程では、最初に、発光素子層10のn型電流拡散層16上にn電極層31を形成する（ステップ111）。ただし、ステップ111のn電極層形成工程では、先に透光層311を形成し（ステップ111a）、続いて柱状電極層312を形成する（ステップ111b）。

[0089] 〔透光層形成工程〕

ステップ111aの透光層形成工程では、n型電流拡散層16上にCVDによりSiO₂を全面にわたって積層した後、柱状電極層312の形成対象となる部位にエッチングによる孔あけ加工を施し、複数の貫通孔を形成する。このとき、SiO₂の厚さは0.3μm程度とする。これにより、SiO₂からなる透光層311が得られる。

[0090] 〔柱状電極層形成工程〕

ステップ111bの柱状電極層形成工程では、透光層311に形成された複数の貫通孔のそれぞれに、蒸着によりAuGeを充填し、複数の柱状電極層312を形成する。このとき、AuGeの厚さは透光層311の厚さと同じにする。以上により、透光層311と複数の柱状電極層312とを含むn電極層31が得られる。

[0091] 〔反射層形成工程〕

次に、n電極層31上に、蒸着によりAuを積層し、反射層32を形成する（ステップ112）。このとき、反射層32の厚さは0.7μm程度とする。

[0092] 〔拡散防止層形成工程〕

続いて、反射層32上に、蒸着によりPtおよびTiをこの順に積層し、Pt層とTi層とを積層してなる拡散防止層33を形成する（ステップ113）。このとき、拡散防止層33の厚さは0.5μm程度とする。

[0093] 〔接合層形成工程〕

次いで、拡散防止層33上に、蒸着によりAuGeを積層し、接合層34を形成する（ステップ114）。このとき、接合層34の厚さは1.0μm程度とする。この時点では、キャップ層1dを除く半導体層形成基板1の、発光素子層10におけるn型電流拡散層16には、n電極層31、反射層32、拡散防止層33および接合層34が積層された状態となっている。以下では、キャップ層1dを除く半導体層形成基板1に、n電極層31～接合層34を積層したものを、『第1積層体』と称する。

[0094] (内部電極層形成工程)

また、上記第1積層体とは別に、Geウエハからなる支持基板36を用意する。そして、この支持基板36の一方の面(表面)に、蒸着によりPtおよびAuをこの順に積層し、Pt層とAu層とを積層してなる内部電極層35を形成する(ステップ115)。このとき、内部電極層35の厚さは、Pt層は0.1 μ m程度、Au層は0.5 μ m程度とする。

[0095] (外部電極層形成工程)

次に、上記支持基板36の他方の面(裏面)に、蒸着によりPtおよびAuをこの順に積層し、Pt層とAu層とを積層してなる外部電極層37を形成する(ステップ116)。このとき、外部電極層37の厚さは、Pt層は0.1 μ m程度、Au層は0.5 μ m程度とする。この時点では、支持基板36の表面には内部電極層35が、その裏面には外部電極層37が、それぞれ積層された状態となっている。以下では、支持基板36に内部電極層35および外部電極層37を積層したものを、『第2積層体』と称する。

[0096] (接合工程)

それから、上記第1積層体における接合層34と、上記第2積層体における内部電極層35とを対峙且つ接触させた状態で、加熱および加圧を行うことにより、第1積層体と第2積層体とを接合する(ステップ117)。このとき、加熱温度は400℃程度とし、加える圧力は500kgf程度とする。この時点では、成長基板1aおよび発光素子層10を含む半導体層形成基板1と、支持基板36を含む負電極部30とが積層された状態となっている。以下では、これら両者を積層したものを、『第3積層体』と称する。

以上により、ステップ110の負電極部形成工程が完了する。

[0097] [成長基板除去工程]

続いて、上記第3積層体に対し、ウェットエッチングを行うことで、半導体層形成基板1における成長基板1a、下地層1bおよびエッチングストップ層1cと発光素子層10とを分離し、第3積層体から成長基板1aを除去する(ステップ120)。この時点では、発光素子層10と負電極部30と

が積層された状態となっており、発光素子層 10 の p 型コンタクト層 11 が外部に露出している。以下では、発光素子層 10 と負電極部 30 とを積層したものを、『第 4 積層体』と称する。なお、第 4 積層体の p 型コンタクト層 11 側には、必要に応じて研磨を施すことで、下地層 1b およびエッチングストップ層 1c を完全に除去しておくことが望ましい。

[0098] [正電極部形成工程]

次いで、上記第 4 積層体における発光素子層 10 の p 型コンタクト層 11 上に、複数の正電極部 20 を形成する（ステップ 130）。この例では、p 型コンタクト層 11 上に、蒸着により AuBe-Ni 合金、Ti および Au をこの順に積層し、AuBe-Ni 合金層、Ti 層および Au 層をこの順に積層してなる正電極部 20 を得る。このとき、正電極部 20 の厚さは、AuBe-Ni 合金層は 0.5 μm 程度、Ti 層は 0.2 μm 程度、Au 層は 1.0 μm 程度とする。この時点では、発光素子層 10 と負電極部 30 とを積層してなる第 4 積層体のうち、発光素子層 10 の p 型コンタクト層 11 が形成されている面に、複数の正電極部 20 がマトリクス上に配置された状態となっている。以下では、発光素子層 10 に負電極部 30 および複数の正電極部 20 を積層したものを、『第 5 積層体』と称する。

[0099] [p 型コンタクト層除去工程]

次に、第 5 積層体における p 型コンタクト層 11 のうち、複数の正電極部 20 によって覆われることなく外部に露出している領域を、ウェットエッチング等によって除去する（ステップ 140）。ステップ 140 の p 型コンタクト層除去工程では、p 型コンタクト層 11 の一部に加えて、p 型電流拡散層 12 のうち、p 型コンタクト層 11 側に存在している一部の領域も除去する。この時点では、p 型電流拡散層 12 のうち、外部に露出するようになった部位に、ウェットエッチングに伴う微小な凹凸が形成された状態となっている。以下では、第 5 積層体から p 型コンタクト層 11 および p 型電流拡散層 12 の各一部を除去したものを、『第 6 積層体』と称する。

[0100] [分割工程]

最後に、上記第6積層体をダイシングすることにより、第6積層体を複数の半導体発光素子2に分割する（ステップ150）。ステップ150の分割工程では、各半導体発光素子2のそれぞれに正電極部20が1つずつ含まれるように、個片化を行う。

以上により、それぞれが発光素子層10と正電極部20と負電極部30とを有する、図5に示す半導体発光素子2が得られる。

そして、このようにして得られた半導体発光素子2と、半導体受光素子3と、発光素子側電極4と、受光素子側電極5と、レンズ6と、透明樹脂部7と、不透明樹脂部8とを用いて、図1に示すフォトカプラ100が得られる。

[0101] ＜フォトカプラの動作＞

では、図1に示すフォトカプラ100の動作について説明を行う。

発光素子側電極4を介して、半導体発光素子2に発光信号が供給されると、半導体発光素子2は、発光信号に応じて発光する。より具体的に説明すると、半導体発光素子2は、発光信号に応じた点灯／消灯を行う。そして、半導体発光素子2が出力した光は、レンズ6によって集光されるとともに、透明樹脂部7を介して半導体受光素子3へと向かう。

[0102] 半導体発光素子2からの光を半導体受光素子3が受光すると、半導体受光素子3は、その受光量に応じた受光信号を出力する。この受光信号は、受光素子側電極5を介して、外部へと出力される。この間、不透明樹脂部8は、外部からの光が半導体受光素子3に到達するのを規制しており、この受光信号にノイズが混入するのを抑制している。

[0103] その結果、フォトカプラ100では、光学的には結合される一方、電気的には絶縁された状態で、信号の伝達を行うことができる。このとき、例えば予め定められた方式にて変調したパルス信号等の発光信号を用いるようにすれば、フォトカプラ100を介して高速なデータ通信を行うことも可能である。

[0104] ＜半導体発光素子の動作＞

次に、フォトキャパ１００に設けられた、図５に示す半導体発光素子２の発光動作について説明を行う。

半導体発光素子２の正電極部２０および負電極部３０に順方向電圧を印加すると、発光素子層１０には、ｐ型コンタクト層１１からｎ型電流拡散層１６に向かう順方向電流が流れる。このとき、ｐ型電流拡散層１２およびｎ型電流拡散層１６は、流れる順方向電流を面方向に拡散することで、ｐ型クラッド層１３、活性層１４およびｎ型クラッド層１５を含む発光層に流れる順方向電流が、面方向においてより均一となるように機能している。そして、発光層に順方向電流が流れることにより、発光層は、活性層１４を構成する各井戸層１４２の組成に応じた波長の光を出力する。

[0105] このとき、発光層からは、主としてｐ型電流拡散層１２側（図５において上側）とｎ型電流拡散層１６側（図５において下側）とに向かって、光が出力される。このとき、発光層から図５の上側に出力される光は、ｐ型電流拡散層１２を介して半導体発光素子２の外部に出力される（図中矢印方向参照）。これに対し、発光層から図５の下側に出力される光は、反射層３２によって反射され、ｐ型電流拡散層１２側に向かい、ｐ型電流拡散層１２を介して半導体発光素子２の外部に出力される。

[0106] ＜その他＞

なお、本実施の形態では、活性層１４を構成する井戸層１４２を、第１井戸層１４２１～第３井戸層１４２３の３層で構成していたが、井戸層１４２の層数は適宜設計変更して差し支えない。ただし、キャリアの閉じ込め効果を増大し、電子および正孔の再結合確率を高めるとともに、応答速度を高速化するという観点からすれば、井戸層１４２の層数は１０層以下、より好ましくは５層以下とすることが望ましい。

また、井戸層１４２を構成する各層の厚さは、量子効果が得られる厚さであることが好ましく、３．３ｎｍ～７ｎｍの範囲であることが好ましい。

[0107] また、本実施の形態では、成長基板１ａ上に、ｐ型半導体層（ｐ型コンタクト層１１、ｐ型電流拡散層１２およびｐ型クラッド層１３）、活性層１４

およびn型半導体層（n型クラッド層15およびn型電流拡散層16）を、この順に形成することで、半導体層形成基板1を得ていたが、これに限られるものではない。例えば、成長基板1a上に、n型半導体層、活性層14およびp型半導体層を、この順に形成することで、半導体層形成基板1を得るようにしてもかまわない。

[0108] さらに、本実施の形態では、発光素子層10を含む半導体発光素子2として、反射層32を備えた構成を例として説明を行ったが、半導体発光素子2の構造については、適宜設計変更して差し支えない。

[0109] さらにまた、本実施の形態では、半導体発光素子2を用いてフォトカプラ100を構成する場合を例として説明を行ったが、これに限られるものではない。例えば、半導体発光素子2を単体で光源等として用いてもよいし、半導体受光素子3とともに物体の有無や位置を検出するフォトインタラプタ（光伝達装置の一例）を構成してもよい。

実施例

[0110] 以下、実施例に基づいて本発明をさらに詳細に説明する。ただし、本発明は、その要旨を超えない限り、以下の実施例に限定されるものではない。

本発明者は、活性層14の構成を種々異ならせた半導体層形成基板1の作製を行うとともに、これら半導体層形成基板1から得られた半導体発光素子2に関し、各種特性に関する評価を行った。

[0111] ここで、表1は実施例1の、表2は実施例2の、表3は実施例3の、それぞれの半導体層形成基板1の層構成を示している。また、表4は比較例1の、表5は比較例2の、表6は比較例3の、それぞれの半導体発光素子2の層構成を示している。

[0112]

[表1]

発光波長		850nm			
層構成		材料	ドーパント	濃度(/cm ³)	厚さ(μm)
実施例1	キャップ層1d	GaAs	UN	—	0.1
	n型電流拡散層16	Al0.25Ga0.75As	Te	5.0E+17	3.5
	n型クラッド層15	Al0.45Ga0.55As	Te	1.0E+18	0.2
	活性層 14	n側外部障壁層144	UN	—	0.05
		第3井戸層1423	UN	—	0.004
		第2内部障壁層1432	UN	—	0.007
		第2井戸層1422	UN	—	0.004
		第1内部障壁層1431	UN	—	0.007
		第1井戸層1421	UN	—	0.004
	発光 素子層 10	p側外部障壁層141	UN	—	0.3
		p型クラッド層13	C	8.0E+17	0.2
		p型電流拡散層12	C	1.0E+18	5
		p型コンタクト層11	C	8.0E+19	0.05
	エッチングストップ層1c	Al0.25Ga0.25In0.5P	Mg	1.0E+18	0.5
	下地層1b	GaAs	C	1.0~2.0E+18	0.5
	成長基板1a	GaAs	Zn	(15offA)	350

[0113] [表2]

実施例2

発光波長		850nm			
層構成		材料	ドーパント	濃度(/cm ³)	厚さ(μm)
発光素子層 10	キャップ層1d	GaAs	UN	—	0.1
	n型電流拡散層16	Al0.25Ga0.75As	Te	5.0E+17	3.5
	n型クラッド層15	Al0.45Ga0.55As	Te	1.0E+18	0.2
	活性層 14	n側外部障壁層144	UN	—	0.05
		第3井戸層1423	UN	—	0.004
		第2内部障壁層1432	UN	—	0.007
		第2井戸層1422	UN	—	0.004
		第1内部障壁層1431	UN	—	0.007
		第1井戸層1421	UN	—	0.004
	p側外部障壁層141	Al0.35Ga0.65As	UN	—	0.3
	p型クラッド層13	Al0.45Ga0.55As	C	8.0E+17	0.2
	p型電流拡散層12	Al0.25Ga0.75As	C	1.0E+18	5
	p型コンタクト層11	GaAs	C	8.0E+19	0.05
エッチングストップ層1c		Al0.25Ga0.25In0.5P	Mg	1.0E+18	0.5
下地層1b		GaAs	C	1.0~2.0E+18	0.5
成長基板1a		GaAs	Zn	(15offA)	350

[0114]

[表3]

実施例3		850nm			
発光波長		ドーパント	濃度(/cm ³)	厚さ(μm)	
層構成		材料			
発光素子層10	キャップ層1d	GaAs	UN	—	0.1
	n型電流拡散層16	Al0.25Ga0.75As	Te	5.0E+17	3.5
	n型クラッド層15	Al0.45Ga0.55As	Te	1.0E+18	0.2
	活性層14	n側外部障壁層144	UN	—	0.05
		第3井戸層1423	UN	—	0.004
		第2内部障壁層1432	UN	—	0.007
		第2井戸層1422	UN	—	0.004
		第1内部障壁層1431	UN	—	0.007
		第1井戸層1421	UN	—	0.004
		p側外部障壁層141	UN	—	0.3
	p型クラッド層13	Al0.45Ga0.55As	C	8.0E+17	0.2
	p型電流拡散層12	Al0.25Ga0.75As	C	1.0E+18	5
	p型コンタクト層11	GaAs	C	8.0E+19	0.05
	エッチングストップ層1c	Al0.25Ga0.25In0.5P	Mg	1.0E+18	0.5
	下地層1b	GaAs	C	1.0~2.0E+18	0.5
	成長基板1a	GaAs	Zn	(15offA)	350

[0115] [表4]

比較例 1

発光波長		850nm			
層構成		材料	ドーパント	濃度(/cm ³)	厚さ(μm)
キャップ層 1d	n型電流拡散層 16	GaAs	UN	—	0.1
	n型クラッド層 15	Al0.25Ga0.75As	Te	5.0E+17	3.5
		Al0.45Ga0.55As	Te	1.0E+18	0.2
	n側外部障壁層 144	Al0.25Ga0.75As	UN	—	0.05
	第3井戸層 1423	In0.14Ga0.86As	UN	—	0.004
	第2内部障壁層 1432	Al0.25Ga0.75As	UN	—	0.007
	第2井戸層 1422	In0.14Ga0.86As	UN	—	0.004
	第1内部障壁層 1431	Al0.25Ga0.75As	UN	—	0.007
	第1井戸層 1421	In0.14Ga0.86As	UN	—	0.004
	p側外部障壁層 141	Al0.25Ga0.75As	UN	—	0.3
	p型クラッド層 13	Al0.45Ga0.55As	C	8.0E+17	0.2
	p型電流拡散層 12	Al0.25Ga0.75As	C	1.0E+18	5
エッチングストップ層 1c	p型コンタクト層 11	GaAs	C	8.0E+19	0.05
		Al0.25Ga0.25In0.5P	Mg	1.0E+18	0.5
	下地層 1b	GaAs	C	1.0~2.0E+18	0.5
成長基板 1a		GaAs	Zn	(15offA)	350

[0116] [表5]

比較例2

発光波長		850nm			
層構成		材料	ドーパント	濃度(/cm ³)	厚さ(μm)
発光素子層 10	キャップ層1d	GaAs	UN	—	0.1
	n型電流拡散層16	Al0.25Ga0.75As	Te	5.0E+17	3.5
	n型クラッド層15	Al0.45Ga0.55As	Te	1.0E+18	0.2
	活性層 14	n側外部障壁層144	UN	—	0.05
		第3井戸層1423	UN	—	0.004
		第2内部障壁層1432	UN	—	0.007
		第2井戸層1422	UN	—	0.004
		第1内部障壁層1431	UN	—	0.007
		第1井戸層1421	UN	—	0.004
		p側外部障壁層141	UN	—	0.3
	p型クラッド層13	Al0.45Ga0.55As	C	8.0E+17	0.2
	p型電流拡散層12	Al0.25Ga0.75As	C	1.0E+18	5
	p型コンタクト層11	GaAs	C	8.0E+19	0.05
	エッチングストップ層1c	Al0.25Ga0.25In0.5P	Mg	1.0E+18	0.5
	下地層1b	GaAs	C	1.0~2.0E+18	0.5
	成長基板1a	GaAs	Zn	(15offA)	350

[0117] [表6]

比較例3

発光波長		850nm			
層構成		材料	ドーパント	濃度(/cm ³)	厚さ(μm)
発光 素子層 10	キャップ層1d	GaAs	UN	—	0.1
	n型電流拡散層16	Al0.25Ga0.75As	Te	5.0E+17	3.5
	n型クラッド層15	Al0.45Ga0.55As	Te	1.0E+18	0.2
	活性層 14	n側外部障壁層144	UN	—	0.05
		第3井戸層1423	UN	—	0.004
		第2内部障壁層1432	UN	—	0.007
		第2井戸層1422	UN	—	0.004
		第1内部障壁層1431	UN	—	0.007
		第1井戸層1421	UN	—	0.004
		p側外部障壁層141	UN	—	0.3
	p型クラッド層13	Al0.45Ga0.55As	C	8.0E+17	0.2
	p型電流拡散層12	Al0.25Ga0.75As	C	1.0E+18	5
	p型コンタクト層11	GaAs	C	8.0E+19	0.05
	エッチングストップ層1c	Al0.25Ga0.25In0.5P	Mg	1.0E+18	0.5
	下地層1b	GaAs	C	1.0~2.0E+18	0.5
	成長基板1a	GaAs	Zn	(15offA)	350

[0118] <実施例 1 の半導体層形成基板>

では、表 1 を参照しつつ、実施例 1 の半導体層形成基板 1 について説明を行う。

[0119] [成長基板]

成長基板 1 a には、p 型不純物である Zn（亜鉛）を添加した、GaAs 単結晶からなるウエハを用いた。そして、成長基板 1 a の厚さは 350 (μm) とし、成長基板 1 a における結晶成長面のオフ角は 15° （表 1 には「 15° off A 」と表記、以下同様）とした。

[0120] [下地層]

下地層 1 b には、GaAs を用いた。下地層 1 b には、p 型不純物である C（炭素）を、 $1.0 \times 10^{18} \sim 2.0 \times 10^{18}$ （表 1 には「 $1.0 \sim 2.0 \text{ E} + 18$ 」と表記、以下同様）の濃度となるように添加した。下地層 1 b の厚さは 0.5 (μm) とした。

[0121] [エッチングストップ層]

エッチングストップ層 1 c には、 $\text{Al}_{0.25}\text{Ga}_{0.25}\text{In}_{0.5}\text{P}$ （表 1 には「 $\text{Al}_{0.25}\text{Ga}_{0.25}\text{In}_{0.5}\text{P}$ 」と表記、以下同様）を用いた。エッチングストップ層 1 c には、p 型不純物である Mg（マグネシウム）を、 1.0×10^{18} の濃度となるように添加した。エッチングストップ層 1 c の厚さは 0.5 (μm) とした。

[0122] [発光素子層]

発光素子層 1 0 の構成は以下の通りである。なお、ここでは、発光素子層 1 0（より具体的には活性層 1 4）の発光波長（設計値）を 850 nm とした。

[0123] (p 型コンタクト層)

p 型コンタクト層 1 1 には、GaAs を用いた。p 型コンタクト層 1 1 には、p 型不純物である C を、 8.0×10^{19} の濃度となるように添加した。p 型コンタクト層 1 1 の厚さは 0.05 (μm) とした。

[0124] (p 型電流拡散層)

p型電流拡散層12には、 $\text{Al}_{0.25}\text{Ga}_{0.75}\text{As}$ を用いた。p型電流拡散層12には、p型不純物であるCを、 1.0×10^{18} の濃度となるように添加した。p型電流拡散層12の厚さは5 (μm)とした。

[0125] (p型クラッド層)

p型クラッド層13には、 $\text{Al}_{0.45}\text{Ga}_{0.55}\text{As}$ を用いた。p型クラッド層13には、p型不純物であるCを、 8.0×10^{17} の濃度となるように添加した。p型クラッド層13の厚さは0.2 (μm)とした。

[0126] (活性層)

活性層14の構成は以下の通りである。

[0127] [p側外部障壁層]

p側外部障壁層141には、 $\text{Al}_{0.45}\text{Ga}_{0.55}\text{As}$ を用いた。p側外部障壁層141には、p型不純物およびn型不純物を添加していない（アンドープ（表1には「UN」と表記、以下同様））。p側外部障壁層141の厚さは0.3 (μm)とした。

[0128] [第1井戸層]

第1井戸層1421には、 $\text{In}_{0.19}\text{Ga}_{0.81}\text{As}$ を用いた。第1井戸層1421には、p型不純物およびn型不純物を添加していない。第1井戸層1421の厚さは0.004 (μm)とした。

[0129] [第1内部障壁層]

第1内部障壁層1431には、 $\text{Al}_{0.45}\text{Ga}_{0.55}\text{As}$ を用いた。第1内部障壁層1431には、p型不純物およびn型不純物を添加していない。第1内部障壁層1431の厚さは0.007 (μm)とした。

[0130] [第2井戸層]

第2井戸層1422には、 $\text{In}_{0.19}\text{Ga}_{0.81}\text{As}$ を用いた。第2井戸層1422には、p型不純物およびn型不純物を添加していない。第2井戸層1422の厚さは0.004 (μm)とした。

[0131] [第2内部障壁層]

第2内部障壁層1432には、 $\text{Al}_{0.45}\text{Ga}_{0.55}\text{As}$ を用いた。第2内部

障壁層 1 4 3 2 には、p 型不純物および n 型不純物を添加していない。第 2 内部障壁層 1 4 3 2 の厚さは 0.007 (μm) とした。

[0132] [第 3 井戸層]

第 3 井戸層 1 4 2 3 には、 $\text{In}_{0.19}\text{Ga}_{0.81}\text{As}$ を用いた。第 3 井戸層 1 4 2 3 には、p 型不純物および n 型不純物を添加していない。第 3 井戸層 1 4 2 3 の厚さは 0.004 (μm) とした。

[0133] [n 側外部障壁層]

n 側外部障壁層 1 4 4 には、 $\text{Al}_{0.45}\text{Ga}_{0.55}\text{As}$ を用いた。n 側外部障壁層 1 4 4 には、p 型不純物および n 型不純物を添加していない。n 側外部障壁層 1 4 4 の厚さは 0.05 (μm) とした。

[0134] (n 型クラッド層)

n 型クラッド層 1 5 には、 $\text{Al}_{0.45}\text{Ga}_{0.55}\text{As}$ を用いた。n 型クラッド層 1 5 には、n 型不純物である Te (テルル) を、 1.0×10^{18} の濃度となるように添加した。n 型クラッド層 1 5 の厚さは 0.2 (μm) とした。

[0135] (n 型電流拡散層)

n 型電流拡散層 1 6 には、 $\text{Al}_{0.25}\text{Ga}_{0.75}\text{As}$ を用いた。n 型電流拡散層 1 6 には、n 型不純物である Te を、 5.0×10^{17} の濃度となるように添加した。n 型電流拡散層 1 6 の厚さは 3.5 (μm) とした。

[0136] [キャップ層]

キャップ層 1 d には、GaAs を用いた。キャップ層 1 d には、p 型不純物および n 型不純物を添加していない。キャップ層 1 d の厚さは 0.1 (μm) とした。

[0137] <実施例 2 の半導体層形成基板>

次に、表 2 を参照しつつ、実施例 2 の半導体層形成基板 1 について説明を行う。

実施例 2 の半導体層形成基板 1 は、活性層 1 4 を構成する各層の構成材料を除けば、実施例 1 の半導体層形成基板 1 と同様の構成を有している。

ここで、実施例 2 の半導体層形成基板 1 では、活性層 1 4 を構成する障壁

層（p側外部障壁層141、第1内部障壁層1431、第2内部障壁層1432およびn側外部障壁層144）に、実施例1よりもAlの比率が低い（Gaの比率が高い）、 $Al_{0.35}Ga_{0.65}As$ を用いた。また、実施例2の半導体層形成基板1では、活性層14を構成する井戸層142（第1井戸層1421～第3井戸層1423）に、実施例1よりもInの比率が低い（Gaの比率が高い）、 $In_{0.18}Ga_{0.82}As$ を用いた。

[0138] ＜実施例3の半導体層形成基板＞

続いて、表3を参照しつつ、実施例3の半導体層形成基板1について説明を行う。

実施例3の半導体層形成基板1は、活性層14を構成する各層の構成材料を除けば、実施例1、2の半導体層形成基板1と同様の構成を有している。

ここで、実施例3の半導体層形成基板1では、活性層14を構成する障壁層（p側外部障壁層141、第1内部障壁層1431、第2内部障壁層1432およびn側外部障壁層144）に、実施例2よりもAlの比率が低い（Gaの比率が高い）、 $Al_{0.30}Ga_{0.70}As$ を用いた。また、実施例3の半導体層形成基板1では、活性層14を構成する井戸層142（第1井戸層1421～第3井戸層1423）に、実施例2よりもInの比率が低い（Gaの比率が高い）、 $In_{0.16}Ga_{0.84}As$ を用いた。

[0139] ＜比較例1の半導体層形成基板＞

さらに、表4を参照しつつ、比較例1の半導体層形成基板1について説明を行う。

比較例1の半導体層形成基板1は、活性層14を構成する各層の構成材料を除けば、実施例1～3の半導体層形成基板1と同様の構成を有している。

ここで、比較例1の半導体層形成基板1では、活性層14を構成する障壁層（p側外部障壁層141、第1内部障壁層1431、第2内部障壁層1432およびn側外部障壁層144）に、実施例3よりもAlの比率が低い（Gaの比率が高い）、 $Al_{0.25}Ga_{0.75}As$ を用いた。また、比較例1の半導体層形成基板1では、活性層14を構成する井戸層142（第1井戸層1

4 2 1～第3井戸層1 4 2 3)に、実施例3よりもInの比率が低い(Gaの比率が高い)、 $\text{In}_{0.14}\text{Ga}_{0.86}\text{As}$ を用いた。

[0140] <比較例2の半導体層形成基板>

次いで、表5を参照しつつ、比較例2の半導体層形成基板1について説明を行う。

比較例2の半導体層形成基板1は、活性層14を構成する各層の構成材料を除けば、実施例1～3および比較例1の半導体層形成基板1と同様の構成を有している。

ここで、比較例2の半導体層形成基板1では、活性層14を構成する障壁層(p側外部障壁層1 4 1、第1内部障壁層1 4 3 1、第2内部障壁層1 4 3 2およびn側外部障壁層1 4 4)に、比較例1よりもAlの比率が低い(Gaの比率が高い)、 $\text{Al}_{0.20}\text{Ga}_{0.80}\text{As}$ を用いた。また、比較例2の半導体層形成基板1では、活性層14を構成する井戸層1 4 2(第1井戸層1 4 2 1～第3井戸層1 4 2 3)に、比較例1よりもInの比率が低い(Gaの比率が高い)、 $\text{In}_{0.12}\text{Ga}_{0.88}\text{As}$ を用いた。

[0141] <比較例3の半導体層形成基板>

最後に、表6を参照しつつ、比較例3の半導体層形成基板1について説明を行う。

比較例3の半導体層形成基板1は、活性層14を構成する各層の構成材料を除けば、実施例1～3および比較例1、2の半導体層形成基板1と同様の構成を有している。

ここで、比較例3の半導体層形成基板1では、活性層14を構成する障壁層(p側外部障壁層1 4 1、第1内部障壁層1 4 3 1、第2内部障壁層1 4 3 2およびn側外部障壁層1 4 4)に、比較例2よりもAlの比率が低い(Gaの比率が高い)、 $\text{Al}_{0.15}\text{Ga}_{0.85}\text{As}$ を用いた。また、比較例3の半導体層形成基板1では、活性層14を構成する井戸層1 4 2(第1井戸層1 4 2 1～第3井戸層1 4 2 3)に、比較例2よりもInの比率が低い(Gaの比率が高い)、 $\text{In}_{0.11}\text{Ga}_{0.89}\text{As}$ を用いた。

[0142] なお、実施例 1 ～ 3 および比較例 1 ～ 3 で、井戸層 1 4 2（第 1 井戸層 1 4 2 1 ～ 第 3 井戸層 1 4 2 3）における In および Ga の組成が異なっているのは、それぞれの発光波長を、850（nm）に揃えるためである。

[0143] <各実施例および各比較例の半導体層形成基板の関係>

表 7 は、各実施例および各比較例の半導体層形成基板 1 における、活性層 1 4 の物理的な特性を示している。より具体的に説明すると、表 7 は、各半導体層形成基板 1 における、障壁層（ $\text{Al}_b\text{Ga}_{1-b}\text{As}$ ）の Al 組成比 b と、障壁層のバンドギャップ E_{gB} （eV）と、井戸層 1 4 2（ $\text{In}_a\text{Ga}_{1-a}\text{As}$ ）の In 組成比 a と、井戸層 1 4 2 のバンドギャップ E_{gW} （eV）と、障壁層と井戸層 1 4 2 とのバンドギャップ差 ΔE （ $=E_{gB} - E_{gW}$ ）との関係を示している。

[0144]

[表7]

実施例／比較例	比較例3	比較例2	比較例1	実施例3	実施例2	実施例1	(参考)
障壁層($\text{Al}_b\text{Ga}_{1-b}\text{As}$)のAl組成比b	0.15	0.20	0.25	0.30	0.35	0.45	1.00
障壁層のバンドギャップ $E_g B(\text{eV})$	1.59	1.65	1.72	1.79	1.85	2.00	2.17
井戸層($\text{In}_a\text{Ga}_{1-a}\text{As}$)のIn組成比a	0.11	0.12	0.14	0.16	0.18	0.19	0.20
井戸層のバンドギャップ $E_g W(\text{eV})$	1.26	1.25	1.22	1.19	1.17	1.15	1.14
障壁層と井戸層とのバンドギャップ差 ΔE	0.33	0.40	0.50	0.60	0.68	0.85	1.03

- [0145] まず、表 7 より、比較例 3、比較例 2、比較例 1、実施例 3、実施例 2、実施例 1 の順で、障壁層の A l 組成比 b が大きくなっていく（A l の比率が上がり、Ga の比率が下がる）ことがわかる。
- [0146] また、表 7 より、障壁層の A l 組成比 b が増加するほど、障壁層のバンドギャップ $E_g B$ が増大していくことがわかる。なお、表 7 に（参考）として示したように、 $b = 1$ とした場合、すなわち、障壁層を A l A s で構成した場合、障壁層のバンドギャップ $E_g B$ は 2. 1 7 (e V) となる。
- [0147] さらに、表 7 より、井戸層 1 4 2 の I n 組成比 a が増加するほど、井戸層 1 4 2 のバンドギャップ $E_g W$ が減少していくことがわかる。なお、表 7 に（参考）として示したように、 $a = 0. 2$ とした場合、すなわち、井戸層 1 4 2 を I n_{0. 2}Ga_{0. 8}A s で構成した場合、井戸層のバンドギャップ $E_g W$ は 1. 1 4 (e V) となる。
- [0148] そして、この例においては、比較例 3、比較例 2、比較例 1、実施例 3、実施例 2、実施例 1 の順で、障壁層の A l 組成比 b が増加（バンドギャップ $E_g B$ が増大）し、且つ、井戸層 1 4 2 の I n 組成比 a が増加（バンドギャップ $E_g W$ が減少）している。その結果、表 7 に示したように、比較例 3、比較例 2、比較例 1、実施例 3、実施例 2、実施例 1 の順で、バンドギャップ差 ΔE が増加している。なお、表 7 に（参考）として示したように、障壁層を A l A s で構成し、且つ、井戸層 1 4 2 を I n_{0. 2}Ga_{0. 8}A s で構成した場合、バンドギャップ差 ΔE は 1. 0 3 (e V) となる。
- [0149] <半導体発光素子>
- このようにして得られた実施例 1 ～ 3 および比較例 1 ～ 3 の半導体層形成基板 1 を出発材料とし、図 6 に示す製造方法を用いて、半導体発光素子 2 を作製した。そして、得られた各半導体発光素子 2 に対し、各種評価を行った。なお、今回は、実施例 1 ～ 3 および比較例 1 ～ 3 のそれぞれにおいて、評価用の試料を 2 個ずつ用意した。以下では、これらを、例えば実施例 1 (1)、実施例 1 (2) と表記することがある。

- [0150] <評価>

今回は、各半導体発光素子 2 の順方向電流－発光出力の直線性と、各半導体発光素子 2 の入出力の応答性（立ち上がりおよび立ち下がり）とを用いて、各半導体発光素子 2 の評価を行った。

[0151] [直線性]

直線性の評価は、次のようにして行った。まず、各半導体発光素子 2 に、順方向電流 I_F を 0 (mA) から 10 (mA) の範囲内で大きさを変えながら供給し、各半導体発光素子 2 からの発光出力 P_o を測定した。そして、得られた順方向電流－発光出力特性に基づき、2 種類の規格化を行った。

[0152] まず、1 つ目は、順方向電流 $I_F = 10 \text{ mA}$ のときの発光効率を基準として、すべての発光効率を規格化したものである。以下ではこれを第 1 規格化発光効率 $E_{ff} [I_F / 10]$ と呼ぶことにする。ここで、発光出力 P_o を順方向電流 I_F の値で割ったものを発光効率 E_{ff} とした。例えば、順方向電流が $I_F \text{ mA}$ のときの発光出力を $P_o (I_F)$ とすると、順方向電流が $I_F \text{ mA}$ のときの発光効率は $E_{ff} (I_F) = P_o (I_F) / I_F$ で表される。さらに、第 1 規格化発光効率は $E_{ff} [I_F / 10] = E_{ff} (I_F) / E_{ff} (10)$ で表される。

また、2 つ目は、順方向電流 $I_F = 5 \text{ mA}$ のときの発光効率を基準として、すべての発光効率を規格化したものである。以下ではこれを第 2 規格化発光効率 $E_{ff} [I_F / 5]$ と呼ぶことにする。

[0153] 図 7 は、各実施例および各比較例の、順方向電流 I_F と第 1 規格化発光効率 $E_{ff} [I_F / 10]$ との関係を示すグラフ図である。図 7 において、横軸は順方向電流 I_F (mA) であり、縦軸は第 1 規格化発光効率 $E_{ff} [I_F / 10]$ である。

[0154] 図 8 は、各実施例および各比較例の、順方向電流 I_F と第 2 規格化発光効率 $E_{ff} [I_F / 5]$ との関係を示すグラフ図である。図 8 において、横軸は順方向電流 I_F (mA) であり、縦軸は第 2 規格化発光効率 $E_{ff} [I_F / 5]$ である。

[0155] したがって、図 7 および図 8 においては、それぞれの縦軸の数値が 1 に近

いほど、基準となる順方向電流 I_F に対する発光出力 P_o の直線性が高い（リニアリティがよい）、ということになる。

[0156] 図7および図8より、実施例1～実施例3および比較例1～比較例3では、順方向電流 $I_F \leq 2$ (mA) となる低電流域において、順方向電流 I_F の値が小さくなるほど、縦軸の数値が減少していく傾向がみられた。ただし、順方向電流 $I_F = 0$ (mA) ～10 (mA) の範囲において、実施例1～実施例3の縦軸の数値は、比較例1～比較例3の縦軸の数値よりも大きくなっていた。

[0157] ここで、図7に示す例において、順方向電流 $I_F = 1$ (mA) の場合、比較例1～比較例3では、縦軸の数値が1未満（0.9の近傍）となっていたのに対し、実施例1～実施例3では、縦軸の数値が1以上となっていた。また、図8に示す例において、順方向電流 $I_F = 1$ (mA) の場合、比較例1～比較例3では、縦軸の数値が1未満（0.8の近傍）となっていたのに対し、実施例1～実施例3では、縦軸の数値が1の近傍となっていた。

[0158] 表8は、各実施例および各比較例の半導体発光素子2における、障壁層の組成と、井戸層142の組成と、バンドギャップ差 ΔE と、順方向電流 $I_F = 1$ (mA) のときの第1規格化発光効率 $E_{ff} [1/10]$ と、順方向電流 $I_F = 1$ (mA) のときの第2規格化発光効率 $E_{ff} [1/5]$ との関係を示している。

[0159]

[表8]

実施例／比較例	障壁層の組成	井戸層の組成	$\Delta E(\text{eV})$	$E_{\text{ff}}[1/10]$	$E_{\text{ff}}[1/5]$
比較例3(1)	Al0.15Ga0.85As	In0.11Ga0.89As	0.33	0.85	0.85
比較例3(2)	Al0.15Ga0.85As	In0.11Ga0.89As	0.33	0.88	0.87
比較例2(1)	Al0.20Ga0.80As	In0.12Ga0.88As	0.40	0.88	0.88
比較例2(2)	Al0.20Ga0.80As	In0.12Ga0.88As	0.40	0.90	0.89
比較例1(1)	Al0.25Ga0.75As	In0.14Ga0.86As	0.50	0.90	0.89
比較例1(2)	Al0.25Ga0.75As	In0.14Ga0.86As	0.50	0.91	0.89
実施例3(1)	Al0.30Ga0.70As	In0.16Ga0.84As	0.60	1.00	0.97
実施例3(2)	Al0.30Ga0.70As	In0.16Ga0.84As	0.60	1.01	0.98
実施例2(1)	Al0.35Ga0.65As	In0.18Ga0.82As	0.68	1.05	1.01
実施例2(2)	Al0.35Ga0.65As	In0.18Ga0.82As	0.68	1.05	1.01
実施例1(1)	Al0.45Ga0.55As	In0.19Ga0.81As	0.85	1.12	1.05
実施例1(2)	Al0.45Ga0.55As	In0.19Ga0.81As	0.85	1.11	1.04

[0160] (第1規格化発光効率)

最初に、第1規格化発光効率 $E_{ff} [1/10]$ について説明を行う。

まず、表8より、比較例3、比較例2、比較例1、実施例3、実施例2、実施例1の順で、第1規格化発光効率 $E_{ff} [1/10]$ が大きくなっていることがわかる。これは、換言すれば、活性層14における障壁層と井戸層142とのバンドギャップ差 ΔE が大きくなるほど、第1規格化発光効率 $E_{ff} [1/10]$ が高くなることを意味している。

[0161] ここで、バンドギャップ差 ΔE が0.60 (eV) 以上となる実施例1～実施例3の場合、第1規格化発光効率 $E_{ff} [1/10]$ は、1.00～1.12となる。これに対し、バンドギャップ差 ΔE が0.50 (eV) 以下となる比較例1～比較例3の場合、第1規格化発光効率 $E_{ff} [1/10]$ は、0.85～0.91となる。ここで、第1規格化発光効率 $E_{ff} [1/10]$ の値が1の場合、順方向電流 $I_F = 1 \text{ mA}$ のときの発光効率と順方向電流 $I_F = 10 \text{ mA}$ のときの発光効率とが等しいことになる。また、第1規格化発光効率 $E_{ff} [1/10]$ の値が1よりも大きい場合、順方向電流 $I_F = 1 \text{ mA}$ のときの発光効率が順方向電流 $I_F = 10 \text{ mA}$ のときの発光効率よりも高いことになる。したがって、実施例1～実施例3は、比較例1～比較例3と比べて、低電流域における発光効率が向上しているといえる。また、実施例1～実施例3を比較すると、バンドギャップ差 ΔE が最も大きい実施例1は、バンドギャップ差 ΔE が最も小さい実施例3よりも、低電流域における発光効率が向上しているといえる。

[0162] (第2規格化発光効率)

次に、第2規格化発光効率 $E_{ff} [1/5]$ について説明を行う。

まず、表8より、比較例3、比較例2、比較例1、実施例3、実施例2、実施例1の順で、第2規格化発光効率 $E_{ff} [1/5]$ が大きくなっていることがわかる。これは、換言すれば、活性層14における障壁層と井戸層142とのバンドギャップ差 ΔE が大きくなるほど、第2規格化発光効率 $E_{ff} [1/5]$ が高くなることを意味している。

[0163] ここで、バンドギャップ差 ΔE が0.60 (eV) 以上となる実施例1～実施例3の場合、第2規格化発光効率 $E_{ff} [1/5]$ は、0.97～1.05となる。これに対し、バンドギャップ差 ΔE が0.50 (eV) 以下となる比較例1～比較例3の場合、第2規格化発光効率 $E_{ff} [1/5]$ は、0.85～0.89となる。これらより、実施例1～実施例3は、比較例1～比較例3と比べて、第2規格化発光効率 $E_{ff} [1/5]$ の値が1に近くなるといえる。したがって、実施例1～実施例3は、比較例1～比較例3と比べて、低電流域における発光効率が向上しているといえることができる。また、実施例1～実施例3を比較すると、バンドギャップ差 ΔE が最も大きい実施例1は、バンドギャップ差 ΔE が最も小さい実施例3よりも、低電流域における発光効率が向上しているといえることができる。

[0164] (多重量子井戸構造におけるバンド構造)

ここで、各実施例の半導体発光素子2が、各比較例の半導体発光素子2よりも、低電流域における直線性が高くなった理由について考察する。

図9(a)、(b)は、比較例および実施例にかかる半導体発光素子2の、多重量子井戸構造におけるバンド構造を模式的に示す図である。

[0165] 図9(a)、(b)のそれぞれは、2つの障壁層およびこれら2つの障壁層に挟まれた井戸層と、各層のバンドギャップとの関係を示している。なお、ここでは、図9(a)、(b)のそれぞれにおける井戸層のバンドギャップは同じで、図9(a)における障壁層のバンドギャップよりも、図9(b)における障壁層のバンドギャップが大きい場合を例としている。そして、図9(a)における障壁層と井戸層とのバンドギャップ差 ΔE を第1バンドギャップ差 ΔE_1 と呼ぶことにし、図9(b)における障壁層と井戸層とのバンドギャップ差 ΔE を第2バンドギャップ差 ΔE_2 と呼ぶことにする。

[0166] 活性層14を多重量子井戸構造で構成した場合、通電に伴い、一方(図中左側)の障壁層から井戸層に電子が注入され、他方(図中右側)の障壁層からこの井戸層に正孔が注入される。以下では、これら電子および正孔を、まとめてキャリアと称することがある。このようにして井戸層に注入された電

子および正孔は、この井戸層を挟む2つの障壁層によって井戸層内に閉じ込められる。そして、井戸層内に閉じ込められた電子および正孔は、両者が直接結合することによって発光に寄与する発光再結合を行い、また、両者が井戸層内に存在する欠陥準位に捕獲されることによって発光に寄与せずに熱となる非発光再結合を行う。

[0167] ここで、図9（a）に示すようにバンドギャップ差 ΔE が相対的に小さい第1バンドギャップ差 ΔE_1 の場合、井戸層内にキャリアを閉じ込める力が小さくなる。このため、井戸層内でキャリアが不安定となりやすく、キャリアが欠陥準位に捕獲される非発光再結合が起きやすい。したがって、この場合は、発光再結合に対する非発光再結合の比率が高くなることから、発光効率が低下しやすくなると考えられる。

[0168] 一方、図9（b）に示すようにバンドギャップ差 ΔE が相対的に大きい第2バンドギャップ差 ΔE_2 の場合、井戸層内にキャリアを閉じ込める力が大きくなる。このため、井戸層内でキャリアが安定となりやすく、キャリアが欠陥準位に捕獲される非発光再結合が起きにくい。したがって、この場合は、発光再結合に対する非発光再結合の比率が低くなることから、発光効率が向上しやすくなると考えられる。

[0169] そして、上述した各実施例および各比較例の直線性の評価結果から、バンドギャップ差 ΔE が0.50（eV）以下となる場合（比較例1～比較例3）が、図9（a）に示す例に対応しているものと考えられる。また、バンドギャップ差 ΔE が0.60（eV）以上となる場合（実施例1～実施例3）が、図9（b）に示す例に対応しているものと考えられる。

[0170] [応答性]

応答性の評価は、次のようにして行った。まず、各半導体発光素子2に、電流値30mA、パルス幅5 μ sの順方向電流 I_F を供給し、各半導体発光素子2からの発光出力 P_o を測定した。そして、順方向電流 I_F （パルス電流）の立ち上がりにおいて、発光出力 P_o のピーク値の10%から90%になるまでの時間を、立ち上がり時間 T_r （nsec）とした。また、順方向

電流 I_F （パルス電流）の立ち下がりにおいて、発光出力 P_o のピーク値の 90% から 10% になるまでの時間を、立ち下がり時間 T_f (nsec) とした。

[0171] 図 10 は、各実施例および各比較例にかかる半導体発光素子 2 の、応答時間（立ち上がり時間 T_r および立ち下がり時間 T_f ）を示すグラフ図である。図 10 において、横軸は各実施例および各比較例を並べたものであり、縦軸は応答時間 (ns) である。

[0172] 表 9 は、各実施例および各比較例の半導体発光素子 2 における、障壁層の組成と、井戸層 142 の組成と、バンドギャップ差 ΔE と、立ち上がり時間 T_r と、立ち下がり時間 T_f との関係を示している。

[0173]

[表9]

実施例／比較例	障壁層の組成	井戸層の組成	$\Delta E(\text{eV})$	$T_r(\text{nsec})$	$T_f(\text{nsec})$
比較例3(1)	Al0.15Ga0.85As	In0.11Ga0.89As	0.33	9.98	6.68
比較例3(2)	Al0.15Ga0.85As	In0.11Ga0.89As	0.33	9.88	6.74
比較例2(1)	Al0.20Ga0.80As	In0.12Ga0.88As	0.40	10.04	6.56
比較例2(2)	Al0.20Ga0.80As	In0.12Ga0.88As	0.40	9.88	6.60
比較例1(1)	Al0.25Ga0.75As	In0.14Ga0.86As	0.50	9.30	6.54
比較例1(2)	Al0.25Ga0.75As	In0.14Ga0.86As	0.50	9.46	6.60
実施例3(1)	Al0.30Ga0.70As	In0.16Ga0.84As	0.60	9.02	6.44
実施例3(2)	Al0.30Ga0.70As	In0.16Ga0.84As	0.60	9.00	6.50
実施例2(1)	Al0.35Ga0.65As	In0.18Ga0.82As	0.68	8.82	6.34
実施例2(2)	Al0.35Ga0.65As	In0.18Ga0.82As	0.68	8.72	6.30
実施例1(1)	Al0.45Ga0.55As	In0.19Ga0.81As	0.85	8.52	6.36
実施例1(2)	Al0.45Ga0.55As	In0.19Ga0.81As	0.85	8.36	6.50

[0174] (立ち上がり時間)

最初に、立ち上がり時間 T_r について説明を行う。

バンドギャップ差 ΔE が0.60 (eV) 以上となる実施例1～3では、立ち上がり時間 T_r が8.36 (nsec) ～9.02 (nsec) であった。これに対し、バンドギャップ差 ΔE が0.50 (eV) 以下となる比較例1～3では、立ち上がり時間 T_r が9.30 (nsec) ～10.04 (nsec) であった。これらより、実施例1～3は、比較例1～3と比べて、立ち上がり時間 T_r が短くなっているといえる。したがって、実施例1～実施例3は、比較例1～比較例3と比べて、立ち上がりの応答性が向上しているといえることができる。また、実施例1～実施例3を比較すると、バンドギャップ差 ΔE が最も大きい実施例1は、バンドギャップ差 ΔE が最も小さい実施例3よりも、立ち上がりの応答性が向上しているといえることができる。

[0175] (立ち下がり時間)

次に、立ち下がり時間 T_f について説明を行う。

バンドギャップ差 ΔE が0.60 (eV) 以上となる実施例1～3では、立ち下がり時間 T_f が6.30 (nsec) ～6.50 (nsec) であった。これに対し、バンドギャップ差 ΔE が0.50 (eV) 以下となる比較例1～3では、立ち下がり時間 T_f が6.54 (nsec) ～6.74 (nsec) であった。これらより、実施例1～3は、比較例1～3に比べて、立ち下がり時間 T_f が短くなっているといえる。したがって、実施例1～3は、比較例1～3に比べて、立ち下がりの応答性が向上しているといえることができる。また、実施例1～実施例3を比較すると、バンドギャップ差 ΔE が最も大きい実施例1は、バンドギャップ差 ΔE が最も小さい実施例3よりも、立ち下がりの応答性が向上しているといえることができる。

符号の説明

[0176] 1…半導体層形成基板、2…半導体発光素子、3…半導体受光素子、4…発光素子側電極、5…受光素子側電極、6…レンズ、7…透明樹脂部、8…不透明樹脂部、10…発光素子層、11…p型コンタクト層、12…p型電流拡散層、13…p型クラッド層、14…活性層、141…p側外部障壁層、

1 4 2 …井戸層、1 4 3 …内部障壁層、1 4 4 …n 側外部障壁層、1 5 …n
型クラッド層、1 6 …n 型電流拡散層、2 0 …正電極部、3 0 …負電極部、
1 0 0 …フォトカプラ

請求の範囲

- [請求項1] p型不純物を含む第1の半導体で構成されるp型半導体層と、
 n型不純物を含む第2の半導体で構成されるn型半導体層と、
 前記p型半導体層と前記n型半導体層との間に配置され、通電により発光する発光層とを有し、
 前記発光層は、
 $\text{In}_a\text{Ga}_{1-a}\text{As}$ ($0 < a \leq 0.4$) で構成された2層以上の井戸層と、
 $\text{Al}_b\text{Ga}_{1-b}\text{As}$ ($0.3 \leq b \leq 0.45$) で構成され、2層以上の前記井戸層のそれぞれを両側から挟み込む3層以上の障壁層とを備える半導体発光素子。
- [請求項2] 前記発光層において、
 それぞれの前記井戸層は、 $\text{In}_a\text{Ga}_{1-a}\text{As}$ ($0.06 \leq a \leq 0.34$) で構成され、
 それぞれの前記障壁層は、 $\text{Al}_b\text{Ga}_{1-b}\text{As}$ ($0.3 \leq b \leq 0.45$) で構成されることを特徴とする請求項1記載の半導体発光素子。
- [請求項3] 前記第1の半導体および前記第2の半導体が、ともに $\text{Al}_b\text{Ga}_{1-b}\text{As}$ で構成されることを特徴とする請求項1または2記載の半導体発光素子。
- [請求項4] p型不純物を含む第3の半導体で構成され、前記p型半導体層に供給する電流を拡散させるp型電流拡散層と、
 n型不純物を含む第4の半導体で構成され、前記n型半導体層に供給する電流を拡散させるn型電流拡散層とをさらに有し、
 前記第3の半導体および前記第4の半導体が、ともに $\text{Al}_c\text{Ga}_{1-c}\text{As}$ ($c < b$) で構成されることを特徴とする請求項1乃至3のいずれか1項記載の半導体発光素子。

- [請求項5] 前記 p 型電流拡散層は前記 p 型半導体層よりも厚さが大きく、前記 n 型電流拡散層は前記 n 型半導体層よりも厚さが大きいことを特徴とする請求項 4 記載の半導体発光素子。
- [請求項6] 前記 p 型電流拡散層は、前記 n 型電流拡散層よりも厚さが大きいことを特徴とする請求項 4 または 5 記載の半導体発光素子。
- [請求項7] 前記 p 型電流拡散層における p 型不純物の濃度が、前記 n 型電流拡散層における n 型不純物の濃度よりも高いことを特徴とする請求項 4 乃至 6 のいずれか 1 項記載の半導体発光素子。
- [請求項8] 前記発光層を構成する前記井戸層および前記障壁層は、p 型不純物および n 型不純物を含まないことを特徴とする請求項 1 乃至 7 のいずれか 1 項記載の半導体発光素子。
- [請求項9] 3 層以上の前記障壁層は、
前記 p 型半導体層に最も近い側に配置された p 側障壁層と、
前記 n 型半導体層に最も近い側に配置された n 側障壁層と、
前記 p 側障壁層と前記 n 側障壁層との間に配置された 1 以上の内部障壁層と
を備えており、
前記 p 側障壁層および前記 n 側障壁層は、前記内部障壁層よりも厚さが大きいことを特徴とする請求項 1 乃至 8 のいずれか 1 項記載の半導体発光素子。
- [請求項10] 前記 p 側障壁層は、前記 n 側障壁層よりも厚さが大きいことを特徴とする請求項 9 記載の半導体発光素子。
- [請求項11] p 型不純物を含む第 1 の半導体で構成される p 型半導体層と、
n 型不純物を含む第 2 の半導体で構成される n 型半導体層と、
前記 p 型半導体層と前記 n 型半導体層との間に配置され、通電により発光する発光層とを有し、
前記発光層は、

第1のバンドギャップを有する第1の化合物半導体で構成された2層以上の井戸層と、

前記第1のバンドギャップとのバンドギャップ差が0.6 eV以上となる第2のバンドギャップを有する第2の化合物半導体で構成され、2層以上の前記井戸層のそれぞれを両側から挟み込む3層以上の障壁層と

を備える半導体発光素子。

[請求項12] 前記第1の化合物半導体および前記第2の化合物半導体が、ともにⅢ-Ⅴ族半導体で構成されることを特徴とする請求項1記載の半導体発光素子。

[請求項13] 前記第1の化合物半導体および前記第2の化合物半導体は、ともにⅤ族元素としてAsを含み且つPおよびNを含まないことを特徴とする請求項1記載の半導体発光素子。

[請求項14] 前記第1の化合物半導体は、第1のⅢ族元素および第2のⅢ族元素を含むとともに、第3のⅢ族元素を含んでおらず、
前記第2の化合物半導体は、前記第2のⅢ族元素および前記第3のⅢ族元素を含むとともに、前記第1のⅢ族元素を含んでいないことを特徴とする請求項1記載の半導体発光素子。

[請求項15] 前記第1のⅢ族元素はInであり、
前記第2のⅢ族元素はGaであり、
前記第3のⅢ族元素はAlであることを特徴とする請求項1記載の半導体発光素子。

[請求項16] 前記第1の半導体および前記第2の半導体が、ともにⅢ-Ⅴ族半導体で構成されることを特徴とする請求項1乃至15のいずれか1項記載の半導体発光素子。

[請求項17] 前記第1の半導体および前記第2の半導体は、ともにⅤ族元素とし

てAsを含み且つPおよびNを含まないこと

を特徴とする請求項16記載の半導体発光素子。

[請求項18] 前記第1の半導体および前記第2の半導体は、ともにIII族元素としてGaおよびAlを含み且つInを含まないことを特徴とする請求項17記載の半導体発光素子。


[請求項19] 前記第1の半導体、前記第2の半導体および前記第2の化合物半導体は、組成比が同じIII-V族半導体で構成されることを特徴とする請求項11乃至16のいずれか1項記載の半導体発光素子。

[請求項20] 通電により発光する発光素子と、
前記発光素子に対向して配置されるとともに、当該発光素子からの光を受光する受光素子とを含み、
前記発光素子は、
p型不純物を含む第1の半導体で構成されるp型半導体層と、
n型不純物を含む第2の半導体で構成されるn型半導体層と、
前記p型半導体層と前記n型半導体層との間に配置され、通電により発光する発光層とを有し、
前記発光層は、
 $\text{In}_a\text{Ga}_{1-a}\text{As}$ ($0 < a \leq 0.4$) で構成された2層以上の井戸層と、
 $\text{Al}_b\text{Ga}_{1-b}\text{As}$ ($0.3 \leq b \leq 0.45$) で構成され、2層以上の前記井戸層のそれぞれを両側から挟み込む3層以上の障壁層とを備える光伝達装置。


[請求項21] 通電により発光する発光素子と、
前記発光素子に対向して配置されるとともに、当該発光素子からの光を受光する受光素子とを含み、
前記発光素子は、
p型不純物を含む第1の半導体で構成されるp型半導体層と、

n 型不純物を含む第 2 の半導体で構成される n 型半導体層と、
前記 p 型半導体層と前記 n 型半導体層との間に配置され、通電により発光する発光層とを有し、
前記発光層は、
第 1 のバンドギャップを有する第 1 の化合物半導体で構成された 2 層以上の井戸層と、
前記第 1 のバンドギャップとのバンドギャップ差が 0.6 eV 以上となる第 2 のバンドギャップを有する第 2 の化合物半導体で構成され、2 層以上の前記井戸層のそれぞれを両側から挟み込む 3 層以上の障壁層と
を備える光伝達装置。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]






[図9]



[図10]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2019/030715

A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl. H01L33/30 (2010.01) i, H01L31/12 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl. H01L33/30, H01L31/12

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan	1922-1996
Published unexamined utility model applications of Japan	1971-2019
Registered utility model specifications of Japan	1996-2019
Published registered utility model applications of Japan	1994-2019

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y	WO 2006/075759 A1 (ANRITSU CORP.) 20 July 2006, paragraphs [0057]-[0151], fig. 2-3 & US 2007/0153855 A1, paragraphs [0117]-[0170], fig. 2-3 & EP 1840978 A1	1-3, 8-19 4-7, 20-21
X Y	JP 2018-107321 A (ROHM CO., LTD.) 05 July 2018, paragraphs [0026]-[0027], fig. 3 (Family: none)	1-3, 8-19 4-7, 20-21

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
17 October 2019 (17.10.2019)

Date of mailing of the international search report
05 November 2019 (05.11.2019)

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2019/030715

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2012-119585 A (SHOWA DENKO KABUSHIKI KAISHA) 21 June 2012, paragraphs [0033]-[0048], fig. 3-5 & US 2013/0248819 A1, paragraphs [0085]-[0103], fig. 3-5 & WO 2012/073993 A1 & CN 103238222 A & KR 10-2013-0079631 A	4-7
Y	JP 2012-109436 A (SHOWA DENKO KABUSHIKI KAISHA) 07 June 2012, paragraph [0026], fig. 6 & CN 102468387 A & TW 201234651 A	4-7
Y	JP 2017-54954 A (TOSHIBA CORP.) 16 March 2017, paragraph [0022] & US 2017/0077352 A1, paragraph [0036] & CN 106531864 A & TW 201711228 A	21-21
A	US 2016/0284934 A1 (LG INNOTEK CO., LTD.) 29 September 2016, entire text, all drawings & EP 3073538 A1 & KR 10-2016-0114866 A & CN 106025021 A	1-21

A. 発明の属する分野の分類（国際特許分類（IPC））

Int.Cl. H01L33/30(2010.01)i, H01L31/12(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））

Int.Cl. H01L33/30, H01L31/12

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2019年
日本国実用新案登録公報	1996-2019年
日本国登録実用新案公報	1994-2019年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X Y	W0 2006/075759 A1 (アンリツ株式会社) 2006. 07. 20, [0057]-[0151], 図 2-3 & US 2007/0153855 A1, [0117]-[0170], FIGs. 2-3 & EP 1840978 A1	1-3, 8-19 4-7, 20-21
X Y	JP 2018-107321 A (ローム株式会社) 2018. 07. 05, [0026]-[0027], 図 3 (ファミリーなし)	1-3, 8-19 4-7, 20-21

☒ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」同一パテントファミリー文献

国際調査を完了した日

17. 10. 2019

国際調査報告の発送日

05. 11. 2019

国際調査機関の名称及びあて先

日本国特許庁（ISA/J P）

郵便番号 100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

吉野 三寛

2 K

9010

電話番号 03-3581-1101 内線 3255

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2012-119585 A (昭和電工株式会社) 2012.06.21, [0033]-[0048], 図 3-5 & US 2013/0248819 A1, [0085]-[0103], FIGs. 3-5 & WO 2012/073993 A1 & CN 103238222 A & KR 10-2013-0079631 A	4-7
Y	JP 2012-109436 A (昭和電工株式会社) 2012.06.07, [0026], 図 6 & CN 102468387 A & TW 201234651 A	4-7
Y	JP 2017-54954 A (株式会社東芝) 2017.03.16, [0022] & US 2017/0077352 A1, [0036] & CN 106531864 A & TW 201711228 A	20-21
A	US 2016/0284934 A1 (LG INNOTEK CO., LTD.) 2016.09.29, 全文, 全 図 & EP 3073538 A1 & KR 10-2016-0114866 A & CN 106025021 A	1-21