

發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※申請案號：92115253

※申請日期：92.6.5

※IPC 分類：H01L21/17

壹、發明名稱：(中文/英文)

半導體元件及其製造方法/SEMICONDUCTOR DEVICE AND METHOD
FOR MANUFACTURING THE SAME

貳、申請人：(共 1 人)

姓名或名稱：(中文/英文)

日商・富士通股份有限公司 / FUJITSU LIMITED

代表人：(中文/英文)

秋草直之 / Naoyuki Akikusa

住居所或營業所地址：(中文/英文)

日本國神奈川縣川崎市中原區上小田中 4 丁目 1 番 1 號

1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi,

Kanagawa 211-8588 Japan

國籍：(中文/英文)

日本 / JAPAN

參、發明人：(共 2 人)

姓名：(中文/英文)

1. 渡邊健一 / Kenichi WATANABE

2. 河野通有 / Michiari KAWANO

住居所地址：(中文/英文)

1.~2. 日本國神奈川縣川崎市中原區上小田中 4 丁目 1 番 1 號

1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi,

Kanagawa 211-8588 Japan

國籍：(中文/英文)

日本 / JAPAN

肆、聲明事項：

☐ 本案係符合專利法第二十條第一項 ☐ 第一款但書或 ☐ 第二款但書
規定之期間，其日期為： 年 月 日。

◎本案申請前已向下列國家（地區）申請專利 ☒ 主張國際優先權：

【格式請依：受理國家（地區）；申請日；申請案號數 順序註記】

1. 日本； 2002.6.6； 特願 2002-165818
2. 日本； 2003.3.20； 特願 2003-076962
- 3.
- 4.
- 5.

☐ 主張國內優先權（專利法第二十五條之一）：

【格式請依：申請日；申請案號數 順序註記】

- 1.
- 2.

☐ 主張專利法第二十六條微生物：

☐ 國內微生物 【格式請依：寄存機構；日期；號碼 順序註記】

☐ 國外微生物 【格式請依：寄存國名；機構；日期；號碼 順序註記】

☐ 熟習該項技術者易於獲得，不須寄存。

玖、發明說明：

【發明所屬之技術領域】

相關申請案之對照參考資料

本申請案係基於並請求於 2002 年 6 月 6 日以及 2003 年 3 月 20 日所提申之日本專利申請案第 2002-165818 號以及第 2003-076962 號的優先權，該二申請案之整個內容係併於此作參考。

【先前技術】

發明背景

[發明領域]

本發明一般而言係有關一種半導體元件以及製造該半導體元件之方法，而更特定言之，係關於一種具有防潮環之半導體元件以及製造該半導體元件之方法。

[相關技藝描述]

在近年半導體元件中，由於微型化與高集積，一多層佈線結構(其中多數個各包埋有佈線圖案之層間絕緣薄膜係加以層疊)係時常用於將許多半導體構件在一般基材上互相連接在一起。在該半導體元件中，濕氣或腐蝕性氣體可能沿著構成該多層佈線結構之層間絕緣薄膜間的界面進入半導體元件的內部，且因此，一般係在多層佈線結構內形成沿著該基材之周圍部分的防潮環，以防止濕氣或腐蝕性氣體的進入。

在近年半導體元件中，由於微型化與高集積，設計原則係逐年變小，因而使藉由直接蝕刻形成金屬佈線材料之方法產生技術限制。因此，已開始使用金屬鑲嵌法，其係預先以光微影法在層間絕緣薄膜內形成佈線圖案與介層接觸，或者是預先形成佈線圖案與介層接觸兩者，而後包埋一佈線材料並使用 CMP (化學機械拋光) 技術將其拋光，以形成一佈線圖案與介層接觸。

特別是，在近來包括次微米 (submicron) 或次四分之一微米 (subquarter-micron) 尺寸之半導體元件的高微型化中，作為導體圖案之具有低阻抗的 Cu (銅) 係與一具有低介電常數之有機層間絕緣薄膜組合使用，以避免在多層佈線結構內發生訊號延遲。在此情況下，Cu 係難以如習知用於導體圖案之 Al、W 或其等類似之物進行乾蝕刻。因此，雙道金屬鑲嵌法係時常被使用，如上所述，該方法係預先在層間絕緣薄膜內形成佈線凹槽與接觸孔，並藉由電鍍法或其等類似之方法沈積一 Cu 層，以充填該佈線凹槽與該接觸孔。

一般而言，當使用金屬鑲嵌法時，一阻擋層與防擴散薄膜係形成在一下層間絕緣薄膜與一上層間絕緣薄膜之間，以防止 Cu 的擴散並增進佈線圖案與接觸孔之深度方向上的控制制度。

第 1 圖係顯示一習知多層佈線結構的實例。

參照第 1 圖，在支撐一絕緣薄膜 10 與介層接觸插頭 70 之半導體基材 60 上形成一電路構件後，係形成一層間絕緣薄膜 11。在該層間絕緣薄膜 11 上，係塗佈一未示出之光阻薄膜，再者，進行曝光並顯影，以將該光阻薄膜形成佈線圖案 41 的形狀。接著以一光阻圖案（未示出）蝕刻該層間絕緣薄膜 11，因而形成為對應於所欲形成佈線圖案 41 之形狀的罩模，而一阻擋金屬薄膜 31 係形成在該佈線圖案 41 內。再者，佈線圖案 41 係包埋在其上。接著使用 CMP 法執行拋光，以形成佈線圖案 41。如此的方法即稱為單金屬鑲嵌法。同時，一介層接觸係由覆蓋介層洞內壁面之黏著薄膜 70b 與形成在該薄膜 70b 上之金屬薄膜 70a 所構成。

在形成佈線圖案 41 後，係依序形成一阻擋薄膜與防擴散薄膜 21、一層間絕緣薄膜 12、一蝕刻終止薄膜 22，以及一層間絕緣薄膜 13。一未示出之光阻係接著在該層間絕緣薄膜 13 上被曝光並顯影成欲形成介層圖案 51 的形狀。以所形成之光阻圖案作為罩模執行蝕刻，直到曝露阻擋薄膜與防擴散薄膜 21 之頂面為止。接著塗佈另一未示出之光阻薄膜，使其曝光並顯影，以形成對應佈線圖案 42 的光阻圖案。接著以該光阻圖案作為罩模蝕刻該層間絕緣薄膜 13，直到曝露層間絕緣薄膜 12 之頂面為止。

在此情況下，介層圖案 51 之底部係同時被蝕刻至該佈

線圖案 41 的頂面。再者，一阻擋金屬薄膜 32 係形成在該佈線圖案 42 內與該介層圖案 51 內。一用於該佈線圖案 42 之材料係進一步包埋在其內。接著使用 CMP 法執行拋光，以形成介層圖案 51 與佈線圖案 42。此一方法即稱為雙道金屬鑲嵌法。

典型地，在製造諸如 LSI 或其等類似之物的半導體元件中，在形成許多半導體元件之晶圓處理後，晶圓係即刻在切割步驟中沿著定義各半導體元件之劃線而被裁切，使得半導體晶圓係分離成個別的半導體元件或晶片。

第 2 圖係顯示習知半導體元件的頂視圖。在第 2 圖中之連續點虛線 3 係顯示欲被切割的部分。切割係沿著半導體元件 1 之外圍部分進行。

參照第 2 圖，半導體元件 1 係形成有用於在切割時防止破裂發生並截斷水氣或其等類似之物進入半導體元件 1 的防潮環 2，並以防潮環 2 連續地環繞半導體元件 1 之外圍部分的方式，防止半導體元件 1 之良率降低。

作為防止破裂以及水氣或其等類似之物入侵的方法，舉例而言，顯示於第 3 圖中之結構與方法係揭露於日本早期公開專利第 2001-53148 號中。

第 3 圖係顯示一習知防潮環結構。

參照第 3 圖，在形成電路部分之佈線圖案與介層接觸

時，在一層間絕緣薄膜 531 形成於一半導體基材 501 上後，係形成一由一黏著層（未示出）與 W 所構成的接觸圖案 521。一由垂直夾在未示出之 TiN/Ti 層中間之 AlCu 層所構成的佈線圖案 541 係接著形成在該接觸圖案 521 上方。隨後，在形成一層間絕緣薄膜 532 後，由一黏著層（未示出）與 W 所構成的介層圖案 522 係形成在該層間絕緣薄膜 531 之頂面上，且以對外側偏置 (offset) 的方式形成在佈線圖案 541 的兩端上。

隨後，一佈線圖案 542 係直接加工在該介層圖案 522 上，並形成一層間絕緣薄膜 533。使用相同於形成介層圖案 522 之技術，將由一黏著層（未示出）與 W 所構成的介層圖案 523 以對外側偏置的方式形成在佈線圖案 542 的兩端上。再者，自半導體基材 501 之頂面至層間絕緣薄膜 533 之下面的全部係為以 TiN 薄膜或防潮之類似物覆蓋的最上層，因而形成一阻擋結構。

在第 3 圖的結構中，一防潮環可藉由以絕佳黏著性層疊金屬圖案而有效地形成。然而，作為此方法的使用，佈線材料係限制為諸如可被蝕刻之 Al-Cu 的材料。此方法無法應用至包括需以金屬鑲嵌法形成之 Cu 佈線圖案的多層佈線結構。亦未形成此一結構。

在如第 1 圖所示之習知雙道金屬鑲嵌結構中，係有一未

與介層圖案 51 接觸的區域，位在劃線 80 之佈線圖案 41 的頂部。在此區域中，防阻絕與擴散薄膜 21 係與佈線圖案 41 之表面相接觸。一般而言，一諸如 SiN、SiC 薄膜或其等類似之物的絕緣薄膜係用於該防阻絕與擴散薄膜 21。然而，該絕緣薄膜係對用於佈線圖案 41 之金屬薄膜的黏著性不佳。此產生一問題，即，該絕緣薄膜係無法防止絕緣薄膜與佈線圖案 41 間之界面的破裂，且當水氣或其等類似之物入侵時亦無法保持防潮性。

再者，在如第 1 圖所示之習知雙道金屬鑲嵌結構中，Cu 係使用作為一佈線材料。然而，Cu 係難以藉由蝕刻形成圖案，且因此顯示於第 3 圖之方法係無法應用至上述內容。

【發明內容】

發明概述

本發明因此係考量上述情況而目的在於提供一種半導體元件，其可防止破裂並適宜地截斷水氣或其等類似物的入侵，以及一種製造該半導體元件的方法。

本發明係經由一種半導體元件而克服上述問題，該半導體元件包含：一半導體基材；以及一佈線結構，其包括一形成在該半導體基材上方之第一層間絕緣薄膜；一形成在該第一層間絕緣薄膜內之第一導體圖案；一形成在該第一層間絕緣薄膜與該第一導體圖案之間以覆蓋該第一導體圖案之至少側

面的第一阻擋金屬薄膜；一形成在該第一層間絕緣薄膜上的第二層間絕緣薄膜；一以該第二層間絕緣薄膜插置於其間的方式形成在該第一導體圖案上方的第二導體圖案；一形成在該第二層間絕緣薄膜內以將第一導體圖案連接至第二導體圖案的介層接觸部；以及一形成以覆蓋該介層接觸部之側面與底面的第二阻擋金屬薄膜，其中，該佈線結構係形成連續地延伸，使得覆蓋介層接觸部之底面之第二阻擋金屬薄膜的底面部分係形成與該第一阻擋金屬薄膜之上端部的至少一部分相接觸。

再者，本發明係經由一種製造包括連續延伸佈線結構之半導體元件的方法而克服上述問題，該方法包含下列步驟：用於形成該佈線結構，將一第一層間絕緣薄膜形成在一半導體基材上方；在該第一層間絕緣薄膜內，形成一第一導體圖案，以及將一覆蓋該第一導體圖案之至少側面的第一阻擋金屬薄膜形成在該第一層間絕緣薄膜與該第一導體圖案之間；將一第二層間絕緣薄膜形成在該第一層間絕緣薄膜上；以及在該第二層間絕緣薄膜內，形成一用於將該第一導體圖案連接至欲形成在該第一導體圖案上方之第二導體圖案的介層接觸部，以及一覆蓋該介層接觸部之側面與底面的第二阻擋金屬薄膜，其中該佈線結構係以覆蓋該介層接觸部之底面之該第二阻擋金屬薄膜之底面部分係與該第一阻擋金屬薄膜之上

端部的至少一部分相接觸的方式而形成。

如上所述，本發明之半導體元件以及以本發明製造半導體元件之方法所製得之半導體元件係建構，覆蓋介層接觸部之底面之第二阻擋金屬薄膜的阻擋金屬底面部分係與第一阻擋金屬薄膜之上端部的至少一部分相接觸。因此，根據本發明，在第一阻擋金屬薄膜之上端部與上層的黏著性係被增加，以可防止在連接部分之水氣或其等類似物的入侵，成為在第一阻擋金屬薄膜之上端部與阻擋金屬底面部分之間的邊界。此可克服形成在第一阻擋金屬薄膜內側之第一導體圖案被腐蝕等等的問題。

第 1 圖係顯示習知多層佈線結構的截面圖；

第 2 圖係習知半導體元件之頂視圖；

第 3 圖係顯示習知防潮環結構的截面圖；

第 4A 與 4B 圖係顯示根據本發明第一實施例之半導體元件之製造方法(第一個圖)；

第 5A 與 5B 圖係顯示根據本發明第一實施例之半導體元件之製造方法(第二個圖)；

第 6A 與 6B 圖係顯示根據本發明第一實施例之半導體元件之製造方法(第三個圖)；

第 7A 與 7B 圖係顯示根據本發明第一實施例之半導體元件之製造方法(第四個圖)；

第 8 圖係顯示根據本發明第一實施例之半導體元件之製造方法(第五個圖);

第 9 圖係顯示根據本發明第一實施例之半導體元件之製造方法(第六個圖);

第 10 圖係顯示根據本發明第一實施例之半導體元件之製造方法(第七個圖);

第 11 圖係顯示根據本發明第一實施例之半導體元件之製造方法(第八個圖);

第 12 圖係顯示根據本發明第一實施例之半導體元件之製造方法(第九個圖);

第 13 圖係顯示根據本發明第一實施例之半導體元件之製造方法(第十個圖);

第 14 圖係顯示根據本發明第一實施例之半導體元件之製造方法(第十一個圖);

第 15A 與 15B 圖係顯示根據本發明第一實施例之半導體元件之製造方法(第十二個圖);

第 16A 與 16B 圖係顯示根據本發明第二實施例之半導體元件之製造方法(第一個圖);

第 17 圖係顯示根據本發明第二實施例之半導體元件之製造方法(第二個圖);

第 18A 與 18B 圖係顯示根據本發明第三實施例之半導體

元件之製造方法(第一個圖);

第 19A 至 19C 圖係顯示根據本發明第三實施例之半導體
元件之製造方法(第二個圖);

第 20 圖係顯示根據本發明第三實施例之半導體元件之製
造方法(第三個圖);

第 21 圖係顯示根據本發明第四實施例之半導體元件之製
造方法;

第 22 圖係顯示根據本發明第五實施例之半導體元件之製
造方法;

第 23 圖係顯示根據本發明第六實施例之半導體元件之製
造方法;

第 24A 至 24C 圖係顯示形成在半導體電路區域內之電感
器構件之建構實例;

第 25A 與 25B 圖係顯示根據本發明第七實施例之電感器
構件之建構;

第 26A 與 26B 圖係顯示根據本發明第八實施例之電感器
構件之建構;

第 27 圖係用於解說電感器構件係形成在半導體電路區域
內之位置;

第 28A 與 28B 係顯示根據本發明第九實施例之熔絲構件
之建構;

第 29A 至 29C 圖係用於解說介層圖案與上層佈線圖案間之關係；

第 30A 與 30B 圖係顯示在本發明第十實施例中之佈線結構；以及

第 31A 與 31B 圖係顯示在本發明第十一實施例中之佈線結構。

【實施方式】

較佳實施例之詳細描述

其後，將參照圖式解說本發明之實施例。

-第一實施例-

第 4A 至 15B 圖係顯示當使用雙道金屬鑲嵌法時，製造根據本發明第一實施例之防潮環的步驟。在此等圖式中，左手側係一劃線側 80，而右手側係一半導體元件內側。指出一壁將顯示類似在第 4A 圖中之光阻窗 131a 的整體空間。

-用於形成接觸之光阻薄膜圖案化的步驟-

參照第 4A 圖，在將未示出之電路構件形成在半導體基材 101 上後，一氮化矽薄膜 111 與一氧化矽薄膜 121 係形成位在該半導體基材 101 上方，以分別具有 100 nm 與 900 nm 的厚度。為使該電路構件部分平坦化，係使用 CMP 法將該氧化矽薄膜 121 加以拋光，使得該氧化矽薄膜 121 係形成具有 600 nm 的厚度。在該氧化矽薄膜 121 上，係接著塗佈一

光阻薄膜 131，進行曝光，並進一步顯影，以形成對應於所欲形成之接觸圖案的光阻窗 131a。

-蝕刻在接觸部分內之氧化矽薄膜的步驟-

隨後，在第 4B 圖的步驟中，氧化矽薄膜 121 係經由該光阻窗 131a 加以蝕刻，以在氧化矽薄膜 121 內形成開口 121a。氧化矽薄膜 121 的蝕刻係藉由使用 C_4F_8 氣體、CO 氣體、 O_2 氣體、Ar 氣體，或其等類似物之電漿蝕刻法來進行。

-蝕刻在接觸部分內之氮化矽薄膜的步驟-

隨後，在第 5A 圖的步驟中，光阻薄膜 131 係藉由灰化加以去除。蝕刻係以氧化矽薄膜 121 作為罩模來進行，以將開口 121a 之形狀轉移至氮化矽薄膜 111，用於在氮化矽薄膜 111 內之開口 111a 的形成。

氮化矽薄膜 111 的蝕刻可藉由使用 CF_4 氣體、 CHF_3 氣體、 O_2 氣體、Ar 氣體，或其等類似物之電漿蝕刻法來進行。在此情況下，開口 111a 係自開口 121a 連續地垂直，以形成一接觸孔。

-將金屬薄膜形成於接觸內部的步驟-

隨後，在第 5B 圖的步驟中，一作為黏著層之 TiN 薄膜 141 係在接觸孔內與在氧化矽薄膜 121 上形成具有 50 nm 的厚度。一鎢薄膜 151 係隨後形成具有 400 nm 的厚度。

-用於形成接觸之 CMP 步驟-

隨後，在第 6A 圖的步驟中，鎢薄膜 151 與 TiN 薄膜 141 係使用 CMP 法加以拋光，以僅殘留在接觸孔內部。殘留的鎢薄膜 151 與 TiN 薄膜 141 係使用作為接觸圖案。

-用於形成佈線之光阻薄膜圖案化的步驟-

隨後，在第 6B 圖的步驟中，一氮化矽薄膜 112 與一氧化矽薄膜 122 係分別形成具有 70 nm 與 500 nm 的厚度。在該氧化矽薄膜 122 上，係塗佈一光阻薄膜 132，進行曝光，並進一步顯影，以形成對應於所欲形成之佈線圖案的光阻窗 132a。

-蝕刻用於佈線之氧化矽薄膜的步驟-

隨後，在第 7A 圖的步驟中，氧化矽薄膜 122 係經由光阻窗 132a 而加以蝕刻，以在氧化矽薄膜 122 內形成一構成一佈線凹槽之開口 122a。

-蝕刻用於佈線之氮化矽薄膜的步驟-

隨後，在第 7B 圖的步驟中，光阻薄膜 132 係藉由灰化加以去除。蝕刻係以氧化矽薄膜 122 作為罩模來進行，以將開口 122a 之形狀轉移至氮化矽薄膜 112，用於形成對應在氮化矽薄膜 112 內之開口 122a 之開口 112a 的形成。開口 112a 與開口 122a 係連續垂直，以形成一後述之佈線圖案 171。

-形成用於佈線之材料的步驟-

隨後，在第 8 圖的步驟中，一作為阻擋金屬薄膜之 Ta 薄膜 181 係在後述之佈線圖案 171 內與在氧化矽薄膜 122 上形成具有 30 nm 的厚度。一作為佈線材料之 Cu 薄膜 191 係隨後藉由濺鍍或電鍍法形成具有 1600 nm 的厚度。必須注意的是，當使用電鍍法形成 Cu 薄膜時，係形成阻擋金屬薄膜，而在藉由電鍍法形成 Cu 薄膜前，一作為種子層之 Cu 薄膜係接著形成。

-用於形成佈線之 CMP 步驟-

隨後，在第 9 圖的步驟中，Ta 薄膜 181 與 Cu 薄膜 191 係使用 CMP 法加以拋光，以僅殘留在佈線圖案 171 內部，進而形成佈線圖案 171。

-用於形成介層圖案之光阻薄膜圖案化的步驟-

隨後，在第 10 圖的步驟中，一氮化矽薄膜 113、一氧化矽薄膜 123、一氮化矽薄膜 114，以及一氧化矽薄膜 124 係形成在佈線圖案 171 上方，以分別具有 70 nm、650 nm、70 nm，以及 500 nm 的厚度。在該氧化矽薄膜 124 上，係塗佈一光阻薄膜 133，進行曝光，並進一步顯影，以形成對應所欲形成介層圖案之光阻窗 133a。

在顯示於圖式之實例中，光阻窗 133a 係以下列方式形成：一第一外圍部 205 係包括在用於介層圖案之窗 133a

內，其中該第一外圍部 205 係覆蓋一在成為佈線圖案 171 之 Cu 薄膜 191 之外圍側上的側壁面，該佈線圖案 171 係在該 Ta 薄膜 181 之劃線側 80 上，成為阻擋金屬薄膜。

-形成介層圖案之步驟以及將用於佈線之光阻薄膜圖案化的步驟-

隨後，在第 11 圖的步驟中，氧化矽薄膜 124、氮化矽薄膜 114，以及氧化矽薄膜 123 係以光阻薄膜 133 作為罩模而蝕刻，以將開口 133a 之形狀轉移至氧化矽薄膜 124、氮化矽薄膜 114，以及氧化矽薄膜 123，以分別形成開口 124a、開口 114a，以及開口 123a。

氧化矽薄膜 124 以及氧化矽薄膜 123 的蝕刻可藉由使用 C_4F_8 氣體、CO 氣體、 O_2 氣體、Ar 氣體，或其等類似物之電漿蝕刻法來進行。另一方面，氮化矽薄膜 114 的蝕刻可藉由使用 CF_4 氣體、 CHF_3 氣體、 O_2 氣體、Ar 氣體，或其等類似物之電漿蝕刻法來進行。

其後，光阻薄膜 133 係藉由灰化加以去除。

在第 12 圖之步驟中，一非光敏性樹脂係塗佈至半導體基材上方之表面上，並自其表面溶解，以僅在形成於氮化矽薄膜 113 上之開口 123a 內留下非光敏性樹脂填充劑 5。在氧化矽薄膜 124 上，係接著塗佈一光阻薄膜 134，進行曝光，並進一步顯影，以形成對應於所欲形成之佈線圖案的光

阻窗 134a。

-用於形成佈線之蝕刻的步驟-

隨後，在第 13 圖的步驟中，蝕刻係以光阻薄膜 134 作為罩模而進行，以將開口 134a 之形狀轉移至氧化矽薄膜 124，以在氧化矽薄膜 124 內形成開口 124b。其後，光阻薄膜 134 係藉由灰化加以去除。

在此情況下，非光敏性樹脂填充劑 5 係同時被去除。

隨後，以氧化矽薄膜 124 作為罩模，開口 124b 之形狀係被轉移至氮化矽薄膜 114，以形成對應其之開口。同時，氮化矽薄膜 113 係以氧化矽薄膜 123 作為罩模而加以蝕刻。結果，如第 14 圖所示，開口 123a 之形狀係轉移至氮化矽薄膜 113。

當氧化矽薄膜 124 與氮化矽薄膜 113 被蝕刻時，較佳係使用氧化矽薄膜 124 與氮化矽薄膜 113 間蝕刻比率為 1:1 之蝕刻條件的 100%過度蝕刻來進行。

再者，在第 14 圖的步驟中，在氧化矽薄膜 124 內之開口的形狀係轉移至僅被蝕刻 70 nm 的厚度之氧化矽薄膜 123，以形成一開口 123b。

在第 14 圖之步驟中，在此同時，在氧化矽薄膜 123 內之開口 123a 的形狀係轉移至氧化矽薄膜 122。結果，氧化矽薄膜 122 係亦被蝕刻 70 nm 的厚度，以形成在氧化矽薄膜

122 內之開口 122a。

開口 124b、開口 114b，以及開口 123b 係使用作為後述之佈線圖案 172。開口 123a、開口 113a，以及開口 122a 係使用作為後述之介層圖案 201。

-用於形成介層圖案與佈線之金屬薄膜的形成步驟-

隨後，如第 15A 圖所示，一作為阻擋金屬薄膜之 Ta 薄膜 182 係在後述之佈線圖案 172 與介層圖案 201 內部與氧化矽薄膜 124 上形成具有 30 nm 的厚度。一作為佈線材料之 Cu 薄膜 192 係隨後藉由濺鍍或電鍍法形成具有 1600 nm 的厚度。必須注意的是，當使用電鍍法形成 Cu 薄膜時，係形成阻擋金屬薄膜，而在藉由電鍍法形成 Cu 薄膜前，一作為種子層之 Cu 薄膜係接著形成。

-形成介層圖案與佈線之 CMP 步驟-

隨後，如第 15B 圖所示，Ta 薄膜 182 與 Cu 薄膜 192 係藉由使用 CMP 法加以拋光，以殘留於佈線圖案 172 與介層圖案 201 內部。殘留之 Ta 薄膜 182 與 Cu 薄膜 192 係使用作為佈線圖案 172。再者，在氧化矽薄膜 124 上，一將成為防擴散薄膜之氮化矽薄膜 115 係以覆蓋該佈線圖案 172 的方式形成，進而形成一防潮環。

參照第 15B 圖，此實施例之防潮環係具有如下之結構：在構成佈線圖案 171 之 Cu 薄膜 191 之外圍側上的側壁面係

以 Ta 薄膜 181 加以覆蓋，而一接近該 Cu 薄膜 191 之頂面之外圍側上之側壁面的區域係以覆蓋構成介層圖案 201 之 Cu 薄膜 192 之 Ta 薄膜 182 而連續地自該 Ta 薄膜 182 加以覆蓋。再者，一接近該 Cu 薄膜 191 之外圍側上之側壁面之上端部的區域係僅以該 Ta 薄膜 181 加以覆蓋，但亦以形成在其外部之 Ta 薄膜 182 加以覆蓋。簡言之，在該 Cu 薄膜 191 之外圍側上之側壁面的上端部係以 Ta 薄膜之雙結構加以覆蓋。

此導致佈線圖案 171 與佈線圖案 172 間之絕佳的黏著性，以及一因第 15B 圖中之結構之彎曲所造成水氣之長入侵路徑，因而可有效地防止水氣的入侵。

必須注意的是，導體圖案 171 與 172 在上述實施例中係描述為佈線圖案，此乃由於此等導體圖案係以類似方法而與對應之呈多層佈線結構的佈線圖案同時形成。因此，導體圖案 171 與 172 係並非總是用於積體電路裝置中之電氣佈線。在上述之形成一般多層佈線結構之步驟中，構件 201 係描述為“介層插頭”。然而，由第 2 圖之平面圖可清楚瞭解到，構件 201 事實上係沿著在防潮環內之晶片外圍連續地延伸，以形成一介層壁。

-第二實施例-

第 16A 至 17 圖係顯示製造根據本發明第二實施例之半導

體元件的步驟。在此等圖案中，對應於上述所描述部分之相同部分係給予相同的參考標號，並省略其描述。

-蝕刻用於形成佈線之氧化矽薄膜的步驟-

參照第 16A 圖，在此實施例中，在形成顯示於第 13 圖的結構後，在氧化矽薄膜 124 內之開口 124b 下方的氮化矽薄膜 114 以及在氧化矽薄膜 123 內之開口 123a 下方的氮化矽薄膜 113 係在未執行過度蝕刻之條件下進行蝕刻。

結果，如第 16A 圖所示，以氧化矽薄膜 124 作為罩模，開口 124b 的形狀係被轉移至氮化矽薄膜 114，以形成一開口 114b。同時，該氮化矽薄膜 113 係亦以該氧化矽薄膜 123 作為罩模而加以蝕刻，使得開口 123a 的形狀係轉移至該氮化矽薄膜 113，以形成一開口 113a。

如此所形成之開口 124b 與開口 114b 係使用作為佈線圖案 172，而開口 123a 與開口 113a 係使用作為介層圖案 202。

-用於形成介層圖案與佈線之金屬薄膜的形成步驟-

隨後，在第 16B 圖的步驟中，如同第一實施例，一作為阻擋金屬薄膜之 Ta 薄膜 182 係在後述之佈線圖案 172 與介層圖案 202 內以及在氧化矽薄膜 124 上形成具有 30 nm 的厚度。一作為佈線材料之 Cu 薄膜 192 係藉由濺鍍或電鍍法隨後形成具有 1600 nm 的厚度。

-形成介層圖案與佈線之 CMP 步驟-

其後，在第 17 圖的步驟中，Ta 薄膜 182 與 Cu 薄膜 192 係使用 CMP 法加以拋光，以形成佈線圖案 172。一將成為防擴散薄膜之氮化矽薄膜 115 係形成如上第 17 圖所述之佈線圖案 172 上，進而形成一半導體元件。

在根據此實施例之防潮環結構的情況下，構成介層圖案 202 之阻擋金屬薄膜之 Ta 薄膜 182 的底部係以與覆蓋在由 Cu 薄膜 191 所構成之佈線圖案 171 之外圍側上之側壁面之 Ta 薄膜 181 的上端部相接觸的方式而形成。在諸如 Ta 薄膜 /Ta 薄膜或 Ta 薄膜 /Cu 薄膜之金屬薄膜間的界面係互相接觸，具有強黏著性之結果，其可防止例如在切割程序中之破裂的傳播。

再者，在佈線圖案之外圍側與頂面上之側壁面係以 Ta 薄膜 181 或 182 連續地覆蓋。此結構可截斷沿氧化矽薄膜 122 與氮化矽薄膜 113 間之界面或氧化矽薄膜 123 與氮化矽薄膜 114 間之界面入侵的水氣或其類似物，進而增進半導體元件的可靠度。

-第三實施例-

第 18A 至 20 圖係顯示製造根據本發明第三實施例之半導體元件的步驟。在此等圖案中，對應於上述所描述部分之相同部分係給予相同的參考標號，並省略其描述。

-將用於形成介層圖案之光阻薄膜圖案化的步驟-

參照第 18A 圖，在此實施例中，一氮化矽薄膜 113、一氧化矽薄膜 123、一氮化矽薄膜 114，以及一氧化矽薄膜 124 係形成在一佈線圖案 171 上方，並分別具有 70 nm、650 nm、70 nm，以及 500 nm 的厚度。在該氧化矽薄膜 124 上，係塗佈一光阻薄膜 133，進行曝光，並進一步顯影，以形成對應於一介層圖案之光阻窗 133a。

必須注意的是，光阻窗 133a 係以下列方式形成：一覆蓋成為佈線圖案 171 之 Cu 薄膜之外圍側之側壁面而在成為阻擋薄膜之 Ta 薄膜 181 之劃線側 80 上的第一外圍部 205，以及一覆蓋 Ta 薄膜 182 之介層接觸部之外圍側之側壁面的第二外圍部 206，在位置關係上係呈互相垂直對齊。

-蝕刻用於形成介層圖案的步驟-

隨後，以光阻薄膜 133 作為罩模而進行蝕刻，以形成如第 18B 圖所示之開口 124a、開口 114a，以及開口 123a。

-圖案化與蝕刻用於形成佈線之光阻薄膜的步驟-

在第 19A 的步驟中，一非光敏性樹脂係塗佈至半導體基材上方之表面上，並自其表面溶解，以僅在形成於氮化矽薄膜 113 上之開口 123a 內留下非光敏性樹脂填充劑 5。在氧化矽薄膜 124 上，係接著塗佈一光阻薄膜 134，進行曝光，並進一步顯影，以形成對應於所欲形成之佈線圖案的光

阻窗 134a。

隨後，在第 19B 圖的步驟中，在用於形成氧化矽薄膜 124 內之開口 124b 之佈線圖案的所欲形狀內執行圖案化。

隨後，執行灰化，以去除光阻薄膜 134 以及非光敏性樹脂填充劑 5。

隨後，以氧化矽薄膜 124 作為罩模進行蝕刻，以將開口 124b 的形狀轉移至用於形成在氮化矽薄膜 114 內之開口 114b 的氮化矽薄膜 114。

在此同時，氮化矽薄膜 113 係以氧化矽薄膜 123 作為罩模而進行蝕刻。結果，開口 123a 的形狀係轉移至氮化矽薄膜 113，以形成開口 113a。

-用於形成介層圖案與佈線之金屬薄膜的形成步驟-

隨後，如第 19C 圖所示，作為阻擋金屬薄膜之 Ta 薄膜 182 係在開口 124b、開口 114b、開口 123a，以及開口 113a 內部，以及在氧化矽薄膜 124 上形成具有 30 nm 的厚度。一作為佈線材料之 Cu 薄膜 192 係藉由濺鍍或電鍍法而隨後形成具有 1600 nm 的厚度。

-用於形成介層圖案與佈線的 CMP 步驟-

其後，如第 20 圖所示，Ta 薄膜 182 與 Cu 薄膜 (未示出) 係以 CMP 法加以拋光，以形成佈線圖案 172。

又，在根據此實施例之防潮環中，如同在第二實施例之半

導體元件中者，構成介層圖案 202 之阻擋金屬薄膜之 Ta 薄膜 182 的底部係與覆蓋佈線圖案 171 之 Ta 薄膜 181 相接觸，該佈線圖案 171 係位在覆蓋佈線圖案 171 之外圍側上之側壁面之外圍部的上端部上。結果，在佈線圖案 171 上之側壁面係連續地以 Ta 薄膜 181 與 182 加以覆蓋。再者，在該結構中，所形成之界面係一 Ta 薄膜/Ta 薄膜界面，或一 Ta 薄膜/Cu 薄膜界面，其可實現絕佳的黏著性。

再者，此一結構係可有效地截斷沿氧化矽薄膜 122 與氮化矽薄膜 113 間之界面，或沿氧化矽薄膜 123 與氮化矽薄膜 114 間之界面之水氣或其等類似物的入侵。

- 第四實施例 -

第 21 圖係顯示根據本發明第四實施例之半導體元件構造。在此等圖案中，對應於上述所描述部分之相同部分係給予相同的參考標號，並省略其描述。

如第 21 圖所示，在根據此實施例之半導體元件中，在將未示出之電路構件形成於一半導體基材 101 上後，一氮化矽薄膜 111 與一氧化矽薄膜 221 係分別形成具有 100 nm 與 900 nm 的厚度。該氧化矽薄膜 221 係接著以 CMP 法加以拋光，藉此平坦化該電路構件部。

氧化矽薄膜 221 的厚度係藉由 CMP 法減少至 600 nm。在該氧化矽薄膜 221 上，係接著塗佈一光阻薄膜(未示出)，

進行曝光，並進一步顯影，以形成對應於接觸圖案之光阻窗（未示出）。再者，氮化矽薄膜 111 與氧化矽薄膜 221 係以光阻圖案（未示出）作為罩模而加以蝕刻，以形成接觸孔（未示出）。

隨後，一作黏著層之 TiN 薄膜 141 係在接觸孔 161 內部與氧化矽薄膜 221 上形成具有 50 nm 的厚度。一鎢薄膜 151 隨後係形成具有 400 nm 的厚度。鎢薄膜 151 與 TiN 薄膜 141 係接著以 CMP 法加以拋光，以在接觸孔 161 內部形成由鎢薄膜 151 與 TiN 薄膜 141 所構成之接觸圖案。

隨後，一有機 SOG 薄膜 351 與一氧化矽薄膜 222 係形成在該接觸圖案上。再者，在該氧化矽薄膜 222 上，係塗佈一用於佈線圖案 171 之佈線處理的光阻薄膜（未示出），進行曝光，並進一步顯影，以形成對應於佈線圖案 171 之光阻窗（未示出）。其後，氧化矽薄膜 222 與有機 SOG 薄膜 351 係被蝕刻，以產生一用於佈線圖案 171 之溝槽。

作為氧化矽薄膜 222 的蝕刻，係使用利用 C_4F_8 氣體、CO 氣體、 O_2 氣體、Ar 氣體，或其等類似物之電漿蝕刻法。有機 SOG 薄膜 351 之蝕刻係在導入 O_2 氣體、Ar 氣體、 H_2 氣體，或其等類似物之氣氛內執行。

隨後，在用於形成佈線圖案 171 之溝槽內與在氧化矽薄膜 222 上，一作為阻擋金屬薄膜之 Ta 薄膜 181 係形成具有

30 nm 的薄膜厚度。一作為佈線材料之 Cu 薄膜 191 係隨後藉由濺鍍或電鍍法形成具有 1600 nm 的厚度。其後，Ta 薄膜 181 與 Cu 薄膜 191 係使用 CMP 法加以拋光，以僅殘留於佈線圖案 171 內。殘留的 Ta 薄膜 181 與 Cu 薄膜 191 係使用作為佈線圖案 171。

隨後，一氮化矽薄膜 112 係在佈線圖案 171 與氧化矽薄膜 222 上形成具有 70 nm 的厚度。

隨後，一氧化矽薄膜 223、一有機 SOG 薄膜 352、一氧化矽薄膜 224，以及一金屬薄膜(例如，一 TiN 薄膜或其等類似物，未示出)係形成在該氮化矽薄膜 112 上。再者，在該金屬薄膜上，係塗佈另一用於佈線圖案 172 之佈線處理的光阻薄膜(未示出)，進行曝光，並進一步顯影，以形成對應於未示出佈線圖案 172 之光阻窗(未示出)。

其後，金屬薄膜係以光阻薄膜(未蝕刻)作為罩模而加以蝕刻，以將用於佈線圖案 172 之開口轉移至金屬薄膜。接著執行灰化，以去除該光阻薄膜(未示出)。

隨後，在該金屬薄膜與氧化矽薄膜 224 上，係塗佈另一光阻薄膜(未示出)，進行曝光，並進一步顯影，以形成對應介層圖案 522 之光阻窗(未示出)。在此情況下，光阻窗(未示出)係形成在包含於該佈線圖案 172 內之位置上。

隨後，介層圖案係以光阻薄膜(未示出)作為罩模而轉移

至氧化矽薄膜 224。該有機 SOG 薄膜 352 係以該氧化矽薄膜 224 作為罩模加以蝕刻，而該光阻薄膜係被同時去除。

隨後，氧化矽薄膜 224 與氧化矽薄膜 223 係以轉移至金屬薄膜之佈線圖案 172 與轉移至有機 SOG 薄膜 352 之介層圖案作為罩模而同時蝕刻。蝕刻係進行直到該有機 SOG 薄膜 352 之頂部與該氮化矽薄膜 112 之頂部露出來為止。該有機 SOG 薄膜 352 係接著以氧化矽薄膜 224 作為罩模而選擇性地蝕刻，而最終該氮化矽薄膜 112 係以氧化矽薄膜 223 作為罩模進行蝕刻而加以去除，以形成用於與佈線圖案 171 相連接之部分的開口。

隨後，在用於介層圖案 522 與佈線圖案 172 之開口內，一作阻擋金屬薄膜之 Ta 薄膜 182 係形成具有 30 nm 的厚度。一作為佈線材料之 Cu 薄膜 192 係隨後藉由濺鍍或電鍍法形成具有 1600 nm 的厚度。其後，用於轉移佈線圖案之金屬薄膜(未示出)、Ta 薄膜 182，以及 Cu 薄膜 192 係使用 CMP 法加以拋光，以在介層圖案 522 與佈線圖案 172 內部僅留下使用作為介層圖案 522 與佈線圖案 172 之 Ta 薄膜 182 與 Cu 薄膜 192。

隨後，在佈線圖案 172 與氧化矽薄膜 224 上，一氮化矽薄膜 113 係形成具有 70 nm 的厚度。其後，係形成一氧化矽薄膜 225、一有機 SOG 薄膜 353，以及一氧化矽薄膜 226，

而一介層圖案 523 與佈線圖案 173 係形成在該氮化矽薄膜 113、該氧化矽薄膜 225、該有機 SOG 薄膜 353，以及該氧化矽薄膜 226 內部。必須注意的是，介層圖案 523 與佈線圖案 173 的形成方法係與形成介層圖案 522 與佈線圖案 172 的程序相同，且因此省略其描述。欲形成在佈線圖案 173 上之介層圖案 524 與佈線圖案 174 係以相同的程序形成，且因此省略其形成方法的描述。

隨後，將就佈線圖案 174 形成後作一描述。在形成佈線圖案 174 後，在該佈線圖案 174 上與一氧化矽薄膜 228 上，一氮化矽薄膜 115 係形成具有 70 nm 的厚度。其後，在該氮化矽薄膜 115 上，係形成一氧化矽薄膜 231。

隨後，在該氧化矽薄膜 231 上，係塗佈另一光阻薄膜(未示出)，進行曝光，並進一步顯影，以形成對應於介層圖案 525 之光阻窗(未示出)。在此情況下，光阻窗(未示出)之位置係設置成，使得成為阻擋金屬薄膜之 Ta 薄膜 184 之外圍部(其係覆蓋在成為佈線材料之 Cu 薄膜 194 之外圍側的側壁面)係包含於對應於介層圖案 525 之光阻窗(未示出)內。

其後，氧化矽薄膜 231 與氮化矽薄膜 115 係以光阻薄膜(未示出)作為罩模而加以蝕刻，以將用於介層圖案 525 之窗轉移至用於形成介層圖案之開口的氧化矽薄膜 231 與氮化矽薄膜 115。

隨後，一 TiN 薄膜 142 與一鎢薄膜 152 係形成在介層圖案 525 內與氧化矽薄膜 231 上。該鎢薄膜 152 與 TiN 薄膜 142 係使用 CMP 法加以拋光，以僅殘留於介層圖案 525 內部。殘留之鎢薄膜 152 與 TiN 薄膜 142 係使用作為介層圖案 525。

在該介層圖案 525 上方，係形成一 TiN/Ti 薄膜 411、一 Al-Cu 薄膜 451，以及一 TiN/Ti 薄膜 412。在該 TiN/Ti 薄膜 412 上，係接著塗佈另一光阻薄膜(未示出)，進行曝光，並進一步顯影成佈線圖案 175 的形狀，因而將光阻薄膜(未示出)圖案化。

隨後，以光阻薄膜(未示出)作為罩模進行蝕刻，以形成佈線圖案 175。接著形成一氧化矽薄膜 232，且最後一 SiN 或其等類似物之保護薄膜 251 係藉由電漿 CVD 法形成在該氧化矽薄膜 232 上。此允許氧化矽薄膜 232 與保護薄膜 251 在佈線圖案 175 後形成在表面形狀內。

在此實施例的情況中，接觸圖案與佈線圖案 171 間之接合表面係由金屬薄膜 TiN 以及亦為金屬薄膜之 Ta 所形成，且因此具有強黏著性與防潮性之結構。當以自半導體基材 10 之厚度方向觀看時，由於 Ta 薄膜係連續地形成，因此，自佈線圖案 171 至佈線圖案 174 的結構係一具有強黏著性與防潮性的結構。再者，佈線圖案 174 與介層圖案 525 係由

金屬薄膜 Ta 與亦為金屬薄膜之 TiN 所形成，且因此具有強黏著性與防潮性之結構。

因此，此實施例之防潮環的結構可防止在切割時之破裂，並截斷水氣或其類似物之入侵，因而增進了半導體元件的可靠度。

- 第五實施例 -

第 22 圖係顯示根據本發明第五實施例之半導體元件的構造。在第 22 圖中，對應於上述所描述部分之相同部分係給予相同的參考標號，並省略其描述。

參照第 22 圖，在將未示出之電路構件形成於一半導體基材 101 上後，一氮化矽薄膜 401 與一氧化矽薄膜 221 係分別形成具有 100 nm 與 900 nm 的厚度。為了將該電路構件部分平坦化，該氧化矽薄膜 221 係接著使用 CMP 法加以拋光，使得該氧化矽薄膜 221 係形成具有 600 nm 的厚度。在該氧化矽薄膜 221 上，係接著塗佈一光阻薄膜，進行曝光，並進一步顯影，以形成對應於接觸圖案之光阻窗。氮化矽薄膜 401 與氧化矽薄膜 221 係接著被蝕刻，以形成接觸孔 161。

隨後，一作為黏著層之 TiN 薄膜 141 係在接觸孔 161 內部與氧化矽薄膜 221 上形成具有 50 nm 的厚度。一鎢薄膜 151 係隨後形成具有 400 nm 的厚度。該鎢薄膜 151 與該

TiN 薄膜 141 係使用 CMP 法加以拋光。結果，僅在該接觸孔 161 內部，係殘留鎢薄膜 151 與 TiN 薄膜 141，且係使用作為接觸圖案。

隨後，一 SiC 薄膜 431 與一 SiOC 薄膜 321 係形成在包含接觸圖案 161 之氧化矽薄膜 221 上。

在該 SiOC 薄膜 321 上，係接著塗佈一用於佈線圖案 171 之佈線程序的光阻薄膜（未示出），進行曝光，並進一步顯影，以形成用於佈線圖案 171 之窗（未示出）。隨後，該 SiOC 薄膜 321 與該 SiC 薄膜 431 係以該光阻薄膜（未示出）作為罩模加以蝕刻，以加工一用於佈線圖案 171 之溝槽（未示出）以建立與接觸圖案之傳導。

隨後，在該佈線圖案 171 與該 SiOC 薄膜 321 上，一作為阻擋金屬薄膜之 Ta 薄膜 181 係形成具有 30 nm 的薄膜厚度。一作為佈線材料之 Cu 薄膜 191 係隨後藉由濺鍍或電鍍法形成具有 1600 nm 的厚度。

其後，該 Ta 薄膜 181 與 Cu 薄膜 191 係使用 CMP 法加以拋光，以僅殘留於該佈線圖案 171 內部。殘留的 Ta 薄膜 181 與 Cu 薄膜 191 係使用作為佈線圖案 171。

隨後，一 SiC 薄膜 432、一 SiOC 薄膜 322、一 SiC 薄膜 433，以及一 SiOC 薄膜 323 係形成在該佈線圖案 171 與該 SiOC 薄膜 321 上。

隨後，在該 SiOC 薄膜 323 上，係塗佈另一光阻薄膜(未示出)，進行曝光，並進一步顯影，以形成用於介層圖案 522 之窗(未示出)，使得成為佈線圖案 172 之阻擋金屬之 Ta 薄膜的外圍部份(其係覆蓋在介層圖案 522 之 Cu 薄膜 192 外圍側上之側壁面)以及成為佈線圖案 171 之阻擋金屬之 Ta 薄膜 181 的外圍部份(其係覆蓋在 Cu 薄膜 191 之外圍側上之側壁面)係呈互相垂直對齊的位置關係。

隨後，該 SiOC 薄膜 323、SiC 薄膜 433，以及 SiOC 薄膜 322 係以光阻薄膜(未示出)作為罩模加以蝕刻，以將用於介層圖案 522 之窗轉移至用於形成開口(未示出)之 SiOC 薄膜 323、SiC 薄膜 433，以及 SiOC 薄膜 322。

隨後，一非光敏性樹脂係塗佈在該半導體基材上方並自其表面溶解，以僅在開口內留下非光敏性樹脂填充劑(未示出)。

隨後，在該 SiOC 薄膜 323 上，係塗佈另一光阻薄膜(未示出)，進行曝光，並進一步顯影，而以下列方式形成用於佈線圖案 172 之窗(未示出)：成為佈線圖案 172 之阻擋金屬之 Ta 薄膜 182 的外圍部份(其係覆蓋在佈線圖案 172 之 Cu 薄膜 192 之外圍側上之側壁面)，以及成為佈線圖案 171 之阻擋金屬之 Ta 薄膜 181 的外圍部份(其係覆蓋在 Cu 薄膜 191 之外圍側上之側壁面)係呈互相垂直對齊的位置關係。

隨後，該 SiOC 薄膜 323 係以該光阻薄膜 (未示出) 作為罩模加以蝕刻，以將用於佈線圖案 172 之窗 (未示出) 轉移至用於形成開口 (未示出) 之 SiOC 薄膜 323。

隨後，執行灰化，以去除該光阻薄膜 (未示出) 與非光敏性樹脂填充劑 (未示出)。

隨後，在該佈線圖案 172 底部之 SiC 薄膜 433 以及在該介層圖案 522 底部之 SiC 薄膜 432 係被蝕刻，同時改變蝕刻的條件。該作為阻擋金屬薄膜之 Ta 薄膜 182 係接著在佈線圖案 172 內部與 SiOC 薄膜 323 上形成具有 30 nm 的厚度。該作為佈線材料之 Cu 薄膜 192 係隨後藉由濺鍍或電鍍法形成具有 1600 nm 的厚度。該 Ta 薄膜 182 與 Cu 薄膜 192 係接著使用 CMP 法加以拋光，以僅殘留於介層圖案 522 與佈線圖案 172 內部。殘留的 Ta 薄膜 182 與 Cu 薄膜 192 係使用作為介層圖案 522 與佈線圖案 172。

隨後，一 SiC 薄膜 434 係形成在該佈線圖案 172 與該 SiOC 薄膜 323 上。

其後，一 SiOC 薄膜 324、一 SiC 薄膜 435，以及一 SiOC 薄膜 325 係形成在該 SiC 薄膜 434。介層圖案 523 與佈線圖案 173 係藉由光微影與蝕刻而形成在該 SiOC 薄膜 325、SiC 薄膜 435、SiOC 薄膜 324，以及該 SiC 薄膜 434 內部。一 Ta 薄膜 183 與一 Cu 薄膜 193 係接著藉由 CMP 法

形成並僅殘留在該介層圖案 523 與佈線圖案 173 內部。殘留的 Ta 薄膜 183 與 Cu 薄膜 193 係使用作為介層圖案 523 與佈線圖案 173。

必須注意的是，形成介層圖案 523 與佈線圖案 173 的方法係與介層圖案 522 與佈線圖案 172 的形成程序相同，且因此省略其描述。欲形成在佈線圖案 173 上方之介層圖案 524 與佈線圖案 174 係以相同的程序形成，且因此省略其形成方法的描述。

隨後，將就形成佈線圖案 174 後作一描述。在形成佈線圖案 174 後，在該佈線圖案 174 與 SiOC 薄膜 327 上，形成一 SiC 薄膜 438 與一氧化矽薄膜 231。

隨後，在該氧化矽薄膜 231 上，係塗佈另一光阻薄膜(未示出)，進行步驟，並進一步顯影，以形成用於介層圖案 525 之窗(未示出)。

形成用於介層圖案 525 之窗(未示出)，使得成為阻擋金屬薄膜之 Ta 薄膜的外圍部分(其係覆蓋在成為佈線材料之 Cu 薄膜 194 之外圍側上的側壁面)係包含在用於介層圖案 525 之窗(未示出)內。

其後，該氧化矽薄膜 231 與 SiC 薄膜 438 係以該光阻薄膜(未示出)作為罩模而加以蝕刻，以將用於介層圖案 525 之窗(未示出)轉移至用於形成介層圖案 525 之開口(未示出)

的氧化矽薄膜 231 與 SiC 薄膜 438。

隨後，一 TiN 薄膜 142 與一鎢薄膜 152 係形成在該介層圖案 525 內與該氧化矽薄膜 231 上。該鎢薄膜 152 與該 TiN 薄膜 142 係使用 CMP 法加以拋光，以僅殘留於該介層圖案 525 內部。殘留的鎢薄膜 152 與 TiN 薄膜 142 係使用作為介層圖案 525。

隨後，在該介層圖案 525 上，係形成一 TiN/Ti 薄膜 411、一 Al-Cu 薄膜 451，以及一 TiN/Ti 薄膜 412。在該 TiN/Ti 薄膜 412 上，係接著塗佈另一光阻薄膜(未示出)，進行曝光，並進一步顯影成佈線圖案 175 的形狀，以形成用於佈線圖案 175 之窗(未示出)。

隨後，以該光阻薄膜(未示出)作為罩模進行蝕刻，以形成佈線圖案 175。接著係形成一氧化矽薄膜 232，而最後一 SiN 或其類似物之保護薄膜 251 係藉由電漿 CVD 法形成在該氧化矽薄膜 232 上。此允許氧化矽薄膜 232 與保護薄膜 251 在佈線圖案 175 後形成一表面形狀。

又，在此實施例的情況中，如同第四實施例，接觸圖案與佈線圖案 171 間之接合表面係由金屬薄膜 TiN 與亦為金屬薄膜之 Ta 所形成，且因此具有一具有強黏著性與防潮性之結構。當以自半導體基材 101 之厚度方向觀看時，由於 Ta 薄膜係連續地形成，因此，自佈線圖案 171 至佈線圖案 174

的結構係一具有強黏著性與防潮性的結構。再者，佈線圖案 174 與介層圖案 525 係由金屬薄膜 Ta 與亦為金屬薄膜之 TiN 所形成，且因此具有強黏著性與防潮性之結構。

因此，此實施例之防潮環的結構可防止在切割時之破裂，並截斷水氣或其類似物之入侵，因而增進了半導體元件的可靠度。

-第六實施例-

上述實施例係用於以雙道金屬鑲嵌法形成防潮環，而本發明係亦可應用至使用單金屬鑲嵌法的方法。

第 23 圖係顯示根據本發明第六實施例之防潮環的截面結構。

參照第 23 圖，一導體圖案 551A 係形成在一層間絕緣薄膜 551 內。一層間絕緣薄膜 552 係以一蝕刻終止薄膜 551B 插置於其間的方式形成在層間絕緣薄膜 551 上方。在該層間絕緣薄膜 552 內，一介層插頭 552A 係形成在一介層洞內。介層插頭 552A 的一部分係進入層間絕緣薄膜 551，以成為與該導體圖案 551A 相接觸。

該介層插頭 552A 之側壁面與底面係以諸如 Ta、Ta₂N₃、Ti/TiN 之阻擋金屬薄膜連續地覆蓋。該導體圖案 551A 之側壁面與底面亦以一類似的阻擋金屬薄膜 551a 加以覆蓋。

在顯示於上述圖式的結構中，沿著層間絕緣薄膜 551 與

蝕刻終止薄膜 551B 間之界面之水氣入侵途徑係如前述實施例被阻擋金屬薄膜 551a 與阻擋金屬薄膜 552a 所截斷。

另一方面，另一層間絕緣薄膜 553 係以一蝕刻終止薄膜 552B 插置於其間的方式形成在該層間絕緣薄膜 552 上方。在該層間絕緣薄膜 553 內，係形成一導體圖案 553A，同時其側壁與底面係以一阻擋金屬薄膜 553a 連續地覆蓋。此一結構係由在以單金屬鑲嵌法形成層間絕緣薄膜 553 與導體圖案 553A 之前，以相同的單金屬鑲嵌法在層間絕緣薄膜 552 內形成介層插頭 552A 的結果。

在此情況下，導體圖案 553A 係形成在介層插頭 552A 在此實施例所形成之位置外部的位置上。結果，覆蓋導體圖案 553A 之側壁面與底面的阻擋金屬薄膜 553a 係在層間絕緣薄膜 552 與蝕刻終止薄膜 552B 間之界面與覆蓋介層插頭 552A 之側壁面的阻擋金屬薄膜 552a 相接觸。此可截斷水氣沿層間絕緣薄膜 552 與蝕刻終止薄膜 552B 間之界面的入侵。

在此實施例中，導體圖案 553A 可形成在一位置上，其中覆蓋導體圖案 553A 之外側壁面的阻擋金屬薄膜 553a 係與覆蓋介層插頭 552A 之外側壁面的阻擋金屬薄膜 552a 對齊。

必須注意的是，顯示在第 15B、16B、17、20、21 至 23 圖的結構並非限制於防潮環，且可亦應用至內部電路之多

層佈線結構。

再者，顯示在第 15B、16B、17、20、21 至 23 圖之結構亦可使用於形成在晶片內之熔絲的防潮環。然而，此情況係利用在一結構中之圖案，其中在圖式中之外圍側與內圍側上的圖案係倒轉過來。

- 第七實施例 -

上述實施例係例示解說防潮環設置在半導體電路區域之外圍上的結構。然而，本發明的技術理念係非限制於此。本發明亦可提供在半導體電路區域內之類似結構與牢靠的防潮性，防止水氣或其等類似物自電路區域之表面側入侵。其一特定的實例將描述作為本發明之第七實施例。

第 24A 圖係形成在半導體電路區域內之電感器構件之構造實例的平面圖。在第 24A 圖之實例的電感器構件中，係形成一連續延伸成線圈型態之佈線圖案，並形成一與在佈線圖案之下層上之佈線圖案端部相連接的引出佈線。

第 24B 與 24C 圖係第 24A 圖之虛線內部分的放大平面圖與放大截面圖。如第 24C 圖所示，在此電感器構件中，一上層佈線圖案 603 與介層圖案 602 係以雙道金屬鑲嵌法形成。再者，此電感器構件係具有一結構，即，介層圖案 602 係足以包括在下層佈線圖案 601 內，如第 24B 圖所示，而在第 24C 圖之虛線內的部分，舉例而言，覆蓋介層圖案 602

之諸如 Ta 薄膜或其類似物之阻擋金屬薄膜 606 的底面部分，係不與覆蓋下層佈線圖案 601 之諸如 Ta 薄膜或其類似物之阻擋金屬薄膜 605 的上端部分(如第 24C 圖之虛線的部分)相接觸。

第 25A 與 25B 圖係顯示根據本發明第七實施例之電感器構件之平面結構與截面結構。

如第 25B 圖所示，在此實施例之電感器構件中，一上層佈線圖案 603 與介層圖案 602 係以類似於顯示在第 24A 至 24C 圖之電感器構件的雙道金屬鑲嵌法而形成。然而，此電感器構件係具有一構造，即，覆蓋介層圖案 602 之側面之阻擋金屬薄膜 606 的底面部係與下層佈線圖案 601 之阻擋金屬薄膜 605 的上端部相接觸，使得阻擋金屬薄膜 605 與阻擋金屬薄膜 606 之側面係大體上互相垂直對齊。

在第 24B 圖之字元 P 係表示介層圖案 602 之高度，而字元 W 係表示佈線圖案 601 與 603 的寬度。在此實例中，係假定佈線圖案 601 與 603 之寬度 W 為 $10\ \mu\text{m}$ ，而介層圖案 602 之高度 P 為 $0.6\ \mu\text{m}$ 。再者，假定介層圖案 602 之寬度為 $0.3\ \mu\text{m}$ ，介層圖案 602 可形成為在第 24B 圖之實例中之電感器構件內的每一佈線圖案。相對於此，在相同情況下之此實施例的電感器構件中，介層圖案 602 之一側面與下層佈線圖案 601 之一側面如第 25A 與 25B 圖所示係互相垂

直對齊，使得即使當形成介層圖案 602 時，仍產生 $0.4\ \mu\text{m}$ 的過多空間。此允許增加另一介層圖案 602，並使在介層圖案 602 之部分的阻抗降低。

- 第八實施例 -

第 26A 與 26B 圖係顯示根據本發明第八實施例之電感器構件之平面結構與截面結構。

在上述第七實施例中，係描述下層佈線圖案 601 與上層佈線圖案 603 之寬度相同的實例。此實施例之佈線結構如第 26A 與 26B 圖所示係形成使得，上層佈線圖案 603 之寬度係大於下層佈線圖案 601 之寬度。在此同時，增加介層圖案 602 之高度 P，使得包括在端部內之介層圖案 602 的底面部係覆蓋阻擋金屬薄膜 605 的上端部並延伸至下層佈線圖案 601 的外側。

- 第九實施例 -

隨後，一具有防潮環結構之熔絲構件係描述作為本發明之第九實施例。一為多餘電路構件之熔絲構件 701，一般係可形成在如第 27 圖所示之類似於上述電感器構件之半導體電路區域內的任何位置上。

第 28A 圖係此實施例之熔絲構件 701 之建構的平面圖。第 28B 圖係沿第 28A 圖之 I-I 虛線所取部分的截面建構。如第 28A 與 28B 圖所示，在此實施例之熔絲構件 701 係具

有一防潮環結構 702、一裁切部 703，以及一引出佈線部 704。如第 28A 圖所示，防潮環結構 702 係沿著熔絲構件 701 之外圍形成。

如第 28B 圖所示，此防潮環結構係以下列方式放置，即，一介層圖案 705 係對一朝向在裁切後曝露至空氣之側（即，熔絲構件 701 之裁切部 703 側，亦即，半導體元件之內側）的下佈線圖案 706 偏置 (offset)。此允許當形成在裁切部 703 下方之絕緣薄膜 707 係因在裁切部 703 的裁切而曝露空氣，而使水氣或其類似物由此入侵時，防潮環結構 702 可有效地發揮功能。

在上述第一至第八實施例中，介層圖案係建構成對在半導體元件之外圍部上之下層佈線圖案的外側偏置，藉此有效地防止發生於切割或其類似時之干擾。相對於此，在此實施例中，介層圖案 705 係建構成對下層佈線圖案 706 之半導體元件的內側偏置，因而有效地回應在裁切熔絲構件 701 時所發生之距離。易言之，本發明之技術理念係包括當需要時，以對下層佈線圖案 706 之任意方向之介層圖案 705 的置換偏置。

- 第十實施例 -

第 29A 至 29C 圖係用於解說介層圖案 802 與上層佈線圖案 801 間之關係。第 29A 圖係顯示當介層圖案 802 與上層

佈線圖案 801 以雙道金屬鑲嵌法形成時之截面圖。第 29B 與 29C 圖係顯示當介層圖案與上層佈線圖案以單金屬鑲嵌法形成時之平面構造與截面構造。必須注意的是，在第 29B 圖中之單點連鎖線 II-II 係為顯示在第 29C 圖中之截面的線。

於此，當介層圖案 802 與上層佈線圖案 801 以如第 29A 圖之雙道金屬鑲嵌法形成時，並不會造成問題，此乃由於介層圖案 802 係以半對準 (self-alignment) 方式形成在包括於上層佈線圖案 801 內的位置上。然而，當介層圖案 802 與上層佈線圖案 801 係以單金屬鑲嵌法形成時，則會有下列問題。

更特定言之，當一介層圖案以任意方向對一下層佈線圖案形成偏置，而一上層佈線圖案係形成與下層佈線圖案相同的圖案時，係產生此一結構，其中，僅介層圖案 802 之頂面的一部分係與上層佈線圖案 801 相接觸，如第 29B 與 29C 圖所示。如上所述，諸如 SiN 薄膜或其類似物之蝕刻終止薄膜 805 與諸如 Ta 薄膜或其類似物之阻擋金屬薄膜 804 間之黏著性，以及諸如 SiN 薄膜或其類似物之蝕刻終止薄膜 805 與諸如 Cu 薄膜或其類似物之佈線 803 間之黏著性係分別相當差，因此，係產生 Cu 佈線因水氣或其類似物入侵而腐蝕的問題。

第 30A 與 30B 係顯示在本發明第十實施例之佈線結構。

第 30A 圖係此實施例之佈線結構的平面圖。第 30B 圖係此實施例之佈線結構的截面圖。必須注意的是，在第 30A 圖之雙點連鎖線 III-III 係一顯示第 30B 圖之截面的線。在第 30A 圖之單點連鎖線內的一部分係對應於上層佈線圖案 801，而在虛線內之一部分係對應於下層佈線圖案 806。

一介層圖案 802 與上層佈線圖案 801 係以如第 30B 圖所示之單金屬鑲嵌法而形成，使得介層圖案 802 與上層佈線圖案 801 之側面係互相垂直對齊，而介層圖案 802 係包括在佈線圖案 801 內。因此，根據此實施例，介層圖案 802 之頂面可被具有與 Ta 薄膜、Cu 薄膜，以及其等類似物高黏著性之諸如 Ta 薄膜或其類似物的阻擋金屬薄膜 805 所覆蓋，以增進防潮性。

- 第十一實施例 -

第 31A 與 31B 係顯示本發明第十一實施例中之佈線結構。第 31A 圖係此實施例之佈線結構的平面圖。第 31B 圖係此實施例之佈線結構的截面圖。必須注意的是，在第 31A 圖之雙點連鎖線 IV-IV 係一顯示第 31B 圖之截面的線。在第 31A 圖之單點連鎖線內的一部分係對應於上層佈線圖案 801，而在虛線內之一部分係對應於下層佈線圖案 806。

在此實施例之佈線結構中，一介層圖案 802 與上層佈線

圖案 801 係以如第 31B 圖所示之單金屬鑲嵌法而形成下列構造，即，上層佈線圖案 801 係形成在與介層圖案 802 偏置的位置上。由於上層佈線圖案 801 的偏置方向，當需要時，上層佈線圖案 801 可以類似於上述下層佈線圖案 806 與介層圖案 802 間之關係，而對介層圖案 802 以任意方向形成偏置。因此，根據此實施例，介層圖案 802 之頂面可被具有與 Ta 薄膜、Cu 薄膜，以及其等類似物高黏著性之諸如 Ta 薄膜或其類似物的阻擋金屬薄膜 805 所覆蓋，以增進防潮性。

在上述實施例中，一氧化矽薄膜 123 係使用作為一層間絕緣薄膜，而一氮化矽薄膜 113 係使用作為一蝕刻終止薄膜。層間絕緣薄膜與蝕刻終止薄膜係非限制於此。舉例而言，可採用氧化矽薄膜 (SiO_2)、氮化矽薄膜 (SiN)、氧氮化矽薄膜 (SiON)、有機矽酸鹽玻璃薄膜 (SiOC)、碳化矽薄膜 (SiC)、碳氮化矽薄膜 (SiCN)，以及一氧氟化矽薄膜 (SiOF)。然而，在此情況下，考量蝕刻終止薄膜為了蝕刻需要比層間絕緣薄膜為硬，因此，舉例而言，當蝕刻終止薄膜係由氮化矽薄膜 (SiN)、碳化矽薄膜 (SiC)，或碳氮化矽薄膜 (SiCN) 製成時，較佳係使用氧化矽薄膜 (SiO_2)、氧氟化矽薄膜 (SiOF)、氧氮化矽薄膜 (SiON)、有機矽酸鹽玻璃薄膜 (SiOC)、有機 SOG 薄膜，或其類似物作為層間絕緣薄

膜。

本發明之較佳實施例已被詳細描述。本發明係非限制於該等特定，而可在申請專利範圍所描述之本發明概念改變或改良。

根據本發明，第一阻擋金屬薄膜之上端部與上層間之黏著性係被增加，以防止在連續部之水氣或其類似物的入侵，而作為第一阻擋金屬薄膜之上端部與阻擋金屬底面部分間之邊。此可解決形成在第一阻擋金屬薄膜內之第一導體圖案被腐蝕或其等類似情況的問題，因而增進了半導體元件的可靠度。

【圖式簡單說明】

第 1 圖係顯示習知多層佈線結構的截面圖；

第 2 圖係習知半導體元件之頂視圖；

第 3 圖係顯示習知防潮環結構的截面圖；

第 4A 與 4B 圖係顯示根據本發明第一實施例之半導體元件之製造方法(第一個圖)；

第 5A 與 5B 圖係顯示根據本發明第一實施例之半導體元件之製造方法(第二個圖)；

第 6A 與 6B 圖係顯示根據本發明第一實施例之半導體元件之製造方法(第三個圖)；

第 7A 與 7B 圖係顯示根據本發明第一實施例之半導體元

件之製造方法(第四個圖);

第 8 圖係顯示根據本發明第一實施例之半導體元件之製造方法(第五個圖);

第 9 圖係顯示根據本發明第一實施例之半導體元件之製造方法(第六個圖);

第 10 圖係顯示根據本發明第一實施例之半導體元件之製造方法(第七個圖);

第 11 圖係顯示根據本發明第一實施例之半導體元件之製造方法(第八個圖);

第 12 圖係顯示根據本發明第一實施例之半導體元件之製造方法(第九個圖);

第 13 圖係顯示根據本發明第一實施例之半導體元件之製造方法(第十個圖);

第 14 圖係顯示根據本發明第一實施例之半導體元件之製造方法(第十一個圖);

第 15A 與 15B 圖係顯示根據本發明第一實施例之半導體元件之製造方法(第十二個圖);

第 16A 與 16B 圖係顯示根據本發明第二實施例之半導體元件之製造方法(第一個圖);

第 17 圖係顯示根據本發明第二實施例之半導體元件之製造方法(第二個圖);

第 18A 與 18B 圖係顯示根據本發明第三實施例之半導體元件之製造方法(第一個圖);

第 19A 至 19C 圖係顯示根據本發明第三實施例之半導體元件之製造方法(第二個圖);

第 20 圖係顯示根據本發明第三實施例之半導體元件之製造方法(第三個圖);

第 21 圖係顯示根據本發明第四實施例之半導體元件之製造方法;

第 22 圖係顯示根據本發明第五實施例之半導體元件之製造方法;

第 23 圖係顯示根據本發明第六實施例之半導體元件之製造方法;

第 24A 至 24C 圖係顯示形成在半導體電路區域內之電感器構件之建構實例;

第 25A 與 25B 圖係顯示根據本發明第七實施例之電感器構件之建構;

第 26A 與 26B 圖係顯示根據本發明第八實施例之電感器構件之建構;

第 27 圖係用於解說電感器構件係形成在半導體電路區域內之位置;

第 28A 與 28B 係顯示根據本發明第九實施例之熔絲構件

之建構;

第 29A 至 29C 圖係用於解說介層圖案與上層佈線圖案間之關係;

第 30A 與 30B 圖係顯示在本發明第十實施例中之佈線結構; 以及

第 31A 與 31B 圖係顯示在本發明第十一實施例中之佈線結構。

【圖式之主要元件代表符號表】

1	半導體元件	41	佈線圖案
2	防潮環	42	佈線圖案
3	連續點虛線	51	介層圖案
4	電路構件	60	半導體基材
5	非光敏性樹脂	70	介層接觸插頭
10	絕緣薄膜	70a	金屬薄膜
11	層間絕緣薄膜	70b	黏著薄膜
12	層間絕緣薄膜	80	劃線側
13	層間絕緣薄膜	90	半導體內側
21	防擴散薄膜	101	半導體基材
22	蝕刻終止薄膜	111	氮化矽薄膜
31	阻擋金屬薄膜	112	氮化矽薄膜
32	阻擋金屬薄膜	112a	開口

113	氮化矽薄膜	133a	光阻窗
113a	開口	134	光阻薄膜
114	氮化矽薄膜	134a	光阻窗
114a	開口	141	TiN 薄膜
114b	開口	142	TiN 薄膜
115	氮化矽薄膜	151	鎢薄膜
121	氧化矽薄膜	152	鎢薄膜
121a	開口	161	接觸孔
122	氧化矽薄膜	171	佈線圖案
122a	開口	172	佈線圖案
123	氧化矽薄膜	173	佈線圖案
123a	開口	174	佈線圖案
123b	開口	175	佈線圖案
124	氧化矽薄膜	181	Ta 薄膜
124a	開口	182	Ta 薄膜
124b	開口	183	Ta 薄膜
131	光阻薄膜	184	Ta 薄膜
131a	光阻窗	191	Cu 薄膜
132	光阻薄膜	192	Cu 薄膜
132a	光阻窗	193	Cu 薄膜
133	光阻薄膜	194	Cu 薄膜

201	介層圖案	352	有機 SOG 薄膜
202	介層圖案	353	有機 SOG 薄膜
205	第一外圍部	401	氮化矽薄膜
206	第二外圍部	411	TiN/Ti 薄膜
221	氧化矽薄膜	412	TiN/Ti 薄膜
222	氧化矽薄膜	431	SiC 薄膜
223	氧化矽薄膜	432	SiC 薄膜
224	氧化矽薄膜	433	SiC 薄膜
225	氧化矽薄膜	434	SiC 薄膜
226	氧化矽薄膜	435	SiC 薄膜
228	氧化矽薄膜	438	SiC 薄膜
231	氧化矽薄膜	451	Al/Cu 薄膜
232	氧化矽薄膜	501	半導體基材
251	保護薄膜	521	接觸圖案
321	SiOC 薄膜	522	介層圖案
322	SiOC 薄膜	523	介層圖案
323	SiOC 薄膜	525	介層圖案
324	SiOC 薄膜	531	層間絕緣薄膜
325	SiOC 薄膜	532	層間絕緣薄膜
327	SiOC 薄膜	533	層間絕緣薄膜
351	有機 SOG 薄膜	541	佈線圖案

542	佈線圖案	605	阻擋金屬薄膜
551	層間絕緣薄膜	606	阻擋金屬薄膜
551a	阻擋金屬薄膜	701	熔絲構件
551A	導體圖案	702	防潮環結構
551B	蝕刻終止薄膜	703	裁切部分
552	層間絕緣薄膜	704	引出佈線部
552a	阻擋金屬薄膜	705	介層圖案
552A	介層插頭	706	下層佈線圖案
552B	蝕刻終止薄膜	707	絕緣薄膜
553	層間絕緣薄膜	801	上層佈線圖案
553a	阻擋金屬薄膜	802	介層圖案
553A	導體圖案	803	佈線
601	下層佈線圖案	804	阻擋金屬薄膜
602	介層圖案	805	蝕刻終止薄膜
603	上層佈線圖案		

伍、中文發明摘要：

在將接觸圖案形成在一半導體基材上後，一由一第一阻擋金屬薄膜與一第一導體圖案所構成之第一佈線圖案係形成在該接觸圖案上。形成一防潮環，其具有下列結構，即，該第一阻擋金屬薄膜之一外圍部(其係覆蓋在該第一導體圖案之外圍側上的一側壁)係在其上端部與該第二阻擋金屬薄膜之阻擋金屬底面部(其係覆蓋一介層接觸部之底面)相接觸。此使得以未連續將諸如 Ta、TiN 或其等類似物之阻擋金屬薄膜形成在自半導體基材至成為最上層之氧化矽薄膜的全部區域內，藉此增進防止破裂與水氣入侵之黏著性。

陸、英文發明摘要：

After formation of a contact pattern on a semiconductor substrate, a first wiring pattern composed of a first barrier metal film and a first conductor pattern is formed on the contact pattern. A moisture-proof ring is formed which has such a structure that an outer peripheral portion, covering a sidewall face on the outer peripheral side of the first conductor pattern, of the first barrier metal film, is in contact at the upper end portion with a barrier metal bottom face portion, covering the bottom face of a via contact portion, of a second barrier metal film. This results in formation of a barrier metal film such as Ta, TiN, or the like, with no discontinuation, in the whole region from the semiconductor substrate to an silicon oxide film being the uppermost layer, thereby improving adhesiveness for prevention of cracks and entry of moisture.

拾、申請專利範圍：

1. 一種半導體元件，其包含：

一半導體基材；以及

一佈線結構，其包括一形成在該半導體基材上方之第一層間絕緣薄膜；一形成在該第一層間絕緣薄膜內之第一導體圖案；一形成在該第一層間絕緣薄膜與該第一導體圖案之間以覆蓋該第一導體圖案之至少側面的第一阻擋金屬薄膜；一形成在該第一層間絕緣薄膜上的第二層間絕緣薄膜；一以該第二層間絕緣薄膜插置於其間的方式形成在該第一導體圖案上方的第二導體圖案；一形成在該第二層間絕緣薄膜內以將第一導體圖案連接至第二導體圖案的介層接觸部；以及一形成以覆蓋該介層接觸部之側面與底面的第二阻擋金屬薄膜，

其中，該佈線結構係形成連續地延伸，使得覆蓋介層接觸部之底面之第二阻擋金屬薄膜的底面部分係與該第一阻擋金屬薄膜之上端部的至少一部分相接觸。

2. 如申請專利範圍第 1 項之半導體元件，其中該第二阻擋金屬薄膜之底面部分係覆蓋該第一導體圖案之頂面的至少一部分。

3. 如申請專利範圍第 1 項之半導體元件其中該第一阻擋金屬薄膜的一側面係與該第二阻擋金屬薄膜的一側面相互垂

直對齊。

4. 如申請專利範圍第 1 項之半導體元件，其中該第二阻擋金屬薄膜的一側面係形成在自該第一阻擋金屬薄膜之一側面偏置至該半導體元件之外部的位置上。
5. 如申請專利範圍第 4 項之半導體元件，其中該第二阻擋金屬薄膜的該底面部分係覆蓋該第一導體圖案之頂面與該第一阻擋金屬薄膜之上端部的至少一部分。
6. 如申請專利範圍第 5 項之半導體元件，其中該介層接觸部的一部分係進入該第一層間絕緣薄膜的內部，而該第一阻擋金屬薄膜之側面的一部分或全部係以對應於該進入部之該第二阻擋金屬薄膜之側面加以覆蓋。
7. 如申請專利範圍第 1 項之半導體元件，其中該佈線結構係進一步包括一形成在該第二層間絕緣薄膜上之第三層間絕緣薄膜，

在該第三層間絕緣薄膜中，係形成該第二導體圖案，並形成一第三阻擋金屬薄膜，以覆蓋該第二導體圖案之側面以及該第二導體圖案之底面的一部分或全部，使得覆蓋該第二導體圖案之底面之該第三阻擋金屬薄膜的底面部分係與該第二阻擋金屬薄膜之上端部的至少一部分相接觸。

8. 如申請專利範圍第 7 項之半導體元件，其中該第二阻擋金

屬薄膜之一側面係與該第三阻擋金屬薄膜之一側面相互垂直對齊。

9. 如申請專利範圍第 7 項之半導體元件，其中該介層接觸部係包括在該第二導體圖案內。
10. 如申請專利範圍第 7 項之半導體元件，其中該介層接觸部與該第二導體圖案係以雙道金屬鑲嵌法形成。
11. 如申請專利範圍第 7 項之半導體元件，其中該介層接觸部與該第二導體圖案係以單金屬鑲嵌法形成。
12. 如申請專利範圍第 11 項之半導體元件，其中該第二阻擋金屬薄膜之該底面部分係覆蓋該介層接觸部之頂面的至少一部分。
13. 如申請專利範圍第 7 項之半導體元件，其中該第二導體圖案係以進入該第二層間絕緣薄膜之內部的方式形成。
14. 如申請專利範圍第 7 項之半導體元件，其中該第三阻擋金屬薄膜之一側面係形成在自該第二阻擋金屬薄膜偏置至該半導體元件之外部的位置上。
15. 如申請專利範圍第 1 項之半導體元件，其中該佈線結構係形成鏡相對稱。
16. 如申請專利範圍第 1 項之半導體元件，其中該佈線結構係沿著一半導體電路區域之外圍形成。
17. 如申請專利範圍第 1 項之半導體元件，其中該佈線結構係

形成在一半導體電路區域內。

18. 如申請專利範圍第 17 項之半導體元件，其進一步包含：

一形成在該半導體電路區域內之熔絲構件，

其中該佈線結構係構成該熔絲構件的一部分。

19. 如申請專利範圍第 18 項之半導體元件，其中該第二阻擋

金屬薄膜之一側面係形成在自該第一阻擋金屬薄膜之一

側面偏置至該熔絲構件之一裁切部分之一側的位置上。

20. 如申請專利範圍第 18 項之半導體元件，其中該第三阻擋

金屬薄膜之一側面係形成在自該第二阻擋金屬薄膜之一

側面偏置至該熔絲構件之一裁切部分之一側的位置上。

21. 如申請專利範圍第 1 項之半導體元件，其中該第二阻擋金

屬薄膜係由與該第一阻擋金屬薄膜相同之材料所構成。

22. 如申請專利範圍第 7 項之半導體元件，其中該第三阻擋金

屬薄膜係由與該第二阻擋金屬薄膜相同之材料所構成。

23. 如申請專利範圍第 21 項之半導體元件，其中該第一阻擋

金屬薄膜與該第二阻擋金屬薄膜係由一至少含有 Ta、

Ti、Mo，以及 Zr 中一者之金屬，或一至少包含 TaN 與

TiN 中之一者之金屬化合物作為一材料所構成。

24. 如申請專利範圍第 22 項之半導體元件，其中該第二阻擋

金屬薄膜與該第三阻擋金屬薄膜係由一至少含有 Ta、

Ti、Mo，以及 Zr 中一者之金屬，或一至少包含 TaN 與

TiN 中之一者之金屬化合物作為一材料所構成。

25. 如申請專利範圍第 1 項之半導體元件，其中該第一導體圖案與該介層接觸部係由 Cu 或含有 Cu 之金屬作為材料所構成。
26. 如申請專利範圍第 7 項之半導體元件，其中該第一導體圖案、該介層接觸部，以及該第二導體圖案係由 Cu 或含有 Cu 之金屬作為材料所構成。
27. 如申請專利範圍第 1 項之半導體元件，其中該第一層間絕緣薄膜係由氧化矽薄膜、氮化矽薄膜、氧氮化矽薄膜、有機矽酸鹽玻璃薄膜、碳化矽薄膜、碳氮化矽薄膜，以及氧氟化矽薄膜中之至少一者所構成。
28. 如申請專利範圍第 1 項之半導體元件，其中該第二層間絕緣薄膜係由氧化矽薄膜、氮化矽薄膜、氧氮化矽薄膜、有機矽酸鹽玻璃薄膜、碳化矽薄膜、碳氮化矽薄膜，以及氧氟化矽薄膜中之至少一者所構成。
29. 如申請專利範圍第 7 項之半導體元件，其中該第三層間絕緣薄膜係由氧化矽薄膜、氮化矽薄膜、氧氮化矽薄膜、有機矽酸鹽玻璃薄膜、碳化矽薄膜、碳氮化矽薄膜，以及氧氟化矽薄膜中之至少一者所構成。
30. 一種製造包括連續延伸佈線結構之半導體元件的方法，其包含下列步驟：

用於形成該佈線結構，

將一第一層間絕緣薄膜形成在一半導體基材上方；

在該第一層間絕緣薄膜內，形成一第一導體圖案，
以及將一覆蓋該第一導體圖案之至少側面的第一阻擋金屬薄膜形成在該第一層間絕緣薄膜與該第一導體圖案之間；

將一第二層間絕緣薄膜形成在該第一層間絕緣薄膜上；以及

在該第二層間絕緣薄膜內，形成一用於將該第一導體圖案連接至欲形成在該第一導體圖案上方之第二導體圖案的介層接觸部，以及一覆蓋該介層接觸部之側面與底面的第二阻擋金屬薄膜，其中

該佈線結構係以覆蓋該介層接觸部之底面之該第二阻擋金屬薄膜之底面部分係與該第一阻擋金屬薄膜之上端部的至少一部分相接觸的方式而形成。

31. 如申請專利範圍第 30 項之製造半導體元件的方法，其中該佈線結構係以下列方式形成，即，該第二阻擋金屬薄膜之該底面部分係覆蓋該第一導體圖案之頂面的至少一部分。
32. 如申請專利範圍第 30 項之製造半導體元件的方法，其中該佈線結構係以下列方式形成，即，該第一阻擋金屬薄膜

的一側面係與該第二阻擋金屬薄膜的一側面相互垂直對齊。

33. 如申請專利範圍第 30 項之製造半導體元件的方法，其中該佈線結構係以下列方式形成，即，該第二阻擋金屬薄膜的一側面係形成在自該第一阻擋金屬薄膜之一側面偏置至該半導體元件之外部的位置上。

34. 如申請專利範圍第 33 項之製造半導體元件的方法，其中該佈線結構係以下列方式形成，即，該第二阻擋金屬薄膜的該底面部分係覆蓋該第一導體圖案之頂面的至少一部分，且該第二阻擋金屬薄膜的該底面部分係覆蓋該第一阻擋金屬薄膜之上端部。

35. 如申請專利範圍第 34 項之製造半導體元件的方法，其中該佈線結構係以下列方式形成，即，該介層接觸部的一部分係進入該第一層間絕緣薄膜的內部，而該第一阻擋金屬薄膜之側面的一部分或全部係以對應於該進入部之該第二阻擋金屬薄膜之側面加以覆蓋。

36. 如申請專利範圍第 30 項之製造半導體元件的方法，其進一步包含下列步驟：

形成該佈線結構，

將一第三層間絕緣薄膜形成在該第二層間絕緣薄膜上；以及

在該第三層間絕緣薄膜，形成該第二導體圖案，以及一第三阻擋金屬薄膜，以覆蓋該第二導體圖案之側面以及該第二導體圖案之底面的一部分或全部，

其中該佈線結構係以下列方式形成，即，覆蓋該第二導體圖案之底面之該第三阻擋金屬薄膜的底面部分係與該第二阻擋金屬薄膜之上端部的至少一部分相接觸。


37. 如申請專利範圍第 36 項之製造半導體元件的方法，其中該佈線結構係以下列方式形成，即，該第二阻擋金屬薄膜之一側面係與該第三阻擋金屬薄膜之一側面相互垂直對齊。
38. 如申請專利範圍第 36 項之製造半導體元件的方法，其中該佈線結構係以下列方式形成，即，該介層接觸部係包括在該第二導體圖案內。
39. 如申請專利範圍第 30 項之製造半導體元件的方法，其中該佈線結構係沿著一半導體電路區域之外圍而形成。
40. 如申請專利範圍第 30 項之製造半導體元件的方法，其中該佈線結構係形成在一半導體電路區域內。
41. 如申請專利範圍第 40 項之製造半導體元件的方法，其中該佈線結構係形成為形成在該半導體電路區內之一熔絲構件的一部分。
42. 如申請專利範圍第 41 項之製造半導體元件的方法，其中

該佈線結構係以下列方式形成，即，該第二阻擋金屬薄膜之一側面係形成在自該第一阻擋金屬薄膜之一側面偏置至該熔絲構件之一裁切部分之一側的位置上。


43. 如申請專利範圍第 41 項之製造半導體元件的方法，其中該佈線結構係以下列方式形成，即，該第三阻擋金屬薄膜之一側面係形成在自該第二阻擋金屬薄膜之一側面偏置至該熔絲構件之一裁切部分之一側的位置上。

9>115253


第 1 圖




第 2 圖




第 3 圖




第 4A 圖




第 4B 圖




第 5A 圖




第 5B 圖




第 6A 圖




第 6B 圖




第 7A 圖




第 7B 圖




第 8 圖




第 9 圖




第 10 圖




第 11 圖




第 12 圖




第 13 圖




第 14 圖




第 15A 圖




第 15B 圖




第 17 圖




第 18A 圖



第 18B 圖



第 20 圖




80劃線側


90半導體元件內側




第 22 圖




第 23 圖




第 24A 圖




第 24B 圖




第 24C 圖




第 25A 圖




第 25B 圖




第 26A 圖




第 26B 圖




第 27 圖




第 28A 圖




第 28B 圖




第 29A 圖




第 29B 圖




第 29C 圖




第 30A 圖




第 30B 圖



第31A圖



第31B圖



柒、指定代表圖：

(一)本案指定代表圖為：第 (15B) 圖。

(二)本代表圖之元件代表符號簡單說明：

80	劃線側	123	氧化矽薄膜
90	半導體元件內側	124	氧化矽薄膜
101	半導體基材	141	TiN 薄膜
111	氮化矽薄膜	151	鎢薄膜
112	氮化矽薄膜	161	接觸孔
113	氮化矽薄膜	171	佈線圖案
114	氮化矽薄膜	172	佈線圖案
115	氮化矽薄膜	181	Ta 薄膜
121	氧化矽薄膜	182	Ta 薄膜
122	氧化矽薄膜	201	介層圖案

捌、本案若有化學式時，請揭示最能顯示發明特徵的化學式：