

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5094236号
(P5094236)

(45) 発行日 平成24年12月12日(2012.12.12)

(24) 登録日 平成24年9月28日(2012.9.28)

(51) Int.Cl.	F I				
G09G 3/20 (2006.01)	G09G	3/20	6 2 2 L		
G09G 3/36 (2006.01)	G09G	3/20	6 3 1 B		
G09G 3/30 (2006.01)	G09G	3/20	6 6 0 V		
G09G 3/22 (2006.01)	G09G	3/20	6 4 1 R		
G09G 3/28 (2006.01)	G09G	3/36			

請求項の数 1 (全 12 頁) 最終頁に続く

(21) 出願番号	特願2007-169074 (P2007-169074)	(73) 特許権者	000001007 キヤノン株式会社 東京都大田区下丸子3丁目30番2号
(22) 出願日	平成19年6月27日(2007.6.27)	(74) 代理人	100126240 弁理士 阿部 琢磨
(65) 公開番号	特開2009-8813 (P2009-8813A)	(74) 代理人	100124442 弁理士 黒岩 創吾
(43) 公開日	平成21年1月15日(2009.1.15)	(72) 発明者	山本 昌邦 東京都大田区下丸子3丁目30番2号 キヤノン株式会社内
審査請求日	平成22年6月23日(2010.6.23)	審査官	橋本 直明

最終頁に続く

(54) 【発明の名称】 表示方法

(57) 【特許請求の範囲】

【請求項1】

上部表示部と下部表示部に分割された表示部と、映像データをフレームごとに交互に書き込み、且つ、書き込まれた前記映像データを前記上部表示部と前記下部表示部のそれぞれに上部表示データ及び下部表示データとして供給する第1と第2のフレームメモリと、を備え、

前記表示部に、Nフレーム/秒の前記映像データを2Nフレーム/秒の表示周期で表示する表示装置の表示方法であって、

前記上部表示部に前記第1のフレームメモリからのI+1番目のフレームの映像データの前記上部表示データを走査している時、前記下部表示部には前記第2のフレームメモリからの前記I+1番目のフレームより一つ前のI番目のフレームの映像データの前記下部表示データを走査し、前記第2のフレームメモリの前記上部表示データを前記I+1番目のフレームより一つ後のI+2番目のフレームの映像データの前記上部表示データに書き換える第1の工程と、

前記上部表示部に前記第1のフレームメモリからのI+1番目のフレームの映像データの前記上部表示データを走査している時、前記下部表示部には前記第1のフレームメモリからの前記I+1番目のフレームの映像データの前記下部表示データを走査し、前記第2のフレームメモリの前記下部表示データを前記I+2番目のフレームの映像データの前記下部表示データに書き換える第2の工程と、

前記上部表示部に前記第2のフレームメモリからの前記I+2番目のフレームの映像デ

ータの前記上部表示データを走査している時、前記下部表示部には前記第1のフレームメモリからの前記I + 1番目のフレームの映像データの前記下部表示データを走査し、前記第1のフレームメモリの前記上部表示データを前記I + 2番目のフレームより1つ後のI + 3番目のフレームの映像データの前記上部表示データに書き換える第3の工程と、

前記上部表示部に前記第2のフレームメモリからの前記I + 2番目のフレームの映像データの前記上部表示データを走査している時、前記下部表示部には前記第2のフレームメモリからの前記I + 2番目のフレームの映像データの前記下部表示データを走査し、前記第1のフレームメモリの前記下部表示データを前記I + 3番目のフレームの映像データの前記下部表示データに書き換える第4の工程と、

を順に行うことを特徴とする表示方法。

10

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、画像を表示する表示方法、特に、上下2画面分割したマトリクス型表示方法に関するものである。

【背景技術】

【0002】

電子銃によって電子をスクリーン上の蛍光体に衝突させ、そのエネルギーで蛍光体を発光させるブラウン管(CRT: Cathode Ray Tube)は、表示品質とコストの点で優れており、長い間テレビやパソコン等の表示装置として使用されてきた。

20

【0003】

近年、重くかさ高いCRTから省スペース利便性、携帯性を重視するフラットパネルディスプレイ(FPD: Flat Panel Display)の研究開発が進み、製品化もなされている。FPDには、非発光型の液晶ディスプレイや自発光型のプラズマディスプレイ(PD)、フィールドエミッションディスプレイ(FED)、有機EL(Electro Luminescence)ディスプレイ等がある。

【0004】

駆動方式でみると、パッシブマトリクス駆動とアクティブマトリクス駆動の二つに大別することができる。パッシブマトリクス駆動は構造がシンプルであり、列と行に分けた信号電極と走査電極の交点の電極間に電圧を与え、その間に挟まれた画素を発光させるものである。パッシブマトリクス駆動方式は小画面の液晶ディスプレイや有機ELディスプレイ等に採用されている。また、この駆動方式は大画面でもPDやFED等に採用されている。

30

【0005】

一方、アクティブマトリクス駆動は、それぞれの画素に数個のTFT(Thin Film Transistor)とデータ記憶用のキャパシターを必要とするが、パッシブマトリクス駆動に比べて反応速度が速い。また、大画面にすると、駆動電圧やエネルギー消費の点で優位である。大画面の液晶ディスプレイや有機ELディスプレイにはこの駆動方式が採用されている。

【0006】

ところで、FPDの大画面化、高精細化の要求は益々大きくなりつつある。大画面化、高精細化に伴い、パッシブマトリクス駆動を採用しているPDやFEDでは、各画素の表示時間が短くなる。また、次の表示までの時間が空いてしまう事から、特に暗い動画像を表示した場合にちらつき(フリッカー)が目立つという問題がある。それを解決するには、単位時間に対する表示回数を増やす必要がある。

40

【0007】

一方、アクティブマトリクス駆動においては、一走査期間の間、各画素を点灯し続けているため動画像がぼけるという問題がある。その解決方法として走査の合間に黒の表示を入れて動画像を引き締める方法がある。大画面化、高精細化に伴い、同じく単位時間に対する黒の表示回数を増やす必要がある。

50

【 0 0 0 8 】

そこで、単位時間に対する表示能力の低いディスプレイを用いて単位時間に対する表示回数を増やし高精細化を図る問題に対して、以下に説明する駆動方法が提案されている。なお、これは、例えば、分割駆動しない場合の表示能力が n フレーム / 秒のディスプレイを用いて $2n$ フレーム / 秒の映像データを $2n$ フレーム / 秒の表示分解能で表示する場合である。

【 0 0 0 9 】

このような問題に対して、画面を上下 2 分割、即ち、信号線を表示画面の上半分と下半分で分割してそれぞれの画面の上半分と下半分を独立に駆動する。そして、信号線を分割しない場合に比べて単位時間に対する各画素への書き込み時間を 2 倍にする方法が提案されている。

10

【 0 0 1 0 】

しかしながら、この分割駆動方式は分割部分で分割縞妨害という画像の歪みが生じ、なめらかな動画像表示ができないという一般的な問題がある。図 8 を用いて分割縞妨害について説明する。

【 0 0 1 1 】

図 8 (a) に示すように映像データで映される物体が画面上を 1 フレームの表示時間の中に a から b の位置に移動したとする。また、図 8 (b) に示すようにその動画像を中央の画面分割線を境に上下 2 分割したディスプレイで表示するものとする。

【 0 0 1 2 】

図 8 (b) は上下画面とも I フレームの映像データの上から、 $I + 1$ フレームの映像データが上書きされていく様子を示している。上下画面のそれぞれの破線部分が、データが上書きされている部分で、物体が移動した分、映像データが切れているが、この部分は順次上書きされていくので、高速に走査した場合には、人間の目にはつながって見える。

20

【 0 0 1 3 】

しかしながら、画面分割線の位置では、新しいフレームの映像データの書き込みが始まると、上画面と下画面で移動した分、物体に切れ目が生じ、この部分は走査中変わらない。従って、順次新しい映像データを上書きしていくと、人間の目には物体が切れたまま、移動しているように見えてしまう。これが分割縞妨害と呼ばれる現象である。この分割縞妨害はいくら高速に走査しても、このままの表示方法では解決できない。

30

【 0 0 1 4 】

この分割縞妨害を解決する方式として、例えば、特開平 10 - 268261 号公報に開示された方式がある (特許文献 1)。即ち、図 8 (c) に示すように常に上画面と下画面で 1 フレーム分ずらして表示する。上画面では $I + 1$ フレームの映像データが表示されている上に $I + 2$ フィールドの映像データを上書きしていく。一方、下画面では I フレームの映像データが表示されている上に $I + 1$ フレームの映像データを上書きしていく。

【 0 0 1 5 】

破線の走査部分では、図 8 (b) の場合と同じく 1 フレーム分の物体の移動分、物体が切れているが、この部分は順次上書きされていくので、高速に走査した場合には人間の目にはつながって見える。また、画面分割の位置では上下画面とも $I + 1$ フレームの同じフレームの映像データを表示しているので、物体の切れ目は生じない。これにより分割縞妨害による画像歪みを解消できる。

40

【 0 0 1 6 】

図 9、図 10 を用いて図 8 の方式の具体的な動作を説明する。まず、図 9 に示すようにビデオ信号等の映像信号 25 は A / D 変換器 26 で各画素のデジタルデータに変換される。デジタル映像データはフレーム毎に切り替えスイッチ 27 で切り替えられ、2 つのフレームメモリ 28 と 29 に交互に格納される。

【 0 0 1 7 】

フレームメモリ 28 と 29 はそれぞれ、28 a と 28 b、29 a と 29 b の分割駆動する表示画面の上画面 31 と下画面 32 に対応して分かれている。そして、スイッチ 30 に

50

より切り替えることで、そこに記録されている映像データは2分割駆動する上画面31と下画面32にそれぞれ送られ、図示しない駆動回路によってデータの上書き表示がなされていく。

【0018】

ここで、分割しない場合のディスプレイの表示能力は n フレーム/秒とする。映像信号25は $2n$ フレーム/秒の映像データである。この例では、フレームメモリに映像データを書き込む速度は $2n$ フレーム/秒になるのに対して、フレームメモリから映像データを読み出す速度は n フレーム/秒になる。つまり、この方式では2分割することでディスプレイの各画素に書き込む時間が遅くても、 $2n$ フレーム/秒の映像データを表示できる。

【0019】

今、図9では切り替えスイッチ27がフレームメモリ29に接続され、 $I+1$ フレームの映像データが記憶されたフレームメモリ29上に $I+3$ フレームの映像データが上書きされつつあるとする。フレームメモリ28には $I+2$ フレームの映像データがすでに格納されている。

【0020】

読み出しの切り替えスイッチ30はフレームメモリ28の上画面のデータ領域28aと表示画面の上画面31を接続し、フレームメモリ29の下画面のデータ領域29bと表示画面の下画面32を接続している。この状態では、表示画面の上画面31では $I+1$ フレームの映像データに $I+2$ フレームの映像データが上書きされ、下画面32では I フレームの映像データに $I+1$ フレームの映像データが上書きされている。丁度、図8(c)に示す表示となっている。

【0021】

次に、 $I+3$ フレームの映像データをフレームメモリ29に格納し終わると、図10に示すように記録の切り替えスイッチ27によって切り替えられ、フレームメモリ28に接続される。そして、 $I+4$ フレーム目の映像データを $I+2$ フレームの映像データに上書きしていく。

【0022】

また、読み取りの切り替えスイッチ30はフレームメモリ28の下画面のデータ領域28bと表示画面の下画面32を接続し、フレームメモリ29の上画面のデータ領域29aと表示画面の上画面31を接続する。この状態では、表示画面の上画面31では $I+2$ フレームの映像データに $I+3$ フレームの映像データが上書きされ、下画面32では $I+1$ フレームの映像データに $I+2$ フレームの映像データが上書きされている。図9に示す表示からそれぞれの領域で1フレーム分の映像データが上書きされていくのが分かる。

【特許文献1】特開平10-268261号公報

【発明の開示】

【発明が解決しようとする課題】

【0023】

上述のように従来技術においては、順次、人間の目で見て物体が切れることなく映像データを表示できる。しかしながら、図9、図10のどちらにおいても同時に3フレームのデータが表示されており、 $2n$ フレーム/秒の表示能力のある分割されていないディスプレイでは同時に2フレームの映像データしか表示されない。

【0024】

そのため、この方式では分割していないものに対して表示分解能が低下してしまうという欠点がある。つまり、表示能力の劣るディスプレイを用いて分割駆動して2倍の表示能力を得られるが、実際の表示分解能は2倍の表示能力のあるディスプレイに対して劣ってしまう。

【0025】

その場合、具体的には、大画面のディスプレイであっても、表示品質の高いCRTで表示すれば、60フレーム/秒の表示で人間の目には十分に動画像が滑らかにうつる。しかし、PDやFED等の場合には、60フレーム/秒の表示ではフリッカーが目立ち、また

10

20

30

40

50

、液晶ディスプレイや有機ELディスプレイ等では、画像がぼやけてしまうという問題があった。

【0026】

本発明の目的は、Nフレーム/秒の映像信号をNフレーム/秒の表示分解能を維持したまま各画素への書き込み回数を2N回/秒とし、フリッカーや画像のぼやけを抑制可能な表示装置及び方法を提供することにある。

【課題を解決するための手段】

【0027】

本発明は、上部表示部と下部表示部に分割された表示部と、映像データをフレームごとに交互に書き込み、且つ、書き込まれた前記映像データを前記上部表示部と前記下部表示部のそれぞれに上部表示データ及び下部表示データとして供給する第1と第2のフレームメモリと、を備え、

前記表示部に、Nフレーム/秒の前記映像データを2Nフレーム/秒の表示周期で表示する表示装置の表示方法であって、

前記上部表示部に前記第1のフレームメモリからのI+1番目のフレームの映像データの前記上部表示データを走査している時、前記下部表示部には前記第2のフレームメモリからの前記I+1番目のフレームより一つ前のI番目のフレームの映像データの前記下部表示データを走査し、前記第2のフレームメモリの前記上部表示データを前記I+1番目のフレームより一つ後のI+2番目のフレームの映像データの前記上部表示データに書き換える第1の工程と、

前記上部表示部に前記第1のフレームメモリからのI+1番目のフレームの映像データの前記上部表示データを走査している時、前記下部表示部には前記第1のフレームメモリからの前記I+1番目のフレームの映像データの前記下部表示データを走査し、前記第2のフレームメモリの前記下部表示データを前記I+2番目のフレームの映像データの前記下部表示データに書き換える第2の工程と、

前記上部表示部に前記第2のフレームメモリからの前記I+2番目のフレームの映像データの前記上部表示データを走査している時、前記下部表示部には前記第1のフレームメモリからの前記I+1番目のフレームの映像データの前記下部表示データを走査し、前記第1のフレームメモリの前記上部表示データを前記I+2番目のフレームより一つ後のI+3番目のフレームの映像データの前記上部表示データに書き換える第3の工程と、

前記上部表示部に前記第2のフレームメモリからの前記I+2番目のフレームの映像データの前記上部表示データを走査している時、前記下部表示部には前記第2のフレームメモリからの前記I+2番目のフレームの映像データの前記下部表示データを走査し、前記第1のフレームメモリの前記下部表示データを前記I+3番目のフレームの映像データの前記下部表示データに書き換える第4の工程と、

を順に行うことを特徴とする。

【発明の効果】

【0028】

本発明によれば、2分割駆動する表示画面に対してNフレーム/秒の映像データをNフレーム/秒の表示分解能を維持したままで、各画素に書き込む回数を2N回/秒とすることができる。このため、PDやFED等を用いた場合にはフリッカーを抑えられ、液晶ディスプレイや有機ELディスプレイ等を用いた場合には画像のぼやけを抑えることが可能となる。

【発明を実施するための最良の形態】

【0029】

次に、発明を実施するための最良の形態について図面を参照して詳細に説明する。図1は本発明に係る表示装置の一実施形態を示すブロック図である。表示装置1は少なくとも表示制御部3、A/D変換回路とサンプリング回路の機能を有するブロック4を有する。このブロック4を簡単のためA/D変換回路4という。

【0030】

更に、バッファメモリ5、上側用Xドライバ6、下側用Xドライバ7、Yドライバ8及び表示部9を有する。表示部9は複数の発光素子とその駆動回路等を含む画素がマトリクス配置された上下2分割駆動の表示部である。表示部9には、PDやFED或いは液晶ディスプレイや有機ELディスプレイ等が用いられる。

【0031】

表示制御部3は装置内の各部を制御する制御回路であり、外部から入力される映像信号2を各画素毎のデジタルデータに変換するための制御を行う。また、マトリクス型で信号線を表示画面の上半分と、下半分で分割してそれぞれの画面の上半分と下半分を独立に駆動して表示部9に表示する一連の操作を制御する。

【0032】

映像信号2はビデオ信号等のアナログ信号であっても、DVD等のデジタル信号であっても良い。映像信号2が表示装置1に入力されると、表示制御部3からの指示に従いA/D変換回路4によって各画素の表示データに変換される。各画素の表示データはバッファメモリ5に格納される。

【0033】

一方、バッファメモリ5に格納されている各画素の表示データは、表示制御部3の指示に従って読み出され、上側Xドライバ6、下側Xドライバ7及びYドライバ8によって表示部9に対して上下2分割の独立した走査を行う。この走査により画像の表示を行う。上側Xドライバ6は2分割された上画面の水平方向の走査を行い、下側Xドライバ7は下画面の水平方向の走査を行う。Yドライバ8は表示画面の垂直方向の走査を行う。

【0034】

図2は本発明の表示方法を説明するタイミングチャートである。図2(a)はNフレーム/秒の映像データの流れを示すものである。一つの矩形信号で一フレーム分の映像データを示すものとする。また、I番目のフレームからI+3番目のフレームデータが流れてきたとする。

【0035】

図2(b)は図2(a)に対して2倍の2Nフレーム/秒の表示を行う場合の表示期間を示している。一矩形信号は一走査期間を示すものとする。T1からT4の時刻のそれぞれにおいて、表示装置1での映像データの流れを図3から図6を用いて詳しく説明する。なお、図1の構成要素と図3から図6の構成要素との対応関係については後述する。

【0036】

まず、図3から図6に示すように映像信号10はA/D変換回路とサンプリング回路の機能を有する画素データ変換回路11によって各画素のデジタルデータに変換される。変換されたデジタル映像データはフレーム毎に切り替えスイッチ12によって切り替えられ、第1のフレームメモリ13と第2のフレームメモリ14に交互に格納される。つまり、第1、第2のフレームメモリに対してNフレーム/秒の映像データがフレーム毎に順次切り替えて格納される。

【0037】

第1のフレームメモリ13と第2のフレームメモリ14は、それぞれ13aと13b、14aと14bに分かれていて、13aと14aはそれぞれ1フレーム分の上画面用の映像データのデータ格納領域を示す。13bと14bはそれぞれ1フレーム分の下画面用の映像データのデータ格納領域を示す。それぞれ独立に映像データを読み出すことができる。

【0038】

つまり、第1、第2のフレームメモリ13、14は、それぞれ、上部表示データと下部表示データが独立に読み出される。また、第1、第2のフレームメモリ13と14で映像データを書き込む速度と読み出す速度は同じとする。

【0039】

更にスイッチ15を切り替えることで、13aと14aのどちらか或いは13bと14bのどちらかに記録されている映像データを、2分割駆動する表示画面の上画面16と下

10

20

30

40

50

画面 17 にそれぞれ送ることができる。つまり、第 1、第 2 のフレームメモリに格納された映像データは上部表示データ及び下部表示データとしてそれぞれ独立に切り替えて上部表示部と下部表示部に供給される。そして、図示しない駆動回路によってデータの上書き表示がなされていく。

【 0 0 4 0 】

切り替えスイッチ 12 と 15 及びフレームメモリ 13 と 14 は、図 1 に示すバッファメモリ 5 に対応し、図 3 等では省略しているが表示制御部 3 の制御によりスイッチ 12 と 15 の制御を行う。

【 0 0 4 1 】

また、上画面 16 と下画面 17 は図 1 に示す上側 X ドライバ 6、下側 X ドライバ 7、Y ドライバ 8 及び表示部 9 に対応する。そして、表示制御部 3 から送られてくる制御信号に従い、上側 X ドライバ 6、下側 X ドライバ 7、Y ドライバ 8 により駆動することで分割した映像を表示する。

【 0 0 4 2 】

ここで、分割しない場合のディスプレイの表示能力は N フレーム / 秒とする。映像信号 2 は N フレーム / 秒の映像データである。本発明では、フレームメモリに映像データを書き込む速度は N フレーム / 秒になるのに対して、フレームメモリから映像データを読み出す速度も N フレーム / 秒になる。上述のような従来例と異なり、2 分割することで、単位時間にディスプレイの各画素に書き込む回数を 2 倍の 2 N 回 / 秒にしている。

【 0 0 4 3 】

まず、図 3 は図 2 における時刻 T 1 の時の状態を示す。今、図 3 では切り替えスイッチ 12 は第 1 のフレームメモリ 14 に接続され、I フレームの映像データが記憶されている第 2 フレームメモリ 14 上に I + 2 フレームの映像データの上画面部分が上書きされつつある。この時、第 1 のフレームメモリ 13 には I + 1 フレームの映像データがすでに格納されている。

【 0 0 4 4 】

一方、読み出しの切り替えスイッチ 15 は、第 1 のフレームメモリ 13 の上画面のデータ格納領域 13 a と表示画面の上画面 16 を接続し、第 2 のフレームメモリ 14 の下画面 17 のデータ格納領域 14 b と表示画面の下画面 17 を接続している。この状態では、表示画面の上画面 16 では I フレームの映像データに I + 1 フレームの映像データが上書きされ、下画面 17 では I フレームの映像データに同じく I フレームの映像データが上書きされている。表示されているのは 2 フレーム分である。

【 0 0 4 5 】

図 4 は時刻 T 2 の時の状態を示す。図 4 では切り替えスイッチ 12 はそのまま第 2 のフレームメモリ 14 に接続され、I フレームの映像データが記憶されている第 2 フレームメモリ 14 上に I + 2 フレームの映像データの下画面部分が上書きされつつある。第 1 のフレームメモリ 13 には、そのまま I + 1 フレームの映像データが格納されている。

【 0 0 4 6 】

読み出しの切り替えスイッチ 15 は、第 1 のフレームメモリ 13 の上画面のデータ格納領域 13 a と表示画面の上画面 16 を接続したままになっていて、第 1 のフレームメモリ 13 の下画面のデータ格納領域 13 b と表示画面の下画面 17 を接続している。この状態では、上画面 16 では I + 1 フレームの映像データに同じ I + 1 フレームの映像データが上書きされ、下画面 17 では I フレームの映像データに I + 1 フレームの映像データが上書きされている。同様に表示されているのは、2 フレーム分である。

【 0 0 4 7 】

図 5 は時刻 T 3 の時の状態を示す。図 5 では切り替えスイッチ 12 は第 1 のフレームメモリ 13 に切り替わり、I + 1 フレームの映像データが記憶されている第 1 フレームメモリ 13 上に I + 3 フレームの映像データの上画面部分が上書きされつつある。この時、第 2 のフレームメモリ 13 には I + 2 フレームの映像データがすでに格納されている。

【 0 0 4 8 】

10

20

30

40

50

読み出しの切り替えスイッチ 15 は、第 2 のフレームメモリ 14 の上画面のデータ格納領域 14 a と上画面 16 を接続し、第 1 のフレームメモリ 13 の下画面のデータ格納領域 13 b と下画面 17 を接続している。この状態では、上画面 16 では I + 1 フレームの映像データに I + 2 フレームの映像データが上書きされ、下画面 17 では I + 1 フレームの映像データと同じく I + 1 フレームの映像データが上書きされている。表示されているのは 2 フレーム分である。

【 0 0 4 9 】

最後に、図 6 は時刻 T 4 の時の状態を示す。図 6 では切り替えスイッチ 12 はそのまま第 1 のフレームメモリ 13 に接続され、I + 1 フレームの映像データが記憶されている第 1 フレームメモリ 13 上に I + 3 フレームの映像データの下画面部分が上書きされつつある。第 2 のフレームメモリ 14 にはそのまま I + 2 フレームの映像データが格納されている。

【 0 0 5 0 】

読み出しの切り替えスイッチ 15 は、第 2 のフレームメモリ 14 の上画面のデータ格納領域 14 a と表示画面の上画面 16 を接続したままになっていて、第 2 のフレームメモリ 14 の下画面のデータ格納領域 14 b と下画面 17 を接続している。この状態では、上画面 16 では I + 2 フレームの映像データと同じ I + 2 フレームの映像データが上書きされ、下画面 17 では I + 1 フレームの映像データに I + 2 フレームの映像データが上書きされている。同様に表示されているのは 2 フレーム分である。

【 0 0 5 1 】

図 3 から図 6 に示すデータの流では、N フレーム / 秒の映像データで 2 フレーム分をフレームメモリに記憶し、更に読み出して分割表示している。図 3 から図 6 の二分割表示部（上画面 16 と下画面 17）を見ると、2 フレーム分の新しい映像データが表示されていて、物体の切れ目は分割表示しないディスプレイを用いて N フレーム / 秒の表示を行った場合と同様に 1 箇所であることが分かる。つまり、N フレーム / 秒の表示分解能を保持したまま、各画素に映像データを書き込む回数を、2 N 回 / 秒と 2 倍にできたことになる。

【 0 0 5 2 】

図 7 は図 3 から図 6 に示す画像データの流れに対してフレームデータと表示データの関係を説明するタイミングチャートである。18 から 21 は I フレームから I + 3 フレームを示しており、それぞれ D 0 上と D 0 下、D 1 上と D 1 下、D 2 上と D 2 下、D 3 上と D 3 下の上画面データと下画面データよりなっている。

【 0 0 5 3 】

図 7 (a) は映像信号を示す。映像信号が送られてくるタイミングに対して、22 で示す一定時間の遅延の後に上部表示部（上画面 16）に対して図 7 (b) の上部表示部の表示データが送られ、上部表示部に表示される。また、下部表示部（下画面 17）に対しては図 7 (c) の下部表示部の表示データが送られ、下部表示部に表示される。

【 0 0 5 4 】

上部表示部と下部表示部の境での走査の連続性を考えると、下部表示部の走査の開始は上部表示部の最下位置の走査が終わったのに続いて、下部表示部の最上位置の走査を始めるようにした方が望ましい。

【 0 0 5 5 】

22 の遅延時間は、画素データ変換回路 11 や第 1 のフレームメモリ 13 及び第 2 のフレームメモリ 14 のデータの書き込み、読み出しによって生じる装置固有の時間である。

【 0 0 5 6 】

本発明は図 7 (b)、(c) から分かるように 23 の破線内に示すように上部表示部に I + 1 フレームの上画面データが表示されている時に下部表示部に一つ前の I フレームの下画面データを表示する第 1 の走査を行う。また、第 1 の走査に続いて、24 の破線内に示すように上部表示部に I + 1 フレームの上画面データが表示されている時に下部表示部に同じ I + 1 フレームの下画面データを表示する第 2 の走査を行う。この第 1 の走査と第

10

20

30

40

50

2の走査を繰り返し行う。このような走査を行うことにより図3から図6に示すような構成に限らなくても本発明は実施できる。

【0057】

このように本発明の表示装置は、上部表示部16と下部表示部17に2分割された表示部9にNフレーム/秒の映像データを2Nフレーム/秒の表示周期で表示する。また、Nフレーム/秒の映像データを表示部に2N回/秒の書き込みを行うための、映像データを書き込み、且つ、書き込まれた映像データを上部表示部、下部表示部にそれぞれ上部表示データ及び下部表示データとして供給するフレームメモリを備えている。

【0058】

そして、上部表示部16にフレームメモリからのI+1番目のフレームの映像データの上部表示データを走査している時、下部表示部にはI+1番目のフレームより一つ前のIフレームの映像データの下部表示データを同時に走査する第1の走査を行う。更に、第1の走査に続いて、上部表示部にフレームメモリからのI+1番目のフレームの映像データの上部表示データを走査している時、下部表示部にはI+1フレームの映像データの下部表示データを同時に走査する第2の走査を行う。

【0059】

また、本発明の表示方法は次のように行う。即ち上部表示部にフレームメモリからのI+1番目のフレームの映像データの上部表示データを走査している時、下部表示部にはI+1番目のフレームより一つ前のフレームのIフレームの映像データの下部表示データを同時に走査する第1の工程を行う。その第1の工程に続いて、上部表示部にフレームメモリからのI+1番目のフレームの映像データの上部表示データを走査している時、下部表示部にはI+1フレームの映像データの下部表示データを同時に走査する第2の工程を行う。

【0060】

本発明によれば、Nフレームの映像信号をNフレーム/秒の表示分解能を維持したまま、各画素への書き込み回数を2N回/秒にすることができる。具体的には、60フレーム/秒の映像データを本発明のような走査を行うことで、60フレーム/秒の表示分解能を維持したまま、各画素に映像データを書き込む回数を120回/秒にすることができる。

【0061】

そのため、PDやFED等ではフリッカーを抑えることができ、液晶ディスプレイや有機ELディスプレイ等では画像のぼけを抑えることができる。また、更なる高精細化が進み、120フレーム/秒の映像データを120フレーム/秒の表示分解能を維持したまま、各画素に映像データを書き込む回数を240回/秒にする場合でも本発明を適応できることは明白である。

【図面の簡単な説明】

【0062】

【図1】本発明に係る表示装置の一実施形態を示すブロック図である。

【図2】本発明の表示方式を説明するタイミングチャートである。

【図3】本発明の表示装置の時刻T1における状態を示す図である。

【図4】本発明の表示装置の時刻T2における状態を示す図である。

【図5】本発明の表示装置の時刻T3における状態を示す図である。

【図6】本発明の表示装置の時刻T4における状態を示す図である。

【図7】本発明に係る表示装置のフレームデータと表示データの関係を説明するタイミングチャートである。

【図8】分割縞妨害を説明する図である。

【図9】分割縞妨害を解決する従来方式を説明する図である。


【図10】分割縞妨害を解決する従来方式を説明する図である。

【符号の説明】


【0063】

- 1 表示装置
- 2 映像信号
- 3 表示制御部
- 4 A/D変換回路
- 5 バッファメモリ
- 6 上側用Xドライバ
- 7 下側用Xドライバ
- 8 Yドライバ
- 9 表示部
- 12、15 切り替えスイッチ
- 13 第1のフレームメモリ
- 14 第2のフレームメモリ
- 16 上画面(上部表示部)
- 17 下画面(下部表示部)


【図1】




【図4】




【図2】




【図5】




【図3】







【図6】




【図8】




【図7】



【図9】



【図10】



フロントページの続き

(51)Int.Cl.

F I

G 0 9 G	3/30	J
G 0 9 G	3/20	6 3 1 D
G 0 9 G	3/20	6 2 3 U
G 0 9 G	3/20	6 1 1 E
G 0 9 G	3/22	E
G 0 9 G	3/28	H
G 0 9 G	3/20	6 5 0 J
G 0 9 G	3/20	6 2 2 D
G 0 9 G	3/20	6 2 2 Q
G 0 9 G	3/20	6 2 3 D

(56)参考文献 特開平08-076713(JP,A)
特開平08-106266(JP,A)
特開昭59-028192(JP,A)
特開昭62-145291(JP,A)
特開2006-039457(JP,A)

(58)調査した分野(Int.Cl., DB名)

G 0 9 G	3 / 2 0
G 0 9 G	3 / 2 2
G 0 9 G	3 / 2 8
G 0 9 G	3 / 3 0
G 0 9 G	3 / 3 6