

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第6130721号  
(P6130721)

(45) 発行日 平成29年5月17日 (2017.5.17)

(24) 登録日 平成29年4月21日 (2017.4.21)

(51) Int.Cl.

F I

G09F 9/30 (2006.01)

G09F 9/30 338

G02F 1/1345 (2006.01)

G02F 1/1345

G09F 9/00 (2006.01)

G09F 9/30 330

G09F 9/00 352

請求項の数 7 (全 13 頁)

(21) 出願番号 特願2013-94505 (P2013-94505)  
 (22) 出願日 平成25年4月26日 (2013.4.26)  
 (65) 公開番号 特開2014-215545 (P2014-215545A)  
 (43) 公開日 平成26年11月17日 (2014.11.17)  
 審査請求日 平成27年12月17日 (2015.12.17)

(73) 特許権者 502356528  
 株式会社ジャパンディスプレイ  
 東京都港区西新橋三丁目7番1号  
 (74) 代理人 110001737  
 特許業務法人スズエ国際特許事務所  
 (74) 代理人 100108855  
 弁理士 蔵田 昌俊  
 (74) 代理人 100109830  
 弁理士 福原 淑弘  
 (74) 代理人 100088683  
 弁理士 中村 誠  
 (74) 代理人 100103034  
 弁理士 野河 信久  
 (74) 代理人 100095441  
 弁理士 白根 俊郎

最終頁に続く

(54) 【発明の名称】 平面表示装置

(57) 【特許請求の範囲】

【請求項 1】

アクティブエリアに画像を表示するのに必要な信号が信号供給源から供給される出力パッドと、前記出力パッドと並んだダミーパッドと、前記出力パッドに接続された信号配線と、前記信号配線に接続されたスイッチング素子と、前記アクティブエリアにおいて前記スイッチング素子に接続された画素電極と、前記ダミーパッドに接続され前記信号配線から離間した第1ダミー配線であってその延出方向と交差する方向に突出した第1突起を有する第1ダミー配線と、前記ダミーパッド及び前記信号配線から離間し前記第1突起に対向する第2突起を有する第2ダミー配線と、を備えた第1基板と、

前記第1基板に対向配置された第2基板と、  
 を備え、

前記第1ダミー配線は、前記信号配線と平行に延出した第1主要部と、前記第1主要部から屈曲した第1屈曲部と、前記第1屈曲部と一直線上に位置し前記第1屈曲部から離間した第1島状電極と、前記第1屈曲部及び前記第1島状電極にコンタクトホールを介して電氣的に接続された第1接続電極と、を有し、前記第1突起が前記第1屈曲部、前記第1島状電極、及び、前記第1接続電極の少なくとも1つに形成された、平面表示装置。

【請求項 2】

前記第2ダミー配線は、前記第1主要部と平行に延出した第2主要部を有し、前記第2突起が前記第2主要部の先端に形成された、請求項1に記載の平面表示装置。

【請求項 3】

10

20

前記第 2 ダミー配線は、前記前記第 1 主要部と平行に延出した第 2 主要部と、前記第 2 主要部から屈曲した第 2 屈曲部と、前記第 2 屈曲部と同一直線上に位置し前記第 2 屈曲部から離間した第 2 島状電極と、前記第 2 屈曲部及び前記第 2 島状電極に電氣的に接続された第 2 接続電極と、を有し、前記第 2 突起が前記第 2 屈曲部、前記第 2 島状電極、及び、前記第 2 接続電極の少なくとも 1 つに形成された、請求項 1 に記載の平面表示装置。

【請求項 4】

前記第 1 ダミー配線において、前記第 1 屈曲部及び前記第 1 島状電極は前記第 1 突起を有し、前記第 1 接続電極は前記第 2 突起とは反対側に第 3 突起を有する、請求項 1 に記載の平面表示装置。

【請求項 5】

前記第 1 接続電極は、前記画素電極と同一材料によって形成された、請求項 1 に記載の平面表示装置。

【請求項 6】

前記第 1 基板は、さらに、給電配線と、前記給電配線と電氣的に接続された給電パッドと、を備え、

前記第 2 基板は、さらに、前記第 1 基板と向かい合う側に形成され前記給電パッドと対向する位置まで延在した共通電極を備え、

さらに、前記給電パッド上を通り、前記アクティブエリアを囲む枠状に形成され前記第 1 基板と前記第 2 基板とを接着するシール材を備え、前記シール材は前記給電パッドと前記共通電極とを電氣的に接続する導電粒子を含む、請求項 1 に記載の平面表示装置。

【請求項 7】

前記導電粒子は、前記第 1 接続電極にコンタクトしている、請求項 6 に記載の平面表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、平面表示装置に関する。

【背景技術】

【0002】

液晶表示装置などの平面表示装置は、各種分野の表示装置として利用されている。平面表示装置を製造する過程においては、静電気対策が不可欠である。例えば、製造過程で発生した静電気や外部から侵入した静電気により、アクティブエリア内の各種配線やスイッチング素子を含む回路などにダメージを与えるおそれがある。

【0003】

このような静電気に対する耐性を向上するための手法が種々検討されている。例えば、静電荷を放電するために、配線部に突起部を形成し、突起部の配置位置として他層の信号線のような導体パターンが形成されていない位置を選択する手法が提案されている。また、比較的設置面積が大きなコモン配線に蓄積した電荷の放電を誘導するために、コモン配線と対向電極とを接続する接続部が、有効表示部を検査する際に検査用の信号が供給される検査用配線と所定の間隔をおいて対向するように配置する手法も提案されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献 1】特開平 8 - 234227 号公報

【特許文献 2】特開 2006 - 227290 号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本実施形態の目的は、製造歩留まりの低下を抑制することが可能な平面表示装置を提供することにある。

10

20

30

40

50

## 【課題を解決するための手段】

## 【0006】

本実施形態によれば、

アクティブエリアに画像を表示するのに必要な信号が信号供給源から供給される出力パッドと、前記出力パッドと並んだダミーパッドと、前記出力パッドに接続された信号配線と、前記信号配線に接続されたスイッチング素子と、前記アクティブエリアにおいて前記スイッチング素子に接続された画素電極と、前記ダミーパッドに接続され前記信号配線から離間した第1ダミー配線であって延出方向と交差する方向に突出した第1突起を有する第1ダミー配線と、前記ダミーパッド及び前記信号配線から離間し前記第1突起に対向する第2突起を有する第2ダミー配線と、を備えた第1基板と、前記第1基板に対向配置された第2基板と、を備えた平面表示装置が提供される。

10

## 【図面の簡単な説明】

## 【0007】

【図1】図1は、本実施形態の平面表示装置に適用可能な表示パネルPNLの一例を概略的に示す平面図である。

【図2】図2は、図1に示した表示パネルPNLの一画素PXにおける断面構造を概略的に示す図である。

【図3】図3は、アレイ基板ARから対向基板CT側への給電構造を説明するための概略断面図である。

【図4】図4は、図1に示したアレイ基板ARの実装部MTの一部を拡大した平面図である。

20

【図5】図5は、図4に示した実装部MTの楕円で囲んだ領域Aを拡大した平面図である。

【図6】図6は、図5に示した実装部MTをA-B線で切断した断面図である。

## 【発明を実施するための形態】

## 【0008】

以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。

## 【0009】

30

図1は、本実施形態の平面表示装置に適用可能な表示パネルPNLの一例を概略的に示す平面図である。

## 【0010】

すなわち、表示パネルPNLは、アクティブマトリクスタイプの液晶表示パネルであり、アレイ基板ARと、アレイ基板ARに対向配置された対向基板CTと、アレイ基板ARと対向基板CTとの間に保持された液晶層LQと、を備えている。アレイ基板ARと対向基板CTとは、これらの間に所定のセルギャップを形成した状態でシール材SEによって貼り合わせられている。図示した例では、シール材SEは、矩形枠状の閉ループ形状をなすように形成されているが、図示した例に限らず、シール材SEに液晶注入口が形成されていても良い。セルギャップは、アレイ基板ARまたは対向基板CTに形成された図示しない柱状のスペーサによって形成されている。液晶層LQは、アレイ基板ARと対向基板CTとの間のセルギャップにおいてシール材SEによって囲まれた内側に保持されている。表示パネルPNLは、シール材SEによって囲まれた内側に、画像を表示するアクティブエリアACTを備えている。アクティブエリアACTは、例えば、略長方形形状であり、マトリクス状に配置された複数の画素PXによって構成されている。

40

## 【0011】

アレイ基板ARは、第1方向Xに沿って延出したゲート配線G、第1方向Xに交差する第2方向Yに沿って延出しゲート配線Gと交差するソース配線S、ゲート配線G及びソース配線Sに接続されたスイッチング素子SW、スイッチング素子SWに接続された画素電極PEなどを備えている。ここでは、第1方向Xは、第2方向Yと直交している。ゲート

50

配線 G 及びソース配線 S は、アクティブエリア A C T に画像を表示するのに必要な信号が供給される信号配線に相当する。

【 0 0 1 2 】

液晶層 L Q を介して画素電極 P E の各々と対向する共通電極 C E は、例えば対向基板 C T に備えられているが、アレイ基板 A R に備えられていても良い。

【 0 0 1 3 】

なお、表示パネル P N L の詳細な構成については説明を省略するが、T N ( T w i s t e d N e m a t i c ) モード、O C B ( O p t i c a l l y C o m p e n s a t e d B e n d ) モード、V A ( V e r t i c a l A l i g n e d ) モードなどの主として縦電界を利用するモードでは、画素電極 P E がアレイ基板 A R に備えられる一方で、共通電極 C E が対向基板 C T に備えられている。また、I P S ( I n - P l a n e S w i t c h i n g ) モード、F F S ( F r i n g e F i e l d S w i t c h i n g ) モードなどの主として横電界を利用するモードでは、画素電極 P E 及び共通電極の双方がアレイ基板 A R に備えられている。

10

【 0 0 1 4 】

駆動 I C チップ 2 及びフレキシブル・プリントド・サーキット ( F P C ) 基板 3 は、例えば、アクティブエリア A C T よりも外側の周辺エリア P R P に実装されている。図示した例では、駆動 I C チップ 2 及び F P C 基板 3 は、対向基板 C T の基板端部 C T E よりも外側に延出したアレイ基板 A R の実装部 M T に実装されている。より具体的には、駆動 I C チップ 2 は基板端部 C T E の側に位置し、F P C 基板 3 は駆動 I C チップ 2 よりもアレイ基板 A R の基板端部 A R E の側に位置している。駆動 I C チップ 2 及び F P C 基板 3 は、表示パネル P N L のアクティブエリア A C T に画像を表示するのに必要な信号を供給する信号供給源に相当する。

20

【 0 0 1 5 】

各ゲート配線 G 及び各ソース配線 S は、アクティブエリア A C T から周辺エリア P R P に引き出され、駆動 I C チップ 2 などに接続されている。画素電極 P E には、スイッチング素子 S W を介して画素電位が書き込まれる。共通電極 C E は、図示しない給電配線から供給される所定電位、例えばコモン電位に設定される。

【 0 0 1 6 】

周辺エリア P R P は、アクティブエリア A C T を囲むエリアであり、シール材 S E が配置されるエリアを含み、矩形枠状に形成されている。

30

【 0 0 1 7 】

図 2 は、図 1 に示した表示パネル P N L の一画素 P X における断面構造を概略的に示す図である。ここでは、主として縦電界を利用するモードを適用した構成について説明する。

【 0 0 1 8 】

すなわち、アレイ基板 A R は、ガラス基板やプラスチック基板などの透明な第 1 絶縁基板 2 0 を用いて形成されている。アレイ基板 A R は、第 1 絶縁基板 2 0 の対向基板 C T と対向する側に、スイッチング素子 S W、画素電極 P E、第 1 絶縁膜 2 1、第 2 絶縁膜 2 2、第 3 絶縁膜 2 3、第 1 配向膜 A L 1などを備えている。

40

【 0 0 1 9 】

ここに示した例では、スイッチング素子 S W は、ボトムゲート型の n チャネル薄膜トランジスタ ( T F T ) によって構成されている。スイッチング素子 S W のゲート電極 W G は、ゲート配線 G とともに第 1 絶縁基板 2 0 の上に形成されている。ゲート電極 W G は、ゲート配線 G に電氣的に接続され、図示した例では、ゲート配線 G と一体的に形成されている。ゲート電極 W G は、ゲート配線 G とともに第 1 絶縁膜 2 1 によって覆われている。第 1 絶縁膜 2 1 は、第 1 絶縁基板 2 0 の上にも配置されている。

【 0 0 2 0 】

スイッチング素子 S W の半導体層 S C は、例えば、アモルファスシリコンによって形成されている。半導体層 S C は、第 1 絶縁膜 2 1 の上に形成され、ゲート電極 W G の上方に

50

も延在している。スイッチング素子SWのソース電極WS及びドレイン電極WDは、ソース配線Sとともに第1絶縁膜21の上に形成されている。ソース電極WS及びドレイン電極WDは、それぞれ半導体層SCにコンタクトしている。ソース電極WSは、ソース配線Sに電氣的に接続され、図示した例では、ソース配線Sと一体的に形成されている。ソース電極WS及びドレイン電極WDは、ソース配線Sとともに第2絶縁膜22によって覆われている。第2絶縁膜22は、第1絶縁膜21の上にも配置されている。これらの第1絶縁膜21及び第2絶縁膜22は、例えば、シリコン窒化物(SiN)やシリコン酸化物(SiO)などの無機系材料によって形成されている。第2絶縁膜22及びスイッチング素子SWは、第3絶縁膜23によって覆われている。第3絶縁膜23は、例えば、透明な樹脂材料によって形成されている。

10

#### 【0021】

画素電極PEは、第3絶縁膜23の上に形成されている。画素電極PEは、第3絶縁膜23を貫通するコンタクトホールを介してドレイン電極WDにコンタクトしている。画素電極PEは、例えば、インジウム・ティン・オキサイド(ITO)やインジウム・ジnk・オキサイド(IZO)などの透明な導電材料によって形成されている。画素電極PE及び第3絶縁膜23は、第1配向膜AL1によって覆われている。

#### 【0022】

対向基板CTは、ガラス基板やプラスチック基板などの光透過性を有する第2絶縁基板30を用いて形成されている。対向基板CTは、第2絶縁基板30のアレイ基板ARと対向する側に、遮光層31、カラーフィルタ層32、オーバーコート層33、共通電極CE

20

#### 【0023】

遮光層31は、アクティブエリアACTにおいて各画素PXを区画するように形成され、アレイ基板ARに形成されたスイッチング素子SWやゲート配線G及びソース配線Sなどの各種配線部に対向している。遮光層31は、例えば、黒色の樹脂材料やクロムなどの遮光性の金属材料によって形成されている。

#### 【0024】

カラーフィルタ層32は、アクティブエリアACTにおいて遮光層31によって区画された各画素PXに配置されている。カラーフィルタ層32の一部は、遮光層31に重なっている。カラーフィルタ層32は、赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタなどを含んでおり、それぞれ、赤色、緑色、青色にそれぞれ着色された樹脂材料によって形成されている。

30

#### 【0025】

オーバーコート層33は、カラーフィルタ層32を覆っている。オーバーコート層33は、例えば、透明な樹脂材料によって形成されている。

#### 【0026】

共通電極CEは、アクティブエリアACTにおいて、オーバーコート層33のアレイ基板ARと対向する側に形成されている。図示した例では、共通電極CEは、液晶層LQを介して各画素PXの画素電極PEと対向している。共通電極CEは、例えば、ITOやIZOなどの透明な導電材料によって形成されている。共通電極CEは、第2配向膜AL2

40

#### 【0027】

上述したようなアレイ基板ARと対向基板CTとは、それぞれの第1配向膜AL1及び第2配向膜AL2が対向するように配置されている。このとき、アレイ基板ARと対向基板CTとの間には、図示しないスペーサ(例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサ)が配置され、これにより、所定のセルギャップが形成される。液晶層LQは、上述したセルギャップに保持されている。すなわち、液晶層LQは、アレイ基板ARと対向基板CTとの間に介在した液晶組成物によって構成されている。

#### 【0028】

図3は、アレイ基板ARから対向基板CT側への給電構造を説明するための概略断面図

50

である。なお、ここでは、シール材 S E が配置される周辺エリア P R P の構成について説明する。

【 0 0 2 9 】

給電配線 P L は、第 1 絶縁基板 2 0 の上に形成されている。なお、詳述しないが、給電配線 P L は、例えば、アクティブエリア A C T を囲むようにアレイ基板 A R の最外周に沿って配置されている。給電配線 P L は、先に説明したゲート配線 G などと同一の配線材料によって形成されている。給電配線 P L は、第 1 絶縁膜 2 1 によって覆われている。第 1 絶縁膜 2 1 及び第 2 絶縁膜 2 2 には、給電配線 P L まで貫通したコンタクトホール C H 1 が形成されている。

【 0 0 3 0 】

給電パッド P P は、アレイ基板 A R の対向基板 C T と対向する位置に形成され、給電配線 P L と電氣的に接続されている。給電パッド P P は、共通電極 C E と電氣的に接続されている。すなわち、給電パッド P P は、第 3 絶縁膜 2 3 に形成されたコンタクトホール C H 2 から露出した第 2 絶縁膜 2 2 の上に形成され、コンタクトホール C H 1 を介して、給電配線 P L にコンタクトしている。給電パッド P P は、先に説明した画素電極 P E と同一の導電材料によって形成されている。

【 0 0 3 1 】

共通電極 C E は、周辺エリア P R P に延在している。すなわち、共通電極 C E は、アクティブエリア A C T のみならず、シール材 S E が配置される位置を越えて給電パッド P P と対向する位置まで延在している。

【 0 0 3 2 】

シール材 S E は、給電パッド P P の上を通り、導電粒子 C M を含んでおり、アレイ基板 A R と対向基板 C T とを接着している。導電粒子 C M は、比較的低抵抗な球状の粒子であり、例えば金粒子である。給電パッド P P の上に位置する導電粒子 C M は、共通電極 C E にコンタクトし、給電パッド P P と共通電極 C E とを電氣的に接続している。これにより、給電配線 P L に印加された電圧は、給電パッド P P 及び導電粒子 C M を介して共通電極 C E に給電される。

【 0 0 3 3 】

図 4 は、図 1 に示したアレイ基板 A R の実装部 M T の一部を拡大した平面図である。なお、図示した例は、駆動 I C チップ 2 及び F P C 基板 3 を実装する前の実装部 M T を示している。

【 0 0 3 4 】

すなわち、基板端部 A R E と基板端部 C T E との間の実装部 M T には、F P C 基板を実装するためのパッド P F、駆動 I C チップを実装するための入力パッド P I、出力パッド P O 及びダミーパッド D P が形成されている。パッド P F は、基板端部 A R E の近傍において、第 1 方向 X に沿って並んでいる。入力パッド P I は、第 1 方向 X に沿って並んでいる。出力パッド P O は、第 1 方向 X に沿って並んでいる。ダミーパッド D P は、第 1 方向 X に沿って並んでおり、出力パッド P O と並んでいる。図示した例では、出力パッド P O 及びダミーパッド D P は、第 1 方向 X に 2 列に並んでおり、千鳥状に配列されている。

【 0 0 3 5 】

パッド P F は、接続配線 C W 1 を介して入力パッド P I に接続されている。入力パッド P I 同士、例えばパッド P F と接続された入力パッド P I と、パッド P F と接続されていない入力パッド P I とは、接続配線 C W 2 を介して接続されている。接続配線 C W 2 は、入力パッド P I と出力パッド P O との間に延出している。

【 0 0 3 6 】

出力パッド P O は、ゲート配線やソース配線などの信号配線 M W に接続されている。ダミーパッド D P は、出力パッド P O の配列が途切れている箇所に形成されており、いずれも信号配線 M W には接続されていない。図示した例では、左側の出力パッド P O に隣接する 3 つのダミーパッド D P A はそれぞれフローティング状態のダミー配線 D W A に接続され、右側の出力パッド P O に隣接する 3 つのダミーパッド D P B はそれぞれフローティン

10

20

30

40

50

グ状態のダミー配線 D W B に接続されている。つまり、ダミー配線 D W A 及びダミー配線 D W B は、いずれも信号配線 M W から離間している。ダミー配線 D W A とダミー配線 D W B との間には、フローティング状態のダミー配線 D W C が形成されている。ダミー配線 D W C は、ダミーパッド D P 及び信号配線 M W から離間している。なお、ダミーパッド D P A とダミーパッド D P B との間に位置する他のダミーパッド D P については、いずれの信号配線及びダミー配線にも接続されていない。

【 0 0 3 7 】

ダミー配線 D W A よりもアクティブエリア A C T 側には、さらに、フローティング状態のダミー配線 D W D が形成されている。ダミー配線 D W B よりもアクティブエリア A C T 側には、さらに、フローティング状態のダミー配線 D W E が形成されている。ダミー配線 D W C よりもアクティブエリア A C T 側には、さらに、フローティング状態のダミー配線 D W F が形成されている。

【 0 0 3 8 】

信号配線 M W、ダミー配線 D W A、ダミー配線 D W B、ダミー配線 D W C、ダミー配線 D W D、ダミー配線 D W E、ダミー配線 D W F のそれぞれは、概ね第 2 方向 Y に沿って延出している。

【 0 0 3 9 】

ダミー配線 D W A の一部は、詳述しないが第 1 方向 X に延出した接続電極を介してダミー配線 D W B に接続されている。同様に、ダミー配線 D W D の一部は、詳述しないが第 1 方向 X に延出した接続電極を介してダミー配線 D W E に接続されている。

【 0 0 4 0 】

以下に、図中の点線で囲んだ領域の詳細な構造について説明する。

【 0 0 4 1 】

図 5 は、図 4 に示した実装部 M T の楕円で囲んだ領域 A を拡大した平面図である。

【 0 0 4 2 】

図示した例では、ダミー配線 D W A として、信号配線 M W に隣接する位置から順にダミー配線 D W A 1、D W A 2、D W A 3 が並んで配置されている。ダミー配線 D W A 1 は、信号配線 M W と平行あるいは第 2 方向 Y に延出した主要部 M 1 1、及び、主要部 M 1 1 に一体的に形成されるとともに主要部 M 1 1 から屈曲した屈曲部 B 1 1 を有している。屈曲部 B 1 1 は、第 1 方向 X に延出しており、主要部 M 1 1 に対して直角に屈曲している。同様に、ダミー配線 D W A 2 は、第 2 方向 Y に延出した主要部 M 1 2、及び、主要部 M 1 2 に一体的に形成されるとともに主要部 M 1 2 から屈曲し第 1 方向 X に延出した屈曲部 B 1 2 を有している。ダミー配線 D W A 3 は、第 2 方向 Y に延出した主要部 M 1 3、及び、主要部 M 1 3 に一体的に形成されるとともに主要部 M 1 3 から屈曲し第 1 方向 X に延出した屈曲部 B 1 3 を有している。

【 0 0 4 3 】

また、ダミー配線 D W A は、島状電極及び接続電極を備えている。すなわち、ダミー配線 D W A 1 は、島状電極 E 1 1 及び接続電極 C 1 1 を備えている。図示した例では、ダミー配線 D W A 1 は、屈曲部 B 1 1 と同一直線上に位置する 2 つの島状電極 E 1 1 を備えている。つまり、2 つの島状電極 E 1 1 は、屈曲部 B 1 1 の先端部から点在するように第 1 方向 X に並び、屈曲部 B 1 1 から離間している。接続電極 C 1 1 は、屈曲部 B 1 1 に電氣的に接続されるとともに、第 1 方向 X に延出し、2 つの島状電極 E 1 1 のそれぞれと電氣的に接続され、屈曲部 B 1 1 と各島状電極 E 1 1 とを電氣的に接続している。

【 0 0 4 4 】

ダミー配線 D W A 2 は、屈曲部 B 1 2 と同一直線上に位置する複数の島状電極 E 1 2 を備えている。つまり、各島状電極 E 1 2 は、屈曲部 B 1 2 の先端部から点在するように第 1 方向 X に並び、屈曲部 B 1 2 から離間している。接続電極 C 1 2 は、屈曲部 B 1 2 に電氣的に接続されるとともに、第 1 方向 X に延出し、複数の島状電極 E 1 2 のそれぞれと電氣的に接続され、屈曲部 B 1 2 と各島状電極 E 1 2 とを電氣的に接続している。

【 0 0 4 5 】

ダミー配線 DWA 3 は、屈曲部 B 1 3 と同一直線上に位置する複数の島状電極 E 1 3 を備えている。つまり、各島状電極 E 1 3 は、屈曲部 B 1 3 の先端部から点在するように第 1 方向 X に並び、屈曲部 B 1 3 から離間している。接続電極 C 1 3 は、屈曲部 B 1 3 に電氣的に接続されるとともに、第 1 方向 X に延出し、複数の島状電極 E 1 3 のそれぞれと電氣的に接続され、屈曲部 B 1 3 と各島状電極 E 1 3 とを電氣的に接続している。

【 0 0 4 6 】

これらの接続電極 C 1 2 及び接続電極 C 1 3 は、図 4 に示したように、ダミー配線 DWA とはダミー配線 DWC を挟んで反対側に位置するダミー配線 DWB とも電氣的に接続されている。つまり、接続電極 C 1 2 及び接続電極 C 1 3 は、一部のダミー配線 DWA と一部のダミー配線 DWC とを電氣的に接続している。

10

【 0 0 4 7 】

複数のダミー配線 DWC は、ダミー配線 DWA 3 に隣接する位置から順に第 1 方向 X に沿って並んで配置されている。各ダミー配線 DWC は、信号配線 MW や主要部 M 1 3 と平行あるいは第 2 方向 Y に延出した主要部 M 2 0 を有している。ダミー配線 DWC のうち、ダミー配線 DWA 3 に最も近いダミー配線は屈曲部 B 1 3 と向かい合い、他のダミー配線はそれぞれ島状電極 E 1 3 と向かい合っている。

【 0 0 4 8 】

上記の構成において、ダミー配線 DWA は、その延出方向と交差する方向に突出した突起を有している。また、ダミー配線 DWC は、ダミー配線 DWA の突起に対向する突起を有している。これらについて、図示した例を参照しながらより具体的に説明する。

20

【 0 0 4 9 】

ダミー配線 DWA 3 は、その屈曲部 B 1 3 の先端において、ダミー配線 DWC に向かって第 2 方向 Y に突出した突起 BC を有している。また、ダミー配線 DWA 3 は、各島状電極 E 1 3 において、それぞれダミー配線 DWC に向かって第 2 方向 Y に突出した突起 EC を有している。

【 0 0 5 0 】

ダミー配線 DWC のそれぞれは、主要部 M 2 0 の先端において、ダミー配線 DWA に向かって第 2 方向 Y に突出した突起 MC を有している。すなわち、ダミー配線 DWC のうち、ダミー配線 DWA 3 に最も近いダミー配線は、その先端に、屈曲部 B 1 3 の突起 BC と対向する突起 MC を有している。また、ダミー配線 DWC のうち、他のダミー配線は、それぞれの先端に、各島状電極 E 1 3 の突起 EC と対向する突起 MC を有している。

30

【 0 0 5 1 】

一方で、ダミー配線 DWA 3 は、その接続電極 C 1 3 において、屈曲部 B 1 3 の突起 BC 及び島状電極 E 1 3 の突起 EC とは反対側に突起 CC を有している。

【 0 0 5 2 】

また、ダミー配線 DWA 2 は、その接続電極 C 1 2 において、その延出方向である第 1 方向 X に直交する第 2 方向 Y にそれぞれ突出した突起 CC を有している。すなわち、接続電極 C 1 2 は、接続電極 C 1 1 と接続電極 C 1 3 との間に位置している。接続電極 C 1 2 のエッジは第 1 方向 X に沿って延出している。接続電極 C 1 2 の突起 CC は、一方のエッジから接続電極 C 1 1 に向かって突出し、また、他方のエッジから接続電極 C 1 3 に向かって突出している。同様に、ダミー配線 DWA 1 は、その接続電極 C 1 1 において、両側のエッジから第 2 方向 Y にそれぞれ突出した突起 CC を有している。

40

【 0 0 5 3 】

ダミー配線 DWD はダミー配線 DWA と同様に構成されており、また、ダミー配線 DWF はダミー配線 DWC と同様に構成されている。

【 0 0 5 4 】

ダミー配線 DWD 1 は、主要部 M 1 1 と同一直線上に延出した主要部 M 3 1、屈曲部 B 1 1 と並んだ屈曲部 B 3 1、島状電極 E 3 1、及び、接続電極 C 3 1 を有している。ダミー配線 DWD 2 は、主要部 M 1 2 と同一直線上に延出した主要部 M 3 2、屈曲部 B 3 2、島状電極 E 3 2、及び、接続電極 C 3 2 を有している。ダミー配線 DWD 3 は、主要部 M

50

１３と同一直線上に延出した主要部Ｍ３３、屈曲部Ｂ３３、島状電極Ｅ３３、及び、接続電極Ｃ３３を有している。

【００５５】

屈曲部Ｂ３３には、ダミー配線ＤＷＦの主要部Ｍ４０の先端に形成された突起ＭＣと対向する突起ＢＣが形成されている。島状電極Ｅ３３には、主要部Ｍ４０の突起ＭＣと対向する突起ＥＣが形成されている。接続電極Ｃ３３には、接続電極Ｃ３２と対向する突起ＣＣが形成されている。接続電極Ｃ３２の両側のエッジには、第２方向Ｙにそれぞれ突出した突起ＣＣが形成されている。接続電極Ｃ３１の両側のエッジには、第２方向Ｙにそれぞれ突出した突起ＣＣが形成されている。接続電極Ｃ３１の一方のエッジに形成された突起ＣＣは、隣接する接続電極Ｃ１１の一方のエッジに形成された突起と対向している。

10

【００５６】

なお、図示した例では、いずれの突起も三角形に形成され、１つの頂角を有するように形成されているが、突起の形状については図示した例に限らない。

【００５７】

図６は、図５に示した実装部ＭＴをＡ－Ｂ線で切断した断面図である。

【００５８】

第１絶縁基板２０の上には、図中の左側から順に、ダミー配線ＤＷＣの主要部Ｍ２０、ダミー配線ＤＷＡ３の屈曲部Ｂ１３、ダミー配線ＤＷＡ２の屈曲部Ｂ１２、ダミー配線ＤＷＡ１の屈曲部Ｂ１１、及び、２つの島状電極Ｅ１１が並んでいる。主要部Ｍ２０の突起ＭＣは、屈曲部Ｂ１３の突起ＢＣと間隔をおいて対向している。

20

【００５９】

これらの主要部Ｍ２０、屈曲部Ｂ１３、屈曲部Ｂ１２、屈曲部Ｂ１１、及び、島状電極Ｅ１１は、いずれも上記のゲート配線など同一層に形成されており、ゲート配線など同一材料によって形成されている。

【００６０】

第３絶縁膜２３の上には、図中の左側から順に、接続電極Ｃ１３、接続電極Ｃ１２、及び、接続電極Ｃ１１が並んでいる。接続電極Ｃ１３は、第１絶縁膜２１、第２絶縁膜２２、及び、第３絶縁膜２３を屈曲部Ｂ１３まで貫通するコンタクトホールを介して屈曲部Ｂ１３にコンタクトしている。同様に、接続電極Ｃ１２は、コンタクトホールを介して屈曲部Ｂ１２にコンタクトしている。また、接続電極Ｃ１１は、屈曲部Ｂ１１まで貫通したコンタクトホールを介して屈曲部Ｂ１１にコンタクトするとともに、各島状電極Ｅ１１まで貫通したコンタクトホールを介して島状電極Ｅ１１にコンタクトしている。接続電極Ｃ１３の突起ＣＣは接続電極Ｃ１２の突起ＣＣと間隔をおいて対向し、接続電極Ｃ１２の突起ＣＣは接続電極Ｃ１１の突起ＣＣと間隔をおいて対向している。

30

【００６１】

これらの接続電極Ｃ１１、接続電極Ｃ１２、及び、接続電極Ｃ１３は、第３絶縁膜２３が除去された領域に配置され、いずれも画素電極と同一材料によって形成されている。また、図３に示した例と同様に、シール材ＳＥには、接続電極Ｃ１１、接続電極Ｃ１２、及び、接続電極Ｃ１３の上にそれぞれ位置する導電粒子ＣＭが含まれている。このような導電粒子ＣＭは、共通電極ＣＥにコンタクトし、各接続電極と共通電極ＣＥとを電氣的に接続している。

40

【００６２】

このような本実施形態によれば、信号供給源を実装する前の段階で、アレイ基板ＡＲの基板端部ＡＲＥ付近に位置するパッドＰＦに飛び込んだ静電気による、信号配線ＭＷや、信号配線に接続された回路、スイッチング素子の破損を抑制することが可能となる。すなわち、パッドＰＦに飛び込んだ静電気については、パッドＰＦと入力パッドＰＩとの間に位置する接続配線ＣＷ１を介して入力パッドＰＩに到達し、入力パッドＰＩと出力パッドＰＯとの間に位置する接続配線ＣＷ２を介して出力パッドＰＯに到達し、信号配線ＭＷに流れ込むパスが形成され得る。特に、出力パッドＰＯが途切れている部分においては、端部付近に位置する出力パッドＰＯに静電気が流れ込みやすい。このような出力パッドＰＯ

50

に流れ込んだ静電気は、隣接する信号配線のショートを発生させたり、信号配線に接続された各種回路やスイッチング素子などにダメージを与えたりする虞がある。

【 0 0 6 3 】

本実施形態においては、出力パッド P O が途切れている部分にダミーパッド D P を配置し、しかも、出力パッド P O に隣接するダミーパッド D P には、フローティング状態のダミー配線 D W A などが接続されている。また、ダミー配線 D W A の隣接する位置には、フローティング状態のダミー配線 D W C が配置されている。ダミー配線 D W C には突起 M C が形成されている一方で、ダミー配線 D W A には突起 B C 及び突起 E C が形成されている。突起 M C は、同一層に形成された突起 B C 及び突起 E C に対向している。

【 0 0 6 4 】

このため、接続配線 C W 2 から出力パッド P O に向かう静電気をダミーパッド D P に誘導することが可能となる。ダミーパッド D P に流れ込んだ静電気は、ダミー配線 D W A を流れ、互いに向かい合う突起を介してダミー配線 D W C に向けて放電可能となる。つまり、ダミーパッド D P に流れ込んだ静電気をアクティブエリア A C T とは反対側のダミー配線 D W C に誘導することが可能となるため、アクティブエリア A C T に向かって延出する信号配線に静電気が流れ込むことを抑制することが可能となる。

【 0 0 6 5 】

また、ダミー配線 D W A を流れた静電気は、コンタクトホールを介してコンタクトした接続電極に流れ込むことで一部が消費され、また、接続電極がコンタクトホールを介してコンタクトした島状電極にも流れ込むことでさらに一部が消費され、加えて、隣接する接続電極同士が互いに向かい合う突起を有しているため、接続電極の突起を介して放電可能となる。このため、アレイ基板 A R に侵入した静電気の消費が促進され、静電気放電に起因した信号配線のショートや、各種回路、スイッチング素子の破損を抑制することが可能となる。

【 0 0 6 6 】

本実施形態では、接続電極は I T O 等の透明電極で形成されるが、I T O はソース配線等に使用される金属材料と比較して電気抵抗が高いため、I T O のみで形成された接続電極では局所的に静電気が集中し効果的に静電気を消費できない虞がある。しかしながら、第 1 方向に飛び飛びに配置した複数の島状電極は、電気抵抗が低い金属材料を用いて形成されるため、これらの島状電極に接続電極をコンタクトすることにより、接続電極全体の電気抵抗を下げるということが可能となる。すなわち、接続電極を散在する複数の島状電極に適度にコンタクトさせることにより接続電極部分の電気抵抗を調整することが可能となる。これにより、I T O 単独で接続電極を配置する場合と比較して本実施形態の接続電極部分では、静電気を効果的に放電し消費できる。したがって、アレイ基板上の信号配線のショート、各種回路、スイッチング素子の破損を抑制できる。

【 0 0 6 7 】

また、シール材 S E に導電粒子 C M は、それぞれの接続電極及び共通電極 C E にコンタクトし、両者を電氣的に接続している。このため、ダミー配線 D W A から接続電極に侵入した静電気は、導電粒子 C M を介して共通電極 C E に拡散される。このため、アレイ基板 A R に侵入した静電気の拡散が抑制され、静電気放電に起因した信号配線のショートや、各種回路、スイッチング素子の破損を抑制することが可能となる。

【 0 0 6 8 】

したがって、製造歩留まりの低下を抑制することが可能となる。

【 0 0 6 9 】

以上説明したように、本実施形態によれば、静電気に起因した配線や回路の破壊といった静電気不良を抑制することが可能となる。したがって、製造歩留まりの低下を抑制することが可能な平面表示装置を提供することができる。

【 0 0 7 0 】

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態

10

20

30

40

50

は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

# 【 0 0 7 1 】

上記の実施形態では、平面表示装置の一例として、液晶表示装置について説明したが、有機エレクトロルミネッセンス表示装置などの他の平面表示装置についても本実施形態で説明したアレイ基板 A R を適用可能である。

# 【符号の説明】

# 【 0 0 7 2 】

P N L ... 表示パネル

A R ... アレイ基板 M T ... 実装部 P E ... 画素電極 C E ... 共通電極

P L ... 給電配線 P P ... 給電パッド

P F ... パッド P I ... 入力パッド P O ... 出力パッド

D P ... ダミーパッド D P A ... ダミーパッド D P B ... ダミーパッド


M W ... 信号配線

D W A ... ダミー配線 D W B ... ダミー配線 D W C ... ダミー配線


D W D ... ダミー配線 D W E ... ダミー配線 D W F ... ダミー配線

10


【 図 1 】




【 図 2 】




【 図 3 】




【図 4】



【図 5】



【図 6】



## フロントページの続き

- (74)代理人 100075672  
弁理士 峰 隆司
- (74)代理人 100119976  
弁理士 幸長 保次郎
- (74)代理人 100153051  
弁理士 河野 直樹
- (74)代理人 100140176  
弁理士 砂川 克
- (74)代理人 100158805  
弁理士 井関 守三
- (74)代理人 100172580  
弁理士 赤穂 隆雄
- (74)代理人 100179062  
弁理士 井上 正
- (74)代理人 100124394  
弁理士 佐藤 立志
- (74)代理人 100112807  
弁理士 岡田 貴志
- (74)代理人 100111073  
弁理士 堀内 美保子
- (74)代理人 100134290  
弁理士 竹内 将訓
- (72)発明者 化生 正人  
埼玉県深谷市幡羅町一丁目9番地2 株式会社ジャパンディスプレイセントラル内
- (72)発明者 高橋 一博  
埼玉県深谷市幡羅町一丁目9番地2 株式会社ジャパンディスプレイセントラル内
- (72)発明者 野中 正信  
埼玉県深谷市幡羅町一丁目9番地2 株式会社ジャパンディスプレイセントラル内

審査官 佐野 浩樹

- (56)参考文献 特開2006-126621(JP,A)  
特開平11-142874(JP,A)  
特開2004-233842(JP,A)  
特開2011-071507(JP,A)  
特開2006-126618(JP,A)  
特開平08-234227(JP,A)  
特表平10-509533(JP,A)

(58)調査した分野(Int.Cl., DB名)

G02F1/1343-1/1345、1/135-1/1368、  
G09F9/30-9/46、  
H01L27/32