

(19) 日本国特許庁(JP)

## (12) 公開特許公報(A)

(11) 特許出願公開番号

特開2012-128918

(P2012-128918A)

(43) 公開日 平成24年7月5日(2012.7.5)

(51) Int.Cl.

**G 11 C 13/00**

(2006.01)

F 1

G 11 C 13/00

テーマコード (参考)

A

審査請求 未請求 請求項の数 10 O L (全 32 頁)

(21) 出願番号

特願2010-280871 (P2010-280871)

(22) 出願日

平成22年12月16日 (2010.12.16)

(71) 出願人 000005108

株式会社日立製作所

東京都千代田区丸の内一丁目6番6号

100080001

弁理士 筒井 大和

半澤 悟

東京都国分寺市東恋ヶ窪一丁目280番地

株式会社日立製作所中央研究所内

(54) 【発明の名称】半導体記憶装置、およびメモリモジュール


## (57) 【要約】

【課題】高速、低電流、高信頼の大容量相変化メモリを実現する。

【解決手段】メモリ領域制御回路UMARCTLの読み出し起動信号が活性化され、上部メモリ領域UMARにおいて、センスラッチ及び書き換え駆動回路群USWBKがベリファイ読み出し動作を行っている期間に、メモリ領域制御回路LMARCTLの書き換え起動信号WE0L、WE1Lが活性化され、下部メモリ領域LMARにおいて、センスラッチ及び書き換え駆動回路群LSWBKがデータの書き換え動作を行う。このような動作によって、一方のメモリ領域において時分割書き換えを行っている最中に、他方のメモリ領域においてベリファイ読み出しを行うことによって、時分割書き換え動作に要する時間とベリファイ読み出し動作に要する時間を相殺しながら、書き換え動作のピーク電流抑制と書き換え動作の確度向上を両立させることができる。

【選択図】図1

図1



**【特許請求の範囲】****【請求項 1】**

第1、および第2のメモリ領域を有し、  
前記第1のメモリ領域は、

複数のメモリセルが、行列状に配置された第1、および第2のメモリプレーンと、

前記第1、および前記第2のメモリプレーンに情報を、書き込み／読み出しする第1、  
および第2のセンスラッチ及び書き換え駆動回路群と、

入力された内部アドレス、および読み書き制御信号に応じて、前記第1のセンスラッチ  
及び書き換え駆動回路群に出力する第1の書き換え起動信号、前記第2のセンスラッチ及  
び書き換え駆動回路群に出力する第2の書き換え起動信号、および前記第1、および前記  
第2のセンスラッチ及び書き換え駆動回路群に出力する第1の読み出し起動信号をそれ  
ぞれ生成する第1のメモリ領域制御回路とを有し、  
10

前記第2のメモリ領域は、

複数のメモリセルが、行列状に配置された第3、および第4のメモリプレーンと、

前記第3、および前記第4のメモリプレーンに情報を、書き込み／読み出しする第3、  
および第4のセンスラッチ及び書き換え駆動回路群と、

入力された内部アドレス、および読み書き制御信号に応じて、前記第3のセンスラッチ  
及び書き換え駆動回路群に出力する第3の書き換え起動信号、前記第4のセンスラッチ及  
び書き換え駆動回路群に出力する第4の書き換え起動信号、および前記第3、および前記  
第4のセンスラッチ及び書き換え駆動回路群に出力する第2の読み出し起動信号をそれ  
ぞれ生成する第2のメモリ領域制御回路とを有し、  
20

前記第1のメモリ領域制御回路の第1の読み出し起動信号が活性化され、前記第1のメ  
モリ領域において、前記第1、および前記第2のセンスラッチ及び書き換え駆動回路群が  
第1のベリファイ読み出し動作を行っている第1の期間に、前記第2のメモリ領域制御回  
路の第3、および第4の書き換え起動信号が活性化され、前記第2のメモリ領域において  
、前記第3、および前記第4のセンスラッチ及び書き換え駆動回路群が第1、および第2  
の書き換え動作を行うことを特徴とする半導体記憶装置。

**【請求項 2】**

請求項1記載の半導体記憶装置において、  
30

前記第1の期間に統いて、前記第1、および前記第2の書き換え起動信号が活性化され  
、前記第1のメモリ領域において、第3、および第4の書き換え動作が行われている第2  
の期間に、前記第2の読み出し起動信号が活性化され、前記第2のメモリ領域において第  
2のベリファイ読み出し動作が行われる第2の期間を有することを特徴とする半導体記憶  
装置。

**【請求項 3】**

請求項1記載の半導体記憶装置において、  
30

前記複数のメモリセルは、

記憶素子としてカルコゲナイト材料を用いた記録層を有することを特徴とする半導体記  
憶装置。

**【請求項 4】**

請求項3記載の半導体記憶装置において、  
40

前記複数のメモリセルは、

さらに選択素子としてダイオードを有することを特徴とする半導体記憶装置。

**【請求項 5】**

第1、および第2のメモリ領域を有し、  
前記第1のメモリ領域は、

複数のメモリセルが、行列状に配置された第1、および第2のメモリプレーンと、

前記第1、および前記第2のメモリプレーンに情報を、書き込み／読み出しする第1、  
および第2のセンスラッチ及び書き換え駆動回路群と、

入力された内部アドレス、および読み書き制御信号に応じて、前記第1のセンスラッチ  
50

及び書き換え駆動回路群に出力する第1の書き換え起動信号、前記第2のセンスラッチ及び書き換え駆動回路群に出力する第2の書き換え起動信号、前記第1のセンスラッチ及び書き換え駆動回路群に出力する第1の読み出し起動信号、および前記第2のセンスラッチ及び書き換え駆動回路群に出力する第2の読み出し起動信号をそれぞれ生成する第1のメモリ領域制御回路とを有し、

前記第2のメモリ領域は、

複数のメモリセルが、行列状に配置された第3、および第4のメモリプレーンと、

前記第3、および前記第4のメモリプレーンに情報を、書き込み／読み出しする第3、および第4のセンスラッチ及び書き換え駆動回路群と、

入力された内部アドレス、および読み書き制御信号に応じて、前記第3のセンスラッチ及び書き換え駆動回路群に出力する第3の書き換え起動信号、前記第4のセンスラッチ及び書き換え駆動回路群に出力する第4の書き換え起動信号、前記第3のセンスラッチ及び書き換え駆動回路群に出力する第3の読み出し起動信号、および前記第4のセンスラッチ及び書き換え駆動回路群に出力する第4の読み出し起動信号をそれぞれ生成する第2のメモリ領域制御回路とを有し、

10

前記第1のセンスラッチ及び書き換え駆動回路群は、

前記第1の書き換え起動信号が活性化されることにより、前記第1のメモリプレーンにおける第1の書き換え動作を行い、前記第1の読み出し起動信号が活性化されることにより、前記第1のメモリプレーンにおける第1のベリファイ読み出し動作を行い、

20

前記第2のセンスラッチ及び書き換え駆動回路群は、

前記第2の書き換え起動信号が活性化されることにより、前記第2のメモリプレーンにおける第2の書き換え動作を行い、さらに、前記第2の読み出し起動信号が活性化されることにより、前記第2のメモリプレーンにおける第2のベリファイ読み出し動作を行い、

前記第3のセンスラッチ及び書き換え駆動回路群は、

前記第3の書き換え起動信号が活性化されることにより、前記第3のメモリプレーンにおける第3の書き換え動作を行い、前記第3の読み出し起動信号が活性化されることにより、前記第3のメモリプレーンにおける第3のベリファイ読み出し動作を行い、前記第4の書き換え起動信号が活性化されることにより、前記第4のメモリプレーンにおける第4の書き換え動作を行い、

30

さらに、前記第4のセンスラッチ及び書き換え駆動回路群は、

前記第4の読み出し起動信号が活性化されることにより、前記第4のメモリプレーンにおける第4のベリファイ読み出し動作を行い、

前記第1、および前記第2の書き換え動作の後に、前記第3、および前記第4の書き換え動作を行うことを特徴とする半導体記憶装置。

40

#### 【請求項6】

請求項5記載の半導体記憶装置において、

前記第1のメモリ領域における前記第1、および前記第2の書き換え動作と前記第2のメモリ領域における前記3、および前記第4の書き換え動作とを交互に繰り返すことを特徴とする半導体記憶装置。

#### 【請求項7】

請求項5記載の半導体記憶装置において、

前記複数のメモリセルは、

記憶素子としてカルコゲナイト材料を用いた記録層を有することを特徴とする半導体記憶装置。

#### 【請求項8】

複数のメモリチップと、前記メモリチップの動作制御を行うコントローラチップとを有したメモリモジュールであって、

前記メモリチップは、

第1、および第2のメモリ領域を有し、

前記第1のメモリ領域は、

50

複数のメモリセルが、行列状に配置された第1、および第2のメモリプレーンと、  
前記第1、および前記第2のメモリプレーンに情報を、書き込み／読み出しする第1、  
および第2のセンスラッチ及び書き換え駆動回路群と、

入力された内部アドレス、および読み書き制御信号に応じて、前記第1のセンスラッチ  
及び書き換え駆動回路群に出力する第1の書き換え起動信号、前記第2のセンスラッチ及  
び書き換え駆動回路群に出力する第2の書き換え起動信号、および前記第1、および前記  
第2のセンスラッチ及び書き換え駆動回路群に出力する第1の読み出し起動信号をそれ  
ぞれ生成する第1のメモリ領域制御回路とを有し、

前記第2のメモリ領域は、

複数のメモリセルが、行列状に配置された第3、および第4のメモリプレーンと、  
前記第3、および前記第4のメモリプレーンに情報を、書き込み／読み出しする第3、  
および第4のセンスラッチ及び書き換え駆動回路群と、

入力された内部アドレス、および読み書き制御信号に応じて、前記第3のセンスラッチ  
及び書き換え駆動回路群に出力する第3の書き換え起動信号、前記第4のセンスラッチ及  
び書き換え駆動回路群に出力する第4の書き換え起動信号、および前記第3、および前記  
第4のセンスラッチ及び書き換え駆動回路群に出力する第2の読み出し起動信号をそれ  
ぞれ生成する第2のメモリ領域制御回路とを有し、

前記第1のメモリ領域制御回路の第1の読み出し起動信号が活性化され、前記第1のメ  
モリ領域において、前記第1、および前記第2のセンスラッチ及び書き換え駆動回路群が  
第1のベリファイ読み出し動作を行っている第1の期間に、前記第2のメモリ領域制御回  
路の第3、および第4の書き換え起動信号が活性化され、前記第2のメモリ領域において、  
前記第3、および前記第4のセンスラッチ及び書き換え駆動回路群が第1、および第2  
の書き換え動作を行うことを特徴とするメモリモジュール。

#### 【請求項9】

請求項8記載のメモリモジュールにおいて、

前記第1の期間に続いて、前記第1、および前記第2の書き換え起動信号が活性化され  
、前記第1、および前記第2のセンスラッチ及び書き換え駆動回路群が前記第1のメモリ  
領域において第3、および第4の書き換え動作を行う第2の期間に、前記第2の読み出し  
起動信号が活性化され、前記第3、および前記第4のセンスラッチ及び書き換え駆動回路  
群が前記第2のメモリ領域において第2のベリファイ読み出し動作を行う第2の期間を有  
することを特徴とするメモリモジュール。

#### 【請求項10】

請求項8記載のメモリモジュールにおいて、

前記複数のメモリセルは、

記憶素子としてカルコゲナイト材料を用いた記録層を有することを特徴とするメモリモ  
ジュール。

#### 【発明の詳細な説明】

#### 【技術分野】

#### 【0001】

本発明は、不揮発性半導体メモリにおけるデータ書き換え技術に関し、特に、記憶情報  
に対応して抵抗値に差ができる素子からなるメモリセルを含む記憶装置に有効な技術に関する。

#### 【背景技術】

#### 【0002】

現在、プログラムやデータを不揮発記憶するメモリとして、NAND型フラッシュメモ  
リの伸長が著しい。NAND型フラッシュメモリの特徴は、大容量、かつ高速データ転送  
が可能な点にある。大容量化を実現するために、ビット線とメモリセルとを接続する領域  
の面積を低減したNANDストリング構造にて、メモリセル占有率を向上してきた。また  
、微細加工技術と多値記憶技術を追求して、大容量化を実現してきた。

#### 【0003】

10

20

30

40

50

この結果、1つのワード線に接続されるメモリセルが多いという特徴を有した、メモリセルアレー構成となっている。このような構造上の特徴を活かして、NAND型フラッシュメモリでは、外部から入力された数百バイト～数キロ・バイトの書き込みデータをチップ内部のバッファに一旦記憶してから、これらのデータをメモリセルに同時に書き込むメモリセルアレー動作を行うことにより、データ転送効率が向上してきた。

#### 【0004】

一方、最小加工寸法が20ナノ・メートルに到達しようとしている昨今、メモリセルの書き換え耐性の低下やメモリセルアレーにおける誤動作が予見され、NAND型フラッシュメモリの微細化、すなわち大容量化が限界に達しつつあると考えられている。

#### 【0005】

このような微細化限界を打破するために、次世代の不揮発性メモリとして、従来のNAND型フラッシュメモリとは原理および構造の異なる、カルコゲナイト材料からなる記録層とダイオードとを用いた相変化メモリが提案されている。

#### 【0006】

現在検討されている相変化メモリセルの記憶素子は、少なくともアンチモン(Sb)とテルル(Se)を含むGe(ゲルマニウム)-Sb-Se系、Ag(銀)-In(インジウム)-Sb-Se系などのカルコゲナイト材料(または、相変化材料)を記録層の材料として用いている。

#### 【0007】

また、相変化メモリセルにおけるデータの書き換え動作は、記憶情報に応じたジュール加熱によって、記録層の結晶状態を変化させる。一方、データの読み出し動作では、記録層に一定の電圧を印加して、その結晶状態に応じた抵抗値に依存した電流信号を弁別する。

#### 【0008】

このようなメモリセルの構造と動作特性は、たとえば、非特許文献1のFig. 1～Fig. 3に記載されている(非特許文献1参照)。また、非特許文献2のFig. 7に記載されているように、記録層の状態変化領域が小さい程、書き込み動作に必要とする電力が小さくなる(非特許文献2参照)。したがって、相変化メモリは持続的な微細化に適しており、次世代の不揮発性メモリとして有望である。

#### 【0009】

大容量かつデータ転送効率の高い相変化メモリを実現するためには、メモリセルにおける書き換え特性のばらつきを補償することが求められる。ギガ・ビット級の情報を記憶するメモリチップでは、10億個以上のメモリセルが作り込まれるので、このばらつき補償は必須の要件となる可能性が高い。

#### 【0010】

ばらつきを補償する方法としては、書き換え動作の成否に応じて動作条件を調整しながら、書き換え動作を繰り返す動作方式が広く知られている。以下では、書き換え動作の成否確認のことを、特に『ベリファイ読み出し動作』と呼ぶ。

#### 【0011】

書き換え動作を繰り返すことによって、全てのデータを正しく書き換えられるようになる反面、書き換え動作に要する総時間が長くなるという課題がある。

#### 【0012】

このような課題を解決するために、二つのメモリセル群に対して、書き換え動作とベリファイ読み出し動作を交互に行うことによって、ベリファイ読み出し動作時間を隠蔽する動作方式が知られている(特許文献1、および特許文献2)。

#### 【先行技術文献】

#### 【非特許文献】

#### 【0013】

【非特許文献1】IEEE International Solid-State Circuits Conference、Digest of Technical Papers(米国)、2007年、pp. 472-473

10

20

30

40

50

【非特許文献 2】IEEE International Electron Devices meeting、 TECHNICAL DIGEST (米国)、2001年、pp. 803 - 806

【特許文献】

【0014】

【特許文献 1】特開2010-113742号公報

【特許文献 2】特開2010-129104号公報

【発明の概要】

【発明が解決しようとする課題】

【0015】

ところが、上記のような相変化メモリにおけるデータの書き換え技術では、次のような問題点があることが本発明者により見い出された。 10

【0016】

相変化メモリでは、信頼性の高い相変化メモリを実現するためのもう1つの要求として、上述したメモリセルにおける書き換え特性のばらつきを補償するほかに、相変化メモリの動作電流に関して、書き換え電流のピーク値を抑制することがある。

【0017】

相変化メモリでは、カルコゲナイト材料の状態変化に必要なジュール熱を発生するために、選択されたメモリセルに所定の電流を印加する必要がある。この電流値は、NAND型フラッシュメモリよりも桁違いに大きいので、数百バイト～数キロ・バイトのデータを同時に書き込もうとすると、システム電源やメモリチップに内蔵した電源回路の電流駆動能力を超過してしまい、所望の情報に正しく書き換えられなくなる恐れがある。 20

【0018】

したがって、小数のメモリセルを選択しながら、少しずつ情報を書き換える、いわゆる、時分割書き換え動作が必要となる。しかし、時分割動作によって、書き換え動作の総時間が増加してしまうという問題があり、前述の特許文献1および特許文献2では、この課題に関する検討が欠けていた。

【0019】

本発明の目的は、相変化メモリにおいて、安定かつ低電流動作でありながら、書き換えデータ転送効率の高い動作シーケンスを実現することのできる技術を提供することにある。 30

【0020】

本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。

【課題を解決するための手段】

【0021】

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

【0022】

本発明は、第1、および第2のメモリ領域を有し、該第1のメモリ領域は、複数のメモリセルが、行列状に配置された第1、および第2のメモリプレーンと、第1、および第2のメモリプレーンに情報を、書き込み／読み出しする第1、および第2のセンスラッチ及び書き換え駆動回路群と、入力された内部アドレス、および読み書き制御信号に応じて、第1のセンスラッチ及び書き換え駆動回路群に出力する第1の書き換え起動信号、第2のセンスラッチ及び書き換え駆動回路群に出力する第2の書き換え起動信号、および第1、および第2のセンスラッチ及び書き換え駆動回路群に出力する第1の読み出し起動信号をそれぞれ生成する第1のメモリ領域制御回路とを有し、第2のメモリ領域は、複数のメモリセルが、行列状に配置された第3、および第4のメモリプレーンと、第3、および第4のメモリプレーンに情報を、書き込み／読み出しする第3、および第4のセンスラッチ及び書き換え駆動回路群と、入力された内部アドレス、および読み書き制御信号に応じて、第3のセンスラッチ及び書き換え駆動回路群に出力する第3の書き換え起動信号、第4の 40

50

センスラッチ及び書き換え駆動回路群に出力する第4の書き換え起動信号、および第3、および第4のセンスラッチ及び書き換え駆動回路群に出力する第2の読み出し起動信号をそれぞれ生成する第2のメモリ領域制御回路とを有し、第1のメモリ領域制御回路の第1の読み出し起動信号が活性化され、第1のメモリ領域において、第1、および第2のセンスラッチ及び書き換え駆動回路群が第1のベリファイ読み出し動作を行っている第1の期間に、第2のメモリ領域制御回路の第3、および第4の書き換え起動信号が活性化され、第2のメモリ領域において、第3、および第4のセンスラッチ及び書き換え駆動回路群が第1、および第2の書き換え動作を行うものである。

【0023】

また、本発明は、複数のメモリセルが、記憶素子としてカルコゲナイト材料を用いた記録層を有するものである。 10

【0024】

さらに、本発明は、複数のメモリセルが、さらに選択素子としてダイオードを有する構成からなる。

【0025】

また、本発明は、第1の期間に続いて、第1、および第2の書き換え起動信号が活性化され、第1のメモリ領域において、第3、および第4の書き換え動作が行われている第2の期間に、第2の読み出し起動信号が活性化され、第2のメモリ領域において第2のベリファイ読み出し動作が行われる第2の期間を有するものである。

【0026】

さらに、本願のその他の発明の概要を簡単に示す。 20

【0027】

本発明は、第1、および第2のメモリ領域を有し、該第1のメモリ領域は、複数のメモリセルが、行列状に配置された第1、および第2のメモリプレーンと、第1、および第2のメモリプレーンに情報を、書き込み／読み出しする第1、および第2のセンスラッチ及び書き換え駆動回路群と、入力された内部アドレス、および読み書き制御信号に応じて、第1のセンスラッチ及び書き換え駆動回路群に出力する第1の書き換え起動信号、第2のセンスラッチ及び書き換え駆動回路群に出力する第2の書き換え起動信号、第1のセンスラッチ及び書き換え駆動回路群に出力する第1の読み出し起動信号、および第2のセンスラッチ及び書き換え駆動回路群に出力する第2の読み出し起動信号をそれぞれ生成する第1のメモリ領域制御回路とを有し、第2のメモリ領域は、複数のメモリセルが、行列状に配置された第3、および第4のメモリプレーンと、第3、および第4のメモリプレーンに情報を、書き込み／読み出しする第3、および第4のセンスラッチ及び書き換え駆動回路群と、入力された内部アドレス、および読み書き制御信号に応じて、第3のセンスラッチ及び書き換え駆動回路群に出力する第3の書き換え起動信号、第4のセンスラッチ及び書き換え駆動回路群に出力する第4の書き換え起動信号、第3のセンスラッチ及び書き換え駆動回路群に出力する第3の読み出し起動信号、および第4のセンスラッチ及び書き換え駆動回路群に出力する第4の読み出し起動信号をそれぞれ生成する第2のメモリ領域制御回路とを有し、第1のセンスラッチ及び書き換え駆動回路群は、第1の書き換え起動信号が活性化されることにより、第1のメモリプレーンにおける第1の書き換え動作を行い、第1の読み出し起動信号が活性化されることにより、第1のメモリプレーンにおける第1のベリファイ読み出し動作を行い、第2のセンスラッチ及び書き換え駆動回路群は、第2の書き換え起動信号が活性化されることにより、第2のメモリプレーンにおける第2の書き換え動作を行い、さらに、第2の読み出し起動信号が活性化されることにより、第2のメモリプレーンにおける第2のベリファイ読み出し動作を行い、第3のセンスラッチ及び書き換え駆動回路群は、第3の書き換え起動信号が活性化されることにより、第3のメモリプレーンにおける第3の書き換え動作を行い、第3の読み出し起動信号が活性化されることにより、第3のメモリプレーンにおける第3のベリファイ読み出し動作を行い、第4の書き換え起動信号が活性化されることにより、第4のメモリプレーンにおける第4の書き換え動作を行い、さらに、第4のセンスラッチ及び書き換え駆動回路群は、第4の読み

30

40

50

出し起動信号が活性化されることにより、第4のメモリプレーンにおける第4のベリファイ読み出し動作を行い、第1、および第2の書き換え動作の後に、第3、および第4の書き換え動作を行うものである。

#### 【0028】

また、本発明は、複数のメモリチップと、該メモリチップの動作制御を行うコントローラチップとを有したメモリモジュールであって、該メモリチップは、第1、および第2のメモリ領域を有し、該第1のメモリ領域は、複数のメモリセルが、行列状に配置された第1、および第2のメモリプレーンと、第1、および第2のメモリプレーンに情報を、書き込み／読み出しする第1、および第2のセンスラッチ及び書き換え駆動回路群と、入力された内部アドレス、および読み書き制御信号に応じて、第1のセンスラッチ及び書き換え駆動回路群に出力する第1の書き換え起動信号、第2のセンスラッチ及び書き換え駆動回路群に出力する第2の書き換え起動信号、および第1、および第2のセンスラッチ及び書き換え駆動回路群に出力する第1の読み出し起動信号をそれぞれ生成する第1のメモリ領域制御回路とを有し、第2のメモリ領域は、複数のメモリセルが、行列状に配置された第3、および第4のメモリプレーンと、第3、および第4のメモリプレーンに情報を、書き込み／読み出しする第3、および第4のセンスラッチ及び書き換え駆動回路群と、入力された内部アドレス、および読み書き制御信号に応じて、第3のセンスラッチ及び書き換え駆動回路群に出力する第3の書き換え起動信号、第4のセンスラッチ及び書き換え駆動回路群に出力する第4の書き換え起動信号、および第3、および第4のセンスラッチ及び書き換え駆動回路群に出力する第2の読み出し起動信号をそれぞれ生成する第2のメモリ領域制御回路とを有し、第1のメモリ領域制御回路の第1の読み出し起動信号が活性化され、第1のメモリ領域において、第1、および第2のセンスラッチ及び書き換え駆動回路群が第1のベリファイ読み出し動作を行っている第1の期間に、第2のメモリ領域制御回路の第3、および第4の書き換え起動信号が活性化され、第2のメモリ領域において、第3、および第4のセンスラッチ及び書き換え駆動回路群が第1、および第2の書き換え動作を行うものである。

10

20

30

40

50

#### 【発明の効果】

#### 【0029】

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

#### 【0030】

(1) データの書き換え時間を高速化することができる。

#### 【0031】

(2) データの書き換え動作時におけるピーク電流を抑制することができる。

#### 【0032】

(3) 上記(1)、(2)により、信頼性の高い大容量の半導体記憶装置を実現することができる。

#### 【図面の簡単な説明】

#### 【0033】

【図1】本発明の実施の形態1における相変化メモリチップの要部回路の構成の一例を示すブロック図である。

【図2】図1の相変化メモリチップにおける上部メモリ領域の要部回路の構成の一例を示すブロック図である。

【図3】図2の上部メモリ領域における要部回路を繋ぐ配線構成の一例を示すブロック図である。

【図4】図3の上部メモリ領域における要部回路の具体的な構成の一例を示す説明図である。

【図5】図3の上部メモリ領域におけるメモリセルの構成の一例を示す説明図である。

【図6】図1の相変化メモリチップにおける2キロ・バイト書き換え動作の一例を示すタイミングチャートである。

【図 7】図 6 の書き換え動作における記憶情報の受信動作シーケンスの一例を示すタイミングチャートである。

【図 8】図 7 の書き換え動作におけるメモリプレーンへの書き換え動作シーケンスの一例を示すタイミングチャートである。

【図 9】図 8 の書き換え動作シーケンスにおける書き換え動作とベリファイ読み出し動作の位相関係の一例を示すタイミングチャートである。

【図 10】図 8 の書き換え動作シーケンスにおける上部メモリ領域の詳細動作の一例を示すタイミングチャートである。

【図 11】図 8 の書き換え動作シーケンスにおける下部メモリ領域の詳細動作の一例を示すタイミングチャートである。 10

【図 12】本発明の実施の形態 2 における相変化メモリチップの書き換え動作シーケンスの書き換え動作とベリファイ読み出し動作の位相関係の一例を示すタイミングチャートである。

【図 13】図 12 に記載の書き換え動作シーケンスにおける上部メモリ領域の詳細動作の一例を示すタイミングチャートである。

【図 14】図 13 の書き換え動作シーケンスにおける下部メモリ領域の詳細動作の一例を示す図である。

【図 15】本発明の実施の形態 3 における相変化メモリチップを用いて構成したメモリモジュールの構成の一例を示すブロック図である。 20

#### 【発明を実施するための形態】

##### 【0034】

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

##### 【0035】

また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、公知の C M O S ( 相補型 M O S ( Metal Oxide Semiconductor ) トランジスタ ) 等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。さらに、実施の形態の各メモリプレーンを構成するメモリセルは、例えば、カルコゲナイト材料の状態変化を利用して情報を記憶し、その情報による抵抗値差を検出して情報を弁別するメモリセルを用いた相変化メモリや R e R A M ( Resistive Random Access Memory ) 、 M R A M ( Magneto resistive Random Access Memory ) のようにブロック消去動作を必要としないメモリセルである。 30

##### 【0036】

###### ( 実施の形態 1 )

図 1 は、本発明の実施の形態 1 における相変化メモリチップの要部回路の構成の一例を示すブロック図、図 2 は、図 1 の相変化メモリチップにおける上部メモリ領域の要部回路の構成の一例を示すブロック図、図 3 は、図 2 の上部メモリ領域における要部回路を繋ぐ配線構成の一例を示すブロック図、図 4 は、図 3 の上部メモリ領域における要部回路の具体的な構成の一例を示す説明図、図 5 は、図 3 の上部メモリ領域におけるメモリセルの構成の一例を示す説明図、図 6 は、図 1 の相変化メモリチップにおける 2 キロ・バイト書き換え動作の一例を示すタイミングチャート、図 7 は、図 6 の書き換え動作における記憶情報の受信動作シーケンスの一例を示すタイミングチャート、図 8 は、図 7 の書き換え動作におけるメモリプレーンへの書き換え動作シーケンスの一例を示すタイミングチャート、図 9 は、図 8 の書き換え動作シーケンスにおける書き換え動作とベリファイ読み出し動作の位相関係の一例を示すタイミングチャート、図 10 は、図 8 の書き換え動作シーケンスにおける上部メモリ領域の詳細動作の一例を示すタイミングチャート、図 11 は、図 8 の書き換え動作シーケンスにおける下部メモリ領域の詳細動作の一例を示すタイミングチャートである。 40

##### 【0037】

### 《発明の概要》

本発明の第1の概要は、第1、および第2のメモリ領域（上部メモリ領域UMAR、下部メモリ領域LMAR）を有し、前記第1のメモリ領域は、複数のメモリセルが、行列状に配置された第1、および第2のメモリプレーン（小規模メモリプレーンUSMP0、小規模メモリプレーンUSMP1）と、前記第1、および前記第2のメモリプレーンに情報を、書き込み／読み出しする第1、および第2のセンスラッチ及び書き換え駆動回路群（センスラッチ及び書き換え駆動回路群USWM0、USWM1）と、入力された内部アドレス（内部アドレスINADD）、および読み書き制御信号（読み書き制御信号RWFIG）に応じて、前記第1のセンスラッチ及び書き換え駆動回路群に出力する第1の書き換え起動信号、前記第2のセンスラッチ及び書き換え駆動回路群に出力する第2の書き換え起動信号（書き換え起動信号WE0U、WE1U）、および前記第1、および前記第2のセンスラッチ及び書き換え駆動回路群に出力する第1の読み出し起動信号（読み出し起動信号REU）をそれぞれ生成する第1のメモリ領域制御回路（メモリ領域制御回路UMARCTL）とを有している。

10

### 【0038】

また、前記第2のメモリ領域は、複数のメモリセルが、行列状に配置された第3、および第4のメモリプレーン（小規模メモリプレーンUSMP0、USMP1）と、前記第3、および前記第4のメモリプレーンに情報を、書き込み／読み出しする第3、および第4のセンスラッチ及び書き換え駆動回路群（センスラッチ及び書き換え駆動回路群USWM0、USWM1）と、入力された内部アドレス（内部アドレスINADD）、および読み書き制御信号（読み書き制御信号RWFIG）に応じて、前記第3のセンスラッチ及び書き換え駆動回路群に出力する第3の書き換え起動信号、前記第4のセンスラッチ及び書き換え駆動回路群に出力する第4の書き換え起動信号（書き換え起動信号WE0L、WE1L）、および前記第3、および前記第4のセンスラッチ及び書き換え駆動回路群に出力する第2の読み出し起動信号（読み出し起動信号REL）をそれぞれ生成する第2のメモリ領域制御回路（メモリ領域制御回路LMARCTL）とを有している。

20

### 【0039】

そして、前記第1のメモリ領域制御回路の第1の読み出し起動信号が活性化され、前記第1のメモリ領域において、前記第1、および前記第2のセンスラッチ及び書き換え駆動回路群が第1のベリファイ読み出し動作を行っている第1の期間（図9の上部メモリ領域UMARにおける第1サイクルのベリファイ読み出し動作VRYU）に、前記第2のメモリ領域制御回路の第3、および第4の書き換え起動信号が活性化され、前記第2のメモリ領域において、前記第3、および前記第4のセンスラッチ及び書き換え駆動回路群が第1、および第2の書き換え動作を行う（図9の下部メモリ領域LMARにおける第1サイクルの書き込み動作PRG0L、PRG1L）ものである。

30

### 【0040】

本実施の形態は、時分割書き換え動作を行いながら、書き換え動作とベリファイ読み出し動作を交互に実行する動作シーケンスを有する相変化メモリのチップ構成の例について説明する。以下では、一例として、一回の書き換え命令と一緒に受信する記憶情報量は、ある世代のNAND型フラッシュメモリの動作単位と同等の値である2キロ・バイトとする。

40

### 【0041】

この動作単位は、一般に、512バイトの整数倍数に定められる。ここで、512バイトはハード・ディスク・ドライブ(Hard Disk Drive:HDD)においてセクタと呼ばれる情報量と同等の値である。

### 【0042】

NAND型フラッシュメモリの微細化に伴って、一本のワード線に接続されるメモリセル数が倍増されるのに応じて、当該ワード線を用いて一度に選択されるメモリセル数も倍増される傾向にある。しかし、動作単位が2キロ・バイトより大きくなても、以下で説明する動作原理は拡張可能であり、将来に渡って有効な技術である。

50

## 【0043】

以下、上記した概要に基づいて、実施の形態を詳細に説明する。

## 【0044】

## 《チップ構成》

図1は、本実施の形態における相変化メモリチップPCMCPの要部回路ブロックの構成の例を示している。図1における相変化メモリチップPCMCPは大別すると、入出力バッファI O B F、データの書き込み/読み出し動作などを行う2つのメモリ領域（上部メモリ領域U M A R、下部メモリ領域L M A R）、およびチップ制御回路C P C T Lによって構成される。

## 【0045】

10

入出力バッファI O B Fは、相変化メモリチップPCMCP外部の入出力線E X I Oと相変化メモリチップPCMCP内部の入出力線I N I Oとの間に配置され、記憶情報などの授受を双方に向かって行う。

## 【0046】

以下では、入出力線の本数を8本と仮定して説明を行うので、一度に授受される記憶情報量は8ビット（=1バイト）である。なお、入出力線の本数は8本に限らず、本発明による半導体記憶装置が組み込まれるシステムの仕様に応じて種々の形態があり得る。例えば、16本であったり、32本であったりしてもよい。これらの場合であっても、以下に説明する本実施の形態を否定するものではない。

## 【0047】

20

上述したように、メモリ領域は、上部メモリ領域U M A Rと下部メモリ領域L M A Rに分離されている。以下に示す回路ブロックや信号線群を表わす記号の頭文字は、当該回路ブロックや信号線群が属するメモリ領域を示している。

## 【0048】

すなわち、頭文字“U”は上部メモリ領域U M A Rに属する回路ブロックや信号線群であることを、頭文字“L”は下部メモリ領域L M A Rに属する回路ブロックや信号線群であることを夫々示す。

## 【0049】

30

したがって、前者の上部メモリ領域U M A Rは、メモリプレーンU M P、センスラッチ及び書き換え駆動回路群U S W B K、記憶情報レジスタ群U S D R B K、ならびにメモリ領域制御回路U M A R C T Lにより構成される。

## 【0050】

また、後者の下部メモリ領域L M A Rは、メモリプレーンL M P、センスラッチ及び書き換え駆動回路群L S W B K、記憶情報レジスタ群L S D R B K、およびメモリ領域制御回路L M A R C T Lによって構成される。

## 【0051】

40

メモリプレーンU M P、L M Pの各々は、例えば相変化材料で形成された可変抵抗素子を記憶素子に用いた複数のメモリセルが、行列状に配置された構成である。メモリプレーンU M Pに記憶される情報は、センスラッチ及び書き換え駆動回路群U S W B Kからグローバルビット線群U M G B Lを介して書き込まれる。あるいは、メモリプレーンU M Pに記憶された情報は、グローバルビット線群U M G B Lからセンスラッチ及び書き換え駆動回路群U S W B Kを介して読み出される。

## 【0052】

同様に、メモリプレーンL M Pに記憶される情報は、センスラッチ及び書き換え駆動回路群L S W B Kからグローバルビット線群L M G B Lを介して書き込まれる。あるいは、メモリプレーンL M Pに記憶された情報は、グローバルビット線群L M G B Lからセンスラッチ及び書き換え駆動回路群L S W B Kを介して読み出される。

## 【0053】

50

同図のようにメモリ領域を2つに分離して、読み書き動作に必要な回路群（詳細は後述する）を夫々に配置することにより、2つのメモリ領域を独立に制御して動作させること

ができるようになり、一方のメモリ領域にて書き換え動作を行いながら、他方のメモリ領域にてベリファイ読み出し動作を行うことが可能となる。

#### 【0054】

記憶情報レジスタ群 U S D R B K , L S D R B K の各々は、対応するメモリプレーン U M P , L M P において記憶する情報を一時的に記憶しつつ、パラレル・シリアル、またはシリアル・パラレル変換する回路ブロックである。

#### 【0055】

記憶情報レジスタ群 U S D R B K は、データ線群 U M D L を介してセンスラッチ及び書き換え駆動回路群 U S W B K に接続される。また、記憶情報レジスタ群 U S D R B K は、相変化メモリチップ P C M C P 内部の入出力線 I N I O を介して入出力バッファ I O B F に接続される。10

#### 【0056】

同様に、記憶情報レジスタ群 L S D R B K は、データ線群 L M D L を介してセンスラッチ及び書き換え駆動回路群 L S W B K に接続される。また、記憶情報レジスタ群 L S D R B K は、相変化メモリチップ P C M C P 内部の入出力線 I N I O を介して入出力バッファ I O B F に接続される。

#### 【0057】

センスラッチ及び書き換え駆動回路群 U S W B K , L S W B K の各々は、読み出し動作において対応するメモリプレーン U M P , L M P から読み出した微小信号を分別、増幅して、さらに一時的に記憶する機能を有する複数のセンスラッチを有する。20

#### 【0058】

また、書き換え動作において、記憶情報レジスタ群 U S D R B K , L S D R B K に一時的に記憶された情報に応じたパルスを、選択されたメモリセルに印加する機能を有する複数の書き換え駆動回路を有する。

#### 【0059】

メモリ領域制御回路 U M A R C T L , L M A R C T L の各々は、後述するチップ制御回路 C P C T L から入力される内部アドレス I N A D D 、および読み書き制御信号 R W S I G に応じて、メモリ領域内部の回路ブロックを制御するための三対の信号を発生する回路ブロックである。30

#### 【0060】

第1の信号対は、メモリプレーン U M P , L M P 内のワード線を選択的に活性化するためのグローバルワード線群 U M G W L , L M G W L である。第2の信号対は、センスラッチ及び書き換え駆動回路群 U S W B K , L S W B K を選択的に活性化するための読み書き起動信号群 U M R W E S I G , L M R W E S I G である。第3の信号対は、記憶情報レジスタ群 U S D R B K , L S D R B K を制御するための記憶情報レジスタ起動信号群 U M D R E S I G , L M D R E S I G である。

#### 【0061】

チップ制御回路 C P C T L は、アドレス制御回路 A D D C T L 、コマンド・レジスタ及び制御論理回路 C R C L 、ならびに電圧発生回路 V R G T によって構成される。アドレス制御回路 A D D C T L は、相変化メモリチップ P C M C P 内部の入出力線 I N I O から受信した先頭ロウ・アドレス信号および先頭カラム・アドレス信号を夫々デコードして、相変化メモリチップ P C M C P 内部の先頭アドレス S T A D D を発生する。40

#### 【0062】

さらに、この先頭アドレス S T A D D と後述する読み書き制御信号 R W S I G に応じて、相変化メモリチップ P C M C P 内部のアドレス I N A D D を発生する。内部アドレス I N A D D は、各メモリ領域と後述するコマンド・レジスタ及び制御論理回路 C R C L に入力される。

#### 【0063】

コマンド・レジスタ及び制御論理回路 C R C L は、相変化メモリチップ P C M C P 内部の入出力線 I N I O との間でコマンド信号の授受を行うと共に、受信したコマンド信号を50

一時的に記憶する。また、受信したコマンド信号と前述の内部アドレス I N A D D に応じて、相変化メモリチップ P C M C P 内部を制御するための信号、すなわち読み書き制御信号 R W S I G を発生する。

#### 【0064】

電圧発生回路 V R G T は、相変化メモリチップ P C M C P 内部の入出力線 I N I O を介して受信する信号と読み書き制御信号 R W S I G とに応じて、相変化メモリチップ P C M C P 内部の電圧を制御する回路である。

#### 【0065】

例えば、読み出し動作の場合、選択されたメモリセルにおけるデータ破壊を防ぐために、システム電源（同図では省略）よりも低い読み出し電圧を発生する。あるいは、書き換え動作の場合、選択されたメモリセルにおいて確実に相変化を起こすために、システム電源と同等か、それよりも高い書き換え電圧を発生する。

10

#### 【0066】

##### 《メモリ領域の構成》

次に、図 2～図 4 に従って、図 1 に示したメモリ領域の構成を詳細に説明する。

#### 【0067】

図 2 は一例として、上部メモリ領域 U M A R の回路ブロック構成を示している。この図 2 の特徴は後述するように、メモリプレーン U M P が (x + 1) 個の小規模メモリプレーン U S M P 0 ~ U S M P x に論理的に分割された構成になっているのに応じて、センスラッチ及び書き換え駆動回路群 U S W B K と記憶情報レジスタ群 U S D R B K も (x + 1) 個の回路ブロックに論理的に分割されている点にある。

20

#### 【0068】

センスラッチ及び書き換え駆動回路群 U S W B K は、(x + 1) 個の小規模センスラッチ及び書き換え駆動回路群 U S W M 0 ~ U S W M x で構成される。これらの小規模センスラッチ及び書き換え駆動回路群 U S W M 0 ~ U S W M x は、小規模グローバルビット線群 U M G B L 0 ~ U M G B L x を介して、小規模メモリプレーン U S M P 0 ~ U S M P x に接続されて、対応する小規模メモリプレーン U S M P 0 ~ U S M P x との間で、記憶情報の読み出し及び書き換えを行う。

#### 【0069】

記憶情報レジスタ群 U S D R B K は、(y + 1) 個の小規模記憶情報レジスタ群 U S D R 0 ~ U S D R y で構成される。これら小規模記憶情報レジスタ群 U S D R 0 ~ U S D R y の各々は、(x + 1) 個の z バイト・レジスタ U Z B R 0 ~ U Z B R x で構成される。

30

#### 【0070】

これら z バイト・レジスタ U Z B R 0 ~ U Z B R x の各々は、対応する小規模メモリプレーン U S M P 0 ~ U S M P x が記憶する情報を一時的に記憶する回路群である。小規模記憶情報レジスタ群 U S D R 0 ~ U S D R y の各々は、共通のデータ線群 U M D L 0 ~ U M D L x を介して、小規模記憶情報レジスタ群 U S D R 0 ~ U S D R y からなるセンスラッチ及び書き換え駆動回路群 U S W B K に接続されている。

#### 【0071】

より具体的には、各小規模記憶情報レジスタ群 U S D R 0 ~ U S D R y における z バイト・レジスタ U Z B R 0 ~ U Z B R x は、図 3 に示すように対応するデータ線群 U M D L 0 ~ U M D L x を介して小規模センスラッチ及び書き換え駆動回路群 U S W M 0 ~ U S W M x に夫々接続されている。

40

#### 【0072】

ここで、データ線群 U M D L 0 ~ U M D L x は、図 1 に記載のデータ線群 U M D L の構成要素である。また、詳細は後述するが、図 1 に示した相変化メモリチップ P C M C P は上部メモリ領域 U M A R 、下部メモリ領域 L M A R の各々に記憶情報レジスタ群 U S D R B K 、L S D R B K を配置することにより、大容量の記憶情報を独立的かつ連続的に読み書きすることができる。

#### 【0073】

50

図4は一例として、上部メモリ領域UMARにおける各回路ブロックの構成を詳細に示している。小規模メモリプレーンUSMP0~USMPxの各々は、同図における小規模メモリプレーンUSMP0に代表されるように、m行n列の行列状に配置されたメモリタイルMT00~MTmnで構成される。

#### 【0074】

これら $(m+1) \times (n+1)$ 個のメモリタイルMT00~MTmnは、 $(m+1)$ 組の小規模グローバルワード線群UMGWL0~UMGWLmと $(n+1)$ 組の小規模グローバルビット線群UMGBL0~MGBLnとの交点に夫々配置される。

#### 【0075】

ここで、 $(m+1)$ 組の小規模グローバルワード線群UMGWL0~MGLWmは、グローバルワード線群UMGWLの構成要素である。また、 $(n+1)$ 組の小規模グローバルビット線群UMGBL0~UMGBLnは、グローバルビット線群UMGBLの構成要素である。

#### 【0076】

メモリタイルMT00~MTmnの各々は、メモリタイルMT0nに代表されるように、 $(j+1)$ 行 $(k+1)$ 列の行列状に配置されたメモリセルMC00~MCjkと、ビット線選択回路MUX、 $(j+1)$ 個のワードドライバWD0~WDjとで構成される。

#### 【0077】

これら $(j+1) \times (k+1)$ 個のメモリセルMC00~MCjkは、 $(j+1)$ 本のワード線WL0~WLjと $(k+1)$ 本のビット線BL0~BLkとの交点に夫々配置される。

#### 【0078】

例えば、メモリセルMC00は、図5に示すように、カルコゲナイド材料形成された抵抗変化型の記憶素子RとダイオードDとが、ワード線WL0とビット線BL0との交点に直列接続された構造である。

#### 【0079】

ビット線選択回路MUXは、 $(k+1)$ 本のビット線BL0~BLkとグローバルビット線GBLnUとの間に配置されて、 $(k+1)$ 本のビット線BL0~BLkの中から選択された一本のビット線をグローバルビット線GBLnUに接続する。

#### 【0080】

ワードドライバWD0~WDjは、ワード線WL0~WLjとグローバルワード線GWL00U~GWL0jU(すなわち小規模グローバルワード線群UMGWL0)との間に配置される。

#### 【0081】

グローバルワード線GWL00U~GWL0jUの中から選択された1本のグローバルワード線に応じたワード・ドライバが活性化されることによって、 $(j+1)$ 本のワード線WL0~WLjの中の1本が選択されて、所望の電圧が供給される。

#### 【0082】

一般に、相変化メモリでは、ジュール熱を用いて情報が書き換えられるので、カルコゲナイド材料で形成された記録層を熱するのに必要十分な電流を印加する必要があるため、電流源たるワードドライバの駆動能力を大きくしなければならない。

#### 【0083】

しかし、上述した構成および動作のメモリタイルにすることで、1つのメモリタイルにおいて、読み書き動作が行われるメモリセルは1つとなる。よって、ワードドライバの回路面積を小さくできて、メモリセルの占有率を向上させることが可能となる。

#### 【0084】

センスラッチ及び書き換え駆動回路群USWBKにおいて、 $(x+1)$ 個の小規模センスラッチ及び書き換え駆動回路群USWM0~USWMxの各々は、例えば小規模センスラッチ及び書き換え駆動回路群USWM0内のセンスラッチSL0と書き換え駆動回路WDC0とによる対のような $(n+1)$ 対のセンスラッチ(SL0~SLn)及び書き換え

10

20

30

40

50

駆動回路 (WDC0 ~ WDCn) で構成される。

【0085】

これらのセンスラッチ - 書き換え駆動回路の対は、(n + 1) 本のグローバルビット線 GBL00U ~ GBL0nU (すなわち小規模グローバルビット線群 UMGBL0) に夫々配置される。

【0086】

なお、(n + 1) 対のセンスラッチ及び書き換え駆動回路の各々は図 3 に示したように、例えば小規模センスラッチ及び書き換え駆動回路群 USWM0 のようにデータ線群 UMDL0 を介して、記憶情報レジスタ群 USDRLBK 内の小規模記憶情報レジスタ群 USDRL0 ~ USDRLy における z バイト・レジスタ UZBR0 と接続されている。 10

【0087】

《書き換え動作の概要》

図 6 は、2 キロ・バイト書き換え動作の一例を示している。ロウレベルとなっているコマンド・ラッチ起動信号 CLE をハイレベルに駆動し、ハイレベルとなっているチップ起動信号 CEB、およびアドレス・ラッチ起動信号 ALE をロウレベルに駆動する。

【0088】

この後、2 キロ・バイト書き込みのコマンド信号 PG1 が外部の入出力線 EXIO を介して入力される。このコマンド信号 PG1 はライト起動信号 WEB の立ち上りエッジによって、相変化メモリチップ PCMCP に取り込まれる。

【0089】

次に、ハイレベルとなっているコマンド・ラッチ起動信号 CLE をロウレベル、ロウレベルとなっているアドレス・ラッチ起動信号 ALE をハイレベルに夫々駆動して、先頭カラム・アドレスを 2 回 (CA1、CA2)、先頭ロウ・アドレスを 3 回 (RA1、RA2、RA3) に分けて順に入力する。 20

【0090】

これらのアドレスは、ライト起動信号 WEB の立ち上りエッジによって相変化メモリチップ PCMCP に取り込まれる。なお、カラム・アドレスが 2 回、ロウ・アドレスが 3 回入力されるのは、NAND 型フラッシュメモリの規格の一例に合わせたものであり、これらとは異なる長さのアドレスが異なる順序で入力するようなチップ仕様とすることも可能である。 30

【0091】

続いて、ハイレベルとなっているアドレス・ラッチ起動信号 ALE をロウレベルに駆動して、2 キロ・バイトの記憶情報 D0 ~ D2047 を外部の入出力線 EXIO から入力する。ここで、記憶情報 D0 ~ D2047 の各々は、1 バイト (= 8 ビット) の情報量である。

【0092】

さらに、ロウレベルとなっているコマンド・ラッチ起動信号 CLE をハイレベルに駆動して、コマンド信号 PG2 を外部の入出力線 EXIO から入力する。このコマンド信号 PG2 が、ライト起動信号 WEB の立ち上りエッジによって相変化メモリチップ PCMCP に取り込まれた後、両メモリ領域にて書き換え動作が行われる。 40

【0093】

この時、ハイレベルとなっているレディー / ビジー信号 RBB はロウレベルに駆動される。書き換え動作が終了すると、ロウレベルとなっているレディー / ビジー信号 RBB がハイレベルに駆動される。

【0094】

ここで、記憶情報 D0 の入力開始から書き換え動作終了までに要する時間を、2 キロ・バイト書き換え動作時間 TPG で表すことにする。また、スタート・カラム・アドレス、およびスタート・ロウ・アドレスが入力されるアドレス入力時間 TWIA と、記憶情報が小規模記憶情報レジスタ群に格納されるデータ格納時間 TWIR と、レディー / ビジー信号 RBB がロウレベルに駆動されるビジー時間 TWB とを含む時間をアクセスサイクル時間 T 50

W C とする。2キロ・バイト書き換え動作時間 T P G の大半は、データ格納時間 T W R とビギー時間 T W B である。

#### 【0095】

最後に、書き換え動作が成功したか否かを確認するために、状態読み出しコマンド信号 R D S を入力する。状態読み出しコマンド信号 R D S は、ライト起動信号 W E B の立ち上がりエッジにて相変化メモリチップ P C M C P 内部に取り込まれる。そして、読み出し起動信号 R E B に同期して、書き換え後の状態 R I O 0 が外部の入出力線 E X I O から出力される。

#### 【0096】

《書き換え動作における一時的な記憶動作》

外部の入出力線 E X I O から内部の入出力線 I N I O へ入力された2キロ・バイトの記憶情報 D 0 ~ D 2 0 4 7 は、図7に示すような手順で上部メモリ領域 U M A R 、および下部メモリ領域 L M A R 内の記憶情報レジスタ群 U S D R B K , L S D R B K に夫々取り込まれる。

#### 【0097】

図7に示した動作シーケンスの特徴は、2キロ・バイトの記憶情報 D 0 ~ D 2 0 4 7 が 1 2 8 バイト単位に分割されており、上部メモリ領域 U M A R , 下部メモリ領域 L M A R へ交互に転送される点にある。

#### 【0098】

ここで、図3に示した上部メモリ領域 U M A R の記憶情報レジスタ群 U S D R B K には、2キロ・バイトの半分の情報量である 1 0 2 4 バイトが転送される。ここで、一本のグローバルワード線に結合されるメモリタイル数が 1 0 2 4 個の場合、一度に読み書きできる情報量は 1 2 8 バイト (= 1 0 2 4 ビット) となるので、1 0 2 4 バイトの記憶情報は 8 回に分けて書き込まれることになる。

#### 【0099】

したがって、書き換え動作シーケンスとの整合性をとりながら、1 0 2 4 バイトの記憶情報の全てを格納する観点から、記憶情報レジスタ群 U S D R B K は、1 2 8 バイトを1つの単位とした8つの小規模記憶情報レジスタ群 U S D R 0 ~ U S D R y ( y = 7 ) で形成されるのが望ましい。

#### 【0100】

さらに、後述するように、例えば 1 6 バイト (= 1 2 8 ビット) ずつ時分割書き換えを行う場合、これら8つの小規模記憶情報レジスタ群 U S D R 0 ~ U S D R 7 の各々は、8個の z バイト・レジスタ U Z B R 0 ~ U Z B R x ( x = 7 ) で形成されるのが望ましい。

#### 【0101】

さて、図7には、読み書き制御信号 R W S I G の構成要素のうち、グローバル・記憶情報レジスタ起動信号 G W I E U 、 G W I E L が記載されている。一方のグローバル・記憶情報レジスタ起動信号 G W I E U は、上部メモリ領域 U M A R 内のメモリ領域制御回路 U M A R C T L に入力されて、内部の入出力線 I N I O から入力された記憶情報を上部メモリ領域 U M A R 内の記憶情報レジスタ群 U S D R B K に一時的に記憶するために用いられる。

#### 【0102】

他方のグローバル・記憶情報レジスタ起動信号 G W I E L は、下部メモリ領域 L M A R 内のメモリ領域制御回路 L M A R C T L に入力されて、内部の入出力線 I N I O から入力された記憶情報を下部メモリ領域 L M A R 内の記憶情報レジスタ群 L S D R B K に一時的に記憶するために用いられる。また、内部アドレス I N A D D の構成要素のうち、内部口ウ・アドレス I X と内部カラム・アドレス I Y が記載されている。

#### 【0103】

さらに、図7には、上部メモリ領域 U M A R 、下部メモリ領域 L M A R における記憶情報レジスタ起動信号群 U M D R E S I G , L M D R E S I G の構成要素のうち、記憶情報入力起動信号 W I E U , W I E L と記憶情報出力起動信号 W O E U , W O E L が記載され

10

20

30

40

50

ている。

**【0104】**

前者の記憶情報入力起動信号WIEU, WIELは、内部の入出力線INIOから転送されてきた記憶情報を各メモリ領域内の記憶情報レジスタ群USDRBK, LSDRBKに一時的に記憶するために夫々用いられる。

**【0105】**

後者の記憶情報出力起動信号WOEU, WOELは、記憶情報レジスタ群USDRBK, LSDRBKに一時的に記憶している情報を、データ線群UMDL, LMDLを介して対応するセンスラッチ及び書き換え駆動回路群USWBK, LSBWKに選択的に送信するために夫々用いられる。

10

**【0106】**

以下に、動作の詳細を述べる。

**【0107】**

まず、先頭アドレス信号(図7のロウ・アドレスRA2およびロウ・アドレスRA3)の入力が完了すると、始めの128バイトの記憶情報を取り込むための内部カラム・アドレスIY0U~IY127Uと、128周期のグローバル・記憶情報レジスタ起動信号GWI EUが夫々発生される。

**【0108】**

すると、上部メモリ領域UMARにおいて、グローバル・記憶情報レジスタ起動信号GWI EUに同期した記憶情報入力起動信号WIEUが発生される。これら内部カラム・アドレスIY0U~IY127Uと記憶情報入力起動信号WIEUに同期して、記憶情報D0~D127が上部メモリ領域UMAR内の記憶情報レジスタ群USDRBKにおける小規模記憶情報レジスタ群USDR0のzバイト・レジスタUZBRO~UZBR7へ順に入力される。

20

**【0109】**

次に、記憶情報D128~D255を取り込むための内部カラム・アドレスIY0L~IY127Lと、128周期のグローバル・記憶情報レジスタ起動信号GWIELが夫々発生される。

**【0110】**

すると、下部メモリ領域LMARにおいて、グローバル・記憶情報レジスタ起動信号GWIELに同期した記憶情報入力起動信号WIELが発生される。これら内部カラム・アドレスIY0L~IY127Lと記憶情報入力起動信号WIELに同期して、記憶情報D128~D255が下部メモリ領域LMAR内の記憶情報レジスタ群LSDRBKにおける小規模記憶情報レジスタ群LSDR0のzバイト・レジスタLZBRO~LZBR7へ順に入力される。

30

**【0111】**

続いて、記憶情報D256~D383を取り込むための内部カラム・アドレスIY128U~IY255Uと、128周期のグローバル・記憶情報レジスタ起動信号GWI EUが夫々発生される。

**【0112】**

すると、上部メモリ領域UMARにおいて、グローバル・記憶情報レジスタ起動信号GWI EUに同期した記憶情報入力起動信号WIEUが発生される。これら内部カラム・アドレスIY128U~IY255Uと記憶情報入力起動信号WIEUに同期して、記憶情報D256~D383が上部メモリ領域UMAR内の記憶情報レジスタ群USDRBKにおける小規模記憶情報レジスタ群USDR1のzバイト・レジスタUZBRO~UZBR7へ順に入力される。

40

**【0113】**

以下同様に、記憶情報の転送が行われて、記憶情報D1792~D1919がメモリ領域UMAR内の記憶情報レジスタ群USDRBKにおける小規模記憶情報レジスタ群USDR7へ、記憶情報D1920~D2047が下部メモリ領域LMAR内の記憶情報レジ

50

スタ群 L S D R B K における小規模記憶情報レジスタ群 L S D R 7 へ入力される。

【 0 1 1 4 】

以上で、記憶情報の転送が終了する。

【 0 1 1 5 】

このとき、受信される記憶情報の全てが記憶情報レジスタ群 U S D R B K , L S D R B K の夫々に記憶される前に、一部の記憶情報を先行して対応するセンスラッチ及び書き換え駆動回路群 U S W B K , L S W B K に送ることもできる。

【 0 1 1 6 】

《メモリプレーンへの書き換え動作》

上部メモリ領域 U M A R 、および下部メモリ領域 L M A R の記憶情報レジスタ群 U S D R B K , L S D R B K に入力された合計 2 キロ・バイトの記憶情報は、図 8 に示すように 2 つのメモリプレーン U M P , L M R におけるグローバルワード線が交互に選択されることによって、128 バイトずつ書き込まれる。

10

【 0 1 1 7 】

この図 8 には、読み書き制御信号 R W S I G の構成要素のうち、グローバル書き換え起動信号 G W E U , G W E L が記載されている。一方のグローバル書き換え起動信号 G W E U は、上部メモリ領域 U M A R 内のメモリ領域制御回路 U M A R C T L に入力される。他方のグローバル書き換え起動信号 G W I E L は、下部メモリ領域 L M A R 内のメモリ領域制御回路 L M A R C T L に入力される。

20

【 0 1 1 8 】

また、上部メモリ領域 U M A R 、および下部メモリ領域 L M A R における記憶情報レジスタ起動信号群 U M D R E S I G , L M D R E S I G に加えて、読み書き起動信号群 U M R W E S I G , L M R W E S I G の構成要素である読み出し起動信号 R E U , R E L と書き換え起動信号 W E U , W E L とが夫々記載されている。

20

【 0 1 1 9 】

前者の読み出し起動信号 R E U , R E L は、対応するセンスラッチ及び書き換え駆動回路群 U S W B K , L S W B K 内の各センスラッチを起動するために用いられる。後者の書き換え起動信号 W E U , W E L は、対応する同回路群内（センスラッチ及び書き換え駆動回路群 U S W B K , L S W B K ）の各書き換え駆動回路を起動するために用いられる。

30

【 0 1 2 0 】

2 キロ・バイトの記憶情報を各メモリ領域 U M A R , L M A R 内の記憶情報レジスタ群 U S D R B K , L S D R B K に一時的に書き込み、コマンド信号 P G 2 が入力されると、位相の異なる 8 周期のグローバル書き換え起動信号 G W E U , G W E L と 8 つの内部口ウ・アドレス I X m 0 ~ I X m 7 、さらに位相の異なる記憶情報出力起動信号 W O E U , W O E L が夫々順に発生される。

30

【 0 1 2 1 】

すなわち、最初の内部口ウ・アドレス I X m 0 が発行されると、各メモリ領域 U M A R , L M A R 内のメモリ領域制御回路 U M A R C T L , L M A R C T L がグローバル書き換え起動信号 G W E U , G W E L に同期して、内部口ウ・アドレス I X m 0 に応じたグローバルワード線 G W L m 0 U , G W L m 0 L を夫々選択する。

40

【 0 1 2 2 】

また、上部メモリ領域 U M A R では、記憶情報出力起動信号 W O E 0 U が活性化されることにより、記憶情報レジスタ群 U S D R B K における小規模記憶情報レジスタ群 U S D R 0 に一時記憶されている 128 バイトの記憶情報 D 0 ~ D 1 2 7 が、センスラッチ及び書き換え駆動回路群 U S W B K に転送されて、書き込み動作が開始される。

40

【 0 1 2 3 】

また、下部メモリ領域 L M A R では、グローバル書き換え起動信号 G W E U とグローバル書き換え起動信号 G W E L との位相差に応じた時間を置いて、記憶情報出力起動信号 W O E 0 L が活性化されることにより、記憶情報レジスタ群 L S D R B K における小規模記憶情報レジスタ群 L S D R 0 に一時記憶されている 128 バイトの記憶情報 D 1 2 8 ~ D

50

255が、センスラッチ及び書き換え駆動回路群L SWBKに転送されて、書き込み動作が開始される。

【0124】

続いて、内部ロウ・アドレスIXm1が発行されると、各メモリ領域UMAR, LMAR内のメモリ領域制御回路UMARCTL, LMARCTLがグローバル書き換え起動信号GWEU, GVELに同期して、内部ロウ・アドレスIXm1に応じたグローバルワード線GWLm1U, GWLm1Lを夫々選択する。

【0125】

また、上部メモリ領域UMARでは、記憶情報出力起動信号WOE1Uが活性化されることにより、記憶情報レジスタ群USDREBKにおける小規模記憶情報レジスタ群USDRIに一時記憶されている128バイトの記憶情報D256～D383が、センスラッチ及び書き換え駆動回路群USWBKに転送されて、書き込み動作が開始される。 10

【0126】

また、下部メモリ領域LMARでは、グローバル書き換え起動信号GWEUとグローバル書き換え起動信号GVELとの位相差に応じた時間を置いて、記憶情報出力起動信号WOE1Lが活性化されることにより、記憶情報レジスタ群LSDREBKにおける小規模記憶情報レジスタ群LSDR1に一時記憶されている128バイトの記憶情報D384～D511が、センスラッチ及び書き換え駆動回路群LSWBKに転送されて、書き込み動作が開始される。 20

【0127】

以上の動作と同様に、後続の記憶情報は、内部ロウ・アドレスIXm2～IXm7に応じて、上部メモリ領域UMARと下部メモリ領域LMARに交互に128バイトずつ書き込まれる。

【0128】

次に、図8に示した書き換え動作の詳細について、一例として、記憶情報D0～D255の書き込み動作に注目して説明する。

【0129】

本書き換え動作の特徴は、図9に示すように2つある。第1の特徴は、上部メモリ領域UMARにおける書き込み動作PRG0U～PRGxUと下部メモリ領域LMARにおける書き込み動作PRG0L～PRGxLを交互に繰り返し実行すると共に、一方のメモリ領域において書き込み動作(PRG0U～PRGxU、またはPRG0L～PRGxL)を行いながら、他方のメモリ領域においてベリファイ読み出し動作(VRYL、またはVRYU)を行う点にある。 30

【0130】

ここで、ベリファイ読み出し動作の回数は、メモリセルの特性バラツキの程度に依存するが、後述する図10および図12に示す動作シーケンスの例では10回である。

【0131】

第2の特徴は、128バイトの記憶情報が(x+1)分割されて、(x+1)分の2キロ・バイトずつ選択的に書き込まれている点にある。分割数は、図1に示した相変化メモリチップPCMCPが許容されている書き換え動作電流に応じて決定される。 40

【0132】

後述する図10および図12に示す動作シーケンスの例では、xは7である。つまり、書き込み動作PRG0U～PRGxUおよび書き込み動作PRG0L～PRGxL(x=7)の各々では、128バイトの記憶情報が8分割されて16バイトずつ書き込まれている。

【0133】

このような選択動作は、例えば上部メモリ領域UMARでは、図10に示すように、読み書き制御信号群UMRWESIGの構成要素である書き換え起動信号WE0U～WE7Uに従って行われる。

【0134】

10

20

30

40

50

書き換え起動信号WE0Uは、図4におけるセンスラッチ及び書き換え駆動回路群USWBKにおける小規模センスラッチ及び書き換え駆動回路群USWM0に対応して入力される。

#### 【0135】

同様に、書き換え起動信号WE1Uは、小規模センスラッチ及び書き換え駆動回路群USWM1、書き換え起動信号WE2Uは小規模センスラッチ及び書き換え駆動回路群USWM2、書き換え起動信号WE3Uは小規模センスラッチ及び書き換え駆動回路群USWM3に対応して夫々入力される。

#### 【0136】

また、書き換え起動信号WE4Uは小規模センスラッチ及び書き換え駆動回路群USWM4、書き換え起動信号WE5Uは小規模センスラッチ及び書き換え駆動回路群USWM5、書き換え起動信号WE6Uは小規模センスラッチ及び書き換え駆動回路群USWM6、書き換え起動信号WE7Uは小規模センスラッチ及び書き換え駆動回路群USWMx(x=7)に対応して夫々入力される。

#### 【0137】

したがって、記憶情報レジスタ群USDRBKにおける小規模記憶情報レジスタ群USDR0内のzバイト・レジスタUZBR0(ここで、z=16)に一時記憶されている記憶情報D0~D15は、小規模センスラッチ及び書き換え駆動回路群USWM0における書き換え駆動回路WDC0~WDCn(n=127)を介して、小規模メモリプレーンUSMP0の各々でグローバルワード線GWLm0Uと交わるメモリタイルMTm0~MTmn(n=127)におけるメモリセルに書き込まれる。

#### 【0138】

例えば、このメモリセルがMC00の場合、メモリ領域制御回路UMARCTLは、アドレス制御回路ADDCTLにて生成された先頭アドレスに従ってビット線選択回路MUXを制御して、メモリタイルMTm0~MTmn(n=127)におけるビット線BL0の各々とグローバルビット線GBL00U~GBL0nUとを接続する。

#### 【0139】

同様にして、記憶情報レジスタ群USDRBKにおける小規模記憶情報レジスタ群USDR0内のzバイト・レジスタUZBR1に一時記憶されている記憶情報D16~D31は、小規模センスラッチ及び書き換え駆動回路群USWM1における書き換え駆動回路WDC0~WDCn(n=127)を介して、小規模メモリプレーンUSMP1の各々でグローバルワード線GWLm0Uと交わるメモリタイルMTm0~MTmn(n=127)におけるメモリセルに書き込まれる。

#### 【0140】

以降、同じようにして、記憶情報D32~D127の書き込み動作が行われた後、読み書き制御信号群UMRWESIGの構成要素である読み出し起動信号REUを活性化することによって、これら128バイトの記憶情報を同時に読み出して、書き換え動作が成功したか否かの判定を行う。

#### 【0141】

以上の動作を、書き換え動作が成功するまで、最大10回繰り返して、記憶情報D0~D127の書き込み動作を完了する。

#### 【0142】

同様に、下部メモリ領域LMARでは図12に示すように、読み書き制御信号LRWSIGの構成要素である書き換え起動信号WE0L~WE7Lに従って、記憶情報D128~D255の書き換え動作が行われる。

#### 【0143】

すなわち、書き換え起動信号WE0Lはセンスラッチ及び書き換え駆動回路群LSWBKにおける小規模センスラッチ及び書き換え駆動回路群LSWM0に対応して入力されることは、図1および図4を参照すれば容易に理解できる。

#### 【0144】

10

20

30

40

50

同様に、書き換え起動信号WE1Lは小規模センスラッチ及び書き換え駆動回路群LSWM1、書き換え起動信号WE2Lは小規模センスラッチ及び書き換え駆動回路群LSWM2、書き換え起動信号WE3Lは小規模センスラッチ及び書き換え駆動回路群LSWM3、書き換え起動信号WE4Lは小規模センスラッチ及び書き換え駆動回路群LSWM4に対応して夫々入力される。

#### 【0145】

さらに、書き換え起動信号WE5Lは小規模センスラッチ及び書き換え駆動回路群LSWM5、書き換え起動信号WE6Lは小規模センスラッチ及び書き換え駆動回路群LSWM6、書き換え起動信号WE7Lは小規模センスラッチ及び書き換え駆動回路群LSWM $x$ ( $x = 7$ )に対応して夫々入力される。

10

#### 【0146】

したがって、記憶情報レジスタ群LSDRBKにおける小規模記憶情報レジスタ群LSDR0内のzバイト・レジスタLZBR0(ここでは、 $z = 16$ )に一時記憶されている記憶情報D128～D143は、小規模センスラッチ及び書き換え駆動回路群LSWM0における書き換え駆動回路WDC0～WDCn( $n = 127$ )を介して、小規模メモリプレーンLSMP0の各々でグローバルワード線GWLm0Lと交わるメモリタイルMTm0～MTmn( $n = 127$ )におけるメモリセルに書き込まれる。

#### 【0147】

例えば、このメモリセルがMC00(図4)の場合、メモリ領域制御回路LMARCTLはアドレス制御回路ADDCTLにて生成された先頭アドレスに従ってビット線選択回路MUXを制御して、メモリタイルMTm0～MTmn( $n = 127$ )におけるビット線BL0の各々とグローバルビット線GBL00L～GBL0nLとを接続する。

20

#### 【0148】

同様にして、記憶情報レジスタ群LSDRBKにおける小規模記憶情報レジスタ群LSDR0内のzバイト・レジスタLZBR1に一時記憶されている記憶情報D144～D159は、小規模センスラッチ及び書き換え駆動回路群LSWM1における書き換え駆動回路WDC0～WDCn( $n = 127$ )を介して、小規模メモリプレーンLSMP1の各々でグローバルワード線GWLm0Lと交わるメモリタイルMTm0～MTmn( $n = 127$ )におけるメモリセルに書き込まれる。

#### 【0149】

以降、同じようにして、記憶情報D160～D255の書き込み動作が行われた後、読み書き制御信号LRWSIGの構成要素である読み出し起動信号RELを活性化することによって、これら128バイトの記憶情報を同時に読み出して、書き換え動作が成功したか否かの判定を行う。

30

#### 【0150】

以上の動作を、書き換え動作が成功するまで、最大10回繰り返して、記憶情報D128～D255の書き込み動作を完了する。

#### 【0151】

図10および図12では、256バイトの記憶情報D0～D255の書き換え動作に注目したが、残りの1792バイトの記憶情報D256～D2047についても同様な動作シーケンスにて書き換えられる。

40

#### 【0152】

例えば上部メモリ領域UMARでは、記憶情報レジスタ群USDRAKにおける小規模記憶情報レジスタ群USDRA1内のzバイト・レジスタUZBR0に一時記憶されている記憶情報D256～D271が、小規模センスラッチ及び書き換え駆動回路群USWM0における書き換え駆動回路WDC0～WDCn( $n = 127$ )を介して、小規模メモリプレーンUSMP0の各々でグローバルワード線GWLm1Uと交わるメモリタイルMTm0～MTmn( $n = 127$ )におけるメモリセルに書き込まれる。

#### 【0153】

続いて、記憶情報レジスタ群USDRAKにおける小規模記憶情報レジスタ群USDRA

50

1内のzバイト・レジスタUZBR1に一時記憶されている記憶情報D272～D287が、小規模センスラッチ及び書き換え駆動回路群USWM1における書き換え駆動回路WD<sub>C0</sub>～WD<sub>Cn</sub>(n=127)を介して、小規模メモリプレーンUSMP1の各々でグローバルワード線GWLm1Uと交わるメモリタイルMTm0～MTmn(n=127)におけるメモリセルに書き込まれる。以下、記憶情報D288～D383の書き込み動作も同様である。

#### 【0154】

また、別の例として、例えば下部メモリ領域LMARでは、記憶情報レジスタ群LSDR<sub>BK</sub>における小規模記憶情報レジスタ群LSDR1内のzバイト・レジスタUZBR0に一時記憶されている記憶情報D384～D399が、小規模センスラッチ及び書き換え駆動回路群LSWM0における書き換え駆動回路WD<sub>C0</sub>～WD<sub>Cn</sub>(n=127)を介して、小規模メモリプレーンLSMP0の各々でグローバルワード線GWLm1Lと交わるメモリタイルMTm0～MTmn(n=127)におけるメモリセルに書き込まれる。10

#### 【0155】

続いて、記憶情報レジスタ群LSDRBKにおける小規模記憶情報レジスタ群LSDR1内のzバイト・レジスタUZBR1に一時記憶されている記憶情報D400～D415が、小規模センスラッチ及び書き換え駆動回路群LSWM1における書き換え駆動回路WD<sub>C0</sub>～WD<sub>Cn</sub>(n=127)を介して、小規模メモリプレーンLSMP1の各々でグローバルワード線GWLm1Lと交わるメモリタイルMTm0～MTmn(n=127)におけるメモリセルに書き込まれる。以下、記憶情報D416～D511の書き込み動作も同様である。20

#### 【0156】

このような構成と動作により、本実施の形態1によれば、次の効果が得られる。

#### 【0157】

すなわち、メモリセルの特性バラツキが大きい場合の相変化メモリチップPCMCPにおいて、一方のメモリ領域においてベリファイ読み出し動作を行いながら、他方のメモリ領域において時分割書き込み動作を行うことによって、ベリファイ読み出し動作に要する時間と、時分割書き込み動作に要する時間を相殺することができて、書き換え動作時間を抑制しながら、ベリファイ読み出し動作と再書き込み動作との組み合せによる動作信頼性の向上と、時分割書き込み動作による動作電流のピーク値抑制を両立することが可能となる。30

#### 【0158】

なお、本実施の形態1では、以上の通り、2キロ・バイトの書き換え動作を行うために、2キロ・バイトの記憶情報を128バイトずつ16個に分割して上部メモリ領域UMDR、および下部メモリ領域LMDRに対し、それぞれ8回書き換え動作を行う。このため、メモリプレーンMPに対する内部アドレスを8回生成する。また小規模レジスタ群を128バイト毎に8本（両方で16本）準備している。

#### 【0159】

別の方法として、記憶情報D0～D2047と内部カラム・アドレスIYがそれぞれ一対一に対応したデータ構造を取らない方法もある。40

#### 【0160】

例えば、小規模記憶情報レジスタ群USDRO～USD<sub>R7</sub>、LSDR0～LSDR<sub>7</sub>に入力される記憶情報量をカウントするカウンタを用いて、送られてきた記憶情報量を計測し、記憶情報量が所定の値になった時に、新たな小規模記憶情報レジスタ群に後続の記憶情報を入力する。この方法を用いると、先頭部を除く記憶情報は内部カラム・アドレスIYに対して一対一に対応させる必要がなくなり、相変化メモリチップPCMCP内で転送するデータを低減させて、信号線駆動電力を抑制することができる。

#### 【0161】

また、これまでには、一時的に格納された記憶情報を小規模記憶情報レジスタ群USDRO～USD<sub>Ry</sub>(y=7), LSDR0～LSDR<sub>y</sub>(y=7)の中の一つから小規模メ50

モリプレーン U S M P 0 ~ U S M P x , L S M P 0 ~ L S M P x ( x = 7 ) に書き込む度に、ワード線を選択し直していた。

#### 【 0 1 6 2 】

しかし、メモリセルの選択動作はこれに限定されず、1つのメモリタイル内にビット線 B L 0 ~ B L k を8本以上 ( k > 7 ) 配置すれば、メモリタイル内の1つのビット線選択回路 M U X だけを切り替えるようなメモリ選択動作も可能である。

#### 【 0 1 6 3 】

この場合、上部メモリ領域 U M A R では、8つの小規模記憶情報レジスタ群 U S D R 0 ~ U S D R y ( y = 7 ) の全てのデータが、同一ワード線上のメモリセルに書き込まれる。

10

#### 【 0 1 6 4 】

同様に、下部メモリ領域 L M A R では、8つの小規模記憶情報レジスタ群 L S D R 0 ~ L S D R y ( y = 7 ) の全てのデータが、同一ワード線上のメモリセルに書き込まれる。よって、ワード線の選択回数が低減されるので、ワード線駆動電力を抑制することができる。

#### 【 0 1 6 5 】

##### ( 実施の形態 2 )

図12は、本発明の実施の形態2における相変化メモリチップの書き換え動作シーケンスの書き換え動作とベリファイ読み出し動作の位相関係の一例を示すタイミングチャート、図13は、図12に記載の書き換え動作シーケンスにおける上部メモリ領域の詳細動作の一例を示すタイミングチャート、図14は、図13の書き換え動作シーケンスにおける下部メモリ領域の詳細動作の一例を示す図である。

20

#### 【 0 1 6 6 】

##### 《 発明の概要 》

本発明の第2の概要は、第1、および第2のメモリ領域（上部メモリ領域 U M A R 、下部メモリ領域 L M A R ）を有し、前記第1のメモリ領域は、複数のメモリセルが、行列状に配置された第1、および第2のメモリプレーン（小規模メモリプレーン U S M P 0 , U S M P 1 ）と、前記第1、および前記第2のメモリプレーンに情報を、書き込み／読み出しする第1、および第2のセンスラッチ及び書き換え駆動回路群（小規模センスラッチ及び書き換え駆動回路群 U S W M 0 , U S W M 1 ）と、入力された内部アドレス（内部アドレス I N A D D ）、および読み書き制御信号（読み書き制御信号 R W S I G ）に応じて、前記第1のセンスラッチ及び書き換え駆動回路群に出力する第1の書き換え起動信号、前記第2のセンスラッチ及び書き換え駆動回路群に出力する第2の書き換え起動信号（書き換え起動信号 W E 0 U , W E 1 U ）、前記第1のセンスラッチ及び書き換え駆動回路群に出力する第1の読み出し起動信号、および前記第2のセンスラッチ及び書き換え駆動回路群に出力する第2の読み出し起動信号（読み出し起動信号 R E 0 U , R E 1 U ）をそれぞれ生成する第1のメモリ領域制御回路（図1の U M A R C T L ）とを有している。

30

#### 【 0 1 6 7 】

前記第2のメモリ領域は、複数のメモリセルが、行列状に配置された第3、および第4のメモリプレーン（小規模メモリプレーン U S M P 0 , U S M P 1 ）と、前記第3、および前記第4のメモリプレーンに情報を、書き込み／読み出しする第3、および第4のセンスラッチ及び書き換え駆動回路群（小規模センスラッチ及び書き換え駆動回路群 U S W M 0 , U S W M 1 ）と、入力された内部アドレス（内部アドレス I N A D D ）、および読み書き制御信号（読み書き制御信号 R W S I G ）に応じて、前記第3のセンスラッチ及び書き換え駆動回路群に出力する第3の書き換え起動信号、前記第4のセンスラッチ及び書き換え駆動回路群に出力する第4の書き換え起動信号（書き換え起動信号 W E 0 U , W E 1 U ）、前記第3のセンスラッチ及び書き換え駆動回路群に出力する第3の読み出し起動信号、および前記第4のセンスラッチ及び書き換え駆動回路群に出力する第4の読み出し起動信号（読み出し起動信号 R E 0 L , R E 1 L ）をそれぞれ生成する第2のメモリ領域制御回路（メモリ領域制御回路 L M A R C T L ）とを有している。

40

50

## 【0168】

また、前記第1のセンスラッチ及び書き換え駆動回路群は、前記第1の書き換え起動信号が活性化されることにより、前記第1のメモリプレーンにおける第1の書き換え動作を行い、前記第1の読み出し起動信号が活性化されることにより、前記第1のメモリプレーンにおける第1のベリファイ読み出し動作を行い、前記第2のセンスラッチ及び書き換え駆動回路群は、前記第2の書き換え起動信号が活性化されることにより、前記第2のメモリプレーンにおける第2の書き換え動作を行い、さらに、前記第2の読み出し起動信号が活性化されることにより、前記第2のメモリプレーンにおける第2のベリファイ読み出し動作を行い、前記第3のセンスラッチ及び書き換え駆動回路群は、前記第3の書き換え起動信号が活性化されることにより、前記第3のメモリプレーンにおける第3の書き換え動作を行い、前記第3の読み出し起動信号が活性化されることにより、前記第3のメモリプレーンにおける第3のベリファイ読み出し動作を行い、前記第4のセンスラッチ及び書き換え駆動回路群は、前記第4の読み出し起動信号が活性化されることにより、前記第4のメモリプレーンにおける第4の書き換え動作を行い、さらに、前記第4のセンスラッチ及び書き換え駆動回路群は、前記第4のメモリプレーンにおける第4のベリファイ読み出し動作を行い、前記第1、および前記第2の書き換え動作の後に、前記第3、および前記第4の書き換え動作を行うものである。

10

## 【0169】

以下、上記した概要に基づいて、実施の形態を詳細に説明する。

20

## 【0170】

本実施の形態2では、別の書き換え動作シーケンスを説明する。

## 【0171】

本書き換え動作シーケンスの特徴は、時分割書き換え動作に合わせて、ベリファイ読み出し動作も時分割で行う点にある。例えば、図12に示す書き換え動作シーケンスにおいて、上部メモリ領域UMARにおいて記憶情報D0～D127を、下部メモリ領域LMARにおいて記憶情報D128～D255を夫々書き込む場合、上部メモリ領域UMARにおける書き込み動作と下部メモリ領域LMARにおける書き込み動作は、図9に示した書き換え動作シーケンスと同様に交互に行われる。

## 【0172】

しかし、例えば、上部メモリ領域において16バイトの記憶情報D0～D15を書き込む場合のように、書き込み動作PRG0Uの直後にベリファイ読み出し動作VRY0Uを行いうる点が異なる。

30

## 【0173】

このような書き換え動作シーケンスを実現するために、読み書き制御信号の構成要素である読み出し起動信号も、書き換え起動信号と同様に複数の多相信号とし、小規模センスラッチ及び書き換え駆動回路群毎に設ける。

## 【0174】

すなわち、上部メモリ領域UMARでは、図13に示すように読み書き制御信号群UMRWESIGの構成要素は読み出し起動信号RE0U～RE7Uで構成する。

40

## 【0175】

ここで、読み出し起動信号RE0Uは小規模センスラッチ及び書き換え駆動回路群USWM0、読み出し起動信号RE1Uは小規模センスラッチ及び書き換え駆動回路群USWM1、読み出し起動信号RE2Uは小規模センスラッチ及び書き換え駆動回路群USWM2、読み出し起動信号RE3Uは小規模センスラッチ及び書き換え駆動回路群USWM3に対応して夫々入力される。

## 【0176】

さらに、読み出し起動信号RE4Uは小規模センスラッチ及び書き換え駆動回路群USWM4、読み出し起動信号RE5Uは小規模センスラッチ及び書き換え駆動回路群USWM5、読み出し起動信号RE6Uは小規模センスラッチ及び書き換え駆動回路群USWM6、読み出し起動信号RE7Uは小規模センスラッチ及び書き換え駆動回路群USWM7

50

に対応して夫々入力される。

【0177】

例えば、読み出し起動信号R E 0 Uが、小規模メモリプレーンU S M P 0に記憶情報D 0～D 1 5を書き込んだ直後に活性化されることにより、小規模センスラッチ及び書き換え駆動回路群U S W M 0におけるセンスラッチS L 0～S L n (n = 1 2 7)が起動されて、小規模メモリプレーンU S M P 0における直前の書き込み動作で選択されたメモリセルが記憶している情報が読み出される。

【0178】

そして、この読み出し情報と記憶情報レジスタ群U S D R B Kにおける小規模記憶情報レジスタ群U S D R 0のzバイト・レジスタU Z B R 0に一時的に記憶している情報とがセンスラッチS L 0～S L n (n = 1 2 7)内に内蔵されている比較器によって比較されて、所望の記憶情報が正しく書き込まれたか否かが判断される。

10

【0179】

同様に、下部メモリ領域L M A Rでは、図14に示すように読み書き制御信号L M R W E S I Gの構成要素は読み出し起動信号R E 0 L～R E 7 Lで構成する。

【0180】

ここで、読み出し起動信号R E 0 Lは小規模センスラッチ及び書き換え駆動回路群L S W M 0、読み出し起動信号R E 1 Lは小規模センスラッチ及び書き換え駆動回路群L S W M 1、読み出し起動信号R E 2 Lは小規模センスラッチ及び書き換え駆動回路群L S W M 2、読み出し起動信号R E 3 Lは小規模センスラッチ及び書き換え駆動回路群L S W M 3に対応して夫々入力される。

20

【0181】

また、読み出し起動信号R E 4 Lは小規模センスラッチ及び書き換え駆動回路群L S W M 4、読み出し起動信号R E 5 Lは小規模センスラッチ及び書き換え駆動回路群L S W M 5、読み出し起動信号R E 6 Lは小規模センスラッチ及び書き換え駆動回路群L S W M 6、読み出し起動信号R E 7 Lは小規模センスラッチ及び書き換え駆動回路群L S W M 7に対応して夫々入力される。

30

【0182】

例えば、読み出し起動信号R E 0 Lが、小規模メモリプレーンL S M P 0に記憶情報D 1 2 8～D 1 4 3を書き込んだ直後に活性化されることにより、小規模センスラッチ及び書き換え駆動回路群L S W M 0におけるセンスラッチS L 0～S L n (n = 1 2 7)が起動されて、小規模メモリプレーンL S M P 0における直前の書き込み動作で選択されたメモリセルが記憶している情報が読み出される。

【0183】

そして、この読み出し情報と記憶情報レジスタ群L S D R B Kにおける小規模記憶情報レジスタ群L S D R 0のzバイト・レジスタL Z B R 0に一時的に記憶している情報とがセンスラッチS L 0～S L n (n = 1 2 7)内に内蔵されている比較器によって比較されて、所望の記憶情報が正しく書き込まれたか否かが判断される。

【0184】

相変化メモリの書き換え動作では、前述したように、ジュール熱によってカルコゲナイト材料による記録層の状態を変化させる。したがって、材料の組成や記録層の構造によつては、書き換え動作の後の予熱のために、若干の抵抗変化が生じる可能性がある。

40

【0185】

しかし、本実施の形態で説明してきた構成と動作により、全メモリセルの書き換え動作とベリファイ読み出し動作の間隔が等しくなるので、若干の抵抗変化が生じた場合においても、その変化量を見越した書き換え動作の成否判定を行うことができて、メモリセルの抵抗値をより均一に制御することが可能となる。

【0186】

それにより、本実施の形態2によれば、更に高信頼な相変化メモリを実現することが可能となる。

50

## 【0187】

(実施の形態3)

図15は、本発明の実施の形態3における相変化メモリチップを用いて構成したメモリモジュールの構成の一例を示すブロック図である。

## 【0188】

《発明の概要》

本発明の第3の概要は、複数のメモリチップ(相変化メモリチップPCMCP0～PCMCP3)と、前記メモリチップの動作制御を行うコントローラチップ(コントローラブロックCTLRBLK)とを有したメモリモジュール(メモリモジュールPCMMDL)から構成されている。

10

## 【0189】

前記メモリチップは、第1、および第2のメモリ領域(上部メモリ領域UMAR、下部メモリ領域LMAR)を有し、前記第1のメモリ領域は、複数のメモリセルが、行列状に配置された第1、および第2のメモリプレーン(小規模メモリプレーンUSMP0、小規模メモリプレーンUSMP1)と、前記第1、および前記第2のメモリプレーンに情報を書き込み/読み出しする第1、および第2のセンスラッチ及び書き換え駆動回路群(小規模センスラッチ及び書き換え駆動回路群USWM0, USWM1)と、入力された内部アドレス(内部アドレスINADD)、および読み書き制御信号(読み書き制御信号RW SIG)に応じて、前記第1のセンスラッチ及び書き換え駆動回路群に出力する第1の書き換え起動信号、前記第2のセンスラッチ及び書き換え駆動回路群に出力する第2の書き換え起動信号(書き換え起動信号WE0U, WE1U)、および前記第1、および前記第2のセンスラッチ及び書き換え駆動回路群に出力する第1の読み出し起動信号(読み出し起動信号REU)をそれぞれ生成する第1のメモリ領域制御回路(メモリ領域制御回路UMARCTL)とを有している。

20

## 【0190】

また、前記第2のメモリ領域は、複数のメモリセルが、行列状に配置された第3、および第4のメモリプレーン(小規模メモリプレーンUSMP0、USMP1)と、前記第3、および前記第4のメモリプレーンに情報を書き込み/読み出しする第3、および第4のセンスラッチ及び書き換え駆動回路群(小規模センスラッチ及び書き換え駆動回路群USWM0, USWM1)と、入力された内部アドレス(内部アドレスINADD)、および読み書き制御信号(読み書き制御信号RW SIG)に応じて、前記第3のセンスラッチ及び書き換え駆動回路群に出力する第3の書き換え起動信号、前記第4のセンスラッチ及び書き換え駆動回路群に出力する第4の書き換え起動信号(書き換え起動信号WE0L, WE1L)、および前記第3、および前記第4のセンスラッチ及び書き換え駆動回路群に出力する第2の読み出し起動信号(読み出し起動信号REL)をそれぞれ生成する第2のメモリ領域制御回路(メモリ領域制御回路LMARCTL)とを有している。

30

## 【0191】

そして、前記第1のメモリ領域制御回路の第1の読み出し起動信号が活性化され、前記第1のメモリ領域において、前記第1、および前記第2のセンスラッチ及び書き換え駆動回路群が第1のベリファイ読み出し動作を行っている第1の期間(図9の上部メモリ領域UMARにおける第1サイクルのベリファイ読み出し動作VRYU)に、前記第2のメモリ領域制御回路の第3、および第4の書き換え起動信号が活性化され、前記第2のメモリ領域において、前記第3、および前記第4のセンスラッチ及び書き換え駆動回路群が第1、および第2の書き換え動作を行う(図9の下部メモリ領域LMARにおける第1サイクルの書き込み動作PRG0L, PRG1L)ものである。

40

## 【0192】

以下、上記した概要に基づいて、実施の形態を詳細に説明する。

## 【0193】

本実施の形態3では、先の実施の形態1, 2で説明した相変化メモリのセルアレイを適用したメモリモジュールPCMMDLの構成例について、図15を参照しながら説明する

50

。

【0194】

メモリモジュールP C M M D Lは、相変化メモリチップP C M C P 0～P C M C P 3、外付けのランダム・アクセス・メモリR A M 1、コントローラブロックC T L R B L Kで構成される。

【0195】

相変化メモリチップP C M C P 0～P C M C P 3の各々は、相変化メモリアレイP C M Aと周辺回路P E R Iとで構成される。相変化メモリアレイP C M Aは例えば、図1に示したメモリ領域U M A R、L M A Rとで構成される。周辺回路P E R Iは、入出力バッファI O B Fとチップ制御回路C P C T Lとで構成される。

10

【0196】

外付けのランダム・アクセス・メモリR A M 1は、S R A M(スタティック・ランダム・アクセス・メモリ)またはD R A M(ダイナミック・ランダム・アクセス・メモリ)である。

【0197】

コントローラブロックC T L R B L Kは、マイクロ・プロセッサ・ユニットM P U、ランダム・アクセス・メモリR A M 0、読み出し専用メモリ(リード・オンリー・メモリ)R O M、相変化メモリインターフェイスP C M I F、およびホスト機器インターフェイスH O S T I Fで構成される。

20

【0198】

ランダム・アクセス・メモリR A M 0は、S R A MまたはD R A Mである。外付けのランダム・アクセス・メモリR A M 1やランダム・アクセス・メモリR A M 0は、相変化メモリチップP C M C P 0～P C M C P 3から読み出した記憶情報や、相変化メモリチップP C M C P 0～P C M C P 3へ新たに書き込む情報を一時的に保持する。

【0199】

W e a r l e v e l i n gや誤り訂正などのプログラムは、読み出し専用メモリR O Mに記憶されている。マイクロ・プロセッサ・ユニットM P Uは、このプログラムを読み出して、W e a r l e v e l i n gを実行する。

【0200】

コントローラブロックC T L R B L Kの各ユニットは、相変化メモリインターフェイスP C M I Fから相変化メモリ信号線群P C M S I Gを介して相変化メモリチップP C M C P 0～P C M C P 3と接続される。

30

【0201】

また、R A M信号線群R A M S I Gを介して外付けのランダム・アクセス・メモリR A M 1と接続される。さらに、ホスト機器インターフェイスH O S T I Fからホスト機器信号線群H O S T S I Gを介してホスト機器H O S Tと接続される。

【0202】

コントローラブロックC T L R B L Kは、ホスト機器H O S Tから転送された命令に基づいて、コマンドを発行して相変化メモリインターフェイスP C M I Fに出力したり、相変化メモリチップP C M C P 0～P C M C P 3へのデータ転送のタイミング調整を行ったりする。

40

【0203】

以上のような構成と機能により、大容量かつ高信頼のメモリモジュールを実現することができる。

【0204】

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

【0205】

例えば、本発明は、単体メモリチップに限らず、オンチップ・メモリに適用することも

50

可能である。また、本発明の概念は、記憶素子にカルコゲナイド材料を用いた相変化メモリを前提にしていた。しかし、記憶素子の材料は限定されず、相変化メモリに限らず、磁気抵抗ランダム・アクセス・メモリや抵抗性メモリなど、ブロック消去動作を必要としない様々な半導体メモリに適用することも可能である。

#### 【産業上の利用可能性】

#### 【0206】

本発明は、相変化メモリにおけるデータの書き換え技術に適している。

#### 【符号の説明】

#### 【0207】

P C M C P	相変化メモリチップ	10
U M A R	上部メモリ領域	
L M A R	下部メモリ領域	
L M P	メモリプレーン	
U S M P 0	小規模メモリプレーン	
U S M P 1	小規模メモリプレーン	
U S W B K	センスラッチ及び書き換え駆動回路群	
U S W M 0 ~ U S W M x	小規模センスラッチ及び書き換え駆動回路群	
U M A R C T L	メモリ領域制御回路	
L M A R C T L	メモリ領域制御回路	
I O B F	入出力バッファ	20
C P C T L	チップ制御回路	
E X I O	入出力線	
I N I O	入出力線	
U M P	メモリプレーン	
U S D R B K	記憶情報レジスタ群	
L S D R B K	記憶情報レジスタ群	
L S W B K	センスラッチ及び書き換え駆動回路群	
U M G B L	グローバルビット線群	
L M G B L	グローバルビット線群	
U M D L	データ線群	30
L M D L	データ線群	
U M G W L	グローバルワード線群	
L M G W L	グローバルワード線群	
A D D C T L	アドレス制御回路	
V R G T	電圧発生回路	
C R C L	コマンド・レジスタ及び制御論理回路	
U S W M 0 ~ U S W M x	小規模センスラッチ及び書き換え駆動回路群	
U M G B L 0 ~ U M G B L x	小規模グローバルビット線群	
U S D R 0 ~ U S D R y	小規模記憶情報レジスタ群	
U Z B R 0 ~ U Z B R x	z バイト・レジスタ	40
U M D L 0 ~ U M D L x	データ線群	
M T 0 0 ~ M T m n	メモリタイル	
U M G W L 0 ~ U M G W L m	小規模グローバルワード線群	
M C 0 0 ~ M C j k	メモリセル	
M U X	ビット線選択回路	
W D 0 ~ W D j	ワードドライバ	
W L 0 ~ W L j	ワード線	
B L 0 ~ B L k	ビット線	
R	記憶素子	
D	ダイオード	50


G B L 0 0 U ~ G B L 0 n U グローバルビット線  
 G W L 0 0 U ~ G W L 0 j U グローバルワード線  
 S L 0 ~ S L n センスラッチ  
 W D C 0 ~ W D C n 書き換え駆動回路  
 L S D R 0 ~ L S D R y 小規模記憶情報レジスタ群  
 L Z B R 0 ~ L Z B R 7 z バイト・レジスタ  
 C T L R B L K コントローラブロック  
 P C M M D L メモリモジュール  
 P C M 0 ~ P C M 3 相変化メモリ  
 R A M 1 , R A M 1 メモリ  
 P C M A 相変化メモリアレイ  
 P E R I 周辺回路  
 M P U マイクロ・プロセッサ・ユニット  
 P C M I F 相変化メモリインタフェイス  
 H O S T I F ホスト機器インタフェイス  
 R O M 専用メモリ  
 P C M S I G 相変化メモリ信号線群  
 R A M S I G R A M 信号線群  
 H O S T S I G ホスト機器信号線群  
 H O S T ホスト機器

10

20


【図 1】

図 1



【図 2】


図 2




〔 図 3 〕

【 図 4 】

図 3




4



【図5】


【 図 7 】

☒ 5




【 四 6 】

☒ 6




7




【図 8】

図 8




【図 9】


図 9




【図 10】




【図 11】




【図 12】



【図 13】



【図 14】



【図 15】

