

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2017 年 10 月 12 日(12.10.2017)



(10) 国際公開番号

WO 2017/175578 A1


- (51) 国際特許分類:
H03K 17/687 (2006.01) H02J 7/00 (2006.01)
- (21) 国際出願番号: PCT/JP2017/011192
- (22) 国際出願日: 2017 年 3 月 21 日(21.03.2017)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2016-075884 2016 年 4 月 5 日(05.04.2016) JP
- (71) 出願人: 株式会社オートネットワーク技術研究所 (AUTONETWORKS TECHNOLOGIES, LTD.) [JP/JP]; 〒5108503 三重県四日市市西末広町 1 番 1 4 号 Mie (JP). 住友電装株式会社 (SUMITOMO WIRING SYSTEMS, LTD.) [JP/JP]; 〒5108503 三重県四日市市西末広町 1 番 1 4 号 Mie (JP). 住友電気工業株式会社 (SUMITOMO ELECTRIC INDUSTRIES, LTD.) [JP/JP]; 〒5410041 大阪府大阪市中央区北浜四丁目 5 番 3 3 号 Osaka (JP).
- (72) 発明者: 杉沢 佑樹(SUGISAWA, Yuuki); 〒5108503 三重県四日市市西末広町 1 番 1 4 号 株式会社オートネットワーク技術研究所内 Mie (JP).
- (74) 代理人: 河野 英仁, 外(KOHNO, Hideto et al.); 〒5400035 大阪府大阪市中央区釣鐘町二丁目 4 番 3 号 河野特許事務所 Osaka (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

[続葉有]

(54) Title: POWER SUPPLY CONTROL DEVICE

(54) 発明の名称: 給電制御装置

【図3】



31 Drive unit
A1, A2, An Load
B1, B2, Bn Control circuit
T1 Positive electrode terminal
AA Microcomputer

(57) Abstract: Provided is a power supply control device in which when at least one of n (n is an integer of 2 or more) second semiconductor switches (30) comprising n control circuits (B1, B2, ..., Bn) is switched on, a first semiconductor switch (20) is switched on. In addition, when all of the n second semiconductor switches (30) are switched off, the first semiconductor switch (20) is switched off. The cathode of a parasitic diode (Dp1) of the first semiconductor switch (20) is connected to the cathodes of the parasitic diodes (Dp2) of each of the n second semiconductor switches (30).

(57) 要約: 給電制御装置では、 n (n : 2以上の整数) 個の制御回路 (B1, B2, ..., Bn) が有する n 個の第2半導体スイッチ (30) 中の少なくとも1つをオンに切替える場合、第1半導体スイッチ (20) をオンに切替える。更に、 n 個の第2半導体スイッチ (30) の全てをオフに切替える場合、第1半導体スイッチ (20) をオフに切替える。第1半導体スイッチ (20) の寄生ダイオード (Dp1) のカソードは、 n 個の第2半導体スイッチ (30) 夫々の寄生ダイオード (Dp2) のカソードに接続されている。

WO 2017/175578 A1



添付公開書類:

— 国際調査報告 (条約第 21 条(3))

明 細 書

発明の名称： 給電制御装置

技術分野

[0001] 本発明は、複数のスイッチ夫々を介した給電を制御する給電制御装置に関する。

背景技術

[0002] 車両には、バッテリーから負荷への給電を制御する給電制御装置（例えば、特許文献 1 を参照）が搭載されている。特許文献 1 に記載の給電制御装置は、2つのNチャネル型のFET(Field Effect Transistor)を備え、一方のFETのドレインが他方のFETのドレインに接続されている。一方のFETのソースはバッテリーの正極に接続され、他方のFETのソースは負荷の一端に接続されている。バッテリーの負極は負荷の他端に接続されている。

[0003] 2つのFET夫々のドレイン及びソース間には寄生ダイオードが接続されている。2つのFET夫々において、寄生ダイオードのカソードはドレインに接続され、寄生ダイオードのアノードはソースに接続されている。従って、特許文献 1 に記載の給電制御装置では、一方のFETの寄生ダイオードのカソードは、他方のFETの寄生ダイオードのカソードに接続されている。

[0004] 2つのFETを共にオンに切替えた場合、2つのFET夫々のドレイン及びソース間に電流が流れ、バッテリーから負荷に給電される。2つのFETを共にオフに切替えた場合、2つのFET夫々のドレイン及びソース間に電流が流れることはない。更に、2つのFET夫々が有する2つの寄生ダイオードのカソードが互いに接続されているので、2つのFETが共にオフである場合において、2つの寄生ダイオードを介して電流が流れることはない。

[0005] また、2つのFETが共にオフである状態で、バッテリーを、誤って正極が負荷の他端に接続され、かつ、負極が一方のFETのソースに接続されるように接続した場合であっても、2つの寄生ダイオードを介して電流が流れないので、負荷に給電されることはない。

先行技術文献

特許文献

[0006] 特許文献1：特許第5 7 7 2 7 7 6 号公報

発明の概要

発明が解決しようとする課題

[0007] バッテリから複数の負荷への給電を制御する給電制御装置として、特許文献1に記載されているように、バッテリーと各負荷との間に2つのFETが接続されている給電制御装置が考えられる。しかしながら、この給電制御装置が備えるFETの数は、負荷の数の2倍であり、多い。このため、バッテリーと各負荷との間に2つのFETが接続されている給電制御装置には、サイズが大きく、かつ、製造費用が嵩むという問題がある。

[0008] 本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、少ない半導体スイッチで給電を適切に制御することができる給電制御装置を提供することにある。

課題を解決するための手段

[0009] 本発明に係る給電制御装置は、第1半導体スイッチと、電流入力端が該第1半導体スイッチの電流出力端に接続されている複数の第2半導体スイッチとをオン又はオフに切替える切替え部を備え、該切替え部の切替えによって、前記複数の第2半導体スイッチ夫々を介した給電を制御する給電制御装置であって、前記第1半導体スイッチの電流入力端及び電流出力端間に接続されている第1寄生ダイオードと、前記複数の第2半導体スイッチ夫々の電流入力端及び電流出力端間に接続されている複数の第2寄生ダイオードとを備え、前記第1寄生ダイオードのカソードは、前記複数の第2寄生ダイオード夫々のカソードに接続されており、前記切替え部は、前記複数の第2半導体スイッチ中の少なくとも1つをオンに切替える場合に前記第1半導体スイッチをオンに切替え、前記複数の第2半導体スイッチの全てをオフに切替える場合に前記第1半導体スイッチをオフに切替えることを特徴とする。

[0010] 本発明にあっては、第1半導体スイッチの電流出力端に、複数の第2半導体スイッチ夫々の電流入力端が接続されている。例えば、第1半導体スイッチの電流入力端にバッテリーの正極が接続され、複数の第2半導体スイッチ夫々の電流出力端に負荷が接続されている。

複数の負荷中の少なくとも1つに給電する場合、第1半導体スイッチと、給電する一又は複数の負荷に対応する一又は複数の第2半導体スイッチとをオンに切替える。これにより、バッテリーから一又は複数の負荷に給電される。

[0011] 全ての第2半導体スイッチをオフに切替える場合、第1半導体スイッチをオフに切替える。また、第1寄生ダイオードのカソードは、複数の第2寄生ダイオードのカソードに接続されている。このため、第1半導体スイッチと全ての第2半導体スイッチとがオフである状態で、バッテリーの負極が誤って第1半導体スイッチの電流入力端に接続された場合であっても、複数の負荷のいずれにも電流が流れることはない。

以上のように、 $((\text{負荷の数}) + 1)$ 個の半導体スイッチによって給電が適切に制御される。

[0012] 本発明に係る給電制御装置は、前記第1半導体スイッチは、電流入力端の電位を基準とした制御端の電圧が第1閾値以上となった場合にオンに切替わり、前記複数の第2半導体スイッチ夫々は、電流出力端の電位を基準とした制御端の電圧が第2閾値以上となった場合にオンに切替わり、カソードが前記第1半導体スイッチの制御端に接続されている複数のダイオードを備え、該ダイオードの数は前記第2半導体スイッチの数と同じであり、前記複数のダイオード夫々のアノードは、前記複数の第2半導体スイッチの制御端に接続されていることを特徴とする。

[0013] 本発明にあっては、複数の第2半導体スイッチ夫々の制御端にダイオードのアノードが接続されており、複数のダイオードのカソードに第1半導体スイッチの制御端が接続されている。このため、1つの第2半導体スイッチの制御端の電圧を上昇させた場合、第1半導体スイッチの制御端の電圧も上昇

し、第1半導体スイッチ及び第2半導体スイッチが共にオンに切替わる。従って、複数の第2半導体スイッチ中の少なくとも1つをオンに切替えた場合、第1半導体スイッチもオンに切替わる。更に、複数の第2半導体スイッチがオンである状態で、オンである1つの第2半導体スイッチの制御端の電圧を低下させた場合に、第1半導体スイッチの制御端の電圧は低下することはないので、第1半導体スイッチがオフに切替わることはない。

[0014] 本発明に係る給電制御装置は、前記第1半導体スイッチの電流入力端及び制御端間に接続される抵抗を備えることを特徴とする。

[0015] 本発明にあつては、第1半導体スイッチの電流入力端及び制御端間に抵抗が接続されているため、全ての第2半導体スイッチがオフである場合、抵抗に電流が流れることはなく、第1半導体スイッチの電流入力端及び制御端の電圧差がゼロVとなる。

第1半導体スイッチ及び第2半導体スイッチ夫々の制御端の電圧は、電流入力端及び制御端間、並びに、電流出力端及び制御端間夫々に接続されている寄生容量に制御端側から電流を供給することによって上昇し、第1半導体スイッチ及び第2半導体スイッチはオンに切替わる。

[0016] 例えば、第1半導体スイッチの電流入力端にバッテリーの正極が接続され、複数の第2半導体スイッチ夫々の電流出力端に負荷が接続されている。第1半導体スイッチがオフである状態で、1つの第2半導体スイッチの制御端の電圧を上昇させた場合、制御端の電圧がバッテリーの出力電圧以上となるまで、第2半導体スイッチの制御端に供給した全ての電力が該制御端に接続されている2つの寄生容量に供給され、該制御端の電圧が上昇する。第2半導体スイッチの制御端の電圧がバッテリーの出力電圧以上となった場合、第1半導体スイッチの制御端に接続されている2つの寄生容量と、第2半導体スイッチの制御端に接続されている2つの寄生容量とに給電される。これにより、第1半導体スイッチ及び第2半導体スイッチ夫々の制御端の電圧が上昇する。

[0017] 本発明に係る給電制御装置は、前記第1半導体スイッチの電流入力端及び

制御端間に接続され、前記複数の第2半導体スイッチ夫々の電流出力端の電位を基準として、前記第1半導体スイッチの電流入力端に負の電圧が印加された場合にオンに切替わるスイッチを備え、前記第1半導体スイッチは、電流入力端及び制御端間の電圧が略ゼロVである場合にオフであることを特徴とする。

[0018] 本発明にあっては、複数の第2半導体スイッチ夫々の電流出力端の電位を基準として、第1半導体スイッチの電流入力端に負の電圧が印加された場合、スイッチがオンに切替わり、第1半導体スイッチの電流入力端及び制御端間の電圧が略ゼロVとなり、第1半導体スイッチがオフに切替わる。従って、第1半導体スイッチと、複数の第2半導体スイッチ中の少なくとも1つとがオンであっても、複数の第2半導体スイッチ夫々の電流出力端の電位を基準として、第1半導体スイッチの電流入力端に負の電圧が印加された場合、第1半導体スイッチは強制的にオフに切替わる。このため、複数の第2半導体スイッチ夫々から第1半導体スイッチへ電流が流れることが確実に防止される。

発明の効果

[0019] 本発明によれば、少ない半導体スイッチで給電を制御することができる。

図面の簡単な説明

[0020] [図1]本実施の形態における電源システムの要部構成を示すブロック図である。

[図2]給電制御装置の回路図である。

[図3]制御回路の回路図である。

[図4]給電制御装置の動作を説明するためのタイミングチャートである。

[図5]制御回路の第2半導体スイッチのオンへの切替えの説明図である。

発明を実施するための形態

[0021] 以下、本発明をその実施の形態を示す図面に基づいて詳述する。

図1は、本実施の形態における電源システム1の要部構成示すブロック図である。電源システム1は、好適に車両に搭載されており、給電制御装置1

0、バッテリー11、導体12及び n ($n: 2$ 以上の整数)個の負荷 $A_1, A_2, \dots, A_n$ を備える。導体12は、例えば、車両のボディである。

[0022] 給電制御装置10は、導体12と、 n 個の負荷 $A_1, A_2, \dots, A_n$ 夫々の一端と、正極端子T1とに各別に接続されている。 n 個の負荷 $A_1, A_2, \dots, A_n$ 夫々の他端と、負極端子T2は導体12に接続されている。バッテリー11は、正極端子T1及び負極端子T2間に着脱可能に接続される。バッテリー11の正常な接続状態は、バッテリー11の正極及び負極夫々が正極端子T1及び負極端子T2に接続されている状態である。バッテリー11の誤った接続状態は、バッテリー11の正極及び負極夫々が負極端子T2及び正極端子T1に接続されている状態である。

[0023] バッテリー11が正常に接続されている場合、給電制御装置10を介して、バッテリー11から n 個の負荷 $A_1, A_2, \dots, A_n$ に各別に給電される。給電制御装置10は、バッテリー11から n 個の負荷 $A_1, A_2, \dots, A_n$ への給電を制御する。 n 個の負荷 $A_1, A_2, \dots, A_n$ 夫々は、車両に搭載された電気機器であり、給電されている場合に作動し、給電が停止している場合に動作を停止している。

バッテリー11の接続を誤った場合、給電制御装置10は、負極端子T2から n 個の負荷 $A_1, A_2, \dots, A_n$ に電流が流れることを防止する。

[0024] 図2は給電制御装置10の回路図である。給電制御装置10は、第1半導体スイッチ20、スイッチ21、マイクロコンピュータ(以下、マイコンという)22、 n 個の制御回路 $B_1, B_2, \dots, B_n$ 、ダイオードD1及び抵抗 R_1, R_2, R_3 を有する。

第1半導体スイッチ20はNチャネル型のFETである。従って、給電制御装置10は、更に、第1半導体スイッチ20の製造時に形成される寄生ダイオード D_{p1} 及び寄生容量 C_{s1}, C_{d1} を有する。寄生ダイオード D_{p1} は、第1半導体スイッチ20のソース及びドレイン間に接続され、寄生ダイオード D_{p1} のアノード及びカソード夫々は第1半導体スイッチ20のソース及びドレインに接続されている。寄生容量 C_{s1} は第1半導体スイッチ

20のゲート及びソース間に接続され、寄生容量 C_{d1} は第1半導体スイッチ20のゲート及びドレイン間に接続されている。寄生ダイオード D_{p1} は第1寄生ダイオードとして機能する。スイッチ21はNPN型のバイポーラトランジスタである。

[0025] 正極端子T1には、第1半導体スイッチ20のソースが接続されている。第1半導体スイッチ20のゲート及びドレイン夫々は、 n 個の制御回路B1, B2, ..., B n に接続されている。 n 個の制御回路B1, B2, ..., B n 夫々は、更に、 n 個の負荷A1, A2, ..., A n の一端に接続されている。 n 個の負荷A1, A2, ..., A n 夫々の他端は導体12に接続されている。 n 個の制御回路B1, B2, ..., B n は、更に、マイコン22に各別に接続されている。

[0026] 第1半導体スイッチ20のソースには、更に、スイッチ21のエミッタと、抵抗R1, R2夫々の一端とが接続されている。抵抗R1の他端と、スイッチ21のコレクタとは、第1半導体スイッチ20のゲートに接続されている。抵抗R2の他端は、スイッチ21のベースと、抵抗R3の一端とに接続されている。抵抗R3の他端はダイオードD1のカソードに接続されている。ダイオードD1のアノードは導体12に接続されている。

このように、スイッチ21及び抵抗R1夫々は第1半導体スイッチ20のソース及びゲート間に接続されている。

[0027] 図3は制御回路B1の回路図である。制御回路B1は、第2半導体スイッチ30、駆動部31及びダイオードD2を有する。

第2半導体スイッチ30はNチャネル型のFETである。従って、制御回路B1は、更に、第2半導体スイッチ30の製造時に形成される寄生ダイオード D_{p2} 及び寄生容量 C_{s2} , C_{d2} を有する。寄生ダイオード D_{p2} は第2半導体スイッチ30のドレイン及びソース間に接続され、寄生ダイオード D_{p2} のアノード及びカソード夫々は第2半導体スイッチ30のソース及びドレインに接続されている。寄生容量 C_{s2} は第2半導体スイッチ30のゲート及びソース間に接続され、寄生容量 C_{d2} は第2半導体スイッチ30

のゲート及びドレイン間に接続されている。寄生ダイオード D_{p2} は第2寄生ダイオードとして機能する。

[0028] 第2半導体スイッチ30のドレインは、第1半導体スイッチ20のドレインに接続されている。第2半導体スイッチ30のソースは負荷A1の一端に接続されている。第2半導体スイッチ30のゲートは、駆動部31と、ダイオードD2のアノードとに接続されている。ダイオードD2のカソードは第1半導体スイッチ20のゲートに接続されている。駆動部31は、更に、マイコン24に接続されている。

[0029] 制御回路B2, B3, ..., B_n夫々は、制御回路B1と同様に、第2半導体スイッチ30、駆動部31、ダイオードD2、寄生ダイオード D_{p2} 及び寄生容量 C_{s2} , C_{d2} を有する。従って、駆動部31、ダイオードD2、寄生ダイオード D_{p2} 及び寄生容量 C_{s2} , C_{d2} 夫々の数は第2半導体スイッチ30の数と同じである。

[0030] 制御回路B2, B3, ..., B_n夫々の第2半導体スイッチ30、駆動部31、ダイオードD2、寄生ダイオード D_{p2} 及び寄生容量 C_{s2} , C_{d2} は、第2半導体スイッチ30のソースの接続先を除き、制御回路B1の第2半導体スイッチ30、駆動部31、ダイオードD2、寄生ダイオード D_{p2} 及び寄生容量 C_{s2} , C_{d2} と同様に接続されている。制御回路B2, B3, ..., B_n夫々の第2半導体スイッチ30のソースは、負荷A2, A3, ..., A_nの一端に接続されている。

従って、第1半導体スイッチ20の寄生ダイオード D_{p1} のカソードは、 n 個の第2半導体スイッチ30夫々の寄生ダイオード D_{p2} のカソードに接続されている。

[0031] 第1半導体スイッチ20に関して、ソースの電位を基準としたゲートの電圧がオン閾値 V_{n1} 以上となった場合、ソース及びドレイン間の抵抗値が略ゼロ Ω となる。このとき、第1半導体スイッチ20はオンに切替わる。また、第1半導体スイッチ20に関して、ソースの電位を基準としたゲートの電圧がオフ閾値 V_{f1} 未満となった場合、ソース及びドレイン間の抵抗値が十

分に大きく、ソース及びドレイン間に電流が流れることは殆どない。このように、第1半導体スイッチ20において、ソースの電位を基準としたゲートの電圧がオフ閾値 V_{f1} 未満となった場合、第1半導体スイッチ20はオフに切替わる。オフ閾値 V_{f1} は、正であり、オン閾値 V_{n1} 未満である。

[0032] 同様に、第2半導体スイッチ30に関して、ソースの電位を基準としたゲートの電圧がオン閾値 V_{n2} 以上となった場合、ソース及びドレイン間の抵抗値が略ゼロ Ω である。このとき、第2半導体スイッチ30はオンに切替わる。また、第2半導体スイッチ30に関して、ソースの電位を基準としたゲートの電圧がオフ閾値 V_{f2} 未満である場合、ソース及びドレイン間の抵抗値が十分に大きく、ソース及びドレイン間に電流が流れることは殆どない。このように、第2半導体スイッチ30において、ソースの電位を基準としたゲートの電圧がオフ閾値 V_{f2} 未満となった場合、第2半導体スイッチ30はオフに切替わる。オフ閾値 V_{f2} は、正であり、オン閾値 V_{n2} 未満である。

[0033] 更に、スイッチ21に関して、エミッタの電位を基準としたベースの電圧がオン閾値 V_{n3} 以上となった場合、エミッタ及びコレクタ間の抵抗値が略ゼロ Ω である。このとき、スイッチ21はオンに切替わる。また、スイッチ21に関して、エミッタの電位を基準としたベースの電圧がオフ閾値 V_{f3} 未満である場合、エミッタ及びコレクタ間の抵抗値が十分に大きく、エミッタ及びコレクタ間に電流が流れることは殆どない。このように、スイッチ21において、エミッタの電位を基準としたゲートの電圧がオフ閾値 V_{f3} 未満となった場合、スイッチ21はオフに切替わる。オフ閾値 V_{f3} は、正であり、オン閾値 V_{n3} 未満である。

[0034] バッテリ11が正常に接続されている場合、ダイオードD1の作用により、抵抗 $R2$ 、 $R3$ に電流が流れることはない。このため、スイッチ21に関して、エミッタの電位を基準としたベースの電圧は、略ゼロVであり、オフ閾値 V_{f3} 未満である。このため、バッテリ11が正常に接続されている場合、スイッチ21はオフである。

[0035] バッテリ 1 1 の接続を誤った場合、言い換えると、制御回路 B 1, B 2, . . . B n が有する n 個の第 2 半導体スイッチ 3 0 のソースの電位を基準として、第 1 半導体スイッチ 2 0 のソースに負の電圧が印加された場合、電流が、負極端子 T 2 から導体 1 2、ダイオード D 1、抵抗 R 3, R 2 及び正極端子 T 1 の順に流れる。このとき、抵抗 R 2 で電圧降下が生じ、スイッチ 2 1 に関して、エミッタの電位を基準としたベースの電圧がオン閾値 V_{n3} 以上となり、スイッチ 2 1 がオンに切替わる。スイッチ 2 1 がオンである場合、第 1 半導体スイッチ 2 0 において、ソースの電位を基準としたゲートの電圧が、略ゼロ V であり、オフ閾値 V_{f1} 未満である。このとき、第 1 半導体スイッチ 2 0 はオフである。

[0036] 従って、バッテリ 1 1 の接続を誤った場合、スイッチ 2 1 がオンに切替わって、第 1 半導体スイッチ 2 0 がオフに切替わる。前述したように、寄生ダイオード D p 1 のカソードは、第 1 半導体スイッチ 2 0 のドレインに接続されているので、第 1 半導体スイッチ 2 0 がオフである場合、第 1 半導体スイッチ 2 0 においてドレインからソースに電流が流れることはない。このため、バッテリ 1 1 の接続を誤った場合に n 個の負荷 A 1, A 2, . . . , A n に電流が流れることはない。

[0037] 第 1 半導体スイッチ 2 0 がオフである状態でバッテリ 1 1 の接続を誤った場合、スイッチ 2 1 がオンであるか否かに無関係に、負極端子 T 2 から n 個の負荷 A 1, A 2, . . . , A n に電流が流れることはない。

また、たとえ第 1 半導体スイッチ 2 0 と、n 個の第 2 半導体スイッチ 3 0 中の少なくとも 1 つとがオンであっても、バッテリ 1 1 の接続を誤った場合、第 1 半導体スイッチ 2 0 は強制的にオフに切替わるので、n 個の負荷 A 1, A 2, . . . , A n に電流が流れることが確実に防止される。

[0038] 以下では、バッテリ 1 1 は正常に接続されている場合における給電制御装置 1 0 を説明する。説明を簡単にするため、寄生ダイオード D p 1, D p 2 及びダイオード D 2 夫々の順方向の電圧降下の幅は十分に小さいとみなす。

第 1 半導体スイッチ 2 0 においては、ゲートから寄生容量 C s 1, C d 1

に電流を供給し、ソースの電位を基準としたゲートの電圧をオン閾値 V_{n1} 以上に上昇させる。これにより、第1半導体スイッチ20をオンに切替える。

また、寄生容量 C_{s1} 、 C_{d1} に放電させることによって、ソースの電位を基準としたゲートの電圧を、オフ閾値 V_{f1} 未満に低下させる。これにより、第1半導体スイッチ20がオフに切替わる。

[0039] 第2半導体スイッチ30においては、ゲートから寄生容量 C_{s2} 、 C_{d2} に電流を供給し、ソースの電位を基準としたゲートの電圧をオン閾値 V_{n2} 以上に上昇させる。これにより、第2半導体スイッチ30をオンに切替える。

また、寄生容量 C_{s2} 、 C_{d2} に放電させることによって、ソースの電位を基準としたゲートの電圧を、オフ閾値 V_{f2} 未満に低下させる。これにより、第2半導体スイッチ30がオフに切替わる。

[0040] 制御回路 B_k ($k = 1, 2, \dots, n$) の駆動部31には、マイコン24から、負荷 A_k の駆動を指示する駆動信号と、負荷 A_k の駆動の停止を指示する停止信号とが入力される。

制御回路 B_k の駆動部31は、駆動信号が入力された場合、図示しない内部抵抗を介して、バッテリー11の出力電圧 V_b よりも高い駆動電圧を、制御回路 B_k の第2半導体スイッチ30のゲートと、第1半導体スイッチ20のゲートとに出力する。制御回路 B_k の駆動部31は、内部抵抗及びダイオード D_2 を介して、第1半導体スイッチ20のゲートに駆動電圧を出力する。

[0041] 制御回路 B_k の駆動部31が駆動電圧を出力することによって、制御回路 B_k の第2半導体スイッチ30のゲートから寄生容量 C_{s2} 、 C_{d2} に電流が供給されると共に、第1半導体スイッチ20のゲートから寄生容量 C_{s1} 、 C_{d1} に電流が供給される。これにより、寄生容量 C_{s1} 、 C_{d1} 、 C_{s2} 、 C_{d2} が充電され、第1半導体スイッチ20及び第2半導体スイッチ30夫々において、ソースの電位を基準としたゲートの電圧が上昇する。

[0042] 制御回路 B_k の駆動部31が駆動電圧を出力することによって、第1半導

体スイッチ20ではソースの電位を基準としたゲートの電圧がオン閾値 V_{n1} 以上となり、制御回路B k の第2半導体スイッチ30ではソースの電位を基準としたゲートの電圧がオン閾値 V_{n2} 以上となる。これにより、第1半導体スイッチ20と、制御回路B k の第2半導体スイッチ30とがオンに切替わる。

[0043] 従って、 n 個の制御回路B1, B2, ..., B n 中の少なくとも1つの駆動部31が駆動電圧を出力した場合、第1半導体スイッチ20はオンに切替わる。 n 個の負荷A1, A2, ..., A n の中で、オンである第2半導体スイッチ30のソースに接続されている一又は複数の負荷には、バッテリー11から給電され、一又は複数の負荷は作動する。

以上のように、 n 個の制御回路B1, B2, ..., B n の駆動部31は、 n 個の第2半導体スイッチ30の少なくとも1つをオンに切替える場合、第1半導体スイッチ20をオンに切替える。

[0044] 制御回路B k ($k = 1, 2, \dots, n$)の第2半導体スイッチ30がオンである場合、電流は、正極端子T1から、第1半導体スイッチ20のソース及びドレイン、並びに、制御回路B k における第2半導体スイッチ30のドレイン及びソースの順に流れる。

このため、第1半導体スイッチ20のソースと、制御回路B k の第2半導体スイッチ30のドレインとは電流入力端として機能し、第1半導体スイッチ20のドレインと、制御回路B k の第2半導体スイッチ30のソースとは電流出力端として機能する。第1半導体スイッチ20及び第2半導体スイッチ30夫々のゲートは制御端として機能する。

[0045] 制御回路B k の駆動部31は、停止信号が入力された場合、第2半導体スイッチ30のゲートを、内部抵抗を介して導体12に接続させる。これにより、寄生容量 C_{s2} , C_{d2} から電流が駆動部31に流れ、寄生容量 C_{s2} , C_{d2} は放電し、第2半導体スイッチ30のゲートの電圧は、オフ閾値 V_{f2} 未満となり、第2半導体スイッチ30はオフに切替わる。第2半導体スイッチ30がオフに切替わった場合、負荷A k への給電が停止し、負荷A k

は動作を停止する。

[0046] 制御回路B_kの第2半導体スイッチ30のゲートが導体12に接続されている状態で放電が終了した時点では、第2半導体スイッチ30のドレインの電圧は、バッテリー11の出力電圧V_bに略一致しており、第2半導体スイッチ30のゲート及びソース夫々の電圧は略ゼロVである。

マイコン24は、n個の制御回路B₁, B₂, ..., B_n夫々の駆動部31に駆動信号又は停止信号を出力することによって、n個の制御回路B₁, B₂, ..., B_n夫々の動作を制御する。

[0047] マイコン24がn個の駆動部31の全てに停止信号を出力し、n個の駆動部31の全てが、n個の第2半導体スイッチ30のゲートを導体12に接続させた場合、第1半導体スイッチ20のゲートへの電圧の出力が停止する。このため、寄生容量C_{s1}, C_{d1}夫々では、第1半導体スイッチ20のゲート側の一端から、電流が抵抗R₁を介して流れ、第1半導体スイッチ20の寄生容量C_{s1}, C_{d1}夫々は放電する。これにより、第1半導体スイッチ20において、ソースの電位を基準としたゲートの電圧はオフ閾値V_{f1}未満となり、第1半導体スイッチ20はオフに切替わる。

[0048] n個の第2半導体スイッチ30のゲートが導体12に接続されている状態で寄生容量C_{s1}, C_{d1}の放電が終了した時点では、寄生容量C_{s1}, C_{d1}夫々の両端間の電圧は略ゼロVであり、寄生容量C_{s1}, C_{d1}夫々が蓄積している電力は略ゼロWである。

[0049] 以上のように、n個の制御回路B₁, B₂, ..., B_nの駆動部31の全てが第2半導体スイッチ30のゲートを、内部抵抗を介して導体12に接続した場合、第1半導体スイッチ20はオフに切替わる。n個の制御回路B₁, B₂, ..., B_nの駆動部31は、n個の第2半導体スイッチ30の全てをオフに切替える場合、第1半導体スイッチ20をオフに切替える。

n個の制御回路B₁, B₂, ..., B_nの駆動部31は切替え部として機能する。

[0050] 給電制御装置10では、n個のダイオードD₂の作用により、第1半導体

スイッチ20の寄生容量 C_{s1} 、 C_{d1} から n 個の駆動部31に電流が流れることはない。このため、駆動電圧を出力している複数の駆動部31中の1つが、第2半導体スイッチ30のゲートを、内部抵抗を介して導体12に接続した場合であっても、第1半導体スイッチ20はオンに維持される。

言い換えると、複数の第2半導体スイッチ30がオンである状態で、オンである1つの第2半導体スイッチ30のゲートの電圧を低下させた場合に、第1半導体スイッチ20のゲートの電圧が低下することはないので、第1半導体スイッチ20がオフに切替わることはない。

[0051] 図4は、給電制御装置10の動作を説明するためのタイミングチャートである。ここでは、 n が3である場合における給電制御装置10の動作を説明する。図4には、第1半導体スイッチ20のオン及びオフの推移と、制御回路B1、B2、B3夫々の第2半導体スイッチ30のオン及びオフの推移とが示されている。

[0052] 図4に示すように、3個の第2半導体スイッチ30の全てがオフに切替わった場合、第1半導体スイッチ20はオフに切替わる。また、3個の第2半導体スイッチ30中の少なくとも1つがオンである場合、第1半導体スイッチ20はオンである。

[0053] 3個の負荷A1、A2、A3の中でオンである第2半導体スイッチ30のソースに接続されている負荷に給電され、この負荷は作動する。また、3個の負荷A1、A2、A3の中でオフである第2半導体スイッチ30のソースに接続されている負荷に給電されず、この負荷は動作を停止する。

[0054] 例えば、制御回路B1、B2夫々の第2半導体スイッチ30がオンであり、かつ、制御回路B3の第2半導体スイッチ30がオフである場合、負荷A1、A2は作動し、負荷A3は動作を停止する。

[0055] 給電制御装置10において、第1半導体スイッチ20と、 n 個の第2半導体スイッチ30とがオフである状態で、制御回路B k ($k=1, 2, \dots, n$)の駆動部31が、第1半導体スイッチ20と、制御回路B k の第2半導体スイッチ30とをオフからオンに切替える速度は速い。

比較対象の給電制御装置は、抵抗 R_1 が設けられておらず、かつ、第1半導体スイッチ20のゲートがダイオードD2を介さずに制御回路Bkの第2半導体スイッチ30のゲートに接続されている給電制御装置である。比較対象の給電制御装置でも、制御回路Bkの駆動部31が駆動電圧を出力することによって、第1半導体スイッチ20と、制御回路Bkの第2半導体スイッチ30とをオフからオンに切替えることが可能である。

当然のことながら、給電制御装置10及び比較対象の給電制御装置夫々において、制御回路Bkの駆動部31が供給する電力は同じである。

[0056] 図5は、制御回路Bkの第2半導体スイッチ30のオンへの切替えの説明図である。図5には、制御回路Bkの第2半導体スイッチ30におけるソースの電圧 V_{s2} 及びゲートの電圧 V_{g2} 夫々の推移が示されている。以下では、ソースの電圧 V_{s2} 及びゲートの電圧 V_{g2} 夫々をソース電圧 V_{s2} 及びゲート電圧 V_{g2} と記載する。ソース電圧 V_{s2} 及びゲート電圧 V_{g2} 夫々は、導体12の電位を基準とした電圧である。ゲート電圧 V_{g2} 及びソース電圧 V_{s2} 夫々の推移は太線及び細線で示されている。ゲート電圧 V_{g2} 及びソース電圧 V_{s2} の推移が重なる部分は太線で示されている。

給電制御装置10、及び、比較対象の給電制御装置夫々について、ソース電圧 V_{s2} 及びゲート電圧 V_{g2} 夫々の推移の傾向は、変わらない。

[0057] 以下では、制御回路Bkの駆動部31が駆動電圧の出力を開始してからゲート電圧 V_{g2} がオフ閾値 V_{f2} に到達するまでの期間を第1期間と記載し、ゲート電圧がオフ閾値 V_{f2} に到達してからソース電圧 V_{s2} がバッテリー11の出力電圧 V_b に到達するまでの期間を第2期間と記載する。更に、ソース電圧 V_{s2} がバッテリー11の出力電圧 V_b に到達してから、ゲート電圧 V_{g2} が駆動電圧に到達するまでの期間を第3期間と記載する。給電制御装置10における第1期間及び第2期間夫々の長さは、比較対象の給電制御装置における第1期間及び第2期間の長さよりも短い。給電制御装置10における第3期間の長さは、比較対象の給電制御装置における第3期間の長さと略同じである。

- [0058] まず、比較対象の給電制御装置におけるオンへの切替えについて述べる。比較対象の給電制御装置では、第1半導体スイッチ20、及び、 n 個の制御回路B1, B2, ..., B n の第2半導体スイッチ30がオフである場合、電流が正極端子T1から寄生容量C s 1及び駆動部31の順に流れ、更には、電流が正極端子T1から寄生ダイオードD p 1、寄生容量C d 1及び駆動部31の順に流れる。このため、第1半導体スイッチ20において、ゲートの電位を基準としたソース及びドレイン夫々の電圧はバッテリー11の出力電圧V b と略一致している。従って、第1半導体スイッチ20において、ソース及びドレイン夫々の電位を基準としたゲートの電圧は負である。
- [0059] 第1期間では、寄生容量C s 1, C s 2が充電される。寄生容量C s 1に関しては、電流が第1半導体スイッチ20のゲートから供給され、寄生容量C s 2に関しては、電流が第2半導体スイッチ30のゲートから供給される。寄生容量C s 2の充電により、ゲート電圧V g 2が上昇する。ゲート電圧V g 2及びソース電圧V s 2の差がオフ閾値V f 2となるまで、ソース電圧V s 2はゼロVに維持される。
- [0060] ゲート電圧V g 2及びソース電圧V s 2の差がオフ閾値V f 2となった場合、第2半導体スイッチ30のドレイン及びソース間に電流が流れる。このとき、第1半導体スイッチ20はオフであるため、電流は、正極端子T1から、第1半導体スイッチ20の寄生ダイオードD p 1を流れる。
- [0061] 負荷A k に電流が流れた場合、負荷A k の両端間に電圧が発生し、ソース電圧V s 2が上昇する。また、負荷A k に流れる電流の上昇と共に、負荷A k の両端間の電圧も上昇する。第2期間では、寄生容量C s 1, C d 1, C d 2が充電される。寄生容量C d 2の充電により、ゲート電圧V g 2が上昇する。寄生容量C s 1, C d 1に関しては、電流が第1半導体スイッチ20のゲートから供給される。寄生容量C d 2に関しては、電流が第2半導体スイッチ30のゲートから供給される。
- [0062] ゲート電圧V g 2が上昇した場合、負荷A k に流れる電流が上昇し、ソース電圧V s 2が上昇する。ソース電圧V s 2は、バッテリー11の出力電圧V

bとなるまで、ソース電圧 V_{s2} 及びゲート電圧 V_{g2} 間の差をオフ閾値 V_{f2} に維持しながら、ゲート電圧 V_{g2} の上昇と共に上昇する。ソース電圧 V_{s2} は、バッテリー11の出力電圧 V_b に到達した後、バッテリー11の出力電圧 V_b に維持される。

[0063] 第3期間では、寄生容量 C_{s1} 、 C_{d1} 、 C_{s2} 、 C_{d2} が充電される。寄生容量 C_{s2} 、 C_{d2} の充電により、ソース電圧 V_{s2} がバッテリー11の出力電圧 V_b に維持された状態でゲート電圧 V_{g2} が駆動電圧まで上昇する。ゲート電圧 V_{g2} 及びソース電圧 V_{s2} 間の差がオン閾値 V_{n2} 以上となった時点で、制御回路Bkの第2半導体スイッチ30はオンに切替わる。

[0064] 導体12の電位を基準とした第1半導体スイッチ20のゲートの電圧はゲート電圧 V_{g2} と同様に推移し、導体12の電位を基準とした第1半導体スイッチ20のソースの電圧はバッテリー11の出力電圧 V_b と略一致している。第1半導体スイッチ20では、ソースの電位を基準としたゲートの電圧は、負の電圧から上昇する。ソースの電位を基準としたゲートの電圧がオン閾値 V_{n1} 以上となった場合に第1半導体スイッチ20はオンに切替わる。

[0065] 次に、給電制御装置10におけるオンへの切替えについて述べる。給電制御装置10では、第1半導体スイッチ20、及び、 n 個の制御回路B1、B2、 $\dots$ 、Bnの第2半導体スイッチ30がオフである場合、寄生容量 C_{s1} は抵抗 $R1$ を介して放電し、寄生容量 C_{d1} は抵抗 $R1$ 及びダイオード $Dp1$ を介して放電する。このため、第1半導体スイッチ20において、ソースの電圧を基準としたゲートの電圧と、ドレインの電圧を基準としたゲートの電圧とは略ゼロVである。

[0066] 第1期間では、制御回路Bkの駆動部31が駆動電圧の出力を開始してから、第2半導体スイッチ30のゲート電圧 V_{g2} がバッテリー11の出力電圧 V_b 以上となるまで、駆動部31から第1半導体スイッチ20のゲートに電圧が出力されることはない。

[0067] 第1期間では、制御回路Bkの駆動部31が供給する全ての電力が寄生容量 C_{s2} に供給され、寄生容量 C_{s2} のみが充電される。寄生容量 C_{s2} に

関しては、電流が第2半導体スイッチ30のゲートから供給される。寄生容量 C_{s2} の充電により、ゲート電圧 V_{g2} が上昇する。ゲート電圧 V_{g2} 及びソース電圧 V_{s2} の差がオフ閾値 V_{f2} となるまで、ソース電圧 V_{s2} はゼロVに維持される。オフ閾値 V_{f2} はバッテリー11の出力電圧 V_b 未満である。

[0068] ゲート電圧 V_{g2} 及びソース電圧 V_{s2} の差がオフ閾値 V_{f2} となった場合、第2半導体スイッチ30のドレイン及びソース間に電流が流れる。このとき、第1半導体スイッチ20はオフであるため、電流は、正極端子T1から、第1半導体スイッチ20の寄生ダイオード D_{p1} を流れる。

なお、第1期間において、ゲート電圧 V_{g2} の上昇によって、第1半導体スイッチ20のドレインの電圧が上昇し、第1半導体スイッチ20のゲートの電圧はバッテリー11の出力電圧 V_b に維持されている。このため、寄生容量 C_{d1} が充電される。しかしながら、寄生容量 C_{d1} の静電容量は、例えば、寄生容量 C_{s1} の静電容量の10分の1であり、十分に小さいので、第1期間に寄生容量 C_{d1} に供給される電力は無視できる程度に小さい。

[0069] 負荷Akに電流が流れた場合、負荷Akの両端間に電圧が発生し、ソース電圧 V_{s2} が上昇する。また、負荷Akに流れる電流の上昇と共に、負荷Akの両端間の電圧も上昇する。第2期間では、寄生容量 C_{d2} が充電され、ゲート電圧 V_{g2} が上昇する。寄生容量 C_{d2} に関しては、電流が第2半導体スイッチ30のゲートから供給される。

[0070] 給電制御装置10では、比較対象の給電制御装置と同様に、ソース電圧 V_{s2} は、バッテリー11の出力電圧 V_b となるまで、ソース電圧 V_{s2} 及びゲート電圧 V_{g2} 間の差をオフ閾値 V_{f2} に維持しながら、ゲート電圧 V_{g2} の上昇と共に上昇する。ソース電圧 V_{s2} は、バッテリー11の出力電圧 V_b に到達した後、バッテリー11の出力電圧 V_b に維持される。

[0071] 第3期間では、比較対象の給電制御装置と同様に、寄生容量 C_{s1} 、 C_{d1} 、 C_{s2} 、 C_{d2} が充電される。寄生容量 C_{s2} 、 C_{d2} の充電により、ソース電圧 V_{s2} がバッテリー11の出力電圧 V_b に維持された状態でゲート

電圧 V_{g2} が駆動電圧まで上昇する。ゲート電圧 V_{g2} 及びソース電圧 V_s 2 間の差がオン閾値 V_{n2} 以上となった時点で、制御回路 B k の第 2 半導体スイッチ 3 0 はオンに切替わる。

[0072] 導体 1 2 の電位を基準とした第 1 半導体スイッチ 2 0 のゲートの電圧は、ゲート電圧 V_{g2} がバッテリー 1 1 の出力電圧 V_b 未満である間、バッテリー 1 1 の出力電圧 V_b に維持され、ゲート電圧 V_{g2} がバッテリー 1 1 の出力電圧 V_b 以上となった後、ゲート電圧 V_{g2} と同様に推移する。導体 1 2 の電位を基準とした第 1 半導体スイッチ 2 0 のソースの電圧はバッテリー 1 1 の出力電圧 V_b と略一致している。第 1 半導体スイッチ 2 0 では、ソースの電位を基準としたゲートの電圧は、ゼロ V から上昇する。ソースの電位を基準としたゲートの電圧がオン閾値 V_{n1} 以上となった場合に第 1 半導体スイッチ 2 0 はオンに切替わる。

[0073] 以上のように、比較対象の給電制御装置では、制御回路 B k の駆動部 3 1 が駆動電圧を出力することによって、第 1 期間では寄生容量 C_{s1} , C_{s2} が充電され、第 2 期間では寄生容量 C_{s1} , C_{d1} , C_{d2} が充電され、第 3 期間では寄生容量 C_{s1} , C_{d1} , C_{s2} , C_{s2} が充電される。制御回路 B k の駆動部 3 1 が駆動電圧を出力した時点の第 1 半導体スイッチ 2 0 では、ソース及びドレイン夫々の電位を基準としたゲートの電圧は負である。このため、第 1 期間で寄生容量 C_{s1} を充電し、第 2 期間で寄生容量 C_{s1} , C_{d1} を充電している。

[0074] 一方で、給電制御装置 1 0 では、制御回路 B k の駆動部 3 1 が駆動電圧を出力することによって、第 1 期間では寄生容量 C_{s2} が充電され、第 2 期間では寄生容量 C_{d2} が充電され、第 3 期間では寄生容量 C_{s1} , C_{d1} , C_{s2} , C_{s2} が充電される。制御回路 B k の駆動部 3 1 が駆動電圧を出力した時点の第 1 半導体スイッチ 2 0 では、ソース及びドレイン夫々の電位を基準とした電圧はゼロ V である。このため、第 1 期間では寄生容量 C_{s1} を充電する必要がなく、第 2 期間では寄生容量 C_{s1} , C_{d1} を充電する必要がない。

- [0075] 従って、給電制御装置 10 では、制御回路 B k の駆動部 31 が駆動電圧を出力してから、第 1 半導体スイッチ 20 と、制御回路 B k の第 2 半導体スイッチ 30 とがオンに切替わるまでの時間が短い。このため、制御回路 B k の第 2 半導体スイッチ 30 をオフからオンに切替える場合に生じるスイッチング損失が小さい。更に、電流が第 1 半導体スイッチ 20 の寄生ダイオード D p 1 に流れている時間が短く、消費電力が小さい。
- [0076] また、給電制御装置 10 において、第 1 半導体スイッチ 20 と、制御回路 B k ($k = 1, 2, \dots, n$) の第 2 半導体スイッチ 30 とがオンであり、かつ、他の第 2 半導体スイッチ 30 がオフである状態で、制御回路 B k の駆動部 31 が、第 1 半導体スイッチ 20 と、制御回路 B k の第 2 半導体スイッチ 30 とをオンからオフに切替える速度も速い。
- [0077] 比較対象の給電制御装置では、制御回路 B k の駆動部 31 が、制御回路 B k の第 2 半導体スイッチ 30 のゲートを、内部抵抗を介して導体 12 に接続した場合、寄生容量 C s 1, C d 1, C s 2, C d 2 夫々から電流が駆動部 31 に流れ、寄生容量 C s 1, C d 1, C s 2, C d 2 夫々は放電する。前述したように、第 1 半導体スイッチ 20 においてソースの電位を基準としたゲートの電圧がオフ閾値 V f 1 未満となった場合、第 1 半導体スイッチ 20 はオフに切替わる。第 2 半導体スイッチ 30 においてソースの電位を基準としたゲートの電圧がオフ閾値 V f 2 未満となった場合、第 2 半導体スイッチ 30 はオフに切替わる。
- [0078] 給電制御装置 10 では、制御回路 B k の駆動部 31 が、制御回路 B k の第 2 半導体スイッチ 30 のゲートを、内部抵抗を介して導体 12 に接続した場合、寄生容量 C s 2, C d 2 夫々から電流が駆動部 31 に流れ、寄生容量 C s 2, C d 2 夫々は放電する。寄生容量 C s 1, C d 1 は抵抗 R 1 を介して放電する。従って、第 2 半導体スイッチ 30 において、制御回路 B k の駆動部 31 が内部抵抗を介して導体 12 に接続してから、ソースの電位を基準としたゲートの電圧がオフ閾値 V f 2 未満となるまでの時間が短い。このため、制御回路 B k の第 2 半導体スイッチ 30 をオンからオフに切替える場合に

生じるスイッチング損失も小さい。

[0079] 給電制御装置 10 では、 n 個の負荷 $A_1, A_2, \dots, A_n$ 中の少なくとも 1 つに給電する場合、第 1 半導体スイッチ 20 と、給電する一又は複数の負荷に対応する一又は複数の第 2 半導体スイッチ 30 とをオンに切替える。これにより、バッテリー 11 から、前述した一又は複数の負荷に給電される。また、寄生ダイオード D_{p1} のカソードは、 n 個の寄生ダイオード D_{p2} のカソードに接続されているため、第 1 半導体スイッチ 20 と、 n 個の第 2 半導体スイッチ 30 とがオフである状態で、バッテリー 11 の接続を誤った場合であっても、 n 個の負荷 $A_1, A_2, \dots, A_n$ に電流が流れることはない。

[0080] 以上のように、バッテリー 11 から n 個の負荷 $A_1, A_2, \dots, A_n$ への給電が、1 個の第 1 半導体スイッチ 20 と、 n 個の第 2 半導体スイッチ 30 とによって適切に制御される。第 1 半導体スイッチ 20 及び第 2 半導体スイッチ 30 の数の合計が少ないため、給電制御装置 10 のサイズは小さく、給電制御装置 10 の製造費用は安価である。

[0081] また、前述したように、たとえ第 1 半導体スイッチ 20 と、 n 個の第 2 半導体スイッチ 30 中の少なくとも 1 つがオンであっても、バッテリー 11 の接続を誤った場合、スイッチ 21 がオンに切替わって、第 1 半導体スイッチ 20 は強制的にオフに切替わる。このため、負極端子 T2 から n 個の負荷 $A_1, A_2, \dots, A_n$ に電流が流れることが確実に防止される。

[0082] なお、スイッチ 21 は、NPN 型のバイポーラトランジスタに限定されず、バッテリー 11 の接続を誤った場合にオフに切替わるスイッチであればよい。従って、スイッチ 21 は、PNP 型のバイポーラトランジスタ又は FET 等であってもよい。

[0083] 開示された本実施の形態は、全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上述の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。

符号の説明

- [0084] 1 0 給電制御装置
- 2 0 第 1 半導体スイッチ
- 2 1 スイッチ
- 3 0 第 2 半導体スイッチ
- 3 1 駆動部（切替え部の一部）
- D 2 ダイオード
- D p 1 寄生ダイオード（第 1 寄生ダイオード）
- D p 2 寄生ダイオード（第 2 寄生ダイオード）
- R 1 抵抗

請求の範囲

[請求項1]

第1半導体スイッチと、電流入力端が該第1半導体スイッチの電流出力端に接続されている複数の第2半導体スイッチとをオン又はオフに切替える切替え部を備え、該切替え部の切替えによって、前記複数の第2半導体スイッチ夫々を介した給電を制御する給電制御装置であって、

前記第1半導体スイッチの電流入力端及び電流出力端間に接続されている第1寄生ダイオードと、

前記複数の第2半導体スイッチ夫々の電流入力端及び電流出力端間に接続されている複数の第2寄生ダイオードと

を備え、

前記第1寄生ダイオードのカソードは、前記複数の第2寄生ダイオード夫々のカソードに接続されており、

前記切替え部は、前記複数の第2半導体スイッチ中の少なくとも1つをオンに切替える場合に前記第1半導体スイッチをオンに切替え、前記複数の第2半導体スイッチの全てをオフに切替える場合に前記第1半導体スイッチをオフに切替えること

を特徴とする給電制御装置。

[請求項2]

前記第1半導体スイッチは、電流入力端の電位を基準とした制御端の電圧が第1閾値以上となった場合にオンに切替わり、

前記複数の第2半導体スイッチ夫々は、電流出力端の電位を基準とした制御端の電圧が第2閾値以上となった場合にオンに切替わり、

カソードが前記第1半導体スイッチの制御端に接続されている複数のダイオードを備え、

該ダイオードの数は前記第2半導体スイッチの数と同じであり、

前記複数のダイオード夫々のアノードは、前記複数の第2半導体スイッチの制御端に接続されていること

を特徴とする請求項1に記載の給電制御装置。

[請求項3] 前記第1半導体スイッチの電流入力端及び制御端間に接続される抵抗を備えること


を特徴とする請求項2に記載の給電制御装置。

[請求項4] 前記第1半導体スイッチの電流入力端及び制御端間に接続され、前記複数の第2半導体スイッチ夫々の電流出力端の電位を基準として、前記第1半導体スイッチの電流入力端に負の電圧が印加された場合にオンに切替わるスイッチを備え、


前記第1半導体スイッチは、電流入力端及び制御端間の電圧が略ゼロVである場合にオフであること

を特徴とする請求項2又は請求項3に記載の給電制御装置。


[図1]




[図2]




[図3]



[図4]



[図5]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2017/011192

A. CLASSIFICATION OF SUBJECT MATTER

H03K17/687(2006.01) i, H02J7/00(2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H03K17/687, H02J7/00

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2017
Kokai Jitsuyo Shinan Koho	1971-2017	Toroku Jitsuyo Shinan Koho	1994-2017

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y A	JP 2001-224135 A (Nissan Motor Co., Ltd.), 17 August 2001 (17.08.2001), fig. 2 (Family: none)	1 2-4
Y A	JP 11-308780 A (Unisia Jecs Corp.), 05 November 1999 (05.11.1999), fig. 2 (Family: none)	1 2-4
Y A	JP 2002-512498 A (Infineon Technologies AG), 23 April 2002 (23.04.2002), fig. 2; paragraph [0016] & US 6304422 B1 fig. 2; column 3, line 53 to column 4, line 10 & WO 1999/054983 A1	1 2-4

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
06 June 2017 (06.06.17)

Date of mailing of the international search report
13 June 2017 (13.06.17)

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2017/011192

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y A	JP 2014-072596 A (AutonetWORKS Technologies, Ltd.), 21 April 2014 (21.04.2014), fig. 4 (Family: none)	1 2-4
A	JP 2002-528938 A (Robert Bosch GmbH), 03 September 2002 (03.09.2002), fig. 1, 2 & WO 2000/024107 A1 fig. 1, 2	1-4

A. 発明の属する分野の分類（国際特許分類（IPC））

Int.Cl. H03K17/687(2006.01)i, H02J7/00(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））

Int.Cl. H03K17/687, H02J7/00

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2017年
日本国実用新案登録公報	1996-2017年
日本国登録実用新案公報	1994-2017年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y A	JP 2001-224135 A（日産自動車株式会社）2001.08.17, 図2 （ファミリーなし）	1 2-4
Y A	JP 11-308780 A（株式会社ユニシアジェックス）1999.11.05, 図2 （ファミリーなし）	1 2-4

☒ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」 特に関連のある文献ではなく、一般的技術水準を示すもの	「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの	「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）	「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「O」 口頭による開示、使用、展示等に言及する文献	「&」 同一パテントファミリー文献
「P」 国際出願日前で、かつ優先権の主張の基礎となる出願	

国際調査を完了した日

06.06.2017

国際調査報告の発送日

13.06.2017

国際調査機関の名称及びあて先

日本国特許庁（ISA/J P）

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

白井 亮

5W

3363

電話番号 03-3581-1101 内線 3576

C (続き) . 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y A	JP 2002-512498 A (インフィネオン テクノロジース アクチエン ゲゼルシャフト) 2002.04.23, 図 2, 段落 [0016] & US 6304422 B1, 図 2, 第 3 欄第 53 行-第 4 欄第 10 行 & WO 1999/054983 A1	1 2-4
Y A	JP 2014-072596 A (株式会社オートネットワーク技術研究所) 2014.04.21, 図 4 (ファミリーなし)	1 2-4
A	JP 2002-528938 A (ローベルト ボツシュ ゲゼルシャフト ミツ ト ベシユレンクテル ハフツング) 2002.09.03, 図 1, 2 & WO 2000/024107 A1, 図 1, 2	1-4