

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第6部門第3区分

【発行日】平成30年12月13日(2018.12.13)

【公表番号】特表2018-502379(P2018-502379A)

【公表日】平成30年1月25日(2018.1.25)

【年通号数】公開・登録公報2018-003

【出願番号】特願2017-529057(P2017-529057)

【国際特許分類】

G 06 F 12/06 (2006.01)

【F I】

G 06 F 12/06 5 3 0 C

G 06 F 12/06 5 1 5 P

【手続補正書】

【提出日】平成30年11月5日(2018.11.5)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

不均一メモリアーキテクチャを有するポータブルコンピューティングデバイス内のメモリを割り振るための方法であって、

第1のシステムオンチップ(SoC)上で実行されているプロセスから、仮想メモリページについての要求を受け取るステップであって、前記第1のSoCがチップ間インターフェースを介して第2のSoCに電気的に結合され、前記第1のSoCが第1の高性能バスを介して第1のローカル揮発性メモリデバイスに電気的に結合され、前記第2のSoCが第2の高性能バスを介して第2のローカル揮発性メモリデバイスに電気的に結合される、ステップと、

前記第1および第2のローカル揮発性メモリデバイス上の利用可能な物理ページの数が、前記第1および第2のローカル揮発性メモリデバイス間でメモリデータの複製を開始するための最小しきい値を超えるかどうかを決定するステップと、

前記最小しきい値を超える場合、前記第1のローカル揮発性メモリデバイス上の第1の物理アドレスおよび前記第2のローカル揮発性メモリデバイス上の第2の物理アドレスを单一の仮想ページアドレスに割り振るステップとを含む、方法。

【請求項2】

前記第1および第2の物理アドレスを前記单一の仮想ページアドレスに割り振るステップが、ページテーブルエントリを変更するステップを含む、請求項1に記載の方法。

【請求項3】

前記ページテーブルエントリが、メモリデータが複製されるべきであることを示すtrue値に設定されたコピー属性と、前記第1の物理アドレスへの第1の物理ページインデックスと、レプリカアドレスを含んだ前記第2の物理アドレスへの第2の物理ページインデックスとを含む、請求項2に記載の方法。

【請求項4】

前記单一の仮想ページアドレスへの書き込みトランザクションのさらなる要求を受け取るステップと、

前記ページテーブルエントリへのルックアップを実行するステップと、

前記コピー属性が前記true値に設定されている場合、前記レプリカアドレスを読み取り

、前記データを前記レプリカアドレスにフラッシュするステップと
をさらに含む、請求項3に記載の方法。

【請求項5】

前記コピー属性がfalse値に設定されている場合、データをオリジナルアドレスにフラッシュするステップ
をさらに含む、請求項4に記載の方法。

【請求項6】

前記単一の仮想ページアドレスへの読み取りトランザクションのさらなる要求を受け取る
ステップと、

前記ページテーブルエントリへのルックアップを実行するステップと、

前記コピー属性が前記true値に設定されている場合、前記レプリカアドレスを読み取り
、オリジナルアドレスおよび前記レプリカアドレスのうちのより近い方からキャッシュフ
ィルを実行するステップと
をさらに含む、請求項3に記載の方法。

【請求項7】

前記コピー属性がfalse値に設定されている場合、オリジナルアドレスからキャッシュフ
ィルを実行するステップ

をさらに含む、請求項6に記載の方法。

【請求項8】

不均一メモリアーキテクチャを有するポータブルコンピューティングデバイス内のメモ
リを割り振るためのシステムであって、

第1のシステムオンチップ(SoC)上で実行されているプロセスから、仮想メモリページに
ついての要求を受け取るための手段であって、前記第1のSoCがチップ間インターフェース
を介して第2のSoCに電気的に結合され、前記第1のSoCが第1の高性能バスを介して第1のロ
ーカル揮発性メモリデバイスに電気的に結合され、前記第2のSoCが第2の高性能バスを介
して第2のローカル揮発性メモリデバイスに電気的に結合される、手段と、

前記第1および第2のローカル揮発性メモリデバイス上の利用可能な物理ページの数が、
前記第1および第2のローカル揮発性メモリデバイス間でメモリデータの複製を開始するため
の最小しきい値を超えるかどうかを決定するための手段と、

前記最小しきい値を超える場合、前記第1のローカル揮発性メモリデバイス上の第1の物理ア
ドレスおよび前記第2のローカル揮発性メモリデバイス上の第2の物理アドレスを单一の仮
想ページアドレスに割り振るための手段と
を含む、システム。

【請求項9】

前記第1および第2の物理アドレスを前記単一の仮想ページアドレスに割り振るための前
記手段が、ページテーブルエントリを変更するための手段を含む、請求項8に記載のシス
テム。

【請求項10】

前記ページテーブルエントリが、メモリデータが複製されるべきであることを示すtrue
値に設定されたコピー属性と、前記第1の物理アドレスへの第1の物理ページインデックス
と、レプリカアドレスを含んだ前記第2の物理アドレスへの第2の物理ページインデックス
とを含む、請求項9に記載のシステム。

【請求項11】

前記単一の仮想ページアドレスへの書き込みトランザクションのさらなる要求を受け取る
ための手段と、

前記ページテーブルエントリへのルックアップを実行するための手段と、

前記コピー属性が前記true値に設定されている場合、前記レプリカアドレスを読み取り
、前記データを前記レプリカアドレスにフラッシュするための手段と
をさらに含む、請求項10に記載のシステム。

【請求項12】

前記コピー属性がfalse値に設定されている場合、データをオリジナルアドレスにフラッシュするための手段
をさらに含む、請求項11に記載のシステム。

【請求項 1 3】

前記単一の仮想ページアドレスへの読み取りトランザクションのさらなる要求を受け取るための手段と、

前記コピー属性が前記true値に設定されている場合、前記レプリカアドレスを読み取り、オリジナルアドレスおよび前記レプリカアドレスのうちのより近い方からキャッシュファイルを実行するための手段と
をさらに含む、請求項10に記載のシステム。

【請求項 1 4】

前記コピー属性がfalse値に設定されている場合、オリジナルアドレスからキャッシュファイルを実行するための手段

をさらに含む、請求項13に記載のシステム。

【請求項 1 5】

不均一メモリアーキテクチャでメモリを割り振るためにプロセッサによって実行可能であるコンピュータプログラムであって、請求項 1 から7のいずれか一項に記載の方法を実行するように構成された論理を含むコンピュータプログラム。