

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4708914号
(P4708914)

(45) 発行日 平成23年6月22日(2011.6.22)

(24) 登録日 平成23年3月25日(2011.3.25)

(51) Int.Cl.		F I			
H04L	9/08	(2006.01)	H04L	9/00	G01B
H04L	9/14	(2006.01)	H04L	9/00	G01E
			H04L	9/00	G41

請求項の数 4 (全 21 頁)

(21) 出願番号	特願2005-235212 (P2005-235212)	(73) 特許権者	000002185
(22) 出願日	平成17年8月15日 (2005.8.15)		ソニー株式会社
(62) 分割の表示	特願平8-39099の分割		東京都港区港南1丁目7番1号
原出願日	平成8年2月2日 (1996.2.2)	(74) 代理人	100086841
(65) 公開番号	特開2005-341625 (P2005-341625A)		弁理士 脇 篤夫
(43) 公開日	平成17年12月8日 (2005.12.8)	(74) 代理人	100114122
審査請求日	平成17年8月18日 (2005.8.18)		弁理士 鈴木 伸夫
審判番号	不服2009-20619 (P2009-20619/J1)	(72) 発明者	江成 正彦
審判請求日	平成21年10月26日 (2009.10.26)		東京都品川区北品川6丁目7番35号 ソニー株式会社内
		合議体	
		審判長	吉岡 浩
		審判官	宮司 卓佳
		審判官	石井 茂和

最終頁に続く

(54) 【発明の名称】 解読化方法

(57) 【特許請求の範囲】

【請求項 1】

暗号化されたデータと、該データの種別を示す情報と該データが暗号化されているか否かを示す情報とを含む送信データを受信し、前記暗号化されたデータを解読するようにした解読化方法であって、

メモリ手段に一つの前記データの種別を示す情報に対して割り当てられている、互いに異なる複数の鍵情報を書き込む書き込みステップと、

受信した前記送信データの中に含まれるデータの種別を示す情報とデータが暗号化されているか否かを示す情報とにより指示された鍵情報を、前記メモリ手段から読み出す読み出しステップと、

該読み出しステップで読み出された鍵情報に基づいて前記暗号化されたデータを解読する解読ステップとを含んでおり、

前記書き込みステップの実行期間と、前記読み出しステップの実行期間とが重なった場合であって、書き込みアドレスと読み出しアドレスとが一致している場合は、前記書き込みステップの実行を禁止するようにした

解読化方法。

【請求項 2】

暗号化されたデータと、該データの種別を示す情報と該データが暗号化されているか否かを示す情報とを含む送信データを受信し、前記暗号化されたデータを解読するようにした解読化方法であって、

一つの前記データの種別を示す情報に対して割り当てられている、互いに異なる複数の鍵情報を記憶しているメモリ手段から、前記受信した送信データ中のデータの種別を示す情報とデータが暗号化されているか否かを示す情報による指示データに基づいていずれかの鍵情報を読み出す読み出しステップと、

該読み出しステップで読み出された前記鍵情報に基づいて前記暗号化されたデータを解読する解読ステップとからなり、

前記読み出しステップでは、前記指示データにより前記データの種別を示す情報の鍵テーブルを参照することにより、前記メモリ手段から読み出す鍵情報をサーチしており、前記指示データのデータの種別を示す情報に該当する前記鍵情報を読み出すための鍵アドレスが、前記鍵テーブルに2つ以上存在する場合は、最も小さい鍵アドレスを選択する

10

解読化方法。

【請求項3】

暗号化されたデータと、該データの種別を示す情報と該データが暗号化されているか否かを示す情報とを含む送信データを受信し、前記暗号化されたデータを解読するようにした解読化方法であって、

一つの前記データの種別を示す情報に対して割り当てられている、互いに異なる複数の鍵情報を記憶しているメモリ手段から、前記受信した送信データ中のデータの種別を示す情報とデータが暗号化されているか否かを示す情報による指示データに基づいていずれかの鍵情報を読み出す読み出しステップと、

該読み出しステップで読み出された前記鍵情報に基づいて前記暗号化されたデータを解読する解読ステップとからなり、

20

前記読み出しステップでは、前記指示データにより前記データの種別を示す情報の鍵テーブルを参照することにより、前記メモリ手段から読み出す鍵情報の鍵アドレスをサーチしており、前記指示データのデータの種別を示す情報により参照される鍵アドレスが前記データの種別を示す情報の鍵テーブルに存在していない場合は、鍵アドレスのサーチを行わないようにした

解読化方法。

【請求項4】

暗号化されたデータと、該データの種別を示す情報と該データが暗号化されているか否かを示す情報とを含む送信データを受信し、前記暗号化されたデータを解読するようにした解読化方法であって、

30

初期設定を行う初期ステップと、

メモリ手段に一つの前記データの種別を示す情報に対して割り当てられている、互いに異なる複数の鍵情報を書き込む書き込みステップと、

前記メモリ手段から、前記受信した送信データ中のデータの種別を示す情報とデータが暗号化されているか否かを示す情報による指示データに基づいていずれかの鍵情報を読み出す読み出しステップと、

該読み出しステップで読み出された前記鍵情報に基づいて前記暗号化されたデータを解読する解読ステップとからなり、

前記読み出しステップでは、前記指示データによりデータの種別を示す情報の鍵テーブルを参照することにより、前記メモリ手段から読み出す鍵情報の鍵アドレスをサーチしており、初期化期間内においては、サーチした結果、該当する鍵アドレスがないように、前記初期ステップにおいて初期処理される

40

解読化方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、暗号化されることによりスクランブルされた送信データを受けて、解読するようにした解読化方法に関する。

【背景技術】

50

【 0 0 0 2 】

通信における情報を秘匿するために、送信情報を暗号化し、暗号化された送信情報を受信して解読することにより、元の情報を得るようにした暗号化・解読化方式が従来から知られている。このような暗号化・解読化方式としては、米国における標準方式である DES (Data Encryption Standard) 等の暗号アルゴリズムが知られている。

【 0 0 0 3 】

ところで、暗号アルゴリズムには多種・多様なものがあり、より安全性・高速性に優れた方式が開発されている。この一例として、米国特許第 4 , 9 8 2 , 4 2 9 号明細書、米国特許第 5 , 1 0 3 , 4 7 9 号明細書、および特開平 1 - 2 7 6 1 8 9 号公報等に記載されている暗号方式 (MULTI2方式) が知られている。

10

また、国際標準化機構 (ISO) においても ISO 9 9 7 9 / 0 0 0 9 として登録された暗号化方式や、ISO / IEC 1 0 1 1 6 として登録された暗号化利用モードがある。

【 0 0 0 4 】

上記MULTI2方式の暗号化方式においては、入力データサイズが 6 4 ビット、出力データサイズが 6 4 ビットとされており、2 5 6 ビットサイズのシステム鍵と 6 4 ビットのデータ鍵から、暗号化を行うために必要な 2 5 6 ビットサイズのワーク鍵が生成されている。さらに、暗号化段数は正の整数段とされている。

このMULTI2方式における暗号化アルゴリズムの概略構成を図 1 7 に示す。MULTI2方式は、図 1 7 に示すように 6 4 ビットのデータ鍵 K_s に 2 5 6 ビットのシステム鍵 J を用いて暗号アルゴリズムの演算を施すことにより 2 5 6 ビットのワーク鍵 K_w を生成する。この暗号アルゴリズムの演算は暗号アルゴリズム実行手段 C により実行される。生成されたワーク鍵 K_w は、暗号アルゴリズム実行手段 F に供給されて入力された 6 4 ビットの平文が暗号化される。なお、暗号アルゴリズム実行手段 C と暗号アルゴリズム実行手段 F とで実行される暗号アルゴリズムは、同一の暗号アルゴリズムである。

20

【 0 0 0 5 】

このような暗号化がMULTI2方式の基本的な暗号化アルゴリズムであるが、これでは予め文字、あるいは単語が出現する頻度の分布を統計処理しておき、入手した暗号化文の文字列パターンの頻度分布とのマッチングを取ることで、平文が推定されてしまうおそれがある。

そこで、暗号化された 6 4 ビットの暗号ブロックと、次に入力される 6 4 ビットの入力データとの排他的論理和を演算して暗号文を作成する手法がある。この手法を行って暗号化するモードを CBC (Cipher Block Chaining) モードとよんでいる。前記した暗号アルゴリズム実行手段 F においては、このような CBC モードの暗号アルゴリズムが実行されている。

30

【 0 0 0 6 】

また、例えばパケット通信のように通信を行うデータの単位が予め決められている通信方式があるが、6 4 ビットを 1 ブロックとするようなブロック暗号化方式では、1 ブロックのビット数で割り切れないデータ単位が入力された場合に、データが余ってしまうようになる。そこで、その端数処理を OFB (Output Feedback) モードで処理するようにしている。

40

この OFB モードでは、データの端数部分が暗号アルゴリズム実行手段 G に供給され、乱数を使用して暗号化される。この乱数は、ワーク鍵 K_w を用いて暗号アルゴリズム実行手段 G により生成されている。これにより、6 4 ビットを 1 ブロックとする暗号文を得ることができるようになる。なお、CBC モードおよび OFB モードは暗号化利用モードと呼ばれる。

【 0 0 0 7 】

また、MULTI2方式における解読化アルゴリズムの概略構成を図 1 8 に示す。図 1 8 に示すように、6 4 ビットのデータ鍵 K_s に 2 5 6 ビットのシステム鍵 J を用いて暗号アルゴリズムの演算を施すことにより 2 5 6 ビットのワーク鍵 K_w を生成する。この暗号アルゴリズムの演算は暗号アルゴリズム実行手段 c により実行される。生成されたワーク鍵 K_w

50

は、解読アルゴリズム実行手段 f に供給されて入力された 64 ビットの暗号文が解読化される。

なお、OFB モードで暗号化されている暗号文は、暗号アルゴリズム実行手段 g に供給され、ワーク鍵 K_w を用いて暗号アルゴリズム実行手段 g により生成した乱数を使用することにより解読化される。これにより、1 ブロック 64 ビットの暗号文を解読化して 64 ビットの平文を得ることができる。また、CBC モードとされている場合は、解読アルゴリズム実行手段 f が CBC モードの解読アルゴリズムを実行するようにされる。

【0008】

ここで、暗号化利用モードの説明を図 19 を参照しながら行うが、図 19 (a) に CBC モードの暗号化・解読化の概略構成を示し、図 19 (b) に OFB モードの暗号化・解読化の概略構成を示している。

CBC モードでは、図 19 (a) に示すように i 番目の平文ブロック $M(i)$ は、排他的論理和回路 101 に入力され、レジスタ (REG) 103 により遅延された 1 ブロック前の暗号文ブロック $C(i-1)$ との排他的論理和が演算される。演算されたデータは暗号アルゴリズム実行手段 102 において、データ鍵 K_s に基づいて生成されたワーク鍵により暗号化される。この暗号化された i 番目の暗号文ブロック $C(i)$ は、

$$C(i) = E_{K_s}(M(i) \oplus C(i-1))$$

と表せる。ただし、 $E_{K_s}(m)$ は m を K_s で暗号化することを意味しており、 $\oplus$ は排他的論理和の演算を行うことを示している。

【0009】

そして、この暗号文ブロック $C(i)$ は送信され、受信側において受信されることになる。受信された暗号文ブロック $C(i)$ は、解読アルゴリズム実行手段 111 においてデータ鍵 K_s に基づいて生成されたワーク鍵を用いて解読され、排他的論理和回路 113 に供給される。この排他的論理和回路 113 にはレジスタ (REG) 112 において遅延された、1 ブロック前の暗号文ブロック $C(i-1)$ が入力されて、両者の排他的論理和が演算される。この時、送信側と受信側のデータ鍵 K_s は等しく、これにより、排他的論理和回路 113 から i 番目の平文ブロック $M(i)$ が解読される。 i 番目の平文ブロック $M(i)$ は次のように表せる。

$$M(i) = D_{K_s}(C(i) \oplus C(i-1))$$

ただし、 $D_{K_s}(c)$ は K_s で c を解読化することを示している。

【0010】

また、OFB モード時では、 i 番目の平文ブロック $M(i)$ は排他的論理和回路 105 に供給される。この排他的論理和回路 105 には、データ鍵 K_s に基づいて生成されたワーク鍵により乱数化された暗号アルゴリズム実行手段 104 の出力が供給されている。なお、暗号アルゴリズム実行手段 104 の出力は、レジスタ 103 により 1 ブロック遅延されて暗号アルゴリズム実行手段 104 に戻されている。これにより、排他的論理和回路 105 からは乱数により暗号化された暗号文ブロック $C(i)$ が出力される。

【0011】

そして、この暗号文ブロック $C(i)$ は送信され、受信側において受信されることになる。受信された暗号文ブロック $C(i)$ は、排他的論理和回路 114 に供給される。この排他的論理和回路 114 には、暗号アルゴリズム実行手段 115 においてデータ鍵 K_s に基づいて生成されたワーク鍵を用いて乱数化された出力が供給されている。この暗号アルゴリズム実行手段 115 の出力は、レジスタ (REG) 112 において 1 ブロック遅延されて暗号アルゴリズム実行手段 115 に戻されている。この場合、排他的論理和回路 114 に供給される乱数は、排他的論理和回路 105 に供給される乱数と等しく、これにより、排他的論理和回路 114 から i 番目の平文ブロック $M(i)$ が得られる。

【0012】

以上説明した暗号化利用モードを有する暗号化・解読化方式の概略構成を図 20 に示す。

この図において、送信側にはスクランブラ 100 が備えられており、スクランブラ 10

10

20

30

40

50

0により入力データがスクランブルされて送信されている。このスクランブルされた送信データは、空間等の伝送路を伝播されて受信側で受信される。受信側には、デスクランブラ110が備えられており、このデスクランブラ110によりスクランブルされた送信データがデスクランブルされて、元のデータに戻され出力されるようになる。

【0013】

スクランブラ100は、入力された入力データ（平文）を暗号化する暗号アルゴリズム実行手段であるEncryptor 102と、レジスタ103と、排他的論理和回路（EX-OR）101からなるCBCモード暗号化部と、暗号アルゴリズム実行手段であるEncryptor 104と、排他的論理和回路（EX-OR）105からなるOFBモード暗号化部から構成されている。なお、データ鍵とシステム鍵からワーク鍵を生成するEncryptor 106もスクランブラ100内に備えられている。生成されたワーク鍵はEncryptor 102, 104に供給される。

10

ところで、Encryptor 102、Encryptor 104、Encryptor 106は同一構成とされているので、1つのEncryptorにより3つのEncryptorを兼用することができる。CBCモード暗号化部およびOFBモード暗号化部の動作は前述したとおりであるので、ここでは省略する。

【0014】

また、デスクランブラ110は、入力された受信データ（暗号文）を解読化する解読アルゴリズム実行手段であるDecryptor 111と、レジスタ112と、排他的論理和回路（EX-OR）113からなるCBCモード解読化部と、暗号アルゴリズム実行手段であるEncryptor 115と、排他的論理和回路（EX-OR）114からなるOFBモード解読化部から構成されている。なお、データ鍵とシステム鍵からワーク鍵を生成するEncryptor 116もデスクランブラ110内に備えられている。生成されたワーク鍵はDecryptor 111と、Encryptor 115に供給される。

20

なお、Encryptor 115、Encryptor 116は同一構成とされているので、1つのEncryptorにより2つのEncryptorを兼用することができる。また、CBCモード解読化部およびOFBモード解読化部の動作は前述したとおりであるので、ここでは省略する。

【発明の開示】

【発明が解決しようとする課題】

【0015】

30

ところで、上述したMULTI2方式のような高度な暗号化・解読化方式を、ソフトウェアで実現して使用する場合には、現在の演算手段の演算速度ではリアルタイム処理を行うことができない。すなわち、例えば衛星ディジタルテレビジョン放送等に適用した場合は、画像や音声を途切らせないでリアルタイム再生する必要があることから、受信側における解読化処理は高速な処理の可能なハードウェアで行わなければならないことになる。

しかしながら、受信側においてリアルタイムで全ての解読処理を完了することができるハードウェアは、複雑な処理を行うことから大型なものになるという問題点があった。

【0016】

そこで、本発明は高度な暗号化方式でスクランブルされたデータを、受信側においてリアルタイムで全ての解読処理を小型かつ安価なハードウェアを用いて完了することができる解読化方法を提供することを目的としている。

40

【課題を解決するための手段】

【0017】

上記目的を達成するために、本発明の解読化方法は、暗号化されたデータと、該データの種類を示す情報と該データが暗号化されているか否かを示す情報とを含む送信データを受信し、前記暗号化されたデータを解読するようにした解読化方法であって、メモリ手段に一つの前記データの種類を示す情報に対して割り当てられている、互いに異なる複数の鍵情報を書き込む書き込みステップと、受信した前記送信データの中に含まれるデータの種類の示す情報とデータが暗号化されているか否かを示す情報とにより指示された鍵情報を、前記メモリ手段から読み出す読み出しステップと、該読み出しステップで読み出され

50

た鍵情報に基づいて前記暗号化されたデータを解読する解読ステップとを含んでおり、前記書き込みステップの実行期間と、前記読み出しステップの実行期間とが重なった場合であって、書き込みアドレスと読み出しアドレスとが一致している場合は、前記書き込みステップの実行を禁止するようにしている。

【0018】

また、上記目的を達成するために、本発明の他の解読化方法は、前記複数の鍵情報を記憶しているメモリ手段から、入力データ中の指示データに基づいていずれかの鍵情報を読み出す読み出しステップと、該読み出しステップで読み出された前記鍵情報に基づいて前記入力データを解読する解読ステップとからなり、前記読み出しステップでは、前記指示データにより鍵テーブルを参照することにより、前記メモリ手段から読み出す鍵情報をサーチしており、前記指示データに該当する前記鍵情報を読み出すための鍵アドレスが、前記鍵テーブルに2つ以上存在する場合は、最も少ない鍵アドレスを選択するようにしている。

10

【0019】

さらにまた、上記目的を達成するために、本発明のさらに他の解読化方法は、前記複数の鍵情報を記憶しているメモリ手段から、入力データ中の指示データに基づいていずれかの鍵情報を読み出す読み出しステップと、該読み出しステップで読み出された前記鍵情報に基づいて前記入力データを解読する解読ステップとからなり、前記読み出しステップでは、前記指示データによりテーブルを参照することにより、前記メモリ手段から読み出す鍵情報の鍵アドレスをサーチしており、前記指示データにより参照される鍵アドレスが前記テーブルに存在していない場合は、鍵アドレスのサーチを行わないようにしている。

20

【0020】

さらにまた、上記目的を達成するために、本発明のさらに他の解読化方法は、初期設定を行う初期ステップと、メモリ手段に複数の鍵情報を書き込む書き込みステップと、前記メモリ手段から、入力データ中の指示データに基づいていずれかの鍵情報を読み出す読み出しステップと、該読み出しステップで読み出された前記鍵情報に基づいて前記入力データを解読する解読ステップとからなり、前記読み出しステップでは、前記指示データにより鍵テーブルを参照することにより、前記メモリ手段から読み出す鍵情報の鍵アドレスをサーチしており、初期化期間内においては、サーチした結果、該当する鍵アドレスがないように、前記初期ステップにおいて初期処理されるようにしている。

30

【0021】

このような本発明の解読化方法によれば、解読処理を行うために必要な鍵情報が格納されているメモリ手段の読み出しおよび書き込み制御を適切に行うことができるため、メモリ制御を容易に行うことのできる解読化方法とすることができる。したがって、受信側においてリアルタイムで全ての解読処理を行うことのできる解読化方法とすることができる。

また、このような解読化方法を実行する解読手段を備える電子機器においては、メモリ制御手段の構成を簡単化することができるので、電子機器を小型かつ安価に提供することができるようになる。

40

【発明の効果】

【0022】

本発明は以上のように構成されているので、解読処理を行うための鍵情報が格納されているメモリ手段の読み出しおよび書き込み制御を適切に行うことができ、メモリ制御を容易に行うことのできる解読化方法とすることができる。したがって、受信側においてリアルタイムで全ての解読処理を実行することのできる解読化方法とすることができる。

また、このような解読化方法を実行する解読手段を備える電子機器におけるメモリ制御手段の構成を小さくすることができるので、電子機器を小型かつ安価に提供することができるようになる。

【発明を実施するための最良の形態】

50

【 0 0 2 3 】

本発明の解読化方法の実施の形態である解読装置の構成例を示すブロック図を図 1 に示す。

この図において、解読装置 A は C B C モードの解読化部 B と、O F B モードの解読化部 C と、パケット I D (P I D) テーブルを備えるデータ鍵間接検索器 (I D T) 1 6 と、入力データの暗号化に使用されたデータ鍵を解読化部 B , C に渡すデュアルポートメモリ (D P M E M) 1 7 と、D P M E M 1 7 の書き込みアドレスと読み出しアドレスとを比較する比較器 (C O M P) 1 1 から構成されている。

【 0 0 2 4 】

解読装置 A の端子 1 には受信データである暗号文データが入力され、この暗号文データは切換手段 3 に入力される。この時、C B C モードとされた場合は、切換手段 3、および切換手段 4 が共に端子 a 側に切り換えられ、入力された暗号文データは C B C モード解読化部 B に供給されて解読化されて出力される。また、O F B モードとされた時は、切換手段 3、および切換手段 4 は共に端子 b 側に切り換えられて、暗号文データは O F B モード解読化部 C 側に入力される。そして、入力された暗号文データは、O F B モード解読化部 C において解読化されて平文データが出力される。

C B C モード解読化部 B、および O F B モード解読化部 C において、入力された暗号文データは解読処理されて平文データとされるが、その解読化アルゴリズムは、前記図 1 8 に示す解読化アルゴリズムと同様である。なお、この場合解読処理に必要なデータ鍵は D P M E M 1 7 から供給される。

【 0 0 2 5 】

また、端子 1 に入力される受信データのフォーマットは、例えば I S O / I E C 1 3 8 1 8 として規定されているトランスポートストリーム (以下、T S と記す。) とされる。T S は 1 8 8 バイトのパケット構造とされており、通常 4 バイトのヘッダのあとに 1 8 4 バイトのペイロードが続くようにされている。さらに、伝送エラーに対するエラー訂正のためにパリティを付加することから、1 6 バイトのパリティ用のダミー期間が付加されて、これらの繰返しのストリームとされる。

【 0 0 2 6 】

この T S のヘッダにはパケットが映像データで構成されているのか、音声データで構成されているのか、あるいは他のデータで構成されているのかを示す P I D 情報や、暗号化されている T S なのか否かを示す T S C (Transport Scrambling Control) フラグ等が含まれており、図示しない解析部においてヘッダを解析することにより、これらのパケットの属性が解釈されている。

この時、T S C により暗号化されていないパケットと解釈された場合は、解読化処理を施すことなく T S を遅延部を通してそのまま出力するようにする。この遅延部の遅延時間は、解読装置 A が解読処理に要する時間と等しくされる。

【 0 0 2 7 】

また、1 つの P I D に対しては、データ鍵 K s e (Ks_even) とデータ鍵 K s o (Ks_odd) との 2 つが割り当てられている。これは、データ鍵が数秒ないし数十秒毎に更新されるため、更新に間に合うようにデータ鍵の書き替えを行う必要があること、および、解読処理時にはデータ鍵 K s e とデータ鍵 K s o はその一方しか使用されず、使用されていないデータ鍵を更新可能として、そのデータ鍵を更新することができるからである。すなわち、データ鍵を更新する更新制御を容易に行うためである。

なお、前記解析部は図示しないが、例えば C B C モード解読化部 B に備えられており、C B C モード解読化部 B から 1 5 ビットのデータサイズの P I D / T S C 情報が I D T 1 6 に送られている。

【 0 0 2 8 】

I D T 1 6 においては、受けた 1 3 ビットサイズの P I D 情報を用いて P I D テーブルを参照し、P I D から読出されたアドレス情報と、2 ビットサイズの T S C 情報とを組み合わせ、D P M E M 1 7 の読出アドレス R A (データサイズは 9 ビット) を生成している

10

20

30

40

50

。生成された読出アドレス R A は A D 端子から D P M E M 1 7 の R A 端子に供給され、この時にリードイネーブル (R E) 信号がアクティブ状態になるよう制御して、読出アドレス R A に該当するデータ鍵を D P M E M 1 7 から読み出している。読み出されたデータ鍵は、入力された T S の暗号化時に使用されたデータ鍵と等しく、端子 R D から出力されて Decryptor 5 に供給される。

Decryptor 5 は、供給されたデータ鍵と、システム毎に異なるシステム鍵からワーク鍵を生成して、生成されたワーク鍵に基づいて入力された暗号文データの解読処理を行う。

なお、システム鍵は予め C P U 1 0 から解読装置 A に渡されている。

【 0 0 2 9 】

また、C P U 1 0 は解読化部 B , C で必要とされる更新されるデータ鍵を、解読処理において必要になる前に D P M E M 1 7 に書き込むようにされており、書き込む場合には、ライトイネーブル (W E) をアクティブ状態とすると共に、9 ビットのデータサイズの書込アドレス (W A) と、8 ビットのデータサイズのデータ鍵の書込データ (W D) を D P M E M 1 7 に供給している。この場合、C P U 1 0 には R O M や R A M が備えられており、これらのメモリに解読装置 A に与えるデータが書き込まれている。

なお、D P M E M 1 7 にデータ鍵情報を書き込む時に、書込アドレスと同一の読出アドレスで I D T 1 6 がデータ鍵を読み出すようになった場合は、読み出されたデータが不定となることから、この時は D P M E M 1 7 への書き込みを禁止している。

【 0 0 3 0 】

このために、比較器 1 1 とアンドゲート 1 2、オアゲート 1 3 , 1 4、インバータ 1 5 が設けられている。この動作を説明すると、I D T 1 6 から出力される読出アドレス R A と、C P U 1 0 から出力される書込アドレス W A とが比較器 1 1 の P 端子および Q 端子にそれぞれ入力される。そして、P 端子の入力データと Q 端子の入力データとが一致 (P = Q) した時に、比較器 1 1 からハイレベル信号が出力される。この時、反転 R E がローレベルでアクティブ状態になっていると、インバータ 1 5 からハイレベルが出力されるので、結局のところアンドゲート 1 2 からハイレベルが出力されることになる。このアンドゲート 1 2 の出力はオアゲート 1 3 に入力されて、オアゲート 1 3 の出力がハイレベルとされるので、反転 W E は非アクティブ状態となり、D P M E M 1 7 への書き込みが禁止されることになる。

【 0 0 3 1 】

次に、C P U 1 0 から見た解読装置 A のレジスタのメモリ空間を図 3 に示すが、9 ビットのデータサイズのアドレス (H A D D) の上位 6 ビットが " 0 0 0 1 0 0 " とされた 6 4 bit × 1 のエリアが、C B C モードの初期値テーブル (CBC Initial value table) に割り当てられている。この初期値テーブルに記憶される初期値は、電源投入時等に行われる初期処理時に、C B C モード解読化部 B に供給されてレジスタ 6 にセットされる。

また、アドレス (H A D D) の上位 4 ビットが " 0 0 1 0 " とされた 2 5 6 bit × 1 のエリアが、システム鍵テーブル (SYSTEM_Key table) に割り当てられている。このシステム鍵はシステム毎に異なるものとされるが、1 つのシステムでは固定された鍵である。

【 0 0 3 2 】

さらに、アドレス (H A D D) の上位 4 ビットが " 0 1 0 0 " とされた 1 3 bit × 1 2 のエリアが、P I D テーブル (PID value table) に割り当てられている。この P I D テーブルはパケット化されたデータ種類を示す情報であり、1 チャンネルでは最大 1 2 種類とされデータ種類毎に異なる P I D とされる。

なお、システム鍵テーブルは所定のレジスタに、P I D テーブルの情報は I D T 1 6 に、初期処理時に C P U 1 0 から書き込まれる。

【 0 0 3 3 】

さらにまた、アドレス (H A D D) の上位 2 ビットが " 1 0 " とされた 6 4 bit × 1 2 のエリアが、データ鍵 K s e テーブル (Ks_even value table) に割り当てられ、アドレス (H A D D) の上位 2 ビットが " 1 1 " とされた 6 4 bit × 1 2 のエリアが、データ鍵 K s o テーブル (Ks_odd value table) に割り当てられている。このデータ鍵 K s e テー

10

20

30

40

50

ブル、およびデータ鍵 K s o テーブルの情報は D P M E M 1 7 に書き込まれるが、数秒ないし数 1 0 秒の所定タイミング毎に、C P U 1 0 により更新されている。

【 0 0 3 4 】

次に、I D T 1 6 の詳細構成の一例を示すブロック図を図 2 に示す。この図において、4 1 ~ 5 2 はそれぞれ 1 3 ビット幅を有する 1 2 個のフリップフロップ (D F 0 ~ D F 1 1) であり、6 1 ~ 7 2 はそれぞれ 1 3 ビット幅を有する 1 2 個の比較器 (C P 0 ~ C P 1 1) である。また、4 0 はアドレスデコーダ (A D E C) であり、9 ビットのデータサイズのアドレス情報が入力されると、1 2 本の出力のうちの 1 本だけに、D F 0 ~ D F 1 1 のいずれかをアクティブにする出力が出される。さらに、3 9 はプライオリティ・エンコード (P E) であり、T S C 情報と組み合わせられるアドレス情報 T M P 0 ~ T M P 3 が出力される。

10

【 0 0 3 5 】

この I D T 1 6 において、端子 3 0 には C P U 1 0 から出力された 8 ビットのデータサイズの P I D 情報が、1 3 ビットのデータサイズに展開されて入力される。また、端子 3 2 には C P U 1 0 から出力された 9 ビットのデータサイズのアドレス情報が入力され、A D E C 4 0 においてデコードされる。このデコード出力はストロブ信号として D F 0 ~ D F 1 1 に入力され、D F 0 ~ D F 1 1 のうちのいずれか 1 つのみがラッチ可能とされる。

この時、入力された 1 3 ビットのデータサイズの P I D 情報は、1 2 個の D F 0 ~ D F 1 1 に共通に入力されており、A D E C 4 0 のデコード出力により D F 0 ~ D F 1 1 が順次 1 つずつ選択されて、供給されている P I D 情報がラッチされる。このようにして、D F 0 ~ D F 1 1 に最大 1 2 種類の P I D 情報をラッチすることができ、D F 0 ~ D F 1 1 により P I D テーブルが構成されるようになる。

20

【 0 0 3 6 】

また、端子 3 3 には 1 3 ビットのデータサイズの P I D 情報が入力され、比較器 C P 0 ~ C P 1 1 の B 入力端子に共通に入力される。この P I D 情報は、C B C モード解読化部 B において、受信データであるパケットのヘッダから抽出されて I D T 1 6 に供給された 1 5 ビットのデータサイズの P I D / T S C 情報のうちの 1 3 ビットのデータサイズの P I D 情報である。

この場合、比較器 C P 0 ~ C P 1 1 には D F 0 ~ D F 1 1 よりの P I D 情報がそれぞれ A 端子に入力されており、端子 3 3 より入力された P I D 情報と一致する P I D 情報が A 端子に入力されている比較器から一致信号が出力される。従って、P I D テーブルにある P I D 情報が端子 3 3 から入力されると、C P 0 ~ C P 1 1 のいずれか 1 つから一致信号が出力される。

30

【 0 0 3 7 】

この C P 0 ~ C P 1 1 の論理表を図 4 に示すが、C P 0 ~ C P 1 1 の A 端子および B 端子にオール " 1 " が入力されていない時は、一致した時 (A = B) に " 1 " 信号が出力される。また、一致していない時は " 0 " が出力される。

さらに、P E 3 9 の論理表を図 5 に示す。この P E 3 9 の論理表において、例えば、C P 2 から " 1 " 信号が出力された時は、P E 3 9 からは " 0 0 1 0 " の 4 ビット (T M P 0 ~ T M P 3) のデータが出力される。この P E 3 9 では図 5 に示すように、D 0 が最も優先された入力とされ、D 1 1 が最下位の優先度の入力とされる。

40

ところで、D F 0 ~ D F 1 1 に設定された P I D テーブルの P I D 情報と一致しない P I D 情報が入力されることがあるが、この場合には P E にオール " 0 " が入力されることになる。この時、P E の N K 出力が " 1 " となる。なお、N K 出力が " 1 " の時には、後述するデータ鍵の鍵テーブルを読みに行くことが禁止される。

【 0 0 3 8 】

また、電源投入時等の初期処理時には端子 3 1 のレベルが " 0 " となり、D F 0 ~ D F 1 1 が全てプリセットされることから、D F 0 ~ D F 1 1 から " 1 " が出力される。従って、この場合は C P 0 ~ C P 1 1 からオール " 0 " が出力されることになり、上述のよう

50

にデータ鍵の鍵テーブルを読みに行くことが禁止される。

なお、鍵テーブルを読みに行くことが禁止されている時は、鍵テーブルが使用されない
ので、この鍵テーブルにCPU10からデータ鍵を書き込むことができる。すなわち、デ
ータ鍵の初期設定をすることができる。また、端子31はパワーオンリセット端子であり
、所定時間後にそのレベルは"1"に復帰する。

【0039】

次に、受信データ中のPID情報とTSC情報により、データ鍵の鍵テーブルをサーチ
する動作を図6を参照しながら説明する。

図6に示すステップS20にて、受信データのヘッダから13ビットのデータサイズの
PID情報として"PID-F"が、2ビットのデータサイズのTSC情報として"10" 10
"が入力されたとする。この"10"は、データ鍵Kseでスクランブルされていること
を示しているものとする。

次いで、ステップS21にてこのPID情報はCP0~CP11のA端子に入力されて
、DF0~DF11に格納されているPID情報と比較される。この結果、CP5から"
1"信号が出力され、PE39のTEMP3~TEMP0の出力TMP[3..0]が、
"0101"となる。すなわち、"PID-F"がサーチされる。この、PE39の出力
である"0101"は、アドレスHADDの第4ビットから第1ビットとされる。

【0040】

次いで、ステップS22にてTSC情報TSC[1..0]の2ビット("10")が
HADDの第5ビット、第6ビットとされて、6ビットサイズのアドレスHADD[8.
.3]が生成される。したがって、アドレスHADD[8..3]は"100101"と
なる。 20

そして、ステップS23にて、生成された"100101"のアドレスHADD[8.
.3]により鍵テーブルを参照すると、Ks_even Table から64ビット幅のデータ鍵Ks
e-Fが得られるようになる。そして、得られたデータ鍵Kse-Fに基づいて入力され
た暗号文の解読が解読装置Aで実行される。

このように、本発明の解読化方法では間接的にデータ鍵を検索する間接検索方法として
いるので、PID情報に対応する13ビット幅のテーブルを用意することなく、6ビット
幅の鍵テーブルを用意すればよいのでメモリの容量を削減して小型化することができる。

【0041】

なお、このように解読中では鍵テーブルのKs_even Table、Ks_odd Table の一方しか
使用されないため、使用していない鍵テーブルのデータ鍵を更新することができる。これ
は、前述したようにCPU10が実行するが、CPU10のタイミングと解読装置Aのタ
イミングとは非同期で動作するので、CPU10は非同期で更新するデータ鍵を書き込み
に行く。

このため、鍵テーブルの格納されるデュアルポートメモリ17においては、前述したよ
うに書き込みと読み出しが同時に同一アドレスで行われる場合が生じるのである。この時
のタイミング例を図9に示すが、図示するタイミングで8クロック幅の反転REが発生し
た場合には、この8クロック期間においては、前述したようにCPU10からの同一アド
レスの書き込みが禁止される。 40

【0042】

ところで、何らかの原因によりPIDテーブルに同一のPIDが格納されている場合が
生じる。例えば、1チャンネル当り最大12種類のPID情報とされるが、12種類のP
IDを必要としない場合はPIDテーブルには12種類のPIDを書き込む必要はなく、
必要する種類のPIDだけを書き込むことになる。すると、書き込まれていないPIDの
欄のデータが偶然PIDと同じデータになることがある。

このような場合には、誤ったデータ鍵を読み出して解読できなくなってしまう恐れがあ
るので、本発明においては次のようにしてこれを防止している。

【0043】

図7に示すようにPIDテーブルに複数の"PID-F"がある場合は、その内のアド 50

レスHADDが小さい方を優先するようにしている。これは、アドレスHADDの小さい方からPIDテーブルに書き込みに行くので、アドレスHADDの大きい方が誤っている確率が高いからである。

これにより、PID情報として"PID-F"が入力されると、アドレスHADD[8..1]として"01000101"が得られるようになり、前述した処理と同様の処理が行われ、Ks_even Table から64ビット幅のデータ鍵Kse-Fが得られるようになる。

【0044】

また、入力データのヘッダからのPID情報により、PIDテーブルを参照しても該当するPIDがない場合がある。例えば、図8に示すようにPID情報として"PID-F"が入力されても、PIDテーブル中には"PID-F"に該当するPIDがない。

10

このような場合には、鍵テーブルのKs_even Table, Ks_odd Table のいずれも読みに行くことなく、データ鍵を読み出さない。この場合は、入力データであるTSはそのまま出力することになる。

【0045】

次に、図1に示す解読装置Aの解読フローを図10に示すが、トランスポートストリーム(TS)が入力されると、ステップS10にてスクランブルされているか否かが判定される。この判定はスクランブルされたことを示すヘッダ中のフラグが立っているか否かを検出することにより判定される。この場合、フラグが立っている場合はスクランブルonと判定されて、ステップS11に進み、ここで所望のフラグ等の書き換えが行われる。次いで、ステップS12にてヘッダからPID情報が抽出されて、鍵テーブルが参照される。この場合の鍵テーブルは、鍵テーブル処理のステップS16にてホストインターフェース処理が行われて、ステップS17にて書き込まれた鍵テーブルが参照される。

20

なお、ステップS12の処理は、前記図6に示す処理である。

【0046】

以上のステップS10ないしステップS12の処理がヘッダコントロール処理である。なお、ステップS10にてスクランブルoffと判定された場合には、TSはそのまま出力される。

次いで、ステップS13にてCBCモードの解読処理が行われ、ステップS14にて解読処理される暗号文が64ビットの整数倍か否かが判定される。暗号文に端数がありNoと判定された場合は、ステップS15にて端数部分についてOFBモードの解読処理が行われ、解読処理された平文が出力される。また、ステップS14にて64ビットの整数倍と判定された場合は、解読処理された64ビットの平文が出力されるようになる。

30

【0047】

ところで、図10に示すような解読フローの実行は、前記図18に示す解読化アルゴリズムにより実行されている。図18に示す解読化アルゴリズムは前述したとおりであるのでここでは省略するが、解読化アルゴリズム中の解読アルゴリズムおよび暗号アルゴリズムを実行する構成の詳細を図11ないし図15を参照して説明する。

図11は暗号アルゴリズムを実行する暗号処理の構成を示す。図11において、64ビット幅の入力データは、上位32ビットのデータと下位の32ビットのデータに分割されて最初の暗号8段に入力される。この暗号8段は、関数の演算を行う4段の演算段が2回繰り返された構成とされる。そして、入力された上位32ビットのデータと下位の32ビットのデータに、演算段20の初段において関数 π_1 の演算が施される。ついで、第2段において初段の出力に関数 π_2 の演算が施される。この場合、第2段には32ビット幅のワーク鍵K1が入力され、このワーク鍵K1を用いて第2段の演算が行われている。

40

【0048】

さらに、第3段において第2段の出力に関数 π_3 の演算が施される。この場合、第3段には32ビット幅のワーク鍵K2, K3が入力され、このワーク鍵K2, K3を用いて演算が行われている。続いて、第4段において第3段の出力に関数 π_4 の演算が施される。この場合、第4段には32ビット幅のワーク鍵K4が入力され、このワーク鍵K4を用い

50

て演算が行われている。

さらに残る４段の演算を行う演算段２１において、演算段２０からの出力に初段において関数 $\pi 1$ の演算が施される。ついで、第２段において初段の出力に関数 $\pi 2$ の演算が施される。この場合、第２段には３２ビット幅のワーク鍵 $K 5$ が入力され、このワーク鍵 $K 5$ を用いて演算が行われている。

【００４９】

さらに、第３段において第２段の出力に関数 $\pi 3$ の演算が施される。この場合、第３段には３２ビット幅のワーク鍵 $K 6$ 、 $K 7$ が入力され、このワーク鍵 $K 6$ 、 $K 7$ を用いて演算が行われている。続いて、第４段において第３段の出力に関数 $\pi 4$ の演算が施される。この場合、第４段には３２ビット幅のワーク鍵 $K 8$ が入力され、このワーク鍵 $K 8$ を用いて演算が行われている。

10

このようにして暗号処理の行われた上位３２ビット、下位３２ビットの合計６４ビット幅のデータは、さらに暗号８段２２に入力される。この暗号８段２２において、上述した暗号８段の演算と同様の演算が施されて、上位３２ビット、下位３２ビットの合計６４ビット幅のランダム化された出力データが得られる。

【００５０】

なお図示しているように、暗号８段の繰返し数は２回に限らず、所望の回数繰返すことができる。この回数を多く繰返すほど、出力データは高度にランダム化されて、暗号強度を強いものとすることができる。

なお、演算段の格段で行われている関数の演算は、一定の規則に従ってある文字を他の文字に置き換える換字と、文字の順序を入れ替える転置を行う演算とされている。

20

【００５１】

次に、解読アルゴリズムを実行する解読処理の構成を図１２に示すが、前述した暗号処理と異なる点は、暗号処理の構成の出力側から逆に演算を行うようにしている点である。すなわち、暗号８段のうちの最初の４段の演算段２３においては、上位３２ビットと下位３２ビットに分割された６４ビット幅の暗号化されている入力データに、３２ビット幅のワーク鍵 $K 8$ を用いて関数 $\pi 4$ の演算を施している。次いで、第２段目において、初段の出力データにワーク鍵 $K 7$ を用いて関数 $\pi 3$ の演算を施している。さらに、第３段目において、第２段の出力データにワーク鍵 $K 6$ 、 $K 7$ を用いて関数 $\pi 2$ の演算を施している。さらにまた第３段目において、第２段の出力データにワーク鍵 $K 5$ を用いて関数 $\pi 2$ の演算を施し、第４段目において、第３段の出力データに関数 $\pi 1$ の演算を施している。

30

【００５２】

このような４段の演算が、演算２４においてワーク鍵 $K 4 \sim K 1$ を用いて同様に行われる。

さらに、上記した暗号８段の演算が縦続されている暗号８段２５においても実行されて、解読化された上位３２ビット、下位３２ビットの計６４ビット幅の出力データが得られるようになる。なお、暗号８段の繰返し回数は、暗号処理において実行された暗号８段の繰返し回数と同じ回数とされる。

【００５３】

次に、演算段で行われている演算の詳細を暗号処理の演算段２０を例に上げて図１３を参照しながらに詳細に説明する。

40

初段の関数 $\pi 1$ の演算では、入力された３２ビットに分割された上位ビットは、演算されることなくそのまま出力され、上位ビットと下位ビットの排他的論理和が演算されて下位ビットとして出力される。

続く、第２段の関数 $\pi 2$ の演算では、下位３２ビットのデータ x にワーク鍵 $K 1$ が加算されて、 $x + K 1$ がまず演算される。次いで、 $x + K 1$ を y とした時に、 y を１ビット左巡回シフトし、その値に $y - 1$ を加算して z を得る。次に、 z を４ビット左巡回シフトし、その値と z との排他的論理和を得る。この演算結果と、上位３２ビットの排他的論理和が演算されて、演算された上位３２ビットのデータが出力される。この場合、下位３２ビットは入力されたデータが、演算されることなくそのまま出力される。

50

【 0 0 5 4 】

また、第 3 段の関数 π_3 の演算では、上位 3 2 ビットのデータ x にワーク鍵 K_2 が加算されて、 $x + K_2$ がまず演算される。次いで、 $x + K_2$ を y とした時に、 y を 2 ビット左巡回シフトし、その値に $y + 1$ を加算して z を得る。次に、 z を 8 ビット左巡回シフトし、その値と z との排他的論理和 a を得る。

さらに、 a にワーク鍵 K_3 が加算されて、 $a + K_3$ が演算される。次いで、 $a + K_3$ を b とした時に、 b を 1 ビット左巡回シフトし、その値に $-b$ を加算して c を得る。次に、 a と x のビット毎の論理和と、 c を 1 6 ビット左巡回シフトした値との排他的論理和を演算する。この演算結果と、下位 3 2 ビットのデータとの排他的論理和を演算して、演算された下位 3 2 ビットのデータを出力する。なお、上位 3 2 ビットのデータは、演算されることなくそのまま上位 3 2 ビットの出力データとなる。

10

【 0 0 5 5 】

さらにまた、第 4 段の関数 π_4 の演算では、下位 3 2 ビットのデータ x にワーク鍵 K_4 が加算されて、 $x + K_4$ がまず演算される。次いで、 $x + K_4$ を y とした時に、 y を 2 ビット左巡回シフトし、その値に $y + 1$ を加算する。この演算結果と、上位 3 2 ビットの排他的論理和が演算されて、演算された上位 3 2 ビットのデータが出力される。この場合、下位 3 2 ビットのデータは演算されることなく、そのまま下位 3 2 ビットのデータとして出力される。

【 0 0 5 6 】

上記演算において、ワーク鍵 $K_1 \sim K_4$ をデータに加算することにより、文字を他の文字で置き換える換字処理が行われ、データを巡回シフトさせることにより文字の位置を入れ替える転置が行われる。このように、換字と転置のアルゴリズムを行うことにより平文が暗号文に暗号化される。

20

また、解読化する場合には、暗号化と逆の換字と転置のアルゴリズムを行うことにより元の平文に解読することができる。

【 0 0 5 7 】

次に、上述した関数の演算を行う構成をさらに詳細に説明するが、関数 π_2 の例を図 1 4 に上げて説明するものとする。

図 1 4 において、第 1 加算器 Add_0 において、下位 3 2 ビットの入力データ x と 3 2 ビットのワーク鍵 K_1 とが加算され、加算データ y が出力される。この加算データ y は第 1 左巡回シフター 8 1 において 1 ビット左巡回シフトされると共に、第 2 加算器 8 2 において、第 1 左巡回シフター 8 1 の出力と加算される。この加算結果に第 3 加算器 8 4 において -1 が加算されて、データ z が演算される。このデータ z は第 2 左巡回シフター 8 5 において 4 ビット左巡回シフトされると共に、排他的論理和回路 8 6 に供給される。この排他的論理和回路 8 6 には第 2 左巡回シフター 8 5 の出力データ、データ z 、上位 3 2 ビット入力データが入力され、3 つのデータの排他的論理和が演算される。

30

この演算結果は、次段に入力される上位 3 2 ビット入力データとなる。また、下位 3 2 ビット入力データは、演算されることなく次段に入力される下位 3 2 ビット入力データとなる。

【 0 0 5 8 】

40

次に、6 4 ビット幅のデータ鍵と 2 5 6 ビット幅のシステム鍵から 2 5 6 ビット幅のワーク鍵を生成する鍵スケジュール処理の構成を図 1 5 に示す。

鍵スケジュール処理は図 1 5 に示すように 4 段の演算段 2 6 , 2 7 が 2 段と、1 段の演算段 2 8 が 1 段縦続接続された構成とされている。また、4 段の演算段 2 6 , 2 7 においては、初段において関数 π_1 の演算が行われ、2 段目において関数 π_2 の演算が行われ、3 段目において関数 π_3 の演算が行われ、4 段目において関数 π_4 の演算が行われている。

【 0 0 5 9 】

このような演算アルゴリズムは、前述した暗号処理のアルゴリズムと同じであるのでその説明は省略するが、鍵スケジュール処理においては、入力データが 6 4 ビットのデータ

50

鍵とされ、それぞれ 32 ビットのシステム鍵 $J_1 \sim J_8$ を用いて関数 π_1 ないし関数 π_4 の演算が行われて、それぞれ 32 ビットの 8 つのワーク鍵 $K_1 \sim K_8$ が生成されている。ただし、全体で 9 段の演算を行っており、最終段において関数 π_1 の演算を行う点で、前述した暗号処理のアルゴリズムと相違している。

【0060】

なお、演算段 26 の関数 π_2 演算後の上位 32 ビット出力データがワーク鍵 K_1 として出力され、関数 π_3 演算後の下位 32 ビット出力データがワーク鍵 K_2 として出力され、関数 π_4 演算後の上位 32 ビット出力データがワーク鍵 K_3 として出力されている。

さらに、演算段 27 の関数 π_1 演算後の下位 32 ビット出力データがワーク鍵 K_4 として出力され、関数 π_2 演算後の上位 32 ビット出力データがワーク鍵 K_5 として出力され、関数 π_3 演算後の上位 32 ビット出力データがワーク鍵 K_6 として出力され、関数 π_4 演算後の上位 32 ビット出力データがワーク鍵 K_7 として出力され、最終段 28 の関数 π_1 演算後の下位 32 ビット出力データがワーク鍵 K_8 として出力されている。

【0061】

上述した、図 11 に示す暗号処理と図 13 に示す鍵スケジュール処理を参照すると、4 段の演算段の構成、すなわち演算アルゴリズムは等しくされており、この 4 段の演算段の演算を繰り返し行うことにより、暗号処理あるいは鍵スケジュール処理を実行することができる。このことから、演算コアを図 16 (a) に示すように、関数 π_1 の演算段、関数 π_2 の演算段、関数 π_3 の演算段、関数 π_4 の演算段を縦続接続した構成とすれば、演算コアを繰返し実行することで、暗号処理あるいは鍵スケジュール処理を実行することができる。

なお、この演算コアは、図 20 に示すデータ鍵とシステム鍵からワーク鍵を生成すると共に、CBC モードおよび OFB モードで暗号処理を行っている Encryptor に相当し、Encryptor コアとされる。この場合、Encryptor コアにはデータ鍵 $Ks_1 \sim Ks_4$ とデータ鍵 $Ks_5 \sim Ks_8$ とが時分割で供給される。

【0062】

また、図 12 を参照すると、4 段の演算段の構成、すなわち演算アルゴリズムは等しくされており、この 4 段の演算段の演算を繰り返し行うことにより、解読処理を実行することができる。このことから、解読演算コアを図 16 (b) に示すように、関数 π_4 の演算段、関数 π_3 の演算段、関数 π_2 の演算段、関数 π_1 の演算段を縦続接続した構成とすれば、解読演算コアを繰返し実行することで、解読処理を実行することができる。

なお、この解読演算コアは、図 20 に示す CBC モードおよび OFB モードの解読処理を行っている Decryptor に相当し、Decryptor コアとされる。この場合、Decryptor コアにはデータ鍵 $Ks_8 \sim Ks_5$ とデータ鍵 $Ks_4 \sim Ks_1$ とが時分割で供給される。

このように、Encryptor コアを繰返し実行することにより暗号処理および鍵スケジュールのアルゴリズムを実行することができ、Decryptor コアを繰返し実行することにより解読アルゴリズムを実行することができる。

【0063】

以上、本発明の解読化方法を実行する解読装置の説明をしたが、本発明の電子機器は、このような解読装置を少なくとも備えているチューナーやテレビジョン装置等である。

また、以上の説明では 64 ビットブロックの暗号文を 64 ビットのデータ鍵、および 256 ビットのシステム鍵を用いて 64 ビットブロックの平文を生成するものとして説明したが、本発明がこれらの数値に限定されるものではなく、任意の数値とすることができる。

さらに、本発明は上述した転置および換字を繰り返すような暗号化・解読化方式に限定されるものではなく、他の暗号化・解読化方式にも適用することができる。

【図面の簡単な説明】

【0064】

【図 1】本発明の解読化方法の実施の形態である解読装置の構成例を示すブロック図である。

10

20

30

40

50

【図 2】図 1 に示す解読装置における I D T の構成を示すブロック図である。

【図 3】図 1 に示す C P U から見た解読装置におけるレジスタのメモリ空間を示す図表である。

【図 4】図 2 に示す I D T の比較器 C P 0 ~ C P 1 1 の論理表を示す図表である。

【図 5】図 2 に示す I D T の P E の論理表を示す図表である。

【図 6】図 1 に示す解読装置において、入力データのヘッダ中の情報から間接検索方法によりデータ鍵をサーチする方法を説明するための図である。

【図 7】P I D テーブル中に P I D が重複している場合の動作を説明するための図である。

【図 8】P I D テーブル中に該当する P I D が存在しない場合の動作を説明するための図である。 10

【図 9】図 1 に示す解読装置における D P M E M のリードタイミングの例を示す図である。

【図 1 0】図 1 に示す解読装置の解読フローを示すフローチャートである。

【図 1 1】暗号処理の構成を示す図である。

【図 1 2】解読処理の構成を示す図である。

【図 1 3】暗号処理における基本関数の詳細を示す図である。

【図 1 4】基本関数中の関数 $\pi 2$ を演算するための詳細な構成を示す図である。

【図 1 5】鍵スケジュール処理の構成を示す図である。

【図 1 6】Encryptor コアとDecryptor コアの構成を示す図である。 20

【図 1 7】従来の暗号化のアルゴリズムを示す図である。

【図 1 8】従来の解読化のアルゴリズムを示す図である。

【図 1 9】C B C モードと O F B モードの暗号化利用モードの構成を示す図である。


【図 2 0】従来の暗号化・解読化方式の構成を示す図である。

【符号の説明】


【 0 0 6 5 】

1 受信データ、2 出力データ、3 , 4 切り換え手段、5 Decryptor 、6 レジスタ、7 , 9 , 8 6 排他的論理和回路、8 Encryptor 、1 0 C P U、1 1 比較器、1 2 アンドゲート、1 3 , 1 4 オアゲート、1 5 インバータ、1 6 I D T、1 7 D P M E M、2 0 ~ 2 8 演算段、3 9 P E、4 0 A D E C、4 1 ~ 5 2 フリップフロップ、6 1 ~ 7 2 比較器、8 0 , 8 2 , 8 4 加算器、8 1 , 8 5 左巡回シフター 30

【図 1】



【図 2】



【図 3】

HADD[8..0]	内容	ビット数
0 0010 0xxx	CBC Initial value table	64bit×1
0 010x xxxx	SYSTEM_Key table	256bit×1
0 100x xxxx	PID value table	13bit×12
1 0xxx xxxx	Ks_even value table	64bit×12
1 1xxx xxxx	Ks_odd value table	64bit×12

【図 5】

出力	入力											
	CP0	CP1	CP2	CP3	CP4	CP5	CP6	CP7	CP8	CP9	CP10	CP11
0	0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	0	0
2	0	0	0	0	0	0	0	0	0	0	0	0
3	0	0	0	0	0	0	0	0	0	0	0	0
4	0	0	0	0	0	0	0	0	0	0	0	0
5	0	0	0	0	0	0	0	0	0	0	0	0
6	0	0	0	0	0	0	0	0	0	0	0	0
7	0	0	0	0	0	0	0	0	0	0	0	0
8	0	0	0	0	0	0	0	0	0	0	0	0
9	0	0	0	0	0	0	0	0	0	0	0	0
10	0	0	0	0	0	0	0	0	0	0	0	0
11	0	0	0	0	0	0	0	0	0	0	0	0

PEの論理表


x=D0 not care

【図 4】


CP0~CP11の論理表

入力 A, B	出力 A=B
A=B (A6B6all '1'でないとき)	1
A=B (A6B6all '1'のとき)	0
A<B	0
A>B	0


【図 6】




【図 7】





【図 8】




【図 9】




【 図 1 1 】



【 図 1 2 】



【 図 1 3 】




【 記号 】

$\oplus$	: ビット 毎の排他的論理和	$+$: 2^{32} を法とした加算	$-$: 2^{32} を法とした減算
Rotn ()	: 左巡回nビットシフト	V	: ビット 毎の論理和


基本関数

【 図 1 4 】




基本関数 π_2 の回路構成例

【 図 1 5 】




鍵スケジュール処理


【 図 1 6 】




【 図 1 7 】




【図18】



【図19】



【図20】



フロントページの続き

(56)参考文献 特開昭 6 1 - 1 7 7 0 4 6 (J P , A)
特開平 6 - 2 5 9 9 5 6 (J P , A)

(58)調査した分野(Int.Cl. , D B 名)
H04L9/00