

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5731367号
(P5731367)

(45) 発行日 平成27年6月10日 (2015. 6. 10)

(24) 登録日 平成27年4月17日 (2015. 4. 17)

(51) Int. Cl. F I
 HO 1 L 21/338 (2006. 01) HO 1 L 29/80 H
 HO 1 L 29/778 (2006. 01)
 HO 1 L 29/812 (2006. 01)

請求項の数 20 外国語出願 (全 11 頁)

(21) 出願番号	特願2011-266254 (P2011-266254)	(73) 特許権者	597161115
(22) 出願日	平成23年12月5日 (2011. 12. 5)		インターナショナル レクティファイアー
(65) 公開番号	特開2012-134479 (P2012-134479A)		コーポレーション
(43) 公開日	平成24年7月12日 (2012. 7. 12)		アメリカ合衆国 カリフォルニア州 90
審査請求日	平成24年2月15日 (2012. 2. 15)		245 エル セガンド ノース セブル
(31) 優先権主張番号	12/928, 946		ヴェーダ ブールバード 101
(32) 優先日	平成22年12月21日 (2010. 12. 21)	(74) 代理人	100147485
(33) 優先権主張国	米国 (US)		弁理士 杉村 憲司
		(74) 代理人	100164448
			弁理士 山口 雄輔
		(74) 代理人	100165696
			弁理士 川原 敬祐

最終頁に続く

(54) 【発明の名称】 応力変調 III - V 族半導体装置および関連方法

(57) 【特許請求の範囲】

【請求項 1】

III - V 族半導体装置であって、

基板の上および前記 III - V 族半導体装置の活性領域を支持するバッファ層の下に配置された組成傾斜本体を備え、

前記組成傾斜本体は、前記基板に圧縮応力を与える第 1 の領域と、該第 1 の領域上に応力変調領域とを含み、前記応力変調領域は前記基板に引張応力を与え、

前記第 1 の領域は、第 1 の応力層と該第 1 の応力層上の直上に形成された第 2 の応力層とを含み、前記第 1 の応力層および前記第 2 の応力層は変化する組成を有することを特徴とする III - V 族半導体装置。

【請求項 2】

前記組成傾斜本体は前記応力変調領域上に第 2 の領域を含み、前記第 2 の領域は前記基板に圧縮応力を与える、請求項 1 に記載の III - V 族半導体装置。

【請求項 3】

前記第 1 の領域の前記第 1 の応力層および前記第 2 の応力層の少なくとも一方は第 1 のアルミニウム含有量を有し、前記応力変調領域は前記第 1 のアルミニウム含有量より大きい第 2 のアルミニウム含有量を有する応力変調層を含む、請求項 1 に記載の III - V 族半導体装置。

【請求項 4】

前記基板はシリコンからなる、請求項 1 に記載の III - V 族半導体装置。

【請求項 5】

前記組成傾斜本体は A l G a N の組成傾斜層を備える、請求項 1 に記載の III - V 族半導体装置。

【請求項 6】

前記バッファ層は連続的な組成の III - V 族半導体材料を備える、請求項 1 に記載の III - V 族半導体装置。

【請求項 7】

前記バッファ層は G a N からなる、請求項 1 に記載の III - V 族半導体装置。

【請求項 8】

前記バッファ層の厚さは 1 . 3 μ m より大きい、請求項 1 に記載の III - V 族半導体装置。 10

【請求項 9】

前記活性領域はヘテロ接合電界効果トランジスタ (H F E T) を備える、請求項 1 に記載の III - V 族半導体装置。

【請求項 10】

III - V 族半導体装置を製造する方法であって、該方法は、
前記 III - V 族半導体装置のための基板を準備する工程と、
前記基板に圧縮応力を与えるように、前記基板上に組成傾斜本体の第 1 の領域であって、該第 1 の領域は第 1 の応力層と該第 1 の応力層上の直上に形成された第 2 の応力層とを含み、前記第 1 の応力層および前記第 2 の応力層は変化する組成を有する、第 1 の領域を形成する工程と、 20

前記第 1 の領域上に前記組成傾斜本体の応力変調領域を形成する工程であって、前記応力変調領域は前記基板に引張応力を与える、工程と、
を含むことを特徴とする III - V 族半導体装置の製造方法。

【請求項 11】

前記応力変調領域上に前記組成傾斜本体の第 2 の領域を形成する工程をさらに含み、前記第 2 の領域は前記基板に圧縮応力を与える、請求項 10 に記載の方法。

【請求項 12】

前記第 1 の領域を形成する工程は、前記基板上に第 1 のアルミニウム含有量を有する前記第 1 の応力層を形成する工程と、前記第 1 の応力層上に前記第 1 のアルミニウム含有量より小さい第 2 のアルミニウム含有量を有する前記第 2 の応力層を形成する工程とを含む、請求項 10 に記載の方法。 30

【請求項 13】

前記応力変調領域を形成する工程は、前記第 2 のアルミニウム含有量より大きい第 3 のアルミニウム含有量を有する応力変調層を形成する工程を含む、請求項 12 に記載の方法。

【請求項 14】

前記組成傾斜本体上にバッファ層を形成し、該バッファ層上に活性領域を形成する工程をさらに含み、前記バッファ層は連続的な組成を有する、請求項 10 に記載の方法。

【請求項 15】 40

前記バッファ層の厚さは 1 . 3 μ m より大きい、請求項 14 に記載の方法。

【請求項 16】

III - V 族半導体装置であって、
基板の上および前記 III - V 族半導体装置の活性領域を支持するバッファ層の下に配置された組成傾斜本体を備え、

前記組成傾斜本体は、第 1 のアルミニウム含有量を有する第 1 の応力層と、前記第 1 のアルミニウム含有量より小さい第 2 のアルミニウム含有量を有する、前記第 1 の応力層の直上に形成された第 2 の応力層と、前記第 2 の応力層の上に形成された、前記第 2 のアルミニウム含有量より大きい第 3 のアルミニウム含有量を有する応力変調層とを有することを特徴とする III - V 族半導体装置。 50

【請求項 17】

前記組成傾斜本体は、前記応力変調層上に、前記第3のアルミニウム含有量より小さいアルミニウム含有量を有する別の応力層をさらに含む、請求項16に記載のIII-V族半導体装置。

【請求項 18】

前記第3のアルミニウム含有量は前記第1のアルミニウム含有量より大きい、請求項16に記載のIII-V族半導体装置。

【請求項 19】

前記第1の応力層、前記第2の応力層および前記応力変調層の各々はAlGaInを含む、請求項16に記載のIII-V族半導体装置。

10

【請求項 20】

前記活性領域はヘテロ接合電界効果トランジスタ(HFET)を備える、請求項16に記載のIII-V族半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

[定義]

本願において、“III-V族半導体”は、少なくとも1つのIII族元素と少なくとも1つのV族元素とを含む化合物半導体を指し、例えば、窒化ガリウム(GaN)、砒化ガリウム(GaAs)、窒化インジウムアルミニウムガリウム、窒化インジウムガリウムおよび同様のものであるが、それらに限定されない。同様に、“III族窒化物半導体”は、窒素と少なくとも1つのIII族元素とを含む化合物半導体を指し、例えば、GaN、AlGaIn、InN、InGaIn、InAlGaInおよび同様のものであるが、それらに限定されない。

20

【0002】

本発明は、概して、半導体装置およびそれらの製造の分野にある。より詳細には、本発明は、III-V族パワー半導体装置およびそれらの製造の分野にある。

【背景技術】

【0003】

III-V族半導体装置は、典型的には、サファイア、炭化シリコン、またはシリコン基板のような基板上に成長された、III-V族材料、例えば、III族窒化物材料を含み、半導体装置の作製のための活性領域を提供することができる。シリコン基板は、高品質、低コスト、大きなウェーハサイズなどの、別の基板材料に対する幾つかの利点を有する。しかし、シリコン基板をIII-V族半導体装置のための支持基板として用いることは、様々な問題を引き起こし得る。例えば、III族窒化物材料とシリコンとの間の格子不整合および熱膨張特性の差により、厚いIII族窒化膜は、シリコンウェーハの著しい変形を引き起こして、III族窒化膜のゆがみ(ワープ)およびクラックを形成し得る。このように、シリコン基板を用いて成長されたIII-V族半導体装置は、典型的には、装置の活性領域と基板との間に様々な層を含めて、シリコンまたは他のノンネイティブな基板を用いた時に引き起こされる問題を解消する。それらの層は、組成傾斜遷移層上に形成されたバッファ層を含むことができる。それらの層の厚さおよび組成は、典型的には、望ましくないワープやクラックの形成を防止するように、注意深く制御されなければならない。

30

40

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかし、III-V族半導体装置においては、そのバッファ層の厚さは、電圧破壊抵抗に寄与する。ハイパワー用途において、III-V族半導体装置は、高い降伏電圧を有することが好ましく、原理的には、厚いバッファ層を用いることにより実現できる。あいにく、基板の変形に関する懸念により、最も一般的なIII-V族半導体装置におけるバッファ層の厚さは、約1.0 μmをわずかに超える程度に限定され、半導体装置の降伏電圧が限定

50

されてしまう。

【 0 0 0 5 】

このように、基板の変形を制限しつつ厚いIII - V族半導体層の成長を可能にする解決策により、従来技術における欠点および不足を克服する必要性が存在する。

【 0 0 0 6 】

本発明は、応力変調III - V族半導体装置および関連方法に関し、少なくとも1つの図面に示して、および/または関連して十分に説明し、請求項においてより完全に明らかにする。

【図面の簡単な説明】

【 0 0 0 7 】

【図1】本発明の一実施例に従う、応力変調領域を有する組成傾斜本体を含むIII - V族半導体構造の断面図である。

【図2】本発明の一実施例に従う、応力変調組成傾斜本体を含むIII - V族半導体装置を製造する方法を示すフローチャートである。

【図3A】図2のフローチャートにおける開始工程に対応する、本発明の一実施例に従って処理されたウェーハの一部を含む断面図である。

【図3B】図2のフローチャートにおける中間工程に対応する、本発明の一実施例に従って処理されたウェーハの一部を含む断面図である。

【図3C】図2のフローチャートにおける中間工程に対応する、本発明の一実施例に従って処理されたウェーハの一部を含む断面図である。

【図3D】図2のフローチャートにおける最終工程に対応する、本発明の一実施例に従って処理されたウェーハの一部を含む断面図である。

【発明を実施するための形態】

【 0 0 0 8 】

本発明は、圧力変調III - V族半導体装置および関連方法に関するものである。より詳細には、本発明は、組成傾斜本体を含む新規の半導体装置の様々な実施例における応力変調に関するものである。以下の説明は、本発明の実装に関連する特定の情報を含む。当業者は、本願において具体的に記載されたものとは異なる方法で本発明を実装できることを認識するだろう。さらに、本発明の特定の詳細は、本発明を曖昧にしないよう説明しない。本願における図面および関連する詳細な説明は、単に本発明の代表的な実施例に関するものである。簡潔さを維持するために、本発明の別の実施例は、本願においては具体的に説明せず、図面に示さない。

【 0 0 0 9 】

図1は、本発明の一実施例に従う、応力変調領域を有する組成傾斜本体を含む代表的な半導体装置構造を示している。構造100は、基板102と、核形成層104と、厚層106と、組成傾斜本体108と、バッファ層110と、III族窒化物ヘテロ接合電界効果トランジスタ(HFET)112の形態のIII - V族半導体装置を含む活性領域とを有する。

【 0 0 1 0 】

図1に示すように、核形成層104は基板102上に形成され、厚層106は核形成層104上に形成され、組成傾斜本体108は厚層106上に形成され、バッファ層110は組成傾斜本体108上に形成され、HFET112を含む活性領域は、バッファ層110上に形成される。核形成層104、厚層106、組成傾斜本体108、バッファ層110およびHFET112の各々は、例えば、分子線エピタキシー(MBE)法を用いて成長されたエピタキシャル膜を備える。しかしながら、例えば、ハイドライド気相成長(HVPE)法または有機金属気相成長(MOCVD)法のような別の適切な成長法を用いることもできる。

【 0 0 1 1 】

図1に示す実施例において、構造100は、III - V族半導体装置を備える。より具体的には、III族窒化物HFET112を備える。幾つかの実施例において、HFET11

10

20

30

40

50

2 自体が、例えば、高電子移動度トランジスタ (H E M T) を備えることができる。例えば、 H F E T 1 1 2 は、窒化アルミニウムガリウム (A l G a N) 領域と窒化ガリウム (G a N) 領域との界面によって形成されるヘテロ接合を備えることができる (A l G a N / G a N ヘテロ接合は図 1 に示されていない)。

【 0 0 1 2 】

基板 1 0 2 は、半導体基板を備える。基板 1 0 2 は、 H F E T 1 1 2 を形成する III 族窒化物半導体材料に対して、格子不整合および熱膨張特性の違いを有する。図 1 に示した実施例において、基板 1 0 2 は、シリコン基板、例えば < 1 1 1 > シリコン基板からなる。しかしながら、別の実施例において、基板 1 0 2 が、 H F E T 1 1 2 の III 族窒化物または別の III - V 族半導体材料に比べて格子不整合および熱膨張特性の相違を有するよう
10
に、基板 1 0 2 は、別の適切な材料、例えば、サファイアまたは炭化シリコンからなることもできる。基板 1 0 0 自体が様々な層を含み、 H F E T 1 1 2 を形成する時に引き起こされる問題を解消する。例えば、基板 1 0 0 は、核形成層 1 0 4 と、厚層 1 0 6 と、組成傾斜本体 1 0 8 とバッファ層 1 1 0 とを含む。

【 0 0 1 3 】

図 1 に示すように、核形成層 1 0 4 は、基板 1 0 2 上に形成され、適切な厚層 1 0 6 の成長を可能にする。構造 1 0 0 において、核形成層 1 0 4 および厚層 1 0 6 は代表的なものであり、組成傾斜本体 1 0 8 を支持する。図 1 に示した実施例において、核形成層 1 0 4 および厚層 1 0 6 の各々は、窒化アルミニウム (A l N) からなる。しかしながら別の実施例において、別の適切な材料および / または層を組成傾斜本体 1 0 8 の支持層として
20
使用できる。

【 0 0 1 4 】

図 1 に示すように、構造 1 0 0 は、組成傾斜本体 1 0 8 を含む。組成傾斜本体 1 0 8 は、クラックの形成または著しいワーブを生じさせることなく、厚い高品質のバッファ層 1 1 0 の形成を可能にする。構造 1 0 0 において、組成傾斜本体 1 0 8 は、複数の傾斜組成層を備える。例えば、組成傾斜本体 1 0 8 は、組成が変化する A l G a N 層を備えることができる。これらの層の組成および厚さを制御することにより、組成傾斜本体 1 0 8 は、基板 1 0 0 の形成により基板 1 0 2 に与えられた全ての応力を最小化または低減するために、基板 1 0 2 に与えられた応力を変調することができる。
30

【 0 0 1 5 】

従来の半導体装置は、典型的には、格子不整合を基板 1 0 2 からバッファ層 1 1 0 まで変化させるように、アルミニウム含有量を低減する領域を含む。本発明者らは、従来のアプローチは、変化層のアルミニウム含有量を低減するにつれて、基板 1 0 2 に与えられた圧縮応力が徐々に増加する傾向にあることを見出した。しかしながら、本発明の概念によれば、組成傾斜本体 1 0 8 は、少なくとも 1 つの応力変調領域を含み、その領域によって基板 1 0 2 に与えられる正味の応力を反対にして基板 1 0 2 に引張応力を与えることができる。組成傾斜本体 1 0 8 は、基板に与えられる圧縮および引張応力を変調して、従来のアプローチにおける蓄積された圧縮応力に起因する基板 1 0 2 の変形に起因し得る、ワーブの生成やクラックの形成を回避できる。
40

【 0 0 1 6 】

さらに、組成傾斜本体 1 0 8 は、基板 1 0 2 とバッファ層 1 1 0 との間の格子不整合を効果的に変化させることができる。例えば、図 1 に示した実施例において、組成傾斜本体 1 0 8 は、バッファ層 1 1 0 を組成傾斜本体 1 0 8 上に形成できるように、シリコンからなる基板 1 0 2 と III 族窒化物からなるバッファ層 1 1 0 との間の格子不整合を変化させることができる。基板 1 0 2 とバッファ層 1 1 0 との間の格子不整合を変化させることにより、組成傾斜本体 1 0 8 は、バッファ層 1 1 0 および H F E T 1 1 2 が形成される活性 III - V 族領域における転位を防止することができる。

【 0 0 1 7 】

図 1 は、 A l G a N からなる H F E T 1 1 2 を支持するバッファ層 1 1 0 を示している。バッファ層 1 1 0 は A l G a N からなるが、別の実施例においては、バッファ層 1 1 0
50

は別のIII-V族半導体材料、例えばGaNからなることができる。構造100において、バッファ層110は、応力を基板102に与えることができる。例えば、バッファ層110は、バッファ層110の厚さとともに変化できる、追加の圧縮応力を基板102に与えることができる。

【0018】

従来のIII族窒化物半導体装置においては、例えば、約1.3 μm より厚い連続的なバッファ層は、基板を著しく変形させて、上述した所望でないワープの生成やクラックの形成を引き起こし得る。こうして、ある従来の半導体装置は、厚いバッファ層からの応力に耐えるように厚い基板を含む。しかし、厚い基板を含むことは、材料および製造コストを著しく増加させ得る。厚いバッファ層を形成することを可能にする別の従来の戦略は、組成が変化する層を有する不連続のバッファ層を含むことができるが、例えば降伏電圧の抵抗を低減して装置性能を悪化させ得る。しかし、本発明の一実施例においては、構造100は、実質的に連続的な組成の厚いバッファ層110、例えば、実質的に連続的な組成を有するAlGaNバッファ層を含み、従来技術に存在する厚い基板に関連する不利点、およびワープの生成やクラックの形成の可能性を回避しつつ、高い電圧破壊抵抗を与えることができる。

10

【0019】

上述のように、バッファ層110を用いて、HFET112を基板102から電気的に分離することができる。例えば、バッファ層110の厚さを増加させて、半導体装置110の降伏電圧を増加させることができる。本発明の幾つかの実施例において、バッファ層110は、約3 μm 以上の厚さに形成して、HFET112に対して900~1000ボルトの降伏電圧を可能にする。こうして、構造100は、ハイパワー用途に適するように、高い降伏電圧を支えることができる。

20

【0020】

構造100は、本発明の一実施例に従う、組成傾斜本体を含む代表的なIII-V族半導体装置を示すことを理解されるだろう。したがって、本発明の別の実施例は、材料および層を変更して利用できる。例えば、構造100は、アルミニウム、ガリウムおよび窒素を含むのに対して、別の実施例は、上述の定義セクションにおいて説明したように、インジウムまたは別の適切な構成を含むこともできる。

【0021】

ここで図2を参照すると、図2は、本発明の一実施例に従うIII-V族半導体装置を製造する方法を説明するフローチャートを示している。当業者には明らかな特定の詳細や特徴は、フローチャート200から省略されている。例えば、当業者には既知のように、1つの工程は1以上のサブステップからなることができ、または専用装置または材料を伴うことができる。フローチャート200に示された工程200~276は、本発明の一実施例を説明するのに十分であるが、本発明の別の実施例は、フローチャート200に示されたものとは異なる工程を利用できる。

30

【0022】

フローチャート200に示された処理工程は、単にウェーハまたは半導体ダイとして参照されるかもしれない、処理されたウェーハ上で実行されることも注意されたい。さらに、図3A~3Dにおける構造370~376は、フローチャート200の工程270~276をそれぞれ実行した結果を示している。例えば、構造370は工程272の処理後の半導体構造を示し、構造372は工程272の処理後の構造370を示し、構造374は工程274の処理後の構造372を示しており、以下同様である。

40

【0023】

ここで、図2の工程270および図3Aを参照すると、フローチャート200の工程270は、基板上のAlN核形成層上にAlN厚層を形成することにより、基板を引張応力下におく工程を含む。図3Aの構造370は、図2におけるフローチャート200の工程70の完了後の、基板を含む構造の断面図を示している。構造370において、基板302は図1における基板102に対応し、核形成層304は図1における核形成層104に

50

対応し、厚層 306 は図 1 における厚層 106 に対応する。図 3 A において、基板 302 上に核形成層 304 を形成し、核形成層 304 上に厚層 306 を形成することにより、基板 302 は引張応力下におかれる。厚層 306 は、例えば、高温処理において AlN を成長させることにより形成できる。引張応力は、クラックを実質的に形成することがないように基板 302 に与えられることを理解されよう。

【0024】

図 2 における工程 272 および図 3 B における構造 372 を参照すると、フローチャート 200 の工程 272 にて、応力領域 320 が基板 302 上に形成されて基板 302 に圧縮応力を与える。構造 372 において、応力領域 320 は、図 1 における組成傾斜本体 108 の領域に対応し、構造 372 の形成の初期段階にある。図 3 B に示すように、応力領域 320 は、応力層 322 および 324 を含み、組成傾斜本体 108 における組成傾斜層にそれぞれ対応できる。こうして、応力層 322 および 324 は、変化する組成物、例えば、変化する組成の AlGa_xN を有することができる。

10

【0025】

図 3 B に示すように、構造 372 において、応力層 322 は Al_xGa_{1-x}N を備え、応力層 324 は Al_yGa_{1-y}N を備え、ここで符号 “x” および “y” は、各々の層における異なるアルミニウム含有量を表す。構造 372 において、下付き文字 “x” は、0 より大きく 1 より小さい値とすることができる。構造 372 においても、応力層 324 は応力層 322 上に形成され、応力層 322 より小さいアルミニウム含有量を有する。したがって、応力層 324 においては、符号 “y” は、符号 “x” の値未満の値を有し、その結果、応力領域 320 は、低減されたアルミニウム含有量の層を含む。こうして、応力領域 320 は、基板 302 に圧縮応力を与えることができる。

20

【0026】

図 3 B の実施例において、基板 302 は、引張応力下で工程 272 に供せられる。基板 302 に圧縮応力を与えることにより、応力領域 320 は、基板 302 への正味の引張応力を低減できる。さらに、幾つかの実施例において、応力層 322 は、圧縮応力を基板 302 に与えて、基板 302 への正味の引張応力を低減し、応力層 324 は、十分な追加の圧縮応力を与えて、工程 272 の完了時に基板 302 を正味の圧縮応力下におくことができる。フローチャート 200 の工程 272 の結果は、図 3 B における構造 372 により示されている。

30

【0027】

ここで図 2 における工程 274 および図 3 C における構造 374 を参照すると、フローチャート 200 の工程 274 にて、応力変調領域 326 は、応力領域 320 上に形成され、基板 302 に引張応力を与える。構造 374 において、応力変調領域 326 は、図 1 における組成傾斜本体 108 の領域に対応し、構造 374 の形成の中間段階にある。図 3 C に示された実施例において、応力変調領域 326 は、応力変調層 328 を備え、応力領域 320 の応力層 324 上に形成される。

【0028】

構造 374 において、応力変調層 328 は、Al_aGa_{1-a}N の組成を有する AlGa_aN を備え、ここで下付き文字 “a” は、応力変調層 328 におけるアルミニウム含有量を表す。とりわけ、応力変調層 328 は、応力層 324 より大きいアルミニウム含有量を有し、その結果、応力変調層 326 は基板 302 に引張応力を与える。したがって、下付き文字 “a” は、下付き文字 “y” の値より大きい値から 1 までの範囲の値となり得る。こうして、応力変調領域 328 は、引張応力を基板 302 に与え、その結果、工程 274 の完了時に、基板 302 を、例えば正味の引張応力下におくことができる。一実施例において、下付き文字 “a” の値は、下付き文字 “y” の値と同様に、下付き文字 “x” の値より大きくすることができる。フローチャート 200 の工程 274 の結果は、図 3 C の構造 374 に示されている。

40

【0029】

ここで、図 2 における工程 276 および図 3 D における構造 376 を参照すると、フロ

50

ーチャート200の工程276にて、応力領域330は、応力変調領域326上に形成される。構造372において、応力領域330は、組成傾斜本体308の領域に対応し、同様に、図1における組成傾斜本体108に対応する。図3Dに示した実施例において、応力領域330は、応力変調層328上に形成された応力層332を備える。構造376において、応力層328は、 $Al_bGa_{1-b}N$ の組成を有する $AlGaN$ を備え、ここで下付き文字“b”は応力層332におけるアルミニウム含有量を表す。さらに、構造376において、応力層332は、応力変調層328より小さいアルミニウム含有量を有し、その結果、応力領域330は、基板302に圧縮応力を与える。したがって、下付き文字“b”の値は、下付き文字“a”の値よりも小さい。こうして、幾つかの実施例において、応力領域330は、基板302に圧縮応力を与えて、工程276の完了時に、基板302を低減された正味の引張応力下におくことができる。フローチャート200の工程276の結果は、図3Dにおける構造376により示されている。

10

【0030】

こうして、図2および図3A~3Dに示された方法は、III-V族半導体装置の一部として応力変調領域を含む組成傾斜本体を提供する。追加の工程を構造376上で実行して、図1における構造100を作製することができる。例えば、フローチャート200の工程276は、適切な格子構造を有する組成傾斜本体308を与え、その結果、バッファ層、例えば図1におけるバッファ層110は、その上にクラックを形成せずに、または著しいワープを生成せずに形成できる。

【0031】

20

上述のように、バッファ層は、圧縮応力を基板、例えば基板302に与えることができる。従来の半導体装置においては、厚いバッファ層は、基板とバッファ層との間で変化させるために使用される層により生成される蓄積された圧縮応力に加えて、基板に圧縮応力を与えて、著しいワープおよび/またはクラックの形成をもたらす得た。しかしながら、応力変調領域326を含めることにより、組成傾斜本体308は、基板302に与えられる応力を変調して与えられる正味の応力を低減し、その結果、著しいワープの生成および/またはクラックの形成を低減できるのである。より具体的には、応力変調領域326は、基板302に引張応力を与えて、厚いバッファ層によって与えられる過剰な圧縮応力を解消することができる。

【0032】

30

その後、HFET112をバッファ層110上に作製し、基板302に追加の引張応力を与えることができるウェーハの冷却を行うことにより、構造100を形成することができる。構造100における各層は、ウェーハの冷却後に実質的に応力のない基板302となるように制御されることが好ましい。例えば、様々な半導体装置層の厚さおよび組成を調整することにより、基板302上の応力を釣り合わせて、基板302に与えられる正味の応力を制限することができる。

【0033】

図2および図3A~3Dに示した方法は、単に代表的なものであって、本発明の範囲を限定する意図はないことを注意されたい。例えば、図3Bにおける応力領域320は、応力層322と324とからなるのに対して、応力領域320における応力層の数および厚みを変更して、基板302に与えられる応力を調整できる。例えば、一実施例において、応力領域320は、単一の応力層からなることができる。同様に、応力変調領域326および応力領域330における層数および厚さを変更できる。一実施例において、応力領域330を省略できる。別の実施例において、組成傾斜本体308は、複数の応力変調領域を備えることができる。

40

【0034】

こうして、上述のように、本発明は、少なくとも1つの応力変調領域を有する組成傾斜本体を含むIII-V族半導体装置を実現する。応力変調領域を含めることにより、組成傾斜本体は、基板に与えられる応力を変調して、著しいワープの生成および/またはクラックの形成なしに、半導体装置中に厚い連続的なバッファ層を提供することができる。こう


50

して、半導体装置は、ハイパワー半導体装置において特に好ましい、改善された降伏電圧を有することができる。


【0035】

上記の本発明の説明から、様々な技術を用いて、本発明の概念を本発明の範囲から離れることなく実装できることは明らかである。さらに、本発明は特定の実施例を具体的に参照して説明したが、当業者は、本発明の精神および範囲から離れることなく、形式および細部において変更できることを理解されよう。したがって、記載した実施例は、全て説明のためであって、限定するためのものではないと考えられたい。ここに記載された具体的な実施例に限定されず、本発明の範囲から離れることなく、多くの再構成、変更および置換が可能であることも理解されたい。


【図1】




【図2】




【図 3 A】




【図 3 B】



【図 3 C】



【図 3 D】



フロントページの続き

- (72)発明者 チャンドル アニルクマー
アメリカ合衆国 アイダホ州 83642 メリディアン サウス ブランディーズ ジュエル
アベニュー 2706
- (72)発明者 ロナルド エイチ ビルクハーン
アメリカ合衆国 カリフォルニア州 94568 ダブリン ロスコモン ウェイ 4447
- (72)発明者 トロイ ラーセン
アメリカ合衆国 ミネソタ州 55128 オークデール 第50 ストリート ノース 654
0
- (72)発明者 プレット ヒューズ
アメリカ合衆国 ミネソタ州 55038 ヒューゴ ヴィクター パス 4505 ユニット
7
- (72)発明者 スティーヴ ホフ
アメリカ合衆国 ミネソタ州 55330 エルク リバー オーバーン ストリート 1947
8
- (72)発明者 スコット ネルソン
アメリカ合衆国 ウィスコンシン州 54022 リヴァー フォールズ ラッシュモア ドライ
ヴ 2140
- (72)発明者 ロバート ブラウン
アメリカ合衆国 ミネソタ州 55411 ミネアポリス アップトン アベニュー ノース 1
806
- (72)発明者 リアン サス
アメリカ合衆国 ミネソタ州 55372 プライヤー レイク キャンディ コープ トレイル
サウスイースト 15740

審査官 棚田 一也

- (56)参考文献 特開2008-205117(JP,A)
国際公開第2010/008037(WO,A1)
特開2010-232377(JP,A)

(58)調査した分野(Int.Cl., DB名)

H01L 21/338
H01L 29/778
H01L 29/812