

[19] 中华人民共和国国家知识产权局

[51] Int. Cl⁷

G11C 11/401

G11C 11/406



[12] 发明专利申请公开说明书

[21] 申请号 02128262.5

[43] 公开日 2003 年 5 月 7 日

[11] 公开号 CN 1416136A

[22] 申请日 2002.8.7 [21] 申请号 02128262.5

[30] 优先权

[32] 2001.10.29 [33] JP [31] 330753/2001

[71] 申请人 三菱电机株式会社

地址 日本东京都

[72] 发明人 山内忠昭 冈本武郎 松本淳子

[74] 专利代理机构 中国专利代理(香港)有限公司


代理人 刘宗杰 叶恺东

权利要求书 2 页 说明书 16 页 附图 6 页

[54] 发明名称 半导体装置

[57] 摘要

本发明的课题是降低室温条件下自更新时的消耗电流。在决定发出更新请求(PHY)的更新定时器(912)的工作电流的电流源(3)中，提供具有正温度依赖性的偏压BIAST，使得该电流源(3)的驱动电流具有正温度特性。由此，温度上升时，缩短更新定时器的更新周期的发出间隔，另外，在温度降低时，加长更新请求的发出间隔，降低室温下的更新的消耗电流。



1. 一种半导体存储器，该半导体存储器需要进行存储数据的更新，其特征在于：

具备：

5 发生具有温度依赖性的基准电压的基准电压发生电路；以及

由上述基准电压发生电路发生的基准电压规定工作速度，激活时进行振荡工作，并且在每个规定的振荡次数发出请求上述更新的更新请求的更新请求发生电路。

2. 如权利要求 1 所述的半导体存储器，其特征在于：

10 上述更新请求发生电路具备由上述基准电压规定工作电流的环形振荡器。

3. 如权利要求 1 所述的半导体存储器，其特征在于：

上述基准电压具有正温度特性。

4. 如权利要求 1 所述的半导体存储器，其特征在于：

15 具备：

用于生成恒定电流的电流镜级；

插入上述电流镜级与电源节点之间，具有正温度特性的电阻元件；
以及

20 把对应于上述电流镜级的输出电流的电压生成为上述基准电压的
基准电压输出电路。

5. 如权利要求 1 所述的半导体存储器，其特征在于：

上述基准电压发生电路具备：

构成电流镜级的第 1 及第 2 晶体管；

25 插入上述第 2 晶体管与电源节点之间，其电阻值具有正温度特性的
电阻元件；

分别与上述第 1 及第 2 晶体管耦合的第 1 及第 2 恒流源；

连接在上述第 2 恒流源与上述电源节点之间的电流供给元件；以及

根据上述第 2 晶体管与上述第 2 恒流源之间的连接节点的电位决定驱动电流，并且根据上述驱动电流生成上述基准电压的电流 / 电压
30 变换电路。

6. 如权利要求 1 所述的半导体存储器，其特征在于：

上述基准电压发生电路具备：

构成电流镜级的第 1 及第 2 晶体管；

耦合在上述第 1 晶体管与提供参考电位的参考节点之间，并且在栅极接受具有温度依赖性的第 1 偏压的第 3 晶体管；

5 感应于温度的第 2 偏压的第 4 晶体管；以及

耦合在上述第 2 晶体管与上述参考节点之间，并且根据上述第 2 晶体管的驱动电流发生上述基准电压的第 5 晶体管。

7. 如权利要求 1 所述的半导体存储器，其特征在于：

上述更新请求发生电路具备：

10 由具有上述温度依赖性的基准电压规定驱动电流的第 1 电流源；

与上述第 1 电流源并列配置，由独立于温度的偏压规定其驱动电流的第 2 电流源；以及

由上述第 1 及第 2 电流源的驱动电流规定工作电流，激活时进行振荡工作，并且在每个规定的振荡次数发出上述更新请求的振荡电路。

15 8. 如权利要求 1 所述的半导体存储器，其特征在于：

上述基准电压发生电路包括用于调整上述基准电压的程序电路。

9. 如权利要求 4 所述的半导体存储器，其特征在于：

上述基准电压发生电路还具备用于调整上述电阻元件的电阻值的程序电路。

20 10. 如权利要求 5 所述的半导体存储器，其特征在于：

上述第 1 及第 2 恒流源的驱动电流具有正温度特性。

11. 如权利要求 1 所述的半导体存储器，其特征在于：

上述基准电压包括具有上述温度依赖性的电压成分和独立于温度的电压成分。

半导体装置

[发明的详细说明]

5 [发明所属的技术领域]

本发明涉及半导体存储器，特别是涉及用于在内部周期性地再写入并且更新存储单元的存储数据的自更新控制电路的结构。更特定的是，本发明涉及发出提供在自更新模式时执行更新的时序的更新请求的更新请求发生电路的结构。

10 图 15 是概略地示出现有的半导体存储器的主要部分的结构图。在图 15 中，半导体存储器包括：具有排列成矩阵形的多个存储单元的存储单元阵列 900；激活时根据所提供的行地址信号选择存储单元阵列 900 的行的行相关电路 902；激活时根据所提供的列地址信号选择存储单元阵列 900 的列的列相关电路 904；把从外部提供的指令 CMD 译码，
15 生成该指令所指定的工作模式指示信号的指令译码器 906；根据来自指令译码器 906 的行选指示信号激活行相关电路 902 的行相关控制电路 908；响应于来自指令译码器 906 的自更新指示而被激活，执行在更新时所必要的工作的更新控制电路 910；以及响应于来自更新控制电路 910 的自更新模式指示信号 SELF 而被激活，以规定的周期发出更新请求 PHY，并且提供给更新控制电路 910 的更新定时器 912。
20

指令 CMD 通常在时钟信号的例如上升沿，通过规定的外部信号（控制信号以及特定的地址信号位）的逻辑电平的组合指定工作模式。然而，指令 CMD 也可以用 1 个信号给出。

25 更新控制电路 910 如果从指令译码器 900 提供自更新指示信号，则启动更新定时器 912。更新定时器 912 在自更新模式指示信号 SELF 激活时被启动，以规定的周期发出更新请求 PHY。

更新控制电路 910 如果发出更新请求 PHY，则生成更新激活信号 RFACT，提供给行相关控制电路 908。行相关控制电路 908 如果激活该更新激活信号 RFACT，则激活行相关电路 902，选择存储单元阵列 900 的行。在该存储单元阵列 900 的行选时，未图示的更新地址计数器的更新地址被用于指定更新行。
30

行相关电路 902 包括行地址译码器以及字线驱动电路等与行选相

关的电路部分，列相关电路 904 包括列译码器等与列选相关的电路。

排列在存储单元阵列 900 中的存储单元是在电容器中存储信息的 DRAM 单元（动态随机存取存储单元）。从而，为了防止因该电容器的漏泄电流致使存储单元的存储数据流出，根据来自更新定时器 912 的 5 更新请求 PHY，以规定的周期执行更新，保持存储数据。

通常，在更新定时器 912 中，使用环形振荡器。该环形振荡器在激活时等效地由奇数级的 CMOS 反相器构成。CMOS 反相器在工作温度范围内，其工作速度几乎不变化。从而，通过与存储单元的最差数据保持时间相一致地设定更新周期，能够可靠地保持存储单元阵列 900 10 的存储单元的存储数据。

CMOS 反相器由 P 沟道 MOS 晶体管和 N 沟道 MOS 晶体管构成，虽然由于热载流子的影响工作速度稍有下降，但是在工作温度范围内工作速度几乎不变化。

另一方面，存储单元在电容器的存储节点积累对应于存储数据的 15 电荷。该存储节点与在半导体衬底区表面上形成的杂质区耦合。该杂质区与存储单元的存取晶体管的源、漏区耦合。

该存储节点的杂质区与半导体衬底区在导电类型相互不同的两者之间形成 PN 结。如果该 PN 结的漏泄电流加大，则在存储节点流出所 20 积累的电荷，失去存储数据。该 PN 结的漏泄电流具有正的温度依赖性，随着温度上升而增大。从而，由于该漏泄电流具有温度依赖性，因此存储单元的数据保持时间也具有负的温度依赖性。从而，为了可靠地保持存储单元的存储数据，需要根据工作温度变更自更新周期。即，在自更新模式时，需要随着工作温度上升而缩短更新间隔进行更新。

在这种情况下，在根据工作温度把更新周期固定地设定为对应于高温的工作温度的最差（最短）更新周期时，在通常的室温左右的工作 25 温度区，不必要地缩短更新周期，增大自更新的消耗电流。特别是，由于自更新在只是保持数据的待机状态下进行，因此将产生增大待机电流的问题。特别是，在电源是便携式设备等情况下的电池时，由于缩短了电池寿命，因此在休眠模式等数据保持模式中需要降低所执行的自更新的消耗电流。

为了补偿这样的更新周期的温度依赖性，如图 16 所示，考虑在半导体存储器 920 的外部设置温度传感器 925，在内部配置根据该温度传

感器 925 的检测温度补偿更新定时器 912 的周期的温度补偿电路 930。温度传感器 925 例如由热敏电阻构成，根据其检测电流或者温度，配置在半导体存储器 920 内的温度补偿电路 930 调整构成更新定时器 912 的环形振荡器的工作电流。

但是，当把这样的温度传感器 925 设置在半导体存储器 920 外部的情况下，温度传感器 925 例如由热敏电阻或者热电偶构成，其占用面积大，从而增大系统总体的占用面积。

另外，该温度传感器 925 的输出信号为了提供给设置在半导体存储器 920 内部的温度补偿电路 930，需要设置为进行温度补偿的多余的管脚端子，从而产生增大该半导体存储器 920 的安装面积的问题。

[发明的详细说明]

本发明的目的在于提供以很小的占用面积能够可靠地进行自更新周期的温度补偿的半导体存储器。

本发明的半导体存储器具备：发生具有温度依赖性的基准电压的基准电压发生电路；以及用于在该基准电压发生电路所发生的基准电压中规定工作速度，在激活时进行振荡工作，并且按照每个规定的振荡次数发出请求更新的更新请求发生电路。

通过生成具有温度特性的基准电压，并且按照该基准电压变更更新请求发生电路的工作速度，能够与温度一致地调整更新请求发生电路的工作速度。特别是，通过使该基准电压具有正温度特性，能够随着温度上升，使该更新请求发生电路的工作电流增加，伴随着温度上升，使工作速度增大，缩短更新请求发出周期，补偿存储单元的漏泄电流增加。另外，在室温左右的工作温度区中，能够缩短更新周期，能够降低更新时所消耗的电流，能够降低待机时的消耗电流。

另外，由于只是在内部生成具有温度依赖性的基准电压，因此不需要在外部设置温度传感器等，能够减小系统占用面积，进而还能够抑制半导体存储器的管脚端子数的增大，能够减小半导体存储器的安装面积。

通过参照附图的后述的本发明的详细说明，本发明的上述和其它的目的、特征、方面和优点会变得更加明白。

图 1 是概略地示出本发明实施例 1 的更新控制单元的结构图。

图 2 是示出图 1 所示的偏压的温度依赖性的图。

图 3 是示出本发明实施例 1 的更新定时器的结构图。

图 4 是示出发生图 1 所示的偏压的电路结构的一个例子的图。

图 5 是示出本发明实施例 2 的偏压发生电路的结构图。

图 6 是示出本发明实施例 3 的偏压发生电路的结构图。

5 图 7 是示出本发明实施例 4 的偏压发生电路的结构图。

图 8 是示出图 7 所示的偏压发生电路的偏压的温度依赖性的图。

图 9 是示出发生与图 7 所示的温度相独立的偏压的电路结构的一个例子的图。

图 10 是示出本发明实施例 5 的更新定时器的结构图。

10 图 11 是示出本发明实施例 5 的更新定时器的变例的图。

图 12 是示出本发明实施例 6 的偏压发生电路的主要部分的结构图。

图 13 是示出图 12 所示的程序电路的结构的一个例子的图。

图 14 是示出图 12 所示的程序电路的变例的图。

15 图 15 是概略地示出现有的半导体存储器的主要部分的结构图。

图 16 是示出用于更新周期的温度补偿的结构的一个例子的图。

发明的实施例

实施例 1

图 1 是概略地示出本发明实施例 1 的半导体存储器的更新控制单元的结构图。在图 1 中，更新控制单元包括：生成依赖于温度的偏压 BIAST 的偏压发生电路 1；激活时，根据该偏压发生电路 1 生成的偏压 BIAST，规定工作电流，以规定的周期进行振荡工作，并且在每个规定的振荡次数发生更新请求 PHY 的更新定时器 912；以及在自更新模式时，启动该更新定时器 912 的更新控制电路 910。

25 更新定时器 912 包括：在来自更新控制电路 910 的自更新模式指示信号 SELF 激活时被激活，并且以规定的周期进行振荡工作的振荡电路 2；以及根据来自偏压发生电路 1 的偏压 BIAST 决定该振荡电路 2 的工作电流的电流源 3。该偏压发生电路 1 生成的偏压 BIAST 如图 2 所示，具有随温度 T 的上升其电压电平上升的正温度特性。从而，偏压 BIAST 随着温度 T 上升而上升，电流源 3 的驱动电流上升，振荡电路 2 的工作电流增大。振荡电路 2 由用 CMOS 反相器构成的环形振荡器构成，其工作速度的温度依赖性与 PN 结的漏泄电流的温度依赖性相比

要小得多。从而，振荡电路 2 的振荡周期随着其工作电流的增大而缩短，更新请求 PHY 的发出周期缩短。

即，在温度 T 上升时，如果存储单元的存储节点的 PN 结的漏泄电流增大，则通过使该偏压 BIAST 上升，缩短振荡电路 2 的振荡周期，以短周期发出更新请求 PHY。即使伴随着温度 T 的上升，存储单元的衬底漏泄电流增大，但是通过缩短该振荡电路 2 的振荡周期，即使在漏泄电流增大时，也能够稳定地更新存储单元的存储数据。

图 3 是示出图 1 所示的更新定时器 912 的结构的一个例子的图。在图 3 中，振荡电路 2 包括偶数级串联连接的反相器 IV0—IVk；接受最末级反相器 IVk 的输出信号和自更新模式指示信号 SELF 的 NAND 门 NG。NAND 门 NG 发出更新请求 PHY，另外，NAND 门 NG 的输出信号被反馈到第 1 级反相器 IV0。

反相器 IV0—IVk 分别具有相同的结构，在图 3 中，仅对于反相器 IV0 在其结构要素上标注参考符号。反相器 IV0 包括 P 沟道 MOS 晶体管 PQ 和 N 沟道 MOS 晶体管 NQ。即，振荡电路 2 由将 CMOS 反相器连接成环形的环形振荡器构成。

电流源 3 包括：在这些反相器 IV0—IVk 的 N 沟道 MOS 晶体管 NQ 与接地节点之间连接的电流源晶体管 CT0—CTk；以及在 NAND 门 NG 的低电平电源节点与接地节点之间连接的电流源晶体管 CG。这些电流源晶体管 CT0—CTk 以及 CG 由 N 沟道 MOS 晶体管构成，在各自的栅极上接受偏压 BIAST。

当自更新模式指示信号 SELF 是低电平时，NAND 门 NG 输出的更新请求 PHY 是高电平（通过由下一级反相器把该更新请求 PH 反转，能够生成正逻辑的更新请求）。

如果自更新模式指示信号 SELF 成为高电平，则 NAND 门 NG 作为反相器工作。与此相对应，在振荡电路 2 中，通过反相器 IV0—IVk 和 NAND 门 NG，奇数级的反相器被连接成环形，形成环形振荡器，振荡电路 2 进行振荡工作。该振荡电路 2 的振荡周期由反相器 IV0—IVk 以及 NAND 门 NG 的每一个中流过的工作电流 i0 决定。

工作电流 i0 由电流源晶体管 CT0—CTk 以及 CG 的驱动电流决定。从而，如果偏压 BIAST 上升，则工作电流 i0 上升，反相器 IV0—IVk 以

及 NAND 门 NG 的工作速度上升。由此，振荡周期缩短，更新请求 PHY 的发出周期缩短。在这种情况下，当反相器 IV0—IVk 以及 NAND 门 NG 的工作速度具有温度依赖性时，调整偏压 BIAST 的温度依赖性，使得根据工作电流 i_0 的变化量来补偿该工作速度的温度依赖性，根据振荡 5 周期的增大来可靠地补偿存储单元的漏泄电流的增大。

即使在伴随着温度 T 的上升存储单元的漏泄电流增大的情况下，通过进一步加快该振荡电路 2 的振荡周期，在温度上升的同时缩短更新请求 PHY 的发出周期，能够防止由于该存储单元的漏泄电流的增大引起的存储数据的丢失，能够可靠地进行存储数据的更新。

10 另外，在室温左右的工作温度区中，振荡电路 2 的振荡周期与高温区相比较要加长，更新请求 PHY 的发出周期加长，能够降低更新执行次数，能够降低数据保持时的消耗电流。在包含该室温的低温区中，根据其正的温度依赖性减少存储单元的 PN 结的漏泄电流，即使加长更新间隔也能够可靠地更新存储单元的存储数据。

15 图 4 是概略地示出图 1 所示的偏压发生电路 1 的结构的一个例子的图。在图 4 中，偏压发生电路 1 包括：与供给电源电压 VDD 的电源节点耦合的恒流源 1a；以及把来自恒流源 1a 的恒定电流变换为电压的电阻元件 1b。在该恒流源 1a 和电阻元件 1b 的连接节点 1c 上发生偏压 BIAST。该电阻元件 1b 例如由扩散电阻或者把阱用作电阻体的阱电阻构成，电阻值 R 具有很大的正温度特性。

恒流源 1a 供给的电流 i 与温度无关，是恒定的。该电流例如通过利用附有温度补偿功能的恒流源实现。从而，如果温度上升，则电阻元件 1b 的电阻值 R 增大，偏压 BIAST 上升。由此，能够生成具有正温度特性的偏压 BIAST。

25 如以上那样，如果依据本发明的实施例 1，则根据具有正温度特性的偏压调整规定了更新间隔的振荡电路的工作电流，使其工作电流能随温度上升而上升，即使伴随着温升存储单元的漏泄电流增大，也能够正确地更新存储单元的存储数据。另外，由于在室温等的低温区中，更新请求 PHY 的发出周期与高温区相比要缩短，因此在通常的室温等的低温区的工作环境下，能够加长更新请求发出周期，能够降低室温等的低温区中的待机状态时的消耗电流。

实施例 2

图 5 是示出本发明实施例 2 的偏压发生电路 1 的结构图。在图 5 中，偏压发生电路 1 包括：连接在外部电源节点与内部节点 ND1 之间而且其栅极连接内部节点 ND1 的 P 沟道 MOS 晶体管 PT1；连接在外部电源节点与内部节点 ND2 之间的电阻元件 10；连接在内部节点 ND2 与 5 内部节点 ND3 之间而且其栅极连接内部节点 ND1 的 P 沟道 MOS 晶体管 PT2；耦合在内部节点 ND1 与接地节点之间的恒流源 11；耦合在内部节点 ND3 与接地节点之间的恒流源 12；连接在外部电源节点与内部节点 ND3 之间而且其栅极连接内部节点 ND3 的 P 沟道 MOS 晶体管 PT3；连接在外部电源节点与内部节点 ND4 之间而且其栅极连接内部节点 10 ND3 的 P 沟道 MOS 晶体管 PT4；以及连接在内部节点 ND4 与接地节点之间而且其栅极连接内部节点 ND4 的 N 沟道 MOS 晶体管 NT1。在该内部节点 ND4 发生偏压 BIAST。

电阻元件 10 例如由 P 阵或者 N 阵等扩散电阻形成，其电阻值具有很强的正温度特性。电流源 11 以及 12 生成不依赖于温度的恒定的电流 i_r 。MOS 晶体管 PT3 的栅极和漏极相互连接，在饱和区工作，供给对应于内部节点 ND3 的电压与外部电源电压 BXVDD 之差的电流 i_2 。

MOS 晶体管 PT4 与 MOS 晶体管 PT3 构成电流镜电路，供给对应于内部节点 ND3 的电压电平的电流（流过 MOS 晶体管 PT3 的电流的镜电流）。

20 MOS 晶体管 NT1 的栅极和漏极相互连接，根据从该 MOS 晶体管 PT4 供给的电流 i_2 设定其漏极电压，生成偏压 BIAST。下面，说明该图 5 所示的偏压发生电路 1 的工作。

电阻元件 10 的电阻值具有很强的正温度特性，如果温度上升，则该电阻元件 10 的电阻值增大。MOS 晶体管 PT1 及 PT2 的栅极连接内部 25 节点 ND1，MOS 晶体管 PT1 供给恒流源 11 驱动的恒定电流 i_r 。

如果增大该电阻元件 10 的电阻值，则流经该电阻元件 10 的电流 i_1 下降，与此相对应，流经 MOS 晶体管 PT2 的电流下降，节点 ND3 的电压电平降低。如果该节点 ND3 的电压电平降低，则 MOS 晶体管 PT3 的栅—源间电压的绝对值增大，MOS 晶体管 PT3 的供给电流 i_2 增大。

30 节点 ND3 的电压电平是恒流源 12 驱动的电流 i_r 与流经 MOS 晶体管 PT2 的电流 i_1 和经过 MOS 晶体管 PT3 供给的电流 i_2 之和变得相等的电压电平。即导出

$$i_r = i_1 + i_2$$

的条件。在该平衡条件下，MOS 晶体管 PT2 的栅极连接节点 ND1，是与 MOS 晶体管 PT1 相同的栅极电压，MOS 晶体管 PT2 的驱动电流比 MOS 晶体管 PT1 小，随着 MOS 晶体管 PT2 的源极电压的下降，节点 ND3 的电
5 压 VP 下降。如果该内部节点 ND3 的电压 VP 下，则 MOS 晶体管 PT4 的供给电流 M·i2 增大，与此相对应，MOS 晶体管 NT1 的驱动电流增大，其漏极电压上升，来自内部节点 ND4 的偏压 BIAST 的电压电平上升。

另一方面，如果温度 T 下降，电阻元件 10 的电阻值随之下降，则流经该电阻元件 10 的电流 i1 增大。恒流源 12 驱动恒定的电流 i2，MOS
10 晶体管 PT3 的驱动电流 i2 下降，与此相对应，与该 MOS 晶体管 PT3 构成电流镜电路的 MOS 晶体管 PT4 的驱动电流 M·i2 下降。特别是，当 MOS 晶体管 PT1 以及 PT2 在弱反转区工作时，该电流变化增大。

这里，内部节点 ND3 的电压电平 VP 是恒流源 12 驱动的电流 i2 与 MOS 晶体管 PT2 和 PT3 驱动的电流 i1 及 i2 之和变得相等的电压电平。
15 从而，如果电阻元件 10 的电阻值下降，则内部节点 ND3 的电压 VP 上升，MOS 晶体管 PT4 的供给电流降低。随着该 MOS 晶体管 PT4 的供给电流 M·i2 的降低，来自内部节点 ND4 的偏压 BIAST 下降。

从而，如图 5 所示，通过把具有正温度特性的电阻值的电阻元件
20 10 连接在作为电流镜级的从属 MOS 晶体管的 MOS 晶体管 PT2 与电源节点之间，同时，对于对应的恒流源 12，追加供给对应于其从属 MOS 晶体管 PT2 的漏极节点的电压的电流，形成具有负温度特性的电压 VP，与此相对应，能够生成具有正温度特性的偏压 BIAST。

电阻元件 10 只是使用 P 阵或者 N 阵等阱电阻或者扩散电阻，能够以小的占用面积实现具有强的正温度特性的电阻元件。该电阻值的温度特性通过调整该 N 阵或者 P 阵或者形成扩散电阻的扩散区的杂质浓度，被定为适当的值。
25

另外，MOS 晶体管 PT1 以及 PT2 分别配置在接近的位置上，它们的阈值电压的温度特性相互抵消，另外，它们的沟道电阻的温度特性也互相抵消，MOS 晶体管 PT2 的栅极电位通常根据该内部节点 ND1 的电
30 压电平，保持为恒定的电压电平。

另外，电源 / 电压变换用的 N 沟道 MOS 晶体管 NT1 的阈值电压也具有温度依赖性。该 N 沟道 MOS 晶体管 NT1 与图 3 所示的电流源 3 的

MOS 晶体管 CT0—CTk 以及 CG 构成电流镜电路。这些 MOS 晶体管的尺寸如果相同，则流过相同大小的电流。另外，MOS 晶体管 NT1 的阈值的温度依赖性与这些 MOS 晶体管 CT0—CTk 以及 CG 的阈值电压的温度依赖性相同。从而，即使在偏压 BIAST 中反映了 MOS 晶体管 NT1 的阈值电压的温度依赖性，该温度依赖性也通过电流源 3 的 MOS 晶体管 CT0—CTk 以及 CG 的阈值电压的温度依赖性而相互抵消。电流源 3 的驱动电流具有由电阻元件 10 的电阻值的温度依赖性决定的温度依赖性。从而，为了决定振荡电路 2 的振荡周期及其温度依赖性，考虑电阻元件 10 的正温度特性，可以把电阻元件 10 的电阻值及温度依赖性分别定为适当的值。根据该电阻元件 10，能够在 80 度左右的高温区域和室温左右的低温区域中使更新周期改变大约 3 到 4 倍。

如上述那样，如果依据本发明的实施例 2，则在电流镜级的从属晶体管的电源节点一侧配置具有强的正温度特性的电阻元件，生成偏压，能够以简单的电路结构正确地生成具有所希望的强的正温度特性的偏压。

实施例 3

图 6 是示出本发明实施例 3 的偏压发生电路 1 的结构图。在该图 6 所示的偏压发生电路 1 中，配置在各自的栅极上接受偏压 VBIAS 的 N 沟道 MOS 晶体管 21 以及 22 以代替电流源 11 以及 12。该偏压 VBIAS 具有正温度依赖性。图 6 所示的偏压发生电路的其它结构与图 5 所示的结构相同，在对应的部分标注相同的参考符号，其详细说明从略。

MOS 晶体管 21 及 22 接受偏压 VBIAS，作为电流源工作。这些偏压 VBIAS 的电压电平很低，这些 MOS 晶体管 21 及 22 的驱动电流充分地小。在该状态下，MOS 晶体管 PT1 及 PT2 的栅极—源极间电压接近于阈值电压的绝对值，是在其沟道区中形成弱反型层的状态。在该状态下，流过 MOS 晶体管 PT2 的电流 i1 如果把节点 ND1 的电压记为 V1，则用下式表示。

$$i1 \sim \exp(A(V1 - i1 \cdot R1))$$

这里，R1 示出电阻元件 10 的电阻值。A 是规定的系数。电流 i1 在电阻元件 10 的电阻值 R1 随着温升而增大的情况下减小。这种情况下，MOS 晶体管 PT3 供给的电流 i2 用下式表示。即

$$i2 = ir - i1$$

从而，电流 i_2 增加，流过与该 MOS 晶体管 PT3 构成电流镜电路的 MOS 晶体管 PT4 的镜电流 $M \cdot i_2$ 增大。

偏压 VBIAS 具有正温度特性，流经 MOS 晶体管 22 的电流 i_2 也具有正温度特性。从而，由于电流 i_T 随温度上升而增大，因此流经 MOS 5 晶体管 PT4 的电流 $M \cdot i_2$ 进一步增大，规定振荡电路 2 的工作电流的偏压 BIEST 能够进一步加大其正温度依赖性。

这里，在电流源 3 中，图 3 所示的电流源晶体管 CT0—CTk 以及 CG 和 MOS 晶体管 NT1 构成电流镜电路，流经该 MOS 晶体管 NT1 的电流 $M \cdot i_2$ 的镜电流流过这些电流源晶体管 CT0—CTk 以及 CG。

从而，通过使对于该电流镜级的电流源晶体管的驱动电流具有正温度依赖性，与利用图 5 所示的偏压发生电路 1 的结构相比较，能够进一步增强振荡电路的工作电流的正温度依赖性。例如，在 80°C 与室温之间，至少能够使工作电流改变大约 3 到 4 倍，与此相对应，能够使室温时的更新间隔加长为高温时的至少 3 到 4 倍左右，能够降低室温 10 工作环境下的消耗电流。

如上所述，如果依据本发明的实施例 3，则发生偏压的电路的电流源驱动的电流具有正温度依赖性，并且能够根据振荡电路的工作速度使其具有很强的正温度依赖性，能够加长室温工作条件下的更新间隔，能够降低室温条件下的自更新模式时的消耗电流。

20 实施例 4

图 7 是示出本发明实施例 4 的偏压发生电路 1 的结构图。在图 7 所示的偏压发生电路 1 中，除去图 5 或者图 6 所示的结构以外，还添加了以下的结构。即，偏压发生电路 1 包括：耦合在节点 ND5 与接地节点之间而且在其栅极上接受图 5 或者图 6 所示的 N 沟道 MOS 晶体管 25 NT1 的输出电压 BIEST 的 N 沟道 MOS 晶体管 NT2；耦合在内部节点 ND5 与接地节点之间而且在其栅极上接受独立于温度的恒定电压电平的偏压 BIASL 的 N 沟道 MOS 晶体管 NT3；连接在输出电源节点与节点 ND5 之间而且其栅极与节点 ND5 耦合的 P 沟道 MOS 晶体管 PT5；连接在外部电源节点与节点 ND6 之间而且其栅极连接在节点 ND5 的 P 沟道 MOS 30 晶体管 PT6；以及耦合在内部节点 ND6 与接地节点之间而且其栅极连接内部节点 ND6 的 N 沟道 MOS 晶体管 NT4。在该节点 ND6 上，生成提供给图 3 所示的电流源 3 的各个电流源晶体管的栅极的偏压 BIASS。

MOS 晶体管 NT2 与 MOS 晶体管 NT3 的沟道宽度之比譬如设定为 4:1 之比（沟道长度相同）。从而，MOS 晶体管 NT2 的电流驱动能力大于 MOS 晶体管 NT3 的电流驱动能力。MOS 晶体管 NT2 与 MOS 晶体管 NT1 构成电流镜电路，在该 MOS 晶体管 NT2 中有流过 MOS 晶体管 NT1 的电流 $M \cdot i_2$ 的镜电流 $m \cdot M \cdot i_2$ 流过。

在 MOS 晶体管 NT3 中，有对应于偏压 BIASL 的电流 i_3 流过。MOS 晶体管 PT5 及 PT6 构成电流镜电路，从而，流经 MOS 晶体管 PT5 的电流 $m \cdot M \cdot i_2$ 和流经 MOS 晶体管 PT3 的电流 i_3 之和的镜电流流过 MOS 晶体管 PT6。从而，例如，偏压 BIAST 降低到接地电压电平（MOS 晶体管 NT1 的阈值电压左右），即使流经 MOS 晶体管 NT2 的电流实质上成为 0，根据 MOS 晶体管 NT3 的驱动电流 i_3 ，也生成偏压 BIASS。

另外，即使 N 沟道 MOS 晶体管 NT1 及生成偏压 BIASL 的 MOS 晶体管的阈值电压存在温度依赖性的情况下，这些温度依赖性利用图 7 所示的 MOS 晶体管 NT2 及 NT3 的阈值电压的温度依赖性而相互抵消，另外，生成偏压 BIASS 的 MOS 晶体管 NT4 的阈值电压的温度依赖性利用电流源 3 的 MOS 晶体管 CT0—CTk 以及 CG 的阈值电压的温度依赖性而相互抵消。

从而，如图 8 所示，在温度 T_c 下，MOS 晶体管 NT1 生成的偏压 BIAST 成为该 MOS 晶体管的阈值电压电平，在电流源中流过的电流有可能成为 0 的情况下，根据流经 MOS 晶体管 NT3 的电流 i_3 ，生成偏压 BIASS，能够把流经 MOS 晶体管 NT4 的电流 i_5 保持为由该电流 i_3 决定的恒定电流电平。MOS 晶体管 PT5 及 PT6 的尺寸相同，在镜比为 1 的情况下，在温度 T_c 以下的区域中，流经 MOS 晶体管 PT6 及 NT4 的电流 i_5 等于流经 MOS 晶体管 NT3 的电流 i_3 。这里，在图 8 中，纵轴示出电流 I ，横轴示出温度 T 。对于振荡电路的工作电流能够忽视偏压 BIASS 及 BIAST 对 MOS 晶体管的阈值电压的温度依赖性。即，在电流源 3 中，如上述那样，由于偏压对 MOS 晶体管的阈值电压的温度依赖性完全抵消，因此如图 8 所示，流经 MOS 晶体管 NT4 的电流，即电流源 3 驱动的工作电流在温度 T_c 以下是恒定的，如果成为在温度 T_c 以上，则具有随着电阻元件的电阻值而上升的特性。

从而，来自偏压发生电路 1 的具有正温度特性的偏压 VBIAS 即使降低到 MOS 晶体管 NT1 的阈值电压电平，也能够使振荡电路可靠地振

荡，能够以规定的周期发出更新请求 PHY。

即，在温度 T_c 下偏压 BIAST 即使降低到阈值电压电平 V_{thn} 电平，也能够防止振荡电路的工作电流几乎变为 0，振荡周期接近于无穷大，更新间隔几乎变为无穷大，能够可靠地以恒定的周期发出更新请求，
5 在低温区也能够进行存储单元的存储数据的更新。

另外，在图 7 所示的结构中，在外部电源节点与 MOS 晶体管 PT5 及 PT6 之间还可以设置供给不依赖于温度的恒定电流的恒流源。

图 9 是示出生成偏压 BIASL 的电路结构的一个例子的图。在图 9 中，偏压发生电路包括：连接在电源节点与节点 ND7 之间的恒流源 23；
10 以及连接在节点 ND7 与接地节点之间而且其栅极连接节点 ND7 的 N 沟道 MOS 晶体管 24。在节点 ND7 上生成偏压 BIASL。恒流源 23 供给不依赖于温度的恒定电流。MOS 晶体管 24 生成对应于恒流源 23 供给的电流的偏压 BIASL。即使 MOS 晶体管 24 的阈值电压具有温度依赖性，也如上述那样，该偏压 BIASL 正提供给图 7 所示的 MOS 晶体管 NT3 的栅极，
15 这些 MOS 晶体管 24 及 NT3 的阈值电压的温度特性相互抵消，对应于恒流源 23 供给的电流的不依赖于温度的恒定电流 i_3 流入图 7 所示的 MOS 晶体管 NT3。

作为供给不依赖于温度的该恒定电流的电流源，例如，在图 5 所示的结构中，能够省略电阻元件 10，利用由 MOS 晶体管 PT1 及 PT2 和电流源 11 构成的电路，利用把 MOS 晶体管 PT2 的供给电流作为输出恒定电流，提供给图 9 的 MOS 晶体管 24 的结构。通过充分减小该恒流源 23 的供给电流，能够充分减小偏压发生电路的消耗电流。

如上述那样，如果依据本发明的实施例 4，则根据不依赖于温度恒定的偏压生成不依赖于温度的恒定的基准电流（电压），将具有温度依赖性的基准电流（电压）一起提供给振荡器的电流源，在温度降低时，能够防止振荡电路停止振荡工作，即使在低温区工作时也能够可靠地以规定的周期进行存储单元的存储数据的更新。

实施例 5

图 10 是示出本发明实施例 5 的更新定时器的结构图。在图 10 中，
30 除去图 3 所示的更新定时器 912 的结构以外，还与电流源晶体管 CT0—CTk 以及 CG 相并列，配置电流源晶体管 CR0—CRk 以及 CH。对于这些恒流源晶体管 CR0—CRk 以及 CH，还提供不依赖于温度的恒定电压

电平的偏压 BIASL 作为各自的偏压。该图 10 所示的更新定时器的其它结构与图 3 所示的更新定时器的结构相同，在相同的部分标注相同的参考符号，其详细说明从略。

在图 10 所示的更新定时器 912 的结构中，从图 5 所示的偏压发生 5 电路提供偏压 BIAST。从而，即使偏压 BIAST 的电压电平随温度降低而下降，电流源晶体管 CT0—CTk 以及 CG 成为关断状态，其驱动电流实质上成为 0 的情况下，通过恒流源晶体管 CR0—CRk 以及 CH，偏压 BIASL 规定的工作电流也供给到反相器 IV0—IVk 以及 NAND 门 NG，以 10 对应于该偏压 BIASL 决定的工作电流的工作速度进行振荡工作。从而，即使在温度降低时，也能够以规定的周期进行更新。

变例

图 11 是概略地示出本发明实施例 5 的变例的更新定时器的结构图。在图 11 中，代表性地示出振荡电路 2（环形振荡器）中包含的一级反相器 IVj。在该图 11 所示的更新定时器的结构中，对于反相器 IVj 的高电平电源一侧，也设置电流源晶体管 PCTj 以及 PCRj。为了调整这些电流源晶体管 PCTj 及 PCRj 的驱动电流，设置在栅极接受偏压 BIAST 的 MOS 晶体管 NT10；对该 MOS 晶体管 NT10 供给电流的 P 沟道 MOS 晶体管 PT10；在栅极接受偏压 BIASL 的 N 沟道 MOS 晶体管 NT11；以及对 MOS 晶体管 NT11 供给电流的 P 沟道 MOS 晶体管 PT11。MOS 晶体管 PT10 及 PT11 的各个栅极和漏极相互连接。
20

MOS 晶体管 PT10 与电流源晶体管 PCTj 构成电流镜电路，另外，MOS 晶体管 PT11 与电流源晶体管 PCRj 构成电流镜电路。

在 MOS 晶体管 NT10 及 PT10 中流过相同大小的电流，另外，在 MOS 晶体管 NT11 及 PT11 中流过相同大小的电流。从而，该 MOS 晶体管 PT10 25 及 PT11 的栅极的电压 PBIAST 及 PBIASL 分别具有负温度特性及独立于温度的特性。从而，MOS 晶体管 NT10 及 NT11 分别与电流源晶体管 CTj 及恒流源晶体管 CRj 的尺寸相同，如果电流驱动电平相同，则向 MOS 晶体管 PT10 及 PT11 分别流过与流经电流源晶体管 CTj 及恒流源晶体管 CRj 的电流为相同大小的电流。

30 MOS 晶体管 PT10 与电流源晶体管 PCTj 的尺寸（沟道长度与沟道宽度之比）相同，另外，如果 MOS 晶体管 PT11 与恒流源晶体管 PCRj 的尺寸相同，则电流源晶体管 PCTj 及 CTj 驱动相同大小的工作电流，另

外，恒流源晶体管 PCRj 驱动与恒流源晶体管 PCRj 相同大小的电流。从而，能够使该反相器 IVj 的充电电流及放电电流形成相同的大小。由此，能够使反相器的充放电电流具有正温度特性，能够使环形振荡器的反相器的上升特性以及下降特性相同，能够使振荡周期具有正温度特性。由此，能够根据温度正确地调整反相器的工作电流，能够使振荡周期具有正温度特性。

如上所述，如果依据本发明的实施例 5，则进行驱动使得在更新定时器的振荡电路的工作电流中供给不依赖于温度的恒定的工作电流，即使在温度降低时，也能够相同地以规定的周期进行更新，另外在温度上升时，能够可靠地缩短更新周期。

实施例 6

图 12 是概略地示出本发明实施例 6 的偏压发生电路 1 的结构图。在图 12 中，作为具有正温度特性的电阻元件 10，在外部电源节点与节点 ND2 之间串联连接多个电阻元件 Za、Zb 以及 Zc。在该图 12 中，作为电阻元件 10，代表性地示出了 3 个串联连接的电阻元件 Za—Zc。而该电阻元件的数量并不限于 3 个，可以根据电阻元件 Za—Zc 的电阻值及振荡周期的调整精度适当地决定。

与各电阻元件 Za—Zc 分别并列设置 P 沟道 MOS 晶体管 PTa—PTc。为了设定这些 MOS 晶体管 PTa—PTC 的导通 / 关断状态，分别对应于 MOS 晶体管 PTa—PTc 配置程序电路 30a—30c。

在 MOS 晶体管 PTa—PTc 被设定为导通状态时，对应的电阻元件 Za—Zc 被短路。即，如果 MOS 晶体管 PTa—PTc 被设定为导通状态，则电阻元件 10 的电阻值减小。从而，在即使该电阻元件 10 的电阻值的分散性可能来源于制造工序的参数的分散性的情况下，通过由对应的程序卡 30a—30c 设定该 MOS 晶体管 PTa—PTc 的导通状态 / 关断状态，也能够生成所希望的电压电平的偏压 BI AST。

另外，在图 12 中，对于电阻元件 Za—Zc 的每一个配置 MOS 晶体管 PTa—PTc。而作为电阻元件 10 的基本电阻值，也可以把 1 个电阻元件用作提供基本电阻值的基本电阻元件，不配置程序用的 MOS 晶体管 PT，对于除了该 1 个基本电阻元件以外的其余电阻元件配置程序用的 P 沟道 MOS 晶体管，根据程序电路设定它们的导通、关断状态。

图 13 是示出图 12 所示的程序电路 30a—30c 的结构的一个例子的

图。由于这些程序电路 30a—30c 形成为相同结构，因此在图 13 中，总括地示出 1 个程序电路 30。在图 13 中，程序电路 30 包括：连接在外部电源节点与内部节点 ND10 之间的可熔断的连接元件 35；连接在节点 ND10 与接地节点之间的电流源 36；把节点 ND10 的信号反转的反相器 37；反相器 37 的输出信号为高电平时导通，并且在导通时使节点 ND10 驱动为接地电压电平的 N 沟道 MOS 晶体管 38；以及把反相器 37 的输出信号反转后提供给对应的 P 沟道 MOS 晶体管的栅极的反相器 39。

10 电流源 36 例如由高阻的电阻元件构成，具有驱动微小电流的下拉元件的功能。

连接元件 35 例如是熔丝元件，能够通过激光等的高能射线熔断。在连接元件 35 熔断时，节点 ND10 通过电流源 36 保持为接地电位电压电平，反相器 37 的输出信号成为高电平，MOS 晶体管 38 成为导通状态。由此，节点 ND10 根据反相器 37 以及 MOS 晶体管 38 保持为接地电压电平。反相器 39 把该反相器 37 的高电平信号反转，生成低电平信号，提供给对应的 MOS 晶体管的栅极。从而，在该连接元件 35 熔断时，对应的 P 沟道 MOS 晶体管 PTi ($i = a-c$) 成为导通状态，与此相应，对应的电阻元件 Zi ($i = a-c$) 被短路。

另一方面，在连接元件 35 非熔断时，节点 ND10 被连接元件 35 充电到输出电源电压电平。反相器 37 的输出信号成为低电平，MOS 晶体管 38 成为关断状态。在该状态下，反相器 39 的输出信号成为高电平，对应的 P 沟道 MOS 晶体管 PTi 维持关断状态，对应的电阻元件 Zi 用作电阻元件 10 的电阻分量。

变例

25 图 14 是概略地示出图 12 所示的程序电路的变例的结构图。在图 14 所示的程序电路 30 的结构中，使用接受测试信号 TSIG< i > 和反相器 37 的输出信号的 NOR 门 40 以代替图 13 所示的程序电路 30 的反相器 39。图 14 所示的程序电路 30 的其它结构与图 13 所示的程序电路的结构相同，在对应的部分上标注相同的参考符号，其详细说明从略。

30 测试信号 TSIG< i > 在测试模式时，被有选择地设定为高电平或者低电平。从特定的焊区在测试模式时提供该测试信号 TSIG< i > 或者在特定的寄存器电路中测试时被设定并生成该测试信号 TSIG< i >。如果

测试信号 $TSIG < i >$ 是高电平，则 NOR 门 40 的输出信号成为低电平，对应的 P 沟道 MOS 晶体管 PTi 成为导通状态。

在测试模式时，连接元件 35 是非熔断状态，反相器 37 的输出信号是低电平。从而，如果把测试信号 $TSIG < i >$ 设定为低电平，则 NOR 5 门 40 的输出信号成为高电平，对应的 P 沟道 MOS 晶体管 PTi 维持关断状态。

从而，在测试模式时，根据该测试信号 $TSIG < i >$ 有选择地使电阻元件 $Za-Zc$ 短路，求出最佳的偏压电平。

最终，例如在半导体存储器的不良单元补救等的激光烧断工序中，10 根据测试信号 $TSIG < i >$ 的逻辑电平有选择地熔断连接元件 35。由此，能够将电阻元件 10 的电阻值进行微调整，使得根据测试信号 $TSIG < i >$ ，实际上使更新定时器工作，得到最佳工作特性。

在图 13 所示的程序电路的结构的情况下，在测试模式时，测定偏压 $BIAST$ 的电压电平，根据其测定结果，有选择地熔断连接元件 35。

15 如上所述，如果依据本发明的实施例 6，则能够微调决定振荡电路的工作电流的具有正温度特性的电阻元件的电阻值，能够正确地实现维持所希望的工作特性的更新定时器。

另外，在上述的例子中，更新定时器以振荡电路的振荡周期发出更新请求。而也可以使用由计数器计数该振荡电路的振荡信号、在该计数器的计数值每次达到规定值时发出更新请求的结构。20

另外，本发明如果是具有自更新模式的半导体存储器，则就能够应用于任意的半导体存储器中。

如上所述，如果依据本发明，则构成为使得在内部根据工作温度变更更新周期，能够不增大系统结构，可靠地保持存储单元的存储数据，25 另外，能够降低包括室温的低温区中的更新的消耗电流。

这次公开的实施例在全部方面可认为是示例性的而不是限制性的。本发明的范围由权利要求书的范围而不是由上述的实施例的说明来表示，其意图是包含与权利要求的范围均等的意义和范围内的全部的变更。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11




图 12




图 13





图 14



现有技术

图 15




图 16