(19)日本国特許庁(JP)　(12)特　許　公　報(B2)　(11)特許番号

特許第6103428号
(P6103428)

(45)発行日　平成29年3月29日(2017.3.29)　(24)登録日　平成29年3月10日(2017.3.10)

(51)Int.Cl.		F I		
H01P 1/00	(2006.01)	H01P	1/00	Z
H01L 31/02	(2006.01)	H01L	31/02	A

請求項の数 2　(全 8 頁)

(21)出願番号　特願2013-28430(P2013-28430)
(22)出願日　平成25年2月15日(2013.2.15)
(65)公開番号　特開2014-158189(P2014-158189A)
(43)公開日　平成26年8月28日(2014.8.28)
審査請求日　平成28年2月15日(2016.2.15)

(73)特許権者　000154325
住友電工デバイス・イノベーション株式会社
神奈川県横浜市栄区金井町１番地
(74)代理人　100087480
弁理士　片山　修平
(72)発明者　澤　卓
神奈川県横浜市栄区金井町１番地　住友電工デバイス・イノベーション株式会社内
(72)発明者　田中　美紗樹
神奈川県横浜市栄区金井町１番地　住友電工デバイス・イノベーション株式会社内

審査官　岸田　伸太郎

最終頁に続く

(54)【発明の名称】光デバイス

(57)【特許請求の範囲】
【請求項１】
導体上に設けられた絶縁体と、
前記絶縁体上に設けられた配線からなる第１のマイクロストリップラインと、
前記配線の一端と接続され、前記配線の一端側でバイパスコンデンサを備えた定電源と接続される電源ピンと、
前記導体と接続される接地ピンと、
前記導体上に設けられた絶縁材料からなるキャリアと、
前記キャリア上に設けられた信号配線からなる第２のマイクロストリップラインと、
前記キャリア上に設けられ、カソードが前記配線の他端と接続され、アノードが前記信号配線と接続されてなる光素子と、を備える光デバイス。
【請求項２】
前記光素子のアノードは、前記キャリアの表面に設けられた接地パターンと接続されてなり、
前記接地パターンは、前記キャリアに設けられたビア配線によって、筐体と電気的に接続されてなることを特徴とする請求項１記載の光デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光デバイスに関する。

【背景技術】
【０００２】
光信号を受信する光デバイスには、光信号を電気信号に変換するフォトダイオード（Photo Diode：ＰＤ）などの受光素子が用いられている。電気信号を伝送するため、例えばストリップライン及びマイクロストリップラインなどのような伝送路が受光素子に接続される。特許文献１には、ＰＤとトランスインピーダンスアンプとを搭載した受光装置が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２－６９６８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
受光素子は、直流の電源電圧を印加され、光信号を高周波の電気信号に変換する。しかし、電源電圧が変動すると、光デバイスの特性が劣化する。本願発明は、上記課題に鑑み、安定した電源電圧を得ることが可能な光デバイスを提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、バイパスコンデンサを備えた定電源と接続される電源端子と、入力光に対して光電流を生じる光素子と、前記電源端子と前記光素子との間の電源経路に直列に接続された分布定数線路と、を有する光デバイスである。
【０００６】
上記構成において、前記光素子は、前記電源経路と接地電位との間に接続されてなり、前記接地電位は絶縁材料の表面に設けられた接地パターンを経由して前記光素子の接地側端子と接続されてなり、前記絶縁材料は接地電位に接続された筐体上に設けられてなり、前記接地パターンは、前記絶縁材料に設けられたビア配線によって、前記筐体と電気的に接続されてなる構成とすることができる。
【０００７】
上記構成において、前記光素子の出力端子は、抵抗を介して接地電位と接続されてなる構成とすることができる。
【０００８】
上記構成において、前記分布定数線路はマイクロストリップラインである構成とすることができる。
【発明の効果】
【０００９】
本発明によれば、安定した電源電圧を得ることが可能な光デバイスを提供することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】図１（ａ）は実施例１に係る光デバイスを例示する断面図である。図１（ｂ）は図１（ａ）の線Ａ－Ａに沿った断面を例示する断面図である。
【図２】図２は光デバイスの等価回路を例示する回路図である。
【図３】図３は比較例に係る光デバイスを例示する平面図である。
【図４】図４は光デバイスの等価回路を例示する回路図である。
【発明を実施するための形態】
【００１１】
本発明の実施例について説明する。
【実施例１】
【００１２】

図１（ａ）は実施例１に係る光デバイス１００を例示する平面図である。図１（ｂ）は図１（ａ）のキャリア１４付近における線Ａ－Ａに沿った断面を例示する断面図である。

【００１３】

図１（ａ）及び図１（ｂ）に示すように、光デバイス１００の筐体１０は、金属ブロック１２（導体層）、キャリア１４、ＰＤキャリア１６を内部に収納している。また筐体１０には電源ピン１１及び接地ピン１３が設けられている。筐体１０の内底面に金属ブロック１２が設けられ、金属ブロック１２の上面にキャリア１４とＰＤキャリア１６とが設けられている。金属ブロック１２は接地電位と接続された筐体１０の内底面に例えばロウ付けなどにより固定されている。

【００１４】

キャリア１４は配線基板の機能を備え、その上面に接地パターン１８、信号配線１９及び抵抗Ｒ１（負荷抵抗）が設けられている。信号配線１９と接地パターン１８及び金属ブロック１２とは、ＰＤ２０の出力信号である高周波信号を伝送するための伝送線路を構成している。詳細には、信号配線１９の両側に接地パターン１８が配置された領域ではコプレーナラインが構成されている。また、信号配線１９の両側に接地パターン１８が配置されていない領域では、信号配線１９と、その下面の金属ブロック１２とでマイクロストリップラインが構成されている。信号配線１９は、その両側に設けられた抵抗Ｒ１を介して接地パターン１８に電気的に接続されている。キャパシタＣ１及びＣ２は接地パターン１８の上に設けられている。接地パターン１８は、キャリア１４を貫通するビア配線１５を介して金属ブロック１２に電気的に接続されている。

【００１５】

ＰＤキャリア１６の上面には、配線パターン２４、２５及び２６、並びに抵抗Ｒ２が設けられている。図示していないが、ＰＤキャリア１６上面の配線パターン２４及び２５はＰＤキャリア１６の側面にまで延長されて設けられている。またＰＤキャリア１６上面において配線パターン２５の両側に配置された配線パターン２４は、ＰＤキャリア１６側面においてＰＤ２０と抵抗Ｒ２とに共通に接続されている。ＰＤキャリア１６の側面に延長された配線パターン２４及び２５は、ＰＤキャリア１６の側面においてＰＤ２０と接続される。ＰＤ２０のカソード側電極は配線パターン２４と接続され、ＰＤ２０のアノード側電極（接地側端子）は配線パターン２５と接続される。後述するように、カソード側電極は出力端子として機能する。ＰＤキャリア２０に設けられた抵抗Ｒ２は接地電位を安定させるためのダンピング抵抗として機能する。配線パターン２５は、ワイヤ７０によって信号配線１９と接続される。

【００１６】

電源ピン１１（電源端子）は、ワイヤ３０、３４及びマイクロストリップライン２８を介してキャパシタＣ１の一端（上面電極）に電気的に接続されている。マイクロストリップライン２８は、絶縁材料の上面に配線パターン２８ａが設けられた構造を有している。マイクロストリップライン２８は、導電性の台座２９上に設けられている。台座２９は、ロウ付けによって金属性の筐体１０の内底面と電気的に接続されている。台座２９は、ワイヤ３２を介して接地ピン１３と電気的に接続されていることから、筐体１０の内底面は接地電位に接続されることになる。また筐体１０の内底面に設けられた金属ブロック１２も接地電位と接続されることになる。

【００１７】

キャパシタＣ１の一端（上面電極）はワイヤ３６を介してキャパシタＣ２の一端（上面電極）と接続され、キャパシタＣ２の一端はワイヤ３８を介して配線パターン２６と接続されている。配線パターン２６は抵抗Ｒ２及び配線パターン２４を介してＰＤ２０のカソードと電気的に接続されている。キャパシタＣ１及びＣ２の他端（下面電極）は接地パターン１８に接続されている。なお、本実施例ではキャパシタＣ１及びＣ２、抵抗Ｒ２、配線パターン２４及び２６は、線Ｂに対して線対称になるように１対ずつ設けられている。

【００１８】

信号配線１９はキャパシタＣ３を介して同軸コネクタの配線４０に接続されている。接

地パターン１８は、抵抗Ｒ３（終端抵抗）、伝送線路２３、キャパシタＣ４を介して同軸コネクタの配線４２と接続されている。キャパシタＣ３及びＣ４は信号の直流（Direct Current：ＤＣ）成分をカットするフィルタとして機能する。配線４０及び４２は筐体１０の側面に設けられた同軸コネクタ（図示せず）の中心導体である。この同軸コネクタは、光デバイス１００の外側に設けられた、後述する差動回路と接続される。

【００１９】

光信号は、筐体１０に設けられたレンズ２１を介してＰＤ２０に入射する。ＰＤ２０は光信号を電気信号（光電流）に変換し、出力する。ＰＤ２０がカソード側電極から出力する信号は信号配線１９及びキャパシタＣ３を介して配線４０に入力される。配線４０は信号を光デバイス１００の外部に設けられた差動回路に出力する。配線４２は差動回路に接地電位を出力する。

【００２０】

図２は光デバイス１００の等価回路を例示する回路図である。電源回路８０は、電源部Ｖ１とバイパスコンデンサであるキャパシタＣ１０及びＣ１１を有する。電源回路８０の正側出力は電源ピン１１と接続され、負側出力は接地ピン１３と接続される。キャパシタＣ１０及びＣ１１は、電源部の正側と負側に並列に接続されたコンデンサであり、電源出力の安定化をなすための機能を備えている。図２の例ではバイパスコンデンサはＣ１０及びＣ１１の２つであったが、バイパスコンデンサは単一でもよいし、あるいはさらに多く接続する場合もある。図２の例では、キャパシタＣ１１は１μＦ、Ｃ１３は０．１μＦの容量値を備えている。このバイパスコンデンサは、電源部Ｖ１と一体に電源回路８０として内蔵されるほか、電源部Ｖ１とは別の回路基板に設けられる場合もある。

【００２１】

インダクタＬ１はワイヤ３０に相当する。インダクタＬ２は配線パターン２８ａ、キャパシタＣａはマイクロストリップライン２８の絶縁材料の誘電率に相当する。インダクタＬ３はワイヤ３４、インダクタＬ４はワイヤ３６、インダクタＬ５はワイヤ３８にそれぞれ対応する。一方、ＰＤ２０の出力側には、信号配線１９が接続されている。信号配線１９の両側に接地パターン１８が設けられた領域ではコプレーナライン２２ａによる伝送線路が構成される。また、信号配線１９の両側に接地パターン１８が設けられない領域においては、マイクロストリップライン２２ｂによる伝送線路が構成される。インダクタＬ６はコプレーナライン２２ａにおける信号配線１９に相当し、キャパシタＣ５は信号配線１９と接地パターン１８との間の容量である。インダクタＬ７はマイクロストリップライン２２ｂにおける信号配線１９に相当し、キャパシタＣ７は信号配線１９と金属ブロック１２との間の容量である。配線４０は、同軸コネクタ側の出力端（出力端子Ｏｕｔ１に相当）と接続される伝送線路であり、インダクタＬ８、及びインダクタＬ８と筐体１０（又は金属ブロック１２）との間のキャパシタＣ８によって構成される。配線４２は、同軸コネクタ側の出力端（出力端子Ｏｕｔ２に相当）と接続される伝送線路であり、インダクタＬ８、及びインダクタＬ８と筐体１０（又は金属ブロック１２）との間のキャパシタＣ８によって構成される。配線４２はキャパシタＣ４及び抵抗Ｒ３を介して接地パターン１８と接続されている。キャパシタＣ４と抵抗Ｒ３との間には伝送線路２３が設けられている。伝送線路２３はインダクタＬ７と、インダクタＬ７と金属ブロック１２との間のキャパシタＣ７によって構成される。インダクタＬ１２はビア配線１５に対応する。すなわち、ビア配線１５の径は小さいため、接地パターン１８と金属ブロック１２との間には、インダクタＬ１２が介在することになる。なお、金属ブロック１２と筐体１０の内底面とは大きな面積で電気的に接続されているのでその間のインダクタンスは無視できる。図２に示すように、本実施例では抵抗Ｒ３は接地パターン１８と接続される。

【００２２】

図１（ａ）に示すように、電源ピン１１がＰＤ２０から離れた位置に配置される場合、その距離に応じて電源を供給する配線長が長くなる。本実施例のように分布定数線路であるマイクロストリップライン２８を使用して電源を供給すれば、この分布定数線路の区間はその距離によらず一定の特性インピーダンス（例えば５０Ω）のみが介在することとな

る。

【００２３】

ところで、ＰＤ２０からみて電源ピン１１側（正電位側）には、ＰＤ２０が光入力信号を検知することより、ノイズが流出する場合がある。このノイズはＰＤ２０の電源電位を変動させるため、ＰＤ２０の動作が不安定化する原因になる。

【００２４】

本実施例では、ノイズ源であるＰＤ２０から電源ピン１１までの間に分布定数線路によって電源を供給する区間が存在していることから、その区間をボンディングワイヤで接続する場合に比べて低いインピーダンスで接続することができる。このため、ＰＤ２０から正電位側にノイズが乗ったとしても、電源回路８０におけるバイパスコンデンサによって安定化される。この結果、正電位側の電位は安定に維持することができる。この作用は、分布定数線路の区間が長いほど有利である。また、分布定数線路以外の区間はワイヤによって接続されるが、それらワイヤが短い方がインダクタンス低減の観点から有利である。分布定数線路の物理的な長さは、電源ピン１１からＰＤ２０までに接続される単数あるいは複数のワイヤそれぞれの中でも最も長いことが好ましい。

【００２５】

また、キャパシタＣ１及びＣ２はキャパシタＣ１０及びＣ１１と同様にバイパスコンデンサの機能が期待できるが、大きな容量を実現するためにはコンデンサ部品のサイズが大型化するので現実的ではない。また本実施例のようにキャパシタＣ１及びＣ２の接地電位側がキャリア１４上の接地パターン１８と接続されている場合、キャパシタＣ１及びＣ２がバイパスコンデンサとして機能し難くなる場合もある。すなわち図１（ａ）及び図２に示すように、接地パターン１８と金属ブロック１２（あるいは筐体１０）の電位（接地電位）との間には、ビア配線１５からなるインダクタＬ１２が介在する。このインダクタＬ１２は特に周波数が高い側ではインピーダンスが増大して金属ブロック１２の安定した接地電位との分離度が高くなってしまう。この場合、キャパシタＣ１及びＣ２の間を通って安定した電位である金属ブロックと接続する経路が高インピーダンスであると、キャパシタＣ１及びＣ２はバイパスコンデンサとして機能し難くなる。一方、このような場合であっても本実施例に示すように電源供給に分布定数線路の区間を用意すれば電源は安定化する。キャパシタＣ１０及びＣ１１がバイパスコンデンサとして機能するために、キャパシタＣ１０及びＣ１１の容量値はキャパシタＣ１及びＣ２より大きいことが好ましい。

【００２６】

図３は比較例に係る光デバイス１００Ｒを例示する平面図である。図３において図１に相当する部分は同じ符号を付している。図３に示すように、比較例では電源ピン１１とキャパシタＣ１との間の区間が、ワイヤ３０にて接続されている。接地ピン１３は筐体１０のボンディングポイント１０ａに接続されている。

【００２７】

図４は光デバイス１００Ｒの等価回路である。図４に示すよう電源ピン１１とキャパシタＣ１との間はワイヤ３０からなるインダクタＬ１が介在する。ワイヤ３０が接続する区間は大きく離間しているため、ワイヤ３０も長くなることから、インダクタＬ１のインダクタンスは大きくなる。

【００２８】

前記したように、インダクタンスの大きいワイヤ３０は高いインピーダンスを有する。ワイヤ３０が高インピーダンスであるため、キャパシタＣ１０，Ｃ１１がＰＤ２０側からのノイズに対するバイパスコンデンサとして有効に機能しない。このため電源電圧が不安定となる。

【００２９】

図１（ａ）及び図１（ｂ）に示した金属ブロック１２及びビア配線１５は例えばコバール、金（Ａｕ）、及び銅（Ｃｕ）などの金属により形成されている。接地パターン１８、配線パターン２４及び２６は例えばＡｕ、アルミニウム（Ａｌ）などの金属により形成されている。キャリア１４及びＰＤキャリア１６は、例えば酸化アルミニウム（Al_2O_3

）などの絶縁体により形成されている。ワイヤは例えばＡｕなどの金属により形成されている。電源ピン１１からＰＤ２０の間において電源を供給するための分布定数線路としては、実施例に示したマイクロストリップライン２８の他、コプレーナラインを採用することもできる。電源ピン１１とＰＤ２０との間の電源経路に直列に分布定数線路を接続すればよい。

【００３０】


以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

【符号の説明】


【００３１】

１０	筐体
１１	電源ピン
１２	金属ブロック
１３	接地ピン
１４	キャリア
１５	ビア配線
１６	ＰＤキャリア
１８	接地パターン
１９	信号配線
２０	ＰＤ
２８	マイクロストリップライン
４０、４２	配線
８０	電源回路
１００、１００Ｒ	光デバイス
Ｒ１～Ｒ３	抵抗
Ｃ１～Ｃ５、Ｃ７、Ｃ８、Ｃ１０、Ｃ１１、Ｃａ	キャパシタ
Ｏｕｔ１、Ｏｕｔ２	出力端子


【図１】


実施例1
(a)
(b)
100
10
12
A
B
18 19 14 R3 C4 42
23
C1
C2
16
70
25
20
21
24
R1
R2
26
38
C2
28
28a
36
29
30
C1
32 34 15 18 C3 40
11
13
A
15 C1 36 C2 15 R1 19 18 R1 C2 36 C1
14
12
10


【図２】


Out1
Out2
40
42
L8
C8
100
C3
C4
23
L7
C7
22b
19
22a
L6
C5
R3
R2
20
R1
12(10)
L5
L4
L3
L2
L1
C2
C1
Ca
L12
18
28
11
13
80
C11
C10
V1

【図３】


比較例
100R
10
12
18 19 14 R3 C4 42
23
C1
C2
16
70
25
20
21
24
R1
R2
26
38
C2
36
30
C1
32 34 15 18 C3 40
11
10a
13

【図４】


Out1
Out2
40
42
L8
C8
100R
C3
C4
23
L7
C7
22b
19
22a
L6
C5
R3
R2
20
R1
12(10)
L5
L4
L1
C2
C1
L12
18
11
13
80
C11
C10
V1

フロントページの続き

(56)参考文献 特開平０２－０８７５５９（ＪＰ，Ａ）
特開２０１０－０９８１６２（ＪＰ，Ａ）
特開２００２－３０４４３６（ＪＰ，Ａ）

(58)調査した分野(Int.Cl.，ＤＢ名)
Ｈ０１Ｐ　　１／００－１１／００
Ｈ０１Ｌ　　３１／０２