

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2021-69165

(P2021-69165A)

(43) 公開日 令和3年4月30日(2021.4.30)

(51) Int.Cl.
H02M 3/28 (2006.01)F I
H02M 3/28 ZHVHテーマコード (参考)
5H730

審査請求 未請求 請求項の数 4 O L (全 23 頁)

(21) 出願番号 特願2019-191729 (P2019-191729)
(22) 出願日 令和1年10月21日 (2019.10.21)(71) 出願人 395011665
株式会社オートネットワーク技術研究所
三重県四日市市西末広町1番14号
(71) 出願人 000183406
住友電装株式会社
三重県四日市市西末広町1番14号
(71) 出願人 000002130
住友電気工業株式会社
大阪府大阪市中央区北浜四丁目5番33号
(74) 代理人 110000497
特許業務法人グランダム特許事務所
(72) 発明者 植村 匠
三重県四日市市西末広町1番14号 株式会社オートネットワーク技術研究所内

最終頁に続く


(54) 【発明の名称】 絶縁型DCDCコンバータ

(57) 【要約】 (修正有)

【課題】より高効率な絶縁型DCDCコンバータを提供する。

【解決手段】絶縁型DCDCコンバータ100は第1導電路1と第2導電路2との間の電圧値を検出する第1電圧検出部40Aと、インダクタ13の電流値を検出する第1電流検出部40Cとを備えている。絶縁型DCDCコンバータ100は、第1導電路1と第2導電路2との間に第1スイッチ素子20Aと第2スイッチ素子20Bとが直列に接続されて第1アームA1が構成され、第1導電路1と第2導電路2との間に第3スイッチ素子20Cと第4スイッチ素子20Dとが直列に接続されて第2アームA2が構成される。制御部40は、第1アームA1を進相とし第2アームA2を遅相とする第1動作と、第2アームA2を進相とし第1アームA1を遅相とする第2動作とを切り替える制御を行い、電流値が所定の閾値未満のとき、第1アームA1を遅相として動作させ、第2アームA2を進相として動作させる。

【選択図】図1



【特許請求の範囲】

【請求項 1】

一次側コイル及び二次側コイルを有するトランスと、
第 1 スイッチ素子と第 2 スイッチ素子と第 3 スイッチ素子と第 4 スイッチ素子とを備えるフルブリッジ型のスイッチング回路と、
第 1 ダイオードと第 2 ダイオードとを有する保護回路と、
前記スイッチング回路の動作を制御する制御部と、
インダクタと、
前記二次側コイルに接続される出力回路と、
を備え、

10

第 1 導電路と第 2 導電路との間に前記第 1 スイッチ素子と前記第 2 スイッチ素子とが直列に接続されて第 1 アームが構成され、

前記第 1 導電路と前記第 2 導電路との間に前記第 3 スイッチ素子と前記第 4 スイッチ素子とが直列に接続されて第 2 アームが構成され、

前記インダクタの一端が、前記第 1 スイッチ素子と前記第 2 スイッチ素子との間の第 1 接続点に電氣的に接続され、

前記インダクタの他端が、前記一次側コイルの一端と前記第 1 ダイオードのアノードと前記第 2 ダイオードのカソードとに電氣的に接続され、

前記第 3 スイッチ素子と前記第 4 スイッチ素子との間の第 2 接続点に前記一次側コイルの他端が電氣的に接続され、

20

前記第 1 ダイオードのカソードが前記第 1 導電路に電氣的に接続され、

前記第 2 ダイオードのアノードが前記第 2 導電路に電氣的に接続された位相シフト方式の絶縁型 D C D C コンバータであって、

前記出力回路に流れる電流の電流値を検出する電流検出部と、を備え、

前記制御部は、前記第 1 アームを進相とし前記第 2 アームを遅相とする第 1 動作と、前記第 2 アームを進相とし前記第 1 アームを遅相とする第 2 動作とを切り替える制御を行い、前記電流検出部が検出した前記電流値に基づき、少なくとも前記電流値が所定の閾値未満のとき、前記第 1 アームと前記第 2 アームとに前記第 2 動作をさせる絶縁型 D C D C コンバータ。

30

【請求項 2】

一次側コイル及び二次側コイルを有するトランスと、
第 1 スイッチ素子と第 2 スイッチ素子と第 3 スイッチ素子と第 4 スイッチ素子とを備えるフルブリッジ型のスイッチング回路と、
第 1 ダイオードと第 2 ダイオードとを有する保護回路と、
前記スイッチング回路の動作を制御する制御部と、
インダクタと、
前記二次側コイルに接続される出力回路と、
を備え、

第 1 導電路と第 2 導電路との間に前記第 1 スイッチ素子と前記第 2 スイッチ素子とが直列に接続されて第 1 アームが構成され、

40

前記第 1 導電路と前記第 2 導電路との間に前記第 3 スイッチ素子と前記第 4 スイッチ素子とが直列に接続されて第 2 アームが構成され、

前記インダクタの一端が、前記第 1 スイッチ素子と前記第 2 スイッチ素子との間の第 1 接続点に電氣的に接続され、

前記インダクタの他端が、前記一次側コイルの一端と前記第 1 ダイオードのアノードと前記第 2 ダイオードのカソードとに電氣的に接続され、

前記第 3 スイッチ素子と前記第 4 スイッチ素子との間の第 2 接続点に前記一次側コイルの他端が電氣的に接続され、

前記第 1 ダイオードのカソードが前記第 1 導電路に電氣的に接続され、

前記第 2 ダイオードのアノードが前記第 2 導電路に電氣的に接続された位相シフト方式

50

の絶縁型 D C D C コンバータであって、

前記出力回路に流れる電流の電流値を検出する電流検出部と、を備え、

前記制御部は、前記第 1 アームを進相とし前記第 2 アームを遅相とする第 1 動作と、前記第 2 アームを進相とし前記第 1 アームを遅相とする第 2 動作とを切り替える制御を行い、前記電流検出部が検出した前記電流値に基づき、少なくとも前記電流値が所定の閾値より大きいとき、前記第 1 アームと前記第 2 アームとに前記第 1 動作をさせる絶縁型 D C D C コンバータ。

【請求項 3】

前記制御部は、前記電流検出部が検出した前記電流値に基づき、前記電流値が前記閾値より大きいとき、前記第 1 アームと前記第 2 アームとに前記第 1 動作をさせる請求項 1 に記載の絶縁型 D C D C コンバータ。

10

【請求項 4】

前記閾値は、前記第 1 アームと前記第 2 アームとに前記第 1 動作をさせた場合と、前記第 1 アームと前記第 2 アームとに前記第 2 動作をさせた場合とで、入力電力に対する出力電力の割合である効率が同じになる場合の出力電流値に基づく値である請求項 1 から請求項 3 のいずれか一項に記載の絶縁型 D C D C コンバータ。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、絶縁型 D C D C コンバータに関するものである。

20

【背景技術】

【0002】

高圧用の絶縁型 D C D C コンバータに用いられる 1 つの回路の形態としてフルブリッジ回路がある。フルブリッジ回路は 2 つのアームで構成されている。各アームの内、先にターンオン及びターンオフするアームを進相、遅れてターンオン及びターンオフするアームを遅相と呼ぶ。一般的に遅相側のアームのほうが進相側のアームよりもアームを構成する素子における損失が大きく、アーム間での損失にアンバランスが発生する。特許文献 1 では、進相用のアーム、及び遅相用のアームの各々を駆動するために用いる 2 種類の P W M 信号を独立して用意しておき、特定の周期毎に切り替えることで各アームの進相、遅相の動作を切り替えて各アームを構成する素子における損失をバランスさせている。

30

【先行技術文献】

【特許文献】

【0003】

【特許文献 1】欧州特許公報第 1 9 9 8 4 3 2 号

【発明の概要】

【発明が解決しようとする課題】

【0004】

このようなフルブリッジ回路では 2 次側で生じるサージに起因する電流が 1 次側に流れる場合がある。したがって、絶縁型 D C D C コンバータには、サージに起因して 1 次側に流れる電流（以下、サージ電流ともいう）から各アームを構成する素子を保護する保護回路を組み込むことが好ましい。例えば、保護回路の一例として、1 つのインダクタと 2 つのダイオードとで構成された回路をフルブリッジ回路に接続する方法がある。

40

【0005】

このような構成のものでは、保護回路（クランプ回路）を進相に接続する構成と遅相側に接続する構成とが考えられる。本発明者らはどちらが望ましいかは動作状態によって変わり得ることに着目するに至った。

【0006】

そこで、本開示ではより高効率な絶縁型 D C D C コンバータを提供する。

【課題を解決するための手段】

【0007】

50

1 つ目の開示の絶縁型 D C D C コンバータは、
一次側コイル及び二次側コイルを有するトランスと、
第 1 スイッチ素子と第 2 スイッチ素子と第 3 スイッチ素子と第 4 スイッチ素子とを備えるフルブリッジ型のスイッチング回路と、
第 1 ダイオードと第 2 ダイオードとを有する保護回路と、
前記スイッチング回路の動作を制御する制御部と、
インダクタと、
前記二次側コイルに接続される出力回路と、
を備え、
第 1 導電路と第 2 導電路との間に前記第 1 スイッチ素子と前記第 2 スイッチ素子とが直列に接続されて第 1 アームが構成され、
前記第 1 導電路と前記第 2 導電路との間に前記第 3 スイッチ素子と前記第 4 スイッチ素子とが直列に接続されて第 2 アームが構成され、
前記インダクタの一端が、前記第 1 スイッチ素子と前記第 2 スイッチ素子との間の第 1 接続点に電氣的に接続され、
前記インダクタの他端が、前記一次側コイルの一端と前記第 1 ダイオードのアノードと前記第 2 ダイオードのカソードとに電氣的に接続され、
前記第 3 スイッチ素子と前記第 4 スイッチ素子との間の第 2 接続点に前記一次側コイルの他端が電氣的に接続され、
前記第 1 ダイオードのカソードが前記第 1 導電路に電氣的に接続され、
前記第 2 ダイオードのアノードが前記第 2 導電路に電氣的に接続された位相シフト方式の絶縁型 D C D C コンバータであって、
前記出力回路に流れる電流の電流値を検出する電流検出部と、を備え、
前記制御部は、前記第 1 アームを進相とし前記第 2 アームを遅相とする第 1 動作と、前記第 2 アームを進相とし前記第 1 アームを遅相とする第 2 動作とを切り替える制御を行い、前記電流検出部が検出した前記電流値に基づき、少なくとも前記電流値が所定の閾値未満のとき、前記第 1 アームと前記第 2 アームとに前記第 2 動作をさせる。

【 0 0 0 8 】

2 つ目の開示の絶縁型 D C D C コンバータは、
一次側コイル及び二次側コイルを有するトランスと、
第 1 スイッチ素子と第 2 スイッチ素子と第 3 スイッチ素子と第 4 スイッチ素子とを備えるフルブリッジ型のスイッチング回路と、
第 1 ダイオードと第 2 ダイオードとを有する保護回路と、
前記スイッチング回路の動作を制御する制御部と、
インダクタと、
前記二次側コイルに接続される出力回路と、
を備え、
第 1 導電路と第 2 導電路との間に前記第 1 スイッチ素子と前記第 2 スイッチ素子とが直列に接続されて第 1 アームが構成され、
前記第 1 導電路と前記第 2 導電路との間に前記第 3 スイッチ素子と前記第 4 スイッチ素子とが直列に接続されて第 2 アームが構成され、
前記インダクタの一端が、前記第 1 スイッチ素子と前記第 2 スイッチ素子との間の第 1 接続点に電氣的に接続され、
前記インダクタの他端が、前記一次側コイルの一端と前記第 1 ダイオードのアノードと前記第 2 ダイオードのカソードとに電氣的に接続され、
前記第 3 スイッチ素子と前記第 4 スイッチ素子との間の第 2 接続点に前記一次側コイルの他端が電氣的に接続され、
前記第 1 ダイオードのカソードが前記第 1 導電路に電氣的に接続され、
前記第 2 ダイオードのアノードが前記第 2 導電路に電氣的に接続された位相シフト方式の絶縁型 D C D C コンバータであって、

前記出力回路に流れる電流の電流値を検出する電流検出部と、を備え、

前記制御部は、前記第 1 アームを進相とし前記第 2 アームを遅相とする第 1 動作と、前記第 2 アームを進相とし前記第 1 アームを遅相とする第 2 動作とを切り替える制御を行い、前記電流検出部が検出した前記電流値に基づき、少なくとも前記電流値が所定の閾値より大きいとき、前記第 1 アームと前記第 2 アームとに前記第 1 動作をさせる。

【発明の効果】

【0009】

これらの開示によれば、より高効率な絶縁型 D C D C コンバータを実現することができる。

【図面の簡単な説明】

10

【0010】

【図 1】図 1 は、実施形態 1 の絶縁型 D C D C コンバータを示す回路図である。

【図 2】図 2 は、実施形態 1 の絶縁型 D C D C コンバータにおいて、第 1 スイッチ素子、第 2 スイッチ素子、第 3 スイッチ素子、及び第 4 スイッチ素子のそれぞれをオンとオフとに切り替えるタイミングを示すタイミングチャートである。

【図 3】図 3 は、図 2 における時間 T 2 の第 1 スイッチ素子、第 2 スイッチ素子のタイミングチャートの拡大図を上側に示し、時間 T 2 における第 2 スイッチ素子のドレインとソースとの間に印加される電圧の変化を示すグラフを下側に示す。

【図 4】図 4 は、実施形態 1 の絶縁型 D C D C コンバータにおいて、第 1 スイッチ素子及び第 4 スイッチ素子がオン状態のときのトランスの一次側、二次側に流れる電流の経路を示す回路図である。

20

【図 5】図 5 は、実施形態 1 の絶縁型 D C D C コンバータにおいて、第 1 アームが遅相側アーム、第 2 アームが進相側アームとして動作した状態において、第 1 スイッチ素子、第 3 スイッチ素子がオン状態のときのトランスの一次側に流れる電流の経路を示す回路図である。

【図 6】図 6 は、実施形態 1 の絶縁型 D C D C コンバータにおいて、第 2 スイッチ素子及び第 3 スイッチ素子がオン状態のときのトランスの一次側、二次側に流れる電流の経路を示す回路図である。

【図 7】図 7 は、実施形態 1 の絶縁型 D C D C コンバータにおいて、第 1 アームが遅相側アーム、第 2 アームが進相側アームとして動作した状態において、第 2 スイッチ素子、第 4 スイッチ素子がオン状態のときのトランスの一次側に流れる電流の経路を示す回路図である。

30

【図 8】図 8 は、実施形態 1 の絶縁型 D C D C コンバータにおいて、第 1 アームが進相側アーム、第 2 アームが遅相側アームとして動作した状態において、第 2 スイッチ素子、第 4 スイッチ素子がオン状態のときのトランスの一次側に流れる電流の経路を示す回路図である。

【図 9】図 9 は、実施形態 1 の絶縁型 D C D C コンバータにおいて、第 1 アームが進相側アーム、第 2 アームが遅相側アームとして動作した状態において、第 1 スイッチ素子、第 3 スイッチ素子がオン状態のときのトランスの一次側に流れる電流の経路を示す回路図である。

40

【図 10】図 10 は、実施形態 1 の絶縁型 D C D C コンバータにおいて、第 1 スイッチ素子、第 2 スイッチ素子、第 3 スイッチ素子、及び第 4 スイッチ素子のそれぞれをオンとオフとに切り替えるタイミングを示すタイミングチャートである。詳しくは、所定の時刻において、第 1 アームを遅相側アームとし、第 2 アームを進相側アームとして動作した状態から、第 1 アームを進相側アームとし、第 2 アームを遅相側アームとして動作した状態に切り替えた状態を示すタイミングチャートである。

【図 11】図 11 は、インダクタを進相側のアームに接続したとき及び遅相側のアームに接続したときの各々で出力電流を変化させた場合における効率を示す実験結果の一例である。

【発明を実施するための形態】

50

【 0 0 1 1 】

[本開示の実施形態の説明]

最初に本開示の実施態様を列記して説明する。

(1) 1 つ目の開示の絶縁型 D C D C コンバータは、トランス、スイッチング回路、保護回路、制御部、インダクタ、及び出力回路を備えている。トランスは一次側コイル及び二次側コイルを有する。スイッチング回路は第 1 スイッチ素子と第 2 スイッチ素子と第 3 スイッチ素子と第 4 スイッチ素子とを備えるフルブリッジ型である。保護回路は第 1 ダイオードと第 2 ダイオードとを有する。制御部は前記スイッチング回路の動作を制御する。出力回路は二次側コイルに接続される。第 1 導電路と第 2 導電路との間に第 1 スイッチ素子と前記第 2 スイッチ素子とが直列に接続されて第 1 アームが構成されている。第 1 導電路と第 2 導電路との間に第 3 スイッチ素子と第 4 スイッチ素子とが直列に接続されて第 2 アームが構成されている。インダクタの一端が第 1 スイッチ素子と第 2 スイッチ素子との間の第 1 接続点に電氣的に接続されている。インダクタの他端が一次側コイルの一端と第 1 ダイオードのアノードと第 2 ダイオードのカソードとに電氣的に接続されている。第 3 スイッチ素子と第 4 スイッチ素子との間の第 2 接続点に一次側コイルの他端が電氣的に接続されている。第 1 ダイオードのカソードが第 1 導電路に電氣的に接続されている。1 つ目の開示の絶縁型 D C D C コンバータは第 2 ダイオードのアノードが第 2 導電路に電氣的に接続された位相シフト方式の絶縁型 D C D C コンバータである。1 つ目の開示の絶縁型 D C D C コンバータは出力回路に流れる電流の電流値を検出する電流検出部を備えている。制御部は、第 1 アームを進相とし第 2 アームを遅相とする第 1 動作と、第 2 アームを進相とし第 1 アームを遅相とする第 2 動作とを切り替える制御を行う。制御部は、電流検出部が検出した電流値に基づき、少なくとも電流値が所定の閾値未満のとき、第 1 アームと第 2 アームとに第 2 動作をさせる。

10

20

【 0 0 1 2 】

このため、この絶縁型 D C D C コンバータはトランスの二次側コイルで発生するリカバリサージを保護回路によって吸収することができる。これと共に、この絶縁型 D C D C コンバータは電流検出部で検出した電流値が所定の閾値未満である（すなわち、負荷に流れる電流が比較的小さいと想定される）とき、遅相として動作する第 1 アームにインダクタを介して電流を供給することになる。このとき、第 1 ダイオード及び第 2 ダイオードに電流が流れることによってインダクタに流れる電流の大きさが維持し易くなるため、遅相として動作する第 1 アームのターンオン損失を低減する効果が大きくなる。これにより第 1 アームの Z V S (Zero Voltage Switching) を実現し易くなるため、効率を高くすることができる。この場合、第 1 ダイオード及び第 2 ダイオードに電流が流れることによって導通損が生じることになるが、この導通損以上に第 1 アームのターンオン損失を低減する利点が多い。

30

【 0 0 1 3 】

本開示において、「電氣的に接続される」とは、接続対象の両方の電位が等しくなるように互いに導通した状態（電流を流せる状態）で接続される構成であることが望ましい。ただし、この構成に限定されない。例えば、「電氣的に接続される」とは、両接続対象の間に電気部品が介在しつつ両接続対象が導通し得る状態で接続された構成であってもよい。

40

【 0 0 1 4 】

(2) 2 つ目の開示の絶縁型 D C D C コンバータは、トランス、スイッチング回路、保護回路、制御部、インダクタ、及び出力回路を備えている。トランスは一次側コイル及び二次側コイルを有する。スイッチング回路は第 1 スイッチ素子と第 2 スイッチ素子と第 3 スイッチ素子と第 4 スイッチ素子とを備えるフルブリッジ型である。保護回路は第 1 ダイオードと第 2 ダイオードとを有する。制御部は前記スイッチング回路の動作を制御する。出力回路は二次側コイルに接続される。第 1 導電路と第 2 導電路との間に第 1 スイッチ素子と前記第 2 スイッチ素子とが直列に接続されて第 1 アームが構成されている。第 1 導電路と第 2 導電路との間に第 3 スイッチ素子と第 4 スイッチ素子とが直列に接続されて第 2 ア

50

ームが構成されている。インダクタの一端が第 1 スイッチ素子と第 2 スイッチ素子との間の第 1 接続点に電氣的に接続されている。インダクタの他端が一次側コイルの一端と第 1 ダイオードのアノードと第 2 ダイオードのカソードとに電氣的に接続されている。第 3 スイッチ素子と第 4 スイッチ素子との間の第 2 接続点に一次側コイルの他端が電氣的に接続されている。第 1 ダイオードのカソードが第 1 導電路に電氣的に接続されている。1 つ目の開示の絶縁型 D C D C コンバータは第 2 ダイオードのアノードが第 2 導電路に電氣的に接続された位相シフト方式の絶縁型 D C D C コンバータである。1 つ目の開示の絶縁型 D C D C コンバータは出力回路に流れる電流の電流値を検出する電流検出部を備えている。制御部は、第 1 アームを進相とし第 2 アームを遅相とする第 1 動作と、第 2 アームを進相とし第 1 アームを遅相とする第 2 動作とを切り替える制御を行う。制御部は、電流検出部が検出した電流値に基づき、少なくとも電流値が所定の閾値より大きいとき、第 1 アームと第 2 アームとに第 1 動作をさせる。

10

【 0 0 1 5 】

このため、この絶縁型 D C D C コンバータはトランスの二次側コイルで発生するリカバリサージを保護回路によって吸収することができる。これと共に、この絶縁型 D C D C コンバータは電流検出部で検出した電流値が所定の閾値より大きい（すなわち、負荷に流れる電流が比較的大きいと想定される）とき、インダクタに流れる電流が大きくなるため、遅相として動作する第 2 アームにおける Z V S を実現できるだけのエネルギーをインダクタが蓄えることができる。さらに、インダクタが接続される第 1 アームを進相として動作させることによって、還流期間中に第 1 ダイオードと第 2 ダイオードとに電流が流れないようにすることができる。したがって、第 1 ダイオードと第 2 ダイオードとに電流が流れる際に生じる導通損が生じないため、効率を高くすることができる。

20

【 0 0 1 6 】

(3) 1 つ目の開示の絶縁型 D C D C コンバータの制御部は、電流検出部が検出した電流値に基づき、電流値が閾値より大きいとき、第 1 アームと第 2 アームとに第 1 動作をさせ得る。

この構成によれば、電流値が所定の閾値未満であるとき及び大きいときの両方で効率を高くすることができる。

【 0 0 1 7 】

(4) 1 つ目及び 2 つ目の開示の絶縁型 D C D C コンバータの閾値は、第 1 アームと第 2 アームとに第 1 動作をさせた場合と、第 1 アームと第 2 アームとに第 2 動作をさせた場合とで、入力電力に対する出力電力の割合である効率が同じになる場合の出力電流値に基づく値であり得る。

30

この構成によれば、このような閾値を用いることによって、閾値未満の領域と大きい領域の両方で効率が高くなるように第 1 アームと第 2 アームとの動作を適切に切り替えることができる。

[本開示の実施形態の詳細]

【 0 0 1 8 】

< 実施形態 1 >

[絶縁型 D C D C コンバータの概要]

40

【 0 0 1 9 】

実施形態 1 の絶縁型 D C D C コンバータ 1 0 0 (以下、単にコンバータ 1 0 0 ともいう) は、ハイブリッド自動車又は電気自動車 (E V (Electric Vehicle)) などの車両における電動駆動装置 (モータ等) を駆動するための電力を出力する電源として用いられる。コンバータ 1 0 0 は第 1 導電路 1 と第 2 導電路 2 との間に与えられる入力電圧 V_{in} を変圧して出力電圧 V_{out} を生成し、これを第 3 導電路 3 と第 4 導電路 4 との間に印加する。コンバータ 1 0 0 は、図 1 に示すように、トランス 1 0、第 1 導電路 1 とトランス 1 0 との間に設けられたスイッチング回路 2 0、トランス 1 0 と第 3 導電路 3 との間に接続された出力回路 3 0、及びスイッチング回路 2 0 の動作を制御する制御部 4 0 を備えている。実使用時においては、第 1 導電路 1 と第 2 導電路 2 との間には直流電源 (図示せず) が接続

50

され、第3導電路3と第4導電路4との間には負荷6が接続される。また、第1導電路1と第2導電路2との間には入力電圧 V_{in} を安定化させるための入力コンデンサ7が接続されている。

【0020】

トランス10は、一次側コイル11及び二次側コイル12A、12Bを備えている。一次側コイル11の巻き数は N_1 である。二次側コイル12A、12Bの巻き数は共に N_2 である。二次側コイル12A、12Bは第3接続点P3において互いに電氣的に直列に接続されている。トランス10の巻数比 N は N_2 / N_1 で表される。

【0021】

スイッチング回路20は、第1導電路1と第2導電路2とに与えられる直流電圧である入力電圧 V_{in} を交流に変換し、トランス10の一次側コイル11に供給する。スイッチング回路20は第1スイッチ素子20A、第2スイッチ素子20B、第3スイッチ素子20C、及び第4スイッチ素子20D（以下、スイッチ素子20A、20B、20C、20Dともいう）がフルブリッジ接続された構成を有する。

10

【0022】

スイッチング回路20は、スイッチ素子20A、20B、20C、20D、第1ダイオード20E、第2ダイオード20F、及びインダクタ13を有している。スイッチ素子20A、20B、20C、20Dには、公知である種々のスイッチ素子を用いることができるが、MOSFET（Metal Oxide Semiconductor Field Effect Transistor）を用いることが好ましい。

20

【0023】

スイッチ素子20A、20B、20C、20Dのそれぞれには寄生成分である寄生ダイオード20G、20H、20J、20Kが設けられた構成とされている。具体的には、スイッチ素子20A、20B、20C、20Dのそれぞれにおいて、各寄生ダイオード20G、20H、20J、20Kのカソードはドレイン側、アノードがソース側に電氣的に接続される構成とされている。なお、寄生ダイオード20G、20H、20J、20Kに加えて、ダイオードを別個の素子として付加してもよい。

【0024】

スイッチ素子20A、20B、20C、20Dのそれぞれには寄生成分である寄生コンデンサが電氣的に並列に接続されている（図示せず。）。具体的には、スイッチ素子20A、20B、20C、20Dのそれぞれのドレインに各寄生コンデンサの一方の端子が電氣的に接続され、ソースに各寄生コンデンサの他方の端子が電氣的に接続されている。なお、寄生コンデンサに加えて、コンデンサを別個の素子として付加してもよい。

30

【0025】

第1スイッチ素子20A及び第2スイッチ素子20Bは、スイッチング回路20に入力電圧を入力する第1導電路1と第2導電路2との間に直列に接続され、互いが第1接続点P1において電氣的に接続している。第3スイッチ素子20C及び第4スイッチ素子20Dは、第1導電路1と第2導電路2との間に直列に接続され、互いが第2接続点P2において電氣的に接続している。スイッチング回路20は第1スイッチ素子20A及び第2スイッチ素子20Bによって第1アームA1が構成され、第3スイッチ素子20C及び第4スイッチ素子20Dによって第2アームA2が構成されている。

40

【0026】

第1ダイオード20Eのカソードは第1導電路1（高電位側の導電路）に電氣的に接続され、第2ダイオード20Fのアノード端子は第2導電路2（低電位側の導電路）に電氣的に接続されている。第1ダイオード20Eのアノード端子と第2ダイオード20Fのカソード端子とが電氣的に接続している。第1ダイオード20E及び第2ダイオード20Fはインダクタ13と共に、トランス10の二次側の第5スイッチ素子30A、及び第6スイッチ素子30Bに発生するサージに起因してトランス10の1次側に流れる電流（以下、サージ電流ともいう）を吸収する保護回路21を構成している。

【0027】

50

インダクタ 13 の一端は第 1 接続点 P 1 に電氣的に接続されている。インダクタ 13 の他端は、第 1 ダイオード 20 E のアノード端子、第 2 ダイオード 20 F のカソード端子、及びトランス 10 の一次側コイル 11 の一端に電氣的に接続されている。第 2 接続点 P 2 は一次側コイル 11 の他端に電氣的に接続されている。インダクタ 13 はスイッチング回路 20 において発生するスイッチングロスを低減するために寄生コンデンサと LC 共振させる目的で設けられている。インダクタ 13 のインダクタンスの値はトランス 10 の漏れインダクタンス（図示せず）よりも十分大きい値としておくことが好ましい。

【0028】

出力回路 30 は、トランス 10 の二次側コイル 12 A, 12 B に現れる交流電圧を整流・平滑して直流電圧である出力電圧 V_{out} を生成し、この出力電圧 V_{out} を第 3 導電路 3 と第 4 導電路 4 との間に印加する。出力回路 30 は第 5 スイッチ素子 30 A、第 6 スイッチ素子 30 B、整流出力経路 30 C、チョークコイル 33、及び出力コンデンサ 34 を備えている。第 5 スイッチ素子 30 A はトランス 10 の二次側コイル 12 A の一端とグラウンド経路 G との間に接続されている。第 6 スイッチ素子 30 B はトランス 10 の二次側コイル 12 B の一端とグラウンド経路 G との間に接続されている。

【0029】

整流出力経路 30 C の一端は二次側コイル 12 A の他端と二次側コイル 12 B の他端とが電氣的に接続する第 3 接続点 P 3 に電氣的に接続される。整流出力経路 30 C の他端にはチョークコイル 33 の一端が電氣的に接続される。チョークコイル 33 の他端（すなわち、第 3 接続点 P 3 側から離れた側の端）は第 3 導電路 3 に電氣的に接続されると共に、出力コンデンサ 34 を介して第 4 導電路 4 に電氣的に接続されている。つまり、チョークコイル 33 は第 3 接続点 P 3 と第 3 導電路 3 との間に介在する。出力コンデンサ 34 は第 3 導電路 3 と第 4 導電路 4 との間に電氣的に接続されている。第 4 導電路 4 はグラウンド経路 G に電氣的に接続されている。

【0030】

第 5 スイッチ素子 30 A 及び第 6 スイッチ素子 30 B には、公知である種々のスイッチ素子を用いることができるが、MOSFET を用いることが好ましい。第 5 スイッチ素子 30 A のドレインは二次側コイル 12 A の一端に電氣的に接続され、ソースはグラウンド経路 G に電氣的に接続されている。第 6 スイッチ素子 30 B のドレインは二次側コイル 12 B の一端に電氣的に接続され、ソースはグラウンド経路 G に電氣的に接続されている。第 5 スイッチ素子 30 A、及び第 6 スイッチ素子 30 B のそれぞれには寄生成分である寄生ダイオードが設けられた構成とされている。具体的には、第 5 スイッチ素子 30 A 及び第 6 スイッチ素子 30 B のそれぞれにおいて、寄生ダイオードのカソードはドレイン側、アノードがソース側に電氣的に接続される構成とされている。

【0031】

このような構成を有する出力回路 30 の内、第 5 スイッチ素子 30 A 及び第 6 スイッチ素子 30 B はトランス 10 の二次側コイル 12 A, 12 B に現れる交流電圧を整流する整流回路を構成する。チョークコイル 33 及び出力コンデンサ 34 は整流出力経路 30 C に現れる整流出力を平滑する。

【0032】

制御部 40 は、例えばマイクロコンピュータを主体として構成されており、CPU (Central Processing Unit) などの演算装置、ROM (Read Only Memory) 又は RAM (Random Access Memory) などのメモリ、A/D 変換器等を有している。制御部 40 は第 1 電圧検出部 40 A によって第 1 導電路 1 の電圧値を把握し得る構成とされている。制御部 40 は第 2 電圧検出部 40 B によって第 3 導電路 3 の電圧値を把握し得る構成とされている。第 1 電圧検出部 40 A 及び第 2 電圧検出部 40 B は公知の電圧検出回路として構成される。制御部 40 は第 1 電流検出部 40 C によって第 1 導電路 1 に流れる電流値を把握し得る構成とされている。制御部 40 は第 2 電流検出部 40 D によって第 3 導電路 3 に流れる電流値を把握し得る構成とされている。第 1 電流検出部 40 C 及び第 2 電流検出部 40 D は、例えばカレントトランスやシャント抵抗等を用いた公知の電流検出回路として構成さ

10

20

30

40

50

れる。

【 0 0 3 3 】

制御部 4 0 は第 1 電圧検出部 4 0 A、第 2 電圧検出部 4 0 B、第 1 電流検出部 4 0 C、及び第 2 電流検出部 4 0 D から入力される値に基づいて位相シフト方式によってスイッチ素子 2 0 A、2 0 B、2 0 C、2 0 D の各々のゲートに向けて P W M 信号を出力する。これにより、スイッチ素子 2 0 A、2 0 B、2 0 C、2 0 D は位相シフト方式によりスイッチング動作をする。制御部 4 0 は第 1 電圧検出部 4 0 A、第 2 電圧検出部 4 0 B、第 1 電流検出部 4 0 C、及び第 2 電流検出部 4 0 D から入力される値等に基づいて第 5 スwitch素子 3 0 A 及び第 6 スwitch素子 3 0 B の各々のゲートに向けて所定のタイミングのスイッチング信号を出力し得る構成とされている。

10

【 0 0 3 4 】

〔絶縁型 D C D C コンバータの動作〕

次に、コンバータ 1 0 0 の動作を説明する。コンバータ 1 0 0 が搭載された車両において、例えば、イグニッションスイッチがオフ状態からオン状態に切り替えられる。すると、制御部 4 0 からスイッチ素子 2 0 A、2 0 B、2 0 C、2 0 D のそれぞれに P W M 信号が出力され、第 5 スwitch素子 3 0 A 及び第 6 スwitch素子 3 0 B のそれぞれに所定のタイミングのスイッチング信号を出力する。

【 0 0 3 5 】

コンバータ 1 0 0 は、第 1 アーム A 1 及び第 2 アーム A 2 が、それぞれを構成するスイッチ素子のターンオン及びターンオフするタイミングが互いに所定の位相ずれて動作する位相シフト方式によりスイッチング動作をする。位相シフト方式は、第 1 アーム A 1 及び第 2 アーム A 2 の内の一方のアームのスイッチ素子が先にターンオン及びターンオフし、このアームに対して所定の位相遅れて他方のアームがターンオン及びターンオフする。第 1 アーム A 1 及び第 2 アーム A 2 の内、スイッチ素子が先にターンオン及びターンオフするアームは進相として動作する進相側アームと呼ぶ。進相側アームに対して所定の位相遅れてスイッチ素子がターンオン及びターンオフするアームは遅相として動作する遅相側アームと呼ぶ。

20

【 0 0 3 6 】

詳しくは、コンバータ 1 0 0 は第 1 スwitch素子 2 0 A と第 4 スwitch素子 2 0 D との間、第 2 スwitch素子 2 0 B と第 3 スwitch素子 2 0 C との間、及びスイッチ素子 2 0 A、2 0 B、2 0 C、2 0 D の互いの間においてオンオフ動作のタイミングをずらして動作する(図 2 参照。)。図 2 において時間 T 1 の開始点と時間 T 2 の開始点との間の時間が第 1 アーム A 1 と第 2 アーム A 2 との間の位相 θ である。

30

【 0 0 3 7 】

第 2 アーム A 2 が進相側アームであり、第 1 アーム A 1 が遅相側アームである場合について説明する。この場合、図 2 に示すように、第 2 アーム A 2 のスイッチ素子 2 0 D (すなわちローサイド側のスイッチ素子)がオン期間(立ち上がりの後、且つ立ち下がりの前)に第 1 アーム A 1 のスイッチ素子 2 0 A (すなわちハイサイド側のスイッチ素子)のオン期間が開始する。そして、第 2 アーム A 2 のスイッチ素子 2 0 D (すなわちローサイド側のスイッチ素子)がオフ期間(立ち下がりの後、且つ立ち上がりの前)に第 1 アーム A 1 のスイッチ素子 2 0 A (すなわちハイサイド側のスイッチ素子)のオン期間が終了する。

40

【 0 0 3 8 】

第 1 アーム A 1 が進相側アームであり、第 2 アーム A 2 が遅相側アームである場合について説明する。この場合、図 1 0 における時刻 B 以降に示すように、第 1 アーム A 1 のスイッチ素子 2 0 A (すなわちハイサイド側のスイッチ素子)がオン期間(立ち上がりの後、且つ立ち下がりの前)に第 2 アーム A 2 のスイッチ素子 2 0 D (すなわちローサイド側のスイッチ素子)のオン期間が開始する。そして、第 1 アーム A 1 のスイッチ素子 2 0 A (すなわちハイサイド側のスイッチ素子)がオフ期間(立ち下がりの後、且つ立ち上がりの前)に第 2 アーム A 2 のスイッチ素子 2 0 D (すなわちハイサイド側のスイッチ素子)

50

のオン期間が終了する。

【 0 0 3 9 】

図 2 において第 1 アーム A 1 は遅相側アームであり、第 2 アーム A 2 は進相側アームである。これにより、スイッチ素子 2 0 A , 2 0 B , 2 0 C , 2 0 D がオフからオンにスイッチングする際に Z V S を実現し、コンバータ 1 0 0 をより高効率に動作させることができる。図 2 において、スイッチ素子 2 0 A , 2 0 B , 2 0 C , 2 0 D のオンには P W M 信号のハイレベル又はローレベルのいずれか一方が対応し、スイッチ素子 2 0 A , 2 0 B , 2 0 C , 2 0 D のオフには P W M 信号のハイレベル又はローレベルのいずれか他方が対応している。

【 0 0 4 0 】

ここで、時間 T 2 に着目して、第 1 デッドタイムにおいて第 2 スwitch素子 2 0 B がオフからオンに切り替わる場合について説明する。図 3 に示すように、時刻 T 2S より前（すなわち、第 1 スwitch素子 2 0 A がオン）において、第 2 スwitch素子 2 0 B のドレインとソースとの間には直流の入力電圧 V in が印加された状態である（図 3 の下側参照。）。このとき、第 2 スwitch素子 2 0 B の寄生コンデンサにも直流の入力電圧 V in が印加された状態である。

【 0 0 4 1 】

そして、時刻 T 2S において、第 1 スwitch素子 2 0 A がオンからオフに切り替わると、第 1 スwitch素子 2 0 A には電流が流れなくなる。このとき、第 2 スwitch素子 2 0 B の寄生コンデンサとインダクタ 1 3 との間で L C 共振が開始し、第 2 スwitch素子 2 0 B のドレインとソースとの間の電圧が直流の入力電圧 V in の半分の大きさに近づいていく。第 2 スwitch素子 2 0 B のドレインとソースとの間の電圧は L C 共振が開始して最初に電圧が降下した時刻 T 2E に 0 V に最も近くなる（図 3 下側参照。）。従って、第 2 スwitch素子 2 0 B をオフからオンに切り替える時刻を T 2E とすることによって、第 2 スwitch素子 2 0 B における Z V S を実現することができる。この Z V S の動作は図 2 における他の時間 T 1、T 3、T 4、T 5、T 6、T 7、T 8、及び他のスイッチ素子 2 0 A , 2 0 C , 2 0 D がオフからオンに切り替わる場合についても同様である。

【 0 0 4 2 】

〔制御部が把握した電流値が閾値未満であるときの動作〕

制御部 4 0 は第 2 電流検出部 4 0 D によって第 3 導電路 3 に流れる電流（すなわち、出力回路に流れる電流）の電流値が入力される。制御部 4 0 は第 2 電流検出部 4 0 D から入力された電流値（以下、単に把握した電流値ともいう）と、自身のメモリ等に記憶している閾値（以下、単に閾値ともいう）とを比較する。閾値はインダクタ 1 3 やトランス 1 0 の仕様等に基づいて決定される。閾値は第 1 アーム A 1 を進相側アームとして動作させ且つ第 2 アーム A 2 を遅相側アームとして動作させた場合と、第 1 アーム A 1 を遅相側アームとして動作させ且つ第 2 アーム A 2 を進相側アームとして動作させた場合とで、効率が同じになる場合の出力電流値に基づく値である。

【 0 0 4 3 】

インダクタを遅相のアームと進相のアームとの各々に接続した場合の効率を測定した結果の一例を図 1 1 に示す。本発明者らはインダクタの一端を進相側アームに接続した場合と遅相側アームに接続した場合との各々で、D C D C コンバータを動作させた場合における入力電力に対する出力電力の大きさの割合（すなわち、効率）が異なることを見出した。

【 0 0 4 4 】

具体的には、図 1 1 に示すように、所定の出力電流値より大きい領域ではインダクタの一端を進相側アームに接続した方がインダクタの一端を遅相側アームに接続した場合より効率が低い。そして、所定の出力電流値未満の領域ではインダクタの一端を遅相側アームに接続した方がインダクタの一端を進相側アームに接続した場合より効率が低い。つまり、本発明者らは、インダクタを遅相側アームに接続した場合と、インダクタを進相側アームに接続した場合とで、出力電流が所定の値 K において大小が入れ替わることを見出した

のである。制御部 40 のメモリ等に記憶している閾値はこの値 K に基づいている。つまり、閾値は、第 1 アーム A 1 と第 2 アーム A 2 とに第 1 動作をさせた場合と、第 1 アーム A 1 と第 2 アーム A 2 とに第 2 動作をさせた場合とで、入力電力に対する出力電力の割合である効率が同じになる場合の出力電流値に基づく値である。閾値は値 K そのものでもよく、値 K に所定の値を加算又は減算してマージンを設けた値でもよい。制御部 40 は、入力された電流値が閾値未満（すなわち、負荷 6 に向けて出力する電流が小さい）であると判別すると、第 1 アーム A 1 を遅相側アームとして動作させ、第 2 アーム A 2 を進相側アームとして動作させるようにスイッチ素子 20 A, 20 B, 20 C, 20 D の各々のゲートに向けて PWM 信号を出力する。つまり、制御部 40 は、第 2 アーム A 2 を進相とし第 1 アーム A 1 を遅相とする第 2 動作を行うように第 1 アーム A 1 及び第 2 アーム A 2 を制御する。

10

【0045】

具体的には、制御部 40 から出力された PWM 信号に基づいてスイッチング回路 20 の第 1 スwitch素子 20 A 及び第 4 スwitch素子 20 D と、第 2 スwitch素子 20 B 及び第 3 スwitch素子 20 C とが交互にオンとオフとを繰り返す。これにより直流電源からトランス 10 の一次側コイル 11 に交流の電圧を印加するように動作して出力回路 30 側に出力電圧を発生させることができる。

【0046】

先ず、図 4 に示すように、第 1 スwitch素子 20 A 及び第 4 スwitch素子 20 D がオンして第 2 スwitch素子 20 B 及び第 3 スwitch素子 20 C がオフした状態では、スイッチング回路 20 側（トランス 10 の一次側）に矢印 C 1 に示す経路で電流が流れる。矢印 C 1 に示す経路は第 1 導電路 1 → 第 1 スwitch素子 20 A → インダクタ 13 → 一次側コイル 11 → 第 4 スwitch素子 20 D → 第 2 導電路 2 の経路である。インダクタ 13 は自身に電流が流れることによって電気エネルギーを蓄積する。矢印 C 1 に示す経路に流れる電流に対応して出力回路 30 側（トランス 10 の二次側）に矢印 C 2 に示す経路で電流が流れる。矢印 C 2 に示す経路は、第 4 導電路 4 → 第 6 スwitch素子 30 B → 二次側コイル 12 B → 整流出力経路 30 C → チョークコイル 33 → 第 3 導電路 3 の経路である。このとき、トランス 10 の一次側からトランス 10 の二次側に電力が伝達する伝達期間である。

20

【0047】

次に、第 2 アーム A 2 のスイッチ素子 20 C, 20 D がターンオン及びターンオフする。具体的には、先ず、第 4 スwitch素子 20 D がターンオフして、スイッチ素子 20 C, 20 D が共にオフした状態になる。すると、第 4 スwitch素子 20 D の寄生コンデンサが蓄電されると共に、第 3 スwitch素子 20 C の寄生コンデンサに蓄電されていた電荷が放電される。そして、第 3 スwitch素子 20 C がターンオンする。すると、インダクタ 13 に蓄えられた電気エネルギーによってスイッチング回路 20 側（トランス 10 の一次側）に矢印 C 3 に示す経路で電流が流れる（図 5 参照。）。矢印 C 3 に示す経路はインダクタ 13 → 一次側コイル 11 → 第 3 スwitch素子 20 C → 第 1 導電路 1 → 第 1 スwitch素子 20 A の経路である。また、矢印 C 3 はインダクタ 13 と一次側コイル 11 との間で分岐しており、一次側コイル 11 → 第 1 ダイオード 20 E → 第 1 導電路 1 の経路でも電流が流れる（図 5 参照。）。このとき、トランス 10 の一次側において環状の経路を電流が流れる還流期間である。

30

40

【0048】

次に、第 1 アーム A 1 のスイッチ素子 20 A, 20 B がターンオン及びターンオフする。具体的には、先ず、第 1 スwitch素子 20 A がターンオフして、スイッチ素子 20 A, 20 B が共にオフした状態になる。すると、第 1 スwitch素子 20 A の寄生コンデンサが蓄電されると共に、第 2 スwitch素子 20 B の寄生コンデンサに蓄電されていた電荷が放電される。このとき、第 1 ダイオード 20 E に電流が流れることによってインダクタ 13 に流れる電流の減少は抑えられる。そして、第 2 スwitch素子 20 B がターンオンする。このとき、インダクタ 13 に流れる電流の減少が抑えられているため、第 2 スwitch素子 20 B がターンオンする際のターンオン損失は抑えられる。第 1 ダイオード 20 E に電流

50

が流れることによって導通損が生じることになるが、導通損が生じても、第2スイッチ素子20Bにおけるターンオン損失を抑えることの利点が多い。すると、スイッチング回路20側(トランス10の一次側)に矢印C4に示す経路で電流が流れる(図6参照。)。矢印C4に示す経路は、第1導回路1→第3スイッチ素子20C→一次側コイル11→インダクタ13→第2スイッチ素子20B→第2導回路2の経路である(図6参照。)。インダクタ13は自身に電流が流れることによって電気エネルギーを蓄積する。

【0049】

矢印C4に示す経路に流れる電流に対応して出力回路30側(トランス10の二次側)に矢印C5に示す経路で電流が流れる(図6参照。)。矢印C5に示す経路は、第4導回路4→第5スイッチ素子30A→二次側コイル12A→整流出力経路30C→チョークコイル33→第3導回路3の経路である。矢印C5に示す経路に電流が流れ始めると、トランス10の二次側の第5スイッチ素子30A、及び第6スイッチ素子30Bにサージが発生する。すると、サージ電流Scが第2ダイオード20Fからインダクタ13の他端に向けて流れる(図6参照。)。このとき、トランス10の一次側からトランス10の二次側に電力が伝達する伝達期間である。

10

【0050】

次に、第2アームA2のスイッチ素子20C、20Dがターンオン及びターンオフする。具体的には、先ず、第3スイッチ素子20Cがターンオフして、スイッチ素子20C、20Dが共にオフした状態になる。すると、第3スイッチ素子20Cの寄生コンデンサが蓄電されると共に、第4スイッチ素子20Dの寄生コンデンサに蓄電されていた電荷が放電される。そして、第4スイッチ素子20Dがターンオンする。すると、インダクタ13に蓄えられた電気エネルギーによってスイッチング回路20側(トランス10の一次側)に矢印C6に示す経路で電流が流れる(図7参照。)。矢印C6に示す経路はインダクタ13→第2スイッチ素子20B→第2導回路2→第4スイッチ素子20D→一次側コイル11の経路である。また、矢印C6は第2導回路2で分岐しており、第2導回路2→第2ダイオード20F→インダクタ13の経路でも電流が流れる(図7参照。)。このとき、トランス10の一次側において環状の経路を電流が流れる還流期間である。

20

【0051】

そして、第1アームA1のスイッチ素子20A、20Bがターンオン及びターンオフする。具体的には、先ず、第2スイッチ素子20Bがターンオフして、スイッチ素子20A、20Bが共にオフした状態になる。すると、第2スイッチ素子20Bの寄生コンデンサが蓄電されると共に、第1スイッチ素子20Aの寄生コンデンサに蓄電されていた電荷が放電される。このとき、第2ダイオード20Fに電流が流れることによってインダクタ13に流れる電流の減少は抑えられる。そして、第1スイッチ素子20Aがターンオンする。このとき、インダクタ13に流れる電流の減少が抑えられているため、第1スイッチ素子20Aがターンオンする際のターンオン損失は抑えられる。第2ダイオード20Fに電流が流れることによって導通損が生じることになるが、導通損が生じても、第2スイッチ素子20Bにおけるターンオン損失を抑えることの利点が多い。第1スイッチ素子20Aがターンオンした後、矢印C2に示す経路で電流が流れ始めると、トランス10の二次側の第5スイッチ素子30A、及び第6スイッチ素子30Bにサージが発生する。すると、サージ電流Scが第1ダイオード20Eから第1導回路1に向けて流れる(図4参照。)。こうして、制御部40において、把握した電流値が閾値未満である場合、図4～図7に示す経路で電流が流れることを繰り返す。

30

40

【0052】

〔制御部が把握した電流値が閾値より大きいときの動作〕

制御部40は把握した電流値が閾値より大きい(すなわち、負荷6に向けて出力する電流が大きい)と判別すると、第1アームA1を進相側アームとして動作させ、第2アームA2を遅相側アームとして動作させるようにスイッチ素子20A、20B、20C、20Dの各々のゲートに向けてPWM信号を出力する。つまり、制御部40は、第1アームA1を進相とし第2アームA2を遅相とする第1動作を行うように第1アームA1及び第2

50

アーム A 2 を制御する。これにより、スイッチング回路 20 の第 1 スイッチ素子 20 A 及び第 4 スイッチ素子 20 D と、第 2 スイッチ素子 20 B 及び第 3 スイッチ素子 20 C とが交互にオンとオフとを繰り返す。

【0053】

先ず、図 4 に示すように、第 1 スイッチ素子 20 A 及び第 4 スイッチ素子 20 D がオンして第 2 スイッチ素子 20 B 及び第 3 スイッチ素子 20 C がオフした状態では、スイッチング回路 20 側（トランス 10 の一次側）に矢印 C 1 に示す経路で電流が流れる。矢印 C 1 に示す経路は第 1 導電路 1 → 第 1 スイッチ素子 20 A → インダクタ 13 → 一次側コイル 11 → 第 4 スイッチ素子 20 D → 第 2 導電路 2 の経路である。インダクタ 13 は自身に電流が流れることによって電気エネルギーを蓄積する。矢印 C 1 に示す経路に流れる電流に
10 対応して出力回路 30 側（トランス 10 の二次側）に矢印 C 2 に示す経路で電流が流れる。矢印 C 2 に示す経路は、第 4 導電路 4 → 第 6 スイッチ素子 30 B → 二次側コイル 12 B → 整流出力経路 30 C → チョークコイル 33 → 第 3 導電路 3 の経路である。このとき、トランス 10 の一次側からトランス 10 の二次側に電力が伝達する伝達期間である。

【0054】

次に、第 1 アーム A 1 のスイッチ素子 20 A , 20 B がターンオン及びターンオフする。具体的には、先ず、第 1 スイッチ素子 20 A がターンオフして、スイッチ素子 20 A , 20 B が共にオフした状態になる。すると、第 1 スイッチ素子 20 A の寄生コンデンサが蓄電されると共に、第 2 スイッチ素子 20 B の寄生コンデンサに蓄電されていた電荷が放電される。そして、第 2 スイッチ素子 20 B がターンオンする。すると、インダクタ 13
20 に蓄えられた電気エネルギーによってスイッチング回路 20 側（トランス 10 の一次側）に矢印 C 7 に示す経路で電流が流れる（図 8 参照。）。矢印 C 7 に示す経路はインダクタ 13 → 一次側コイル 11 → 第 4 スイッチ素子 20 D → 第 2 導電路 2 → 第 2 スイッチ素子 20 B の経路である（図 8 参照。）。このとき、トランス 10 の一次側において環状の経路を電流が流れる還流期間である。

【0055】

次に、第 2 アーム A 2 のスイッチ素子 20 C , 20 D がターンオン及びターンオフする。具体的には、先ず、第 4 スイッチ素子 20 D がターンオフして、スイッチ素子 20 C , 20 D が共にオフした状態になる。すると、第 4 スイッチ素子 20 D の寄生コンデンサが蓄電されると共に、第 3 スイッチ素子 20 C の寄生コンデンサに蓄電されていた電荷が放電される。このとき、インダクタ 13 に流れる電流は急激に減少する。このとき、第 1 ダイオード 20 E、第 2 ダイオード 20 F には電流が流れないため、第 1 ダイオード 20 E、第 2 ダイオード 20 F において導通損は生じない。そして、第 3 スイッチ素子 20 C が
30 ターンオンする。すると、スイッチング回路 20 側（トランス 10 の一次側）に矢印 C 4 に示す経路で電流が流れる（図 6 参照。）。矢印 C 4 に示す経路は、第 1 導電路 1 → 第 3 スイッチ素子 20 C → 一次側コイル 11 → インダクタ 13 → 第 2 スイッチ素子 20 B → 第 2 導電路 2 の経路である（図 6 参照。）。インダクタ 13 は自身に電流が流れることによって電気エネルギーを蓄積する。

【0056】

矢印 C 4 に示す経路に流れる電流に対応して出力回路 30 側（トランス 10 の二次側）に矢印 C 5 に示す経路で電流が流れる（図 6 参照。）。矢印 C 5 に示す経路は、第 4 導電路 4 → 第 5 スイッチ素子 30 A → 二次側コイル 12 A → 整流出力経路 30 C → チョークコイル 33 → 第 3 導電路 3 の経路である。矢印 C 5 に示す経路に電流が流れ始めると、トランス 10 の二次側の第 5 スイッチ素子 30 A、及び第 6 スイッチ素子 30 B にサージが発生する。するとサージ電流 S_c が第 2 ダイオード 20 F からインダクタ 13 の他端に向けて流れる（図 6 参照。）。このとき、トランス 10 の一次側からトランス 10 の二次側に電力が伝達する伝達期間である。
40

【0057】

次に、第 1 アーム A 1 のスイッチ素子 20 A , 20 B がターンオン及びターンオフする。具体的には、先ず、第 2 スイッチ素子 20 B がターンオフして、スイッチ素子 20 A ,
50

20Bが共にオフした状態になる。すると、第2スイッチ素子20Bの寄生コンデンサが蓄電されると共に、第1スイッチ素子20Aの寄生コンデンサに蓄電されていた電荷が放電される。そして、第1スイッチ素子20Aがターンオンする。すると、インダクタ13に蓄えられた電気エネルギーによってスイッチング回路20側(トランス10の一次側)に矢印C8に示す経路で電流が流れる(図9参照。)。矢印C8に示す経路はインダクタ13→第1スイッチ素子20A→第1導回路1→第3スイッチ素子20C→一次側コイル11の経路である(図9参照。)。このとき、トランス10の一次側において環状の経路を電流が流れる還流期間である。

【0058】

そして、第2アームA2のスイッチ素子20C, 20Dがターンオン及びターンオフする。具体的には、先ず、第3スイッチ素子20Cがターンオフして、スイッチ素子20C, 20Dが共にオフした状態になる。すると、第3スイッチ素子20Cの寄生コンデンサが蓄電されると共に、第4スイッチ素子20Dの寄生コンデンサに蓄電されていた電荷が放電される。このとき、インダクタ13に流れる電流は急激に減少する。このとき、第1ダイオード20E、第2ダイオード20Fには電流が流れないため、第1ダイオード20E、第2ダイオード20Fにおいて導通損は生じない。そして、第4スイッチ素子20Dがターンオンする。第4スイッチ素子20Dがターンオンした後、矢印C2に示す経路で電流が流れ始めると、トランス10の二次側の第5スイッチ素子30A、及び第6スイッチ素子30Bにサージが発生する。すると、サージ電流Scが第1ダイオード20Eから第1導回路1に向けて流れる(図4参照。)。こうして、制御部40において、把握した電流値が閾値より大きい場合、図4、8、6、9に示す経路で電流が流れることを繰り返す。

【0059】

〔制御部が把握した電流値が閾値未満である状態から大きい状態に変化したときの動作〕

制御部40は把握した電流値が閾値未満である状態から大きい状態に変化したと判別する。すると、制御部40は第1アームA1を遅相側アームから進相側アームとして動作させ、第2アームA2を進相側アームから遅相側アームとして動作させるようにスイッチ素子20A, 20B, 20C, 20Dの各々のゲートに向けてPWM信号を出力する。つまり、制御部40は、第1アームA1を進相とし第2アームA2を遅相とする第1動作と、第2アームA2を進相とし第1アームA1を遅相とする第2動作とを切り替える制御を行う。例えば、図10に示すように、時刻Sから時刻Bまでは、制御部40は第1アームA1を遅相側アームとし、第2アームA2を進相側アームとして動作させるようにスイッチ素子20A, 20B, 20C, 20Dの各々のゲートに向けてPWM信号を出力する。時刻Sから時刻Bまでの間は、第2アームA2に対して第1アームA1は位相 θ_1 遅れた状態である。

【0060】

時刻Bに制御部40が把握した電流値が閾値より大きい状態に変化したと判別する。すると、時刻B以降では、制御部40は第1アームA1を進相側アームとして動作させ、第2アームA2を遅相側アームとして動作させるようにスイッチ素子20A, 20B, 20C, 20Dの各々のゲートに向けてPWM信号を出力する。時刻B以降は、第1アームA1に対して第2アームA2が位相 θ_2 遅れた状態である。位相 θ_1 , θ_2 は同じでもよく、異なってもよい。

【0061】

時間T6において、第1アームA1のスイッチ素子20A, 20Bがターンオン及びターンオフする。具体的には、先ず、第1スイッチ素子20Aがターンオフする。すると、第1スイッチ素子20Aの寄生コンデンサが蓄電されると共に、第2スイッチ素子20Bの寄生コンデンサに蓄電されていた電荷が放電される。そして、第2スイッチ素子20Bがターンオンする。すると、インダクタ13に蓄えられた電気エネルギーによってスイッチング回路20側(トランス10の一次側)に矢印C4に示す経路で電流が流れる(図6参照。))。

10

20

30

40

50

【 0 0 6 2 】

そして、時刻 B に制御部 4 0 が把握した電流値が閾値より大きい状態に変化したと判別する。すると、時間 T 7 において、第 1 アーム A 1 のスイッチ素子 2 0 A , 2 0 B がターンオン及びターンオフする。具体的には、先ず、第 2 スwitch素子 2 0 B がターンオフした後、第 1 スwitch素子 2 0 A がターンオンする。

【 0 0 6 3 】

そして、時間 T 8 において、第 2 アーム A 2 のスイッチ素子 2 0 C , 2 0 D がターンオン及びターンオフする。具体的には、先ず、第 3 スwitch素子 2 0 C がターンオフした後、第 4 スwitch素子 2 0 D がターンオンする。すると、図 4 に示す矢印 C 1 に示す経路で電流が流れる。こうして、制御部 4 0 において、把握した電流値が閾値より大きい場合、図 4、8、6、9 に示す経路で電流が流れることを繰り返すのである。

10

【 0 0 6 4 】

次に、本構成の効果を例示する。

1 つ目の開示の絶縁型 D C D C コンバータ 1 0 0 は、トランス 1 0、スイッチング回路 2 0、保護回路 2 1、制御部 4 0、インダクタ 1 3、及び出力回路 3 0 を備えている。トランス 1 0 は一次側コイル 1 1 及び二次側コイル 1 2 A , 1 2 B を有する。スイッチング回路 2 0 は第 1 スwitch素子 2 0 A と第 2 スwitch素子 2 0 B と第 3 スwitch素子 2 0 C と第 4 スwitch素子 2 0 D とを備えるフルブリッジ型である。保護回路 2 1 は第 1 ダイオード 2 0 E と第 2 ダイオード 2 0 F とを有する。制御部 4 0 はスイッチング回路 2 0 の動作を制御する。出力回路 3 0 は二次側コイル 1 2 A , 1 2 B に接続される。第 1 導電路 1 と第 2 導電路 2 との間に第 1 スwitch素子 2 0 A と第 2 スwitch素子 2 0 B とが直列に接続されて第 1 アーム A 1 が構成されている。第 1 導電路 1 と第 2 導電路 2 との間に第 3 スwitch素子 2 0 C と第 4 スwitch素子 2 0 D とが直列に接続されて第 2 アーム A 2 が構成されている。第 1 スwitch素子 2 0 A と第 2 スwitch素子 2 0 B との間の第 1 接続点 P 1 にインダクタ 1 3 の一端が電氣的に接続されている。インダクタ 1 3 の他端が、一次側コイル 1 1 の一端と第 1 ダイオード 2 0 E のアノードと第 2 ダイオード 2 0 F のカソードとに電氣的に接続されている。第 3 スwitch素子 2 0 C と第 4 スwitch素子 2 0 D との間の第 2 接続点 P 2 に一次側コイル 1 1 の他端が電氣的に接続されている。第 1 ダイオード 2 0 E のカソードが第 1 導電路 1 に電氣的に接続されている。1 つ目の開示の絶縁型 D C D C コンバータ 1 0 0 は第 2 ダイオード 2 0 F のアノードが第 2 導電路 2 に電氣的に接続された位相シフト方式の絶縁型 D C D C コンバータである。1 つ目の開示の絶縁型 D C D C コンバータ 1 0 0 は出力回路 3 0 に流れる電流の電流値を検出する第 2 電流検出部 4 0 D を備えている。制御部 4 0 は、第 1 アーム A 1 を進相とし第 2 アーム A 2 を遅相とする第 1 動作と、第 2 アーム A 2 を進相とし第 1 アーム A 1 を遅相とする第 2 動作とを切り替える制御を行う。制御部 4 0 は、第 2 電流検出部 4 0 D が検出した電流値に基づき、電流値が所定の閾値未満のとき、第 1 アーム A 1 と第 2 アーム A 2 とに第 2 動作をさせる。

20

30

【 0 0 6 5 】

このため、この絶縁型 D C D C コンバータ 1 0 0 はトランス 1 0 の二次側コイル 1 2 A , 1 2 B で発生するリカバリーサージを保護回路 2 1 によって吸収することができる。これと共に、この絶縁型 D C D C コンバータ 1 0 0 は第 2 電流検出部 4 0 D で検出した電流値が所定の閾値未満である（すなわち、負荷 6 に流れる電流が比較的小さいと想定される）とき、遅相として動作する第 1 アーム A 1 にインダクタ 1 3 を介して電流を供給することになる。このとき、第 1 ダイオード 2 0 E 及び第 2 ダイオード 2 0 F に電流が流れることによってインダクタ 1 3 に流れる電流の大きさが維持し易くなるため、遅相として動作する第 1 アーム A 1 のターンオン損失を低減する効果が大きくなる。これにより第 1 アーム A 1 の Z V S を実現し易くなるため、効率を高くすることができる。この場合、第 1 ダイオード 2 0 E 及び第 2 ダイオード 2 0 F に電流が流れることによって導通損が生じることになるが、この導通損以上に第 1 アーム A 1 のターンオン損失を低減する利点が多い。

40

【 0 0 6 6 】

50

2つ目の開示の絶縁型DCDCコンバータ100は、トランス10、スイッチング回路20、保護回路21、制御部40、インダクタ13、及び出力回路30を備えている。トランス10は一次側コイル11及び二次側コイル12A、12Bを有する。スイッチング回路20は第1スイッチ素子20Aと第2スイッチ素子20Bと第3スイッチ素子20Cと第4スイッチ素子20Dとを備えるフルブリッジ型である。保護回路21は第1ダイオード20Eと第2ダイオード20Fとを有する。制御部40はスイッチング回路20の動作を制御する。出力回路30は二次側コイル12A、12Bに接続される。第1導電路1と第2導電路2との間に第1スイッチ素子20Aと第2スイッチ素子20Bとが直列に接続されて第1アームA1が構成されている。第1導電路1と第2導電路2との間に第3スイッチ素子20Cと第4スイッチ素子20Dとが直列に接続されて第2アームA2が構成されている。第1スイッチ素子20Aと第2スイッチ素子20Bとの間の第1接続点P1にインダクタ13の一端が電氣的に接続されている。インダクタ13の他端が、一次側コイル11の一端と第1ダイオード20Eのアノードと第2ダイオード20Fのカソードとに電氣的に接続されている。第3スイッチ素子20Cと第4スイッチ素子20Dとの間の第2接続点P2に一次側コイル11の他端が電氣的に接続されている。第1ダイオード20Eのカソードが第1導電路1に電氣的に接続されている。2つ目の開示の絶縁型DCDCコンバータ100は第2ダイオード20Fのアノードが第2導電路2に電氣的に接続された位相シフト方式の絶縁型DCDCコンバータである。2つ目の開示の絶縁型DCDCコンバータ100は出力回路30に流れる電流の電流値を検出する第2電流検出部40Dを備えている。制御部40は、第1アームA1を進相とし第2アームA2を遅相とする第1動作と、第2アームA2を進相とし第1アームA1を遅相とする第2動作とを切り替える制御を行う。制御部40は、第2電流検出部40Dが検出した電流値に基づき、電流値が所定の閾値より大きいとき、第1アームA1と第2アームA2とに第1動作をさせる。【0067】

このため、この絶縁型DCDCコンバータ100はトランス10の二次側コイル12A、12Bで発生するリカバリーサージを保護回路21によって吸収することができる。これと共に、この絶縁型DCDCコンバータ100は第2電流検出部40Dで検出した電流値が所定の閾値より大きい（すなわち、負荷6に流れる電流が比較的大きいと想定される）とき、インダクタ13に流れる電流が大きくなるため、遅相として動作する第2アームA2におけるZVSを実現できるだけのエネルギーをインダクタ13が蓄えることができる。さらに、インダクタ13が接続される第1アームA1を進相として動作させることによって、還流期間中に第1ダイオード20Eと第2ダイオード20Fとに電流が流れないようにすることができる。したがって、第1ダイオード20Eと第2ダイオード20Fとに電流が流れる際に生じる導通損が生じないため、効率を高くすることができる。【0068】

図11に示すように、インダクタを遅相のアームに接続した場合、インダクタを進相のアームに接続した場合とでは、出力電流が所定の値Kにおいて大小が入れ替わる。特に、出力電流が所定の値Kよりも大きい場合、インダクタを進相のアームに接続する方がインダクタを遅相のアームに接続するよりも効率が低い。図11に示す結果は、上記した作用及び効果によってもたらされたことを示している。【0069】

本開示の絶縁型DCDCコンバータ100の制御部40は、第2電流検出部40Dが検出した電流値に基づき、電流値が所定の閾値より大きいとき、第1アームA1と第2アームA2とに第1動作をさせる。

この構成によれば、電流値が所定の閾値未満であるとき及び大きいときの両方で効率を高くすることができる。また、制御部40によって各アームの動作を制御する構成であるため、実際にインダクタ13の一端の接続を切り替えるような仕組みは必要としない。つまり、本開示の絶縁型DCDCコンバータ100は部品を追加することなく各アームにおける進相又は遅相を切り替えることができる。【0070】

10

20

30

40

50

本開示の絶縁型 D C D C コンバータの閾値は、第 1 アーム A 1 と第 2 アーム A 2 とに第 1 動作をさせた場合と、第 1 アーム A 1 と第 2 アーム A 2 とに第 2 動作をさせた場合とで、入力電力に対する出力電力の割合である効率が同じになる場合の出力電流値に基づく値である。

この構成によれば、このような閾値を用いることによって、閾値未満の領域と大きい領域の両方で効率が高くなるように第 1 アーム A 1 と第 2 アーム A 2 との動作を適切に切り替えることができる。

【 0 0 7 1 】

< 他の実施形態 >

本構成は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。

【 0 0 7 2 】

実施形態 1 では、時間 T 6 と時間 T 7 との間の時刻 B で制御部 4 0 が第 1 アーム A 1 及び第 2 アーム A 2 の動作を切り替えているが、第 1 アーム A 1 及び第 2 アーム A 2 の動作を切り替えるタイミングは他のタイミングで行ってもよい。なお、スイッチ素子 2 0 A , 2 0 D がオンしている期間で第 1 アーム A 1 及び第 2 アーム A 2 の動作を切り替える場合には、スイッチ素子 2 0 A , 2 0 D がオンしている状態を所定の時間よりも長く継続させておく必要がある。

【 0 0 7 3 】

実施形態 1 では、第 5 スwitch素子 3 0 A 及び第 6 スwitch素子 3 0 B に M O S F E T を用いているが、ダイオードを用いる構成としてもよい。

【 0 0 7 4 】

実施形態 1 では、制御部 4 0 がマイクロコンピュータを主体として構成されているが、マイクロコンピュータ以外の複数のハードウェア回路によって実現されてもよい。

【 0 0 7 5 】

実施形態 1 では、第 2 電流検出部 4 0 E で検出した電流値と閾値とを比較しているが、第 1 電流検出部 4 0 C で検出した電流値、第 1 電圧検出部 4 0 A 又は第 2 電圧検出部 4 0 B で検出した電圧値に基づいて出力回路に流れる電流を求めてもよい。

【 0 0 7 6 】

実施形態 1 では、第 1 アーム A 1 を遅相側アームとし第 2 アーム A 2 を進相アームとした状態から、負荷 6 に向けて出力する電流が閾値より大きくなったときに第 1 アーム A 1 を進相側アームとし第 2 アーム A 2 を遅相アームに切り替えている。これに対して、第 1 アーム A 1 を進相側アームとし第 2 アーム A 2 を遅相アームとした状態から、負荷 6 に向けて出力する電流が閾値より小さくなったときに第 1 アーム A 1 を遅相側アームとし第 2 アーム A 2 を進相アームに切り替えてもよい。

【 0 0 7 7 】

図 1 1 にインダクタ 1 3 を遅相のアームと進相のアームとの各々に接続した場合の効率を測定した結果の一例を例示したが、本開示は測定結果に限定されない。

【 0 0 7 8 】

今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、今回開示された実施の形態に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。

【 符号の説明 】

【 0 0 7 9 】

- 1 ... 第 1 導電路
- 2 ... 第 2 導電路
- 3 ... 第 3 導電路
- 4 ... 第 4 導電路
- 6 ... 負荷

10

20


30

40


50

7 ... 入力コンデンサ	
1 0 ... トランス	
1 1 ... 一次側コイル	
1 2 A , 1 2 B ... 二次側コイル	
1 3 ... インダクタ	
1 4 ... 励磁インダクタンス	
2 0 ... スイッチング回路	
2 0 A ... 第 1 スイッチ素子	
2 0 B ... 第 2 スイッチ素子	
2 0 C ... 第 3 スイッチ素子	10
2 0 D ... 第 4 スイッチ素子	
2 0 E ... 第 1 ダイオード	
2 0 F ... 第 2 ダイオード	
2 0 G , 2 0 H , 2 0 J , 2 0 K ... 寄生ダイオード	
2 1 ... 保護回路	
3 0 ... 出力回路	
3 0 A ... 第 5 スイッチ素子	
3 0 B ... 第 6 スイッチ素子	
3 0 C ... 整流出力経路	
3 3 ... チョークコイル	20
3 4 ... 出力コンデンサ	
4 0 ... 制御部	
4 0 A ... 第 1 電圧検出部 (電圧検出部)	
4 0 C ... 第 1 電流検出部 (電流検出部)	
1 0 0 ... 絶縁型 D C D C コンバータ	
G ... グラウンド経路	
P 1 ... 第 1 接続点	
P 2 ... 第 2 接続点	
P 3 ... 第 3 接続点	
A 1 ... 第 1 アーム	30
A 2 ... 第 2 アーム	
V in ... 入力電圧	
V out ... 出力電圧	


【図 1】




【図 3】




【図 2】




【図 4】




【図 5】




【図 7】




【図 6】




【図 8】




【図 9】



【図 11】



【図 10】



フロントページの続き

F ターム(参考) 5H730 AA14 AS13 BB27 BB57 BB61 DD41 EE03 EE08 EE13 EE57
EE59 FD01 FD11 FD31 FD41 FF09 FG05