

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5072599号

(P5072599)

(45) 発行日 平成24年11月14日(2012.11.14)

(24) 登録日 平成24年8月31日(2012.8.31)

(51) Int.Cl.

F I

G O 6 F 9/44 (2006.01)

G O 6 F 9/06 6 2 O A

請求項の数 18 (全 8 頁)

| | | | |
|---------------|-------------------------------|-----------|-------------------------|
| (21) 出願番号 | 特願2007-538925 (P2007-538925) | (73) 特許権者 | 310021766 |
| (86) (22) 出願日 | 平成17年9月23日 (2005. 9. 23) | | 株式会社ソニー・コンピュータエンタテインメント |
| (65) 公表番号 | 特表2008-518355 (P2008-518355A) | | 東京都港区港南1丁目7番1号 |
| (43) 公表日 | 平成20年5月29日 (2008. 5. 29) | (74) 代理人 | 100105924 |
| (86) 国際出願番号 | PCT/US2005/034460 | | 弁理士 森下 賢樹 |
| (87) 国際公開番号 | W02006/049740 | (74) 代理人 | 100109047 |
| (87) 国際公開日 | 平成18年5月11日 (2006. 5. 11) | | 弁理士 村田 雄祐 |
| 審査請求日 | 平成20年9月22日 (2008. 9. 22) | (74) 代理人 | 100109081 |
| (31) 優先権主張番号 | 10/976, 264 | | 弁理士 三木 友由 |
| (32) 優先日 | 平成16年10月28日 (2004. 10. 28) | (74) 代理人 | 100134256 |
| (33) 優先権主張国 | 米国 (US) | | 弁理士 青木 武司 |

最終頁に続く

(54) 【発明の名称】 異種混合アーキテクチャからの複数のオブジェクトファイルを一組のファイルに統合する方法

(57) 【特許請求の範囲】

【請求項 1】

異なったアーキテクチャをもつ複数のプロセッサを含む異種混合アーキテクチャを有し、前記異種混合アーキテクチャからの複数のオブジェクトファイルを統合するマルチプロセッサシステムであって、

第1プロセッサと互換性をもつコンパイラまたはアセンブラで作成される第1のタイプのオブジェクトコードが動作する第1プロセッサと、

第2プロセッサと互換性をもつコンパイラまたはアセンブラで作成される第2のタイプのオブジェクトコードが動作する第2プロセッサと、

第2プロセッサ上で動作する前記第2のタイプのオブジェクトコードであるOC2コードに対応させて第1プロセッサ上で動作する前記第1のタイプのオブジェクトコードであるOC1コードを生成するように構成されたシステムツールを含み、

前記システムツールは、前記OC1コードに前記OC2コードをラッパーの形で同封し、かつ、前記OC2コードへのポインタであるシンボルの定義を含めることにより前記OC2コードに対応する前記OC1コードを生成することを特徴とするマルチプロセッサシステム。

【請求項 2】

当該マルチプロセッサシステムは、前記第2プロセッサ上での前記OC2コードの実行を生じさせるために、前記OC2コードに対応する前記OC1コードを前記第1プロセッサ上で実行するように構成されることを特徴とする請求項1に記載のマルチプロセッサシ

10

20

ステム。

【請求項 3】

DMAコントローラをさらに含み、前記第1プロセッサはシステムメモリを含み、前記第2プロセッサはローカルストアを含み、当該マルチプロセッサシステムは、データが前記第1プロセッサのシステムメモリにロードされ、DMAコントローラによって前記第2プロセッサの前記ローカルストアに転送されることによって、そのデータが前記第2プロセッサに渡されるように構成されることを特徴とする請求項1または2に記載のマルチプロセッサシステム。

【請求項 4】

前記OC2コードに対応して生成された前記OC1コードは、
シンボルの定義をもつヘッダ部と、前記OC2コードとを含み、
前記シンボルは前記OC2コードへのポインタであることを特徴とする請求項1から3のいずれかに記載のマルチプロセッサシステム。

【請求項 5】

異なったアーキテクチャをもつ複数のプロセッサを含む異種混合アーキテクチャを有するマルチプロセッサシステムにおいて、前記異種混合アーキテクチャからの複数のオブジェクトファイルを統合するための方法であって、

前記マルチプロセッサシステムは、

第1プロセッサと互換性をもつコンパイラまたはアセンブラで作成される第1のタイプのオブジェクトコードが動作する第1プロセッサと、

第2プロセッサと互換性をもつコンパイラまたはアセンブラで作成される第2のタイプのオブジェクトコードが動作する第2プロセッサと、

第2プロセッサ上で動作する前記第2のタイプのオブジェクトコードであるOC2コードへのポインタをもたせて、第1プロセッサ上で動作する前記第1のタイプのオブジェクトコードであるOC1コードを生成するように構成されたシステムツールを含み、

前記システムツールは、前記OC1コードに前記OC2コードをラッパーの形で同封し、かつ、前記OC2コードへのポインタであるシンボルの定義を含めることにより前記OC2コードに対応する前記OC1コードを生成し、

前記第1プロセッサ上で前記生成されたOC1コードを実行することにより、前記第2プロセッサ上での前記OC2コードの実行を生じさせることを特徴とする方法。

【請求項 6】

前記生成されたOC1コードは、

シンボルの定義をもつヘッダ部と、前記OC2コードとを含み、

前記シンボルは前記生成されたOC1コードに含まれた前記OC2コードへのポインタであることを特徴とする請求項5に記載の方法。

【請求項 7】

前記第1プロセッサから前記第2プロセッサへラッパーの形で同封された前記第2のタイプのオブジェクトコードである前記OC2コードを実行のために渡すステップをさらに含むことを特徴とする請求項5または6に記載の方法。

【請求項 8】

前記OC1コードによる前記OC2コードへの参照を前記生成されたOC1コードに対する参照として解決するステップをさらに含むことを特徴とする請求項5から7のいずれかに記載の方法。

【請求項 9】

前記生成されたOC1コードを実行可能なプログラムに変換するステップをさらに含むことを特徴とする請求項5から8のいずれかに記載の方法。

【請求項 10】

前記生成されたOC1コードをアーカイブに変換するステップをさらに含むことを特徴とする請求項5から9のいずれかに記載の方法。

【請求項 11】

前記生成されたOC1コードをダイナミック共有ライブラリに変換するステップをさらに含むことを特徴とする請求項5から10のいずれかに記載の方法。

【請求項12】

異なったアーキテクチャをもつ複数のプロセッサを含む異種混合アーキテクチャを有するマルチプロセッサシステムに、前記異種混合アーキテクチャからの複数のオブジェクトファイルを統合するための方法を実行させるコンピュータプログラムであって、

前記マルチプロセッサシステムは、

第1プロセッサと互換性をもつコンパイラまたはアセンブラで作成される第1のタイプのオブジェクトコードが動作する第1プロセッサと、

第2プロセッサと互換性をもつコンパイラまたはアセンブラで作成される第2のタイプのオブジェクトコードが動作する第2プロセッサと、

第1プロセッサ上で動作する前記第1のタイプのオブジェクトコードであるOC1コードであって、第2プロセッサ上で動作する前記第2のタイプのオブジェクトコードであるOC2コードへのポインタを含むOC1コードを生成するように構成されたシステムツールを含み、

前記システムツールに、前記OC1コードに前記OC2コードをラッパーの形で同封し、かつ、前記OC2コードへのポインタであるシンボルの定義を含めることにより前記OC2コードに対応する前記OC1コードを生成させるためのコンピュータコードと、

前記第1プロセッサ上で前記生成されたOC1コードを実行することにより、前記第2プロセッサ上での前記OC2コードの実行を生じさせるためのコンピュータコードとを含むことを特徴とするコンピュータプログラム。

【請求項13】

前記生成されたOC1コードは、

シンボルの定義をもつヘッダ部と、

前記OC2コードとを含み、

前記シンボルは前記生成されたOC1コードに含まれた前記OC2コードへのポインタであることを特徴とする請求項12に記載のコンピュータプログラム。

【請求項14】

前記第1プロセッサから前記第2プロセッサへラッパーの形で同封された前記第2のタイプのオブジェクトコードである前記OC2コードを実行のために渡すためのコンピュータコードをさらに含むことを特徴とする請求項12または13に記載のコンピュータプログラム。

【請求項15】

前記OC1コードによる前記OC2コードへの参照を前記生成されたOC1コードに対する参照として解決するためのコンピュータコードをさらに含むことを特徴とする請求項12から14のいずれかに記載のコンピュータプログラム。

【請求項16】

前記生成されたOC1コードを実行可能なプログラムに変換するためのコンピュータコードをさらに含むことを特徴とする請求項12から15のいずれかに記載のコンピュータプログラム。

【請求項17】

前記生成されたOC1コードをアーカイブに変換するためのコンピュータコードをさらに含むことを特徴とする請求項12から16のいずれかに記載のコンピュータプログラム。

【請求項18】

前記生成されたOC1コードをダイナミック共有ライブラリに変換するためのコンピュータコードをさらに含むことを特徴とする請求項12から17のいずれかに記載のコンピュータプログラム。

【発明の詳細な説明】

【技術分野】

10

20

30

40

50

【 0 0 0 1 】

本発明は、一般に、オブジェクトファイルの処理に関し、特に、異種混合アーキテクチャからの複数のオブジェクトファイルを統合することに関する。

【 背景技術 】

【 0 0 0 2 】

異なるプロセッサに対応して別々の名前空間が設けられたマルチプロセッサにおいて、一つの名前空間で定められたプログラムは、もう一つの名前空間の上で定められたプログラムにリファレンスをつけることができる。これらのプロセッサは、異なるマシンタイプを構成しており、異なるアーキテクチャ、異なるインストラクションセット、および異なるオブジェクトファイルの形式をもつことがある。

10

【 発明の開示 】

【 発明が解決しようとする課題 】

【 0 0 0 3 】

リファレンスを解決するための従来の方法には、いくつかの問題がある。たとえば、リンカーは別のプロセッサで生成されたオブジェクトコードを誤って解釈することがあり、不正確にコードを処理することがあった。プログラマは、あるプロセッサで動いているプログラムから別のプロセッサの名前空間にあるプログラムへの呼び出しをハードコーディング（決め打ち）することもできるが、その手順はわずらわしいものになる。仮にハードコーディングを使ったとしても、オブジェクトコードをランタイム参照することはできないし、動的リンクやオブジェクト共有もできず、あるいは、マルチプロセッサの結合された名前空間からのオブジェクトを実行時に取り扱うこともできない。

20

【 0 0 0 4 】

したがって、異種混合アーキテクチャからの複数のオブジェクトファイルを統合する方法が必要であり、それによって、リンカーやローダーのようなシステムツールがオブジェクトファイルを適切に処理できるようになり、そして、オブジェクトファイルへのランタイム参照、動的リンクとオブジェクト共有、マルチプロセッサの結合された名前空間からのオブジェクトの実行時の取り扱いも可能になる。

【 課題を解決するための手段 】

【 0 0 0 5 】

本発明は異種混合アーキテクチャからの複数のオブジェクトコードを統合するための方法である。第1プロセッサが第2プロセッサの名前空間からプログラムを参照するために、第2プロセッサのプログラム用のオブジェクトコードをラッパー（wrapper；包み込み）の形で同封させて、第1プロセッサの名前空間におけるオブジェクトコードを生成する。ラップされた（wrapped；包まれた）オブジェクトのヘッダは、第1プロセッサの名前空間において新しいシンボルを定義する。そのシンボルはラップされたオブジェクトコードに含まれる第2プロセッサのオブジェクトコードへのポインタである。第2プロセッサのオブジェクトコードを直接参照する代わりに、第1プロセッサ上の参照する側のプログラムがラップされたオブジェクトコードを参照する。

30

【 発明を実施するための最良の形態 】

【 0 0 0 6 】

本発明とその有利な点をより完全に理解するために、添付の図面と合わせて以下の説明を参照する。

40

【 0 0 0 7 】

以下の議論において、本発明を完全に理解するために、多数の具体的で詳細なことを述べるが、本発明はそのような具体的で詳細な事項がなくても実施できることは当業者にとって明らかである。他の例では、本発明を不必要なほど詳細にすることでかえってわかりにくくならないように、周知の構成要素については、概略図またはブロックダイアグラムで説明した。

【 0 0 0 8 】

さらに、ここで述べられたすべての機能は、特に断らない限り、ハードウェアまたはソ

50

フトウェア、あるいはそれらの組み合わせで実行できることに留意する。しかしながら、より好ましい実施の形態では、特に断らない限り、これらの機能はコンピュータや電子データプロセッサのようなプロセッサによって、そのような機能を実行するためにコード化されたコンピュータプログラムコード、ソフトウェア、および/または集積回路にしたがって実行される。

【0009】

図1は、異なったアーキテクチャをもつプロセッサを含むマルチプロセッサのブロック図を示す。マルチプロセッサ100は2つのプロセッサ、PU102とSPU110を含む異種混合アーキテクチャである。あるプロセッサで動作するオブジェクトファイルは、他のプロセッサ上では動作しない。そこで、PU102上で動作しているコードが、SPU110上で動作するように設計されたコードを参照できるようにした。2つのプロセッサPU102とSPU110は、データのアクセスの仕方が異なる。PU102は、第1DMAコントローラ106の管理下でシステムメモリ108とキャッシュ104にアクセスする。DMAコントローラ106は、システムメモリ108、キャッシュ104、およびPU102との間でデータを転送するためのロード命令とストア命令を処理する。システムメモリ108との間で移動するデータは、システムバス116上で伝送される。

【0010】

SPU110は、ロード命令とストア命令によってシステムメモリ108をアクセスすることはない。第2DMAコントローラ114は、データをシステムメモリ108からローカルストア112へ転送し、SPU110はそこからロードしたりストアすることができる。このDMAコントローラ114は、システムバス116を介してシステムメモリ108に接続されている。

【0011】

本発明の他の実施の形態では、マルチプロセッサ100のアーキテクチャが異なる。ある実施の形態では、マルチプロセッサ100は複数のPU102を含み、全てが一つのシステムメモリを共有する。ある実施の形態では、複数のPU102は一つのキャッシュを共有する。別の実施の形態では、一つ以上のPUのグループがキャッシュを共有する一方、他のPUはキャッシュにアクセスしない。ある実施の形態では、複数のSPUが存在する。ある実施の形態では、SPU100はそれ自身で独立したメモリを有する。

【0012】

図2は、ELF形式のオブジェクトコードをラッパーに同封する様子を例示する。SPU110ルーチン用のELF形式のオブジェクトコード200は、ELFヘッダ部202と、残りの部分である当該ルーチン用のオブジェクトコード204とを含む。その残りの部分は、プログラムとデータを含む。オブジェクトコード200は、ラッパー(包み込み)210を加えることによって、PU102のオブジェクトであるオブジェクトコード208に変換される。ラッパー210は、SPU110ルーチンと同じ名前をもつPU102オブジェクトのシンボル定義を含んでいる。たとえば、SPU110ルーチンがBAR-SPUであるなら、ラッパー210はPU102オブジェクトであるシンボルBAR-SPUを定義している。オブジェクトコード208もまた、オブジェクトコード200をもち、ELFヘッダ212とその残りの部分であるオブジェクトコード214を含む。シンボルBAR-SPUは、オブジェクトコード208内のオブジェクトコード200へのポインタもしくは参照である。SPUオブジェクトコード200は、一つのSPUオブジェクトBAR-SPU.oであり、ラップされた(包まれた)コード208は、一つのPUオブジェクトBAR-SPU-PU.oである。

【0013】

ラッピング(包み込み)のプロセスによって、異種混合アーキテクチャからの複数のオブジェクトファイルを統合することが可能になる。SPU110オブジェクトをラッピングすることにより、他の任意のPU102オブジェクトとしてリンクしたり、ロードする目的で扱うことができる一つのPU102オブジェクトが作られる。実行の間、ラップされたSPU110オブジェクトは、正しく処理される。結果的に、ラッピング処理により

、 P U 1 0 2 オブジェクトと S P U 1 1 0 オブジェクトの統合が可能になる。

【 0 0 1 4 】

たとえば、 S P U 1 1 0 オブジェクト B A R - S P U に対するリファレンスを解決するために、リンカーは P U 1 0 2 オブジェクト B A R - S P U - P U . o にリンクする。この方法は、静的および動的リンクと、 S P U 1 1 0 オブジェクトのオブジェクト共有をサポートする。同様に、ラッピングにより任意の S P U 1 1 0 のファイルフォーマットをロードすることが可能になる。ラップされた P U オブジェクト 2 0 8 がロードされる。さらに、 P U 1 0 2 のランタイム参照が S P U 1 1 0 オブジェクトに対してなされる。この P U 1 0 2 上のランタイム参照は、 P U 1 0 2 オブジェクト B A R - S P U - P U に対するものである。

10

【 0 0 1 5 】

また、ラッピングは P U 1 0 2 オブジェクトの名前空間と S P U 1 1 0 オブジェクトの名前空間の明確な分離を可能にする。 P U 1 0 2 上で実行中のコードは、直接的には S P U 1 1 0 オブジェクトを参照する必要はない。その代わりに、 S P U 1 1 0 オブジェクトをラップして P U 1 0 2 オブジェクトを生成し、 P U 1 0 2 コードは、ラップされたオブジェクトである P U 1 0 2 オブジェクトを参照する。その結果は P U 1 0 2 のプログラム参照のための単純なシンボル関連付け (association) でもある。 P U 1 0 2 コードが、 S P U 1 1 0 オブジェクトへのポインタである P U 1 0 2 シンボルを参照する。結果的に、 P U 1 0 2 オブジェクトと S P U 1 1 0 オブジェクトをあらかじめリンク (pre-linking) して混合する能力が与えられる。最後に、ラッピングプロセスは、静的および動的両方のニーズのためにライブラリをパッケージングするのに好都合である。

20

【 0 0 1 6 】

図 3 は、別のプロセッサからの呼び出しの後、あるプロセッサ上でオブジェクトコードを実行する手順を示すフローチャート 3 0 0 である。 P U 1 0 2 上で実行中のプログラム F O O が S P U 1 1 0 上で動くルーチン B A R を呼び出すと、 B A R への呼び出しは、 P U 1 0 2 オブジェクト B A R - S P U - P U . o への呼び出しであると解釈される。ステップ 3 0 2 において、ラップされたコード B A R - S P U - P U . o が P U 1 0 2 上で実行される。その後、ステップ 3 0 4 において、ラップされたコード B A R - S P U - P U . o に含まれる B A R 用の S P U オブジェクトコードは、 S P U 1 1 0 のローカルストア 1 1 2 に D M A 転送される。ステップ 3 0 6 において、 S P U 1 1 0 がそのコードを実行し始める。実行が終了すると、ステップ 3 0 8 において、その結果が P U 1 0 2 に D M A 転送で戻される。

30

【 0 0 1 7 】

図 4 は、 S P U 1 1 0 オブジェクトコードを含むラップされたオブジェクトの生成手順を示すフローチャート 4 0 0 である。一例として、 S P U 1 1 0 ルーチンは、 B A R という名前をつけられている。ステップ 4 0 2 において、 S P U 1 1 0 オブジェクトファイル B A R - S P U . o が E L F 形式で B A R 用に作成される。このオブジェクトファイルは、プロセッサ S P U 1 1 0 と互換性を持つコンパイラまたはアセンブラで作成される。ステップ 4 0 4 において、 P U 1 0 2 オブジェクトコード B A R - S P U - P U . o を作成するためにこのコード上にラッパーが配置される。ある実施の形態では、ラッパーを作成するためのシステムツールがマルチプロセッサ 1 0 0 で利用可能である。ステップ 4 0 6 において、システムツールは、ラッパー内で P U 1 0 2 シンボル B A R - S P U を、 P U 1 0 2 オブジェクト B A R - S P U - P U . o 内に含まれる S P U 1 1 0 オブジェクト B A R - S P U . o へのポインタとして定義する。いったん S P U 1 1 0 ファイルが P U 1 0 2 オブジェクトファイル内に埋め込まれると、それは通常の P U 1 0 2 ファイルとして扱うことができ、ステップ 4 0 8 において、ユーザーはそれを任意のファイルフォーマット、例えば実行可能なダイナミック共有ライブラリやアーカイブ形式などに変換することができる。

40

【 0 0 1 8 】

以上、好ましい実施の形態を参照して本発明を説明したが、開示された実施形態は例示

50

であり、何ら限定するものではなく、上記の開示内容には幅広いバリエーション、変形、変更、および置換が考えられること、そして、事例によっては、本発明のいくつかの特徴は、他の特徴を使うことなく利用することもできることに留意する。そのような多くのバリエーションや変形は、当業者が好ましい実施の形態についての上記の説明を再考することにより、望ましいものであるとみなされることもある。したがって、添付の請求項は広く、かつ、本発明の範囲から逸脱することなく解釈されることが適当である。

【図面の簡単な説明】

【0019】


【図1】異なったアーキテクチャをもつプロセッサを含むマルチプロセッサのブロック図である。

【図2】オブジェクトコードをELFフォーマットでラッパーに同封する様子を例示する図である。


【図3】別のプロセッサからの呼び出しの後、あるプロセッサ上でオブジェクトコードを実行する手順を示すフローチャートである。

【図4】オブジェクトコードを含むラップされたオブジェクトの生成手順を示すフローチャートである。


【図1】




【図3】



【図2】



【図4】



フロントページの続き

(73)特許権者 390009531

インターナショナル・ビジネス・マシーンス・コーポレーション
INTERNATIONAL BUSINESS MACHINES CORPORATION
アメリカ合衆国10504 ニューヨーク州 アーモンク ニュー オーチャード ロード

(73)特許権者 000003078

株式会社東芝
東京都港区芝浦一丁目1番1号

(74)代理人 100105924

弁理士 森下 賢樹

(72)発明者 アレックス・チュンヘン・チョウ

アメリカ合衆国78758、テキサス州オースティン、バーネットロード11400 インターナ
ショナル・ビジネス・マシーンス・コーポレーション内

(72)発明者 マイケル・ノルマン・デイ

アメリカ合衆国78758、テキサス州オースティン、バーネットロード11400 インターナ
ショナル・ビジネス・マシーンス・コーポレーション内

(72)発明者 マイケル・スタン・ゴウエン

アメリカ合衆国78758、テキサス州オースティン、バーネットロード11400 インターナ
ショナル・ビジネス・マシーンス・コーポレーション内

(72)発明者 井上 敬介

東京都港区南青山2丁目6番21号 株式会社ソニー・コンピュータエンタテインメント内

(72)発明者 ジェームズ・ヘニディス

アメリカ合衆国78758、テキサス州オースティン、バーネットロード11400 インターナ
ショナル・ビジネス・マシーンス・コーポレーション内

(72)発明者 内川 貴幸

アメリカ合衆国、カリフォルニア州、サンノゼ、リンコン、サークル、1060

審査官 金子 秀彦

(56)参考文献 特開平03-208187(JP,A)

米国特許第05247678(US,A)

(58)調査した分野(Int.Cl., DB名)

G06F 9/44