

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2010年8月5日(05.08.2010)

PCT

(10) 国際公開番号
WO 2010/087426 A1

- (51) 国際特許分類:
H02J 1/00 (2006.01) H02J 7/00 (2006.01)
- (21) 国際出願番号: PCT/JP2010/051195
- (22) 国際出願日: 2010年1月29日(29.01.2010)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2009-020513 2009年1月30日(30.01.2009) JP
- (71) 出願人 (米国を除く全ての指定国について): 株式会社オートネットワーク技術研究所(AUTONETWORKS TECHNOLOGIES, LTD.) [JP/JP]; 〒5108503 三重県四日市市西末広町1番14号 Mie (JP). 住友電装株式会社(SUMITOMO WIRING SYSTEMS, LTD.) [JP/JP]; 〒5108503 三重県四日市市西末広町1番14号 Mie (JP). 住友電気工業株式会社(SUMITOMO ELECTRIC INDUSTRIES, LTD.) [JP/JP]; 〒5410041 大阪府大阪市中央区北浜4丁目5番33号 Osaka (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 古都 正彦(FURUICHI Masahiko) [JP/JP]; 〒5108503 三重県四日市市西末広町1番14号株式会社オートネットワーク技術研究所内 Mie (JP). 高橋 成

治(TAKAHASHI Seiji) [JP/JP]; 〒5108503 三重県四日市市西末広町1番14号株式会社オートネットワーク技術研究所内 Mie (JP).


- (74) 代理人: 特許業務法人暁合同特許事務所(AKATSUKI UNION PATENT FIRM); 〒4600008 愛知県名古屋市中区栄二丁目1番1号 日土地名古屋ビル5階 Aichi (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR), OAPI (BF, BJ,

[続葉有]

(54) Title: POWER SUPPLY CONTROL CIRCUIT

(54) 発明の名称: 電力供給制御回路

[図1]



AA LOAD COMMAND SIGNAL Los
20 CONTROL CIRCUIT
30 SEMICONDUCTOR SWITCH
40 BYPASS CIRCUIT
41 CONDUCTION JUDGMENT CIRCUIT
50 LOAD

(57) Abstract: A power supply control circuit (10) is equipped with a bypass circuit (40) that is disposed in parallel with a semiconductor switch (30), and which bypass circuit (40) connects a power supply (Ba) to a load (50) when a control circuit (20) is in an inactive state and the load (50) is in a non-conducted state or standby state. The bypass circuit (40) is equipped with a conduction judgment circuit (41), which generates an activation signal (Wps) that activates the control circuit (20) according to whether the load (50) is in an operating state. The conduction judgment circuit (41) supplies the activation signal (Wps) to the control circuit (20) and thereby turns on the semiconductor switch (30) and supplies power to the load (50) via a conductive path (51).

(57) 要約: 電力供給制御回路 10 は、半導体スイッチ 30 に並列配置されるバイパス回路 40 であって、制御回路 20 の非起動状態において、負荷 50 が非通電状態、または、待機状態の場合に、電源 Ba を負荷 50 に接続するバイパス回路 40 を備える。バイパス回路 40 は、負荷 50 が動作状態とされ

ることに応じて制御回路 20 を起動させる起動信号 Wps を生成する通電判定回路 41 を備える。通電判定回路 41 は、起動信号 Wps を制御回路 20 に供給することによって、半導体スイッチ 30 をオンさせ、通電路 51 を介して負荷 50 に電力を供給させる。

WO 2010/087426 A1



CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, 添付公開書類:
TD, TG).

— 国際調査報告 (条約第 21 条(3))

明 細 書

発明の名称：電力供給制御回路

技術分野

[0001] 本発明は、電力供給制御回路に関し、特に、負荷の非通電状態、または、待機状態における省電力化に関する。

背景技術

[0002] 従来、電源と負荷とを接続する通電経路内に、例えばパワーMOSFETなどの大電力用半導体スイッチ素子を設け、この半導体スイッチ素子をオン・オフさせることにより負荷への電流供給を制御するようにした電力供給制御回路が提供されている。このような電力供給制御回路では、過電流が流れると上記半導体スイッチ素子の制御端子の電位を制御回路によって制御して当該半導体スイッチ素子をオフにして通電を遮断するものが知られている。すなわち、この場合、半導体スイッチ素子が通電路（電線）を保護する半導体ヒューズとしても使用されている。

特許文献1：特開2001-217696号公報

発明の開示

[0003] （発明が解決しようとする課題）

ところで、電源供給が必要な負荷の上流に半導体ヒューズとして半導体スイッチ素子を使用する場合において、負荷によっては、その非通電状態、または、待機状態においても、電源から負荷への電圧印加、あるいは電力供給が要求される場合がある。例えば、負荷が車に搭載されるECU（エンジンコントロールユニット）である場合、ECUを待機状態に維持するために、半導体スイッチ素子への駆動電流およびその制御回路への電力供給が必要となる。その場合、負荷の非通電状態、あるいは待機状態においても電力供給制御回路において所定の電力が消費されている。そのため、負荷の非通電状態、または、待機状態における電力供給制御回路の省電力化が所望されている。

[0004] (課題を解決するための手段)

本発明は上記のような事情に基づいて完成されたものであって、本発明に係る電力供給制御回路は、電源から負荷へ電力を供給する通電路に接続され、前記電力の通電をオン・オフする半導体スイッチと、前記半導体スイッチのオン・オフを制御するとともに、前記半導体スイッチおよび前記通電路の保護を行う制御回路とを有する電力供給制御回路において、前記半導体スイッチに並列配置されるバイパス回路であって、前記制御回路の非起動状態において、前記負荷が非通電状態、または、待機状態の場合に、前記電源を前記負荷に接続するバイパス回路を備え、前記バイパス回路は、前記負荷が動作状態とされることに応じて前記制御回路を起動させる起動信号を生成する通電判定回路であって、前記起動信号を前記制御回路に供給することによって、前記半導体スイッチをオンさせ、前記通電路を介して前記負荷に電力を供給させる、通電判定回路を有する、ことを特徴とする。

[0005] 本構成によれば、負荷が非通電状態、または、待機状態の場合においては、バイパス回路を介して負荷に電力を供給することができる。そのため、負荷が非通電状態、または、待機状態における、制御回路および半導体スイッチによる消費電力を、単に制御回路の待機電力のみに大幅に低減することができる。そのため、負荷の非通電状態、または、待機状態において好適に省電力化を行える。なお、ここで、負荷の「非通電状態」とは、負荷が動作状態になく、負荷電流が流れていない状態を意味する。なお、「非通電状態」には、負荷に単に電圧が印加されている状態も含む。また、負荷の「待機状態」とは、所定の動作を行うために待機している状態を意味し、その際、負荷には待機電流等の微小の電流が流れている。

図面の簡単な説明

[0006] [図1] 図1は、本発明の一実施形態に係る電力供給制御回路の概略的なブロック図である。

[図2] 図2は、電力供給制御回路のより詳細なブロック図である。

[図3] 図3は、一実施形態に係る各信号の時間推移を概略的に示すタイムチャ

ートである。

符号の説明

- [0007] 1 0... 電力供給制御回路
 2 0... 制御回路
 2 2... 電流検出・電線温度演算回路（電流検出回路、温度演算回路、非通電検出回路）
 2 4... ラッチリセット回路（非通電検出回路）
 3 0... 半導体スイッチ
 3 1... メインスイッチ
 4 0... バイパス回路
 4 1... 通電判定回路
 4 2... ラッチ回路
 4 3... バイパス禁止回路
 4 5... バイパス経路
 5 0... ECU（負荷）
 5 1... 電線（通電路）
 C 1... コンデンサ
 L o s... 負荷指令信号（指令信号）
 T r 1... トランジスタ（回路遮断素子）
 T r 2... トランジスタ（経路遮断素子）
 I t... 通電電流
 R 2... 抵抗
 W p... ウェイク・アップ信号（起動信号）

発明を実施するための最良の形態

[0008] <実施形態>

本発明の一実施形態について図 1～図 3 を参照しつつ説明する。図 1 は、本発明の一実施形態に係る電力供給制御回路 1 0 の概略的なブロック図である。図 2 は、より詳細な電力供給制御回路 1 0 のブロック図である。図 3 は

、一実施形態に係る各信号の時間推移を示すタイムチャートである。

[0009] 1. 回路構成

電力供給制御回路 10 は、図 1 に示されるように、電源 Ba から負荷 50 へ電力を供給する通電路 51 に接続され、電力の通電をオン・オフする半導体スイッチ 30 と、半導体スイッチ 30 のオン・オフを制御するとともに、半導体スイッチ 30 および通電路 51 の保護を行う制御回路 20 とを含む。電力供給制御回路 10 は、さらに、半導体スイッチ 30 に並列配置されるバイパス回路 40 であって、制御回路 20 の非起動状態において、負荷 50 が非通電状態、または、待機状態の場合に、バッテリー電源 Ba を負荷 50 に接続するバイパス回路 40 を備える。

[0010] バイパス回路 40 は、負荷 50 が動作状態とされることを検出し、負荷 50 の動作状態の検出に応じて制御回路 20 を起動させる起動信号 Wps を生成する通電判定回路 41 を含む。通電判定回路 41 は、起動信号 Wps を制御回路 20 に供給することによって、半導体スイッチ 30 をオンさせ、通電路 51 を介して負荷 50 に電源 Ba から電力を供給させる。なお、本実施形態においては、電力供給制御回路 10 は、自動車に搭載され、電源 Ba はバッテリーであり、負荷 50 として ECU が、通電路 51 である電線を介して電力供給制御回路 10 によって駆動制御される例を示す。

[0011] 次に、図 2 を参照して、電力供給制御回路 10 の各構成をより詳細に説明する。制御回路 20 は、FET 駆動回路 21、電流検出・電線温度演算回路 22、Wake-up 回路 23、ラッチリセット回路（「非通電判定回路」の一例）24 およびトランジスタ Tr5 等を含む。

[0012] FET 駆動回路 21 は、Wake-up 回路 23 からの状態切替信号 Mcs に応じて、半導体スイッチ 30 のメインスイッチ 31 およびトランジスタ Tr5 のオン・オフを制御する。

[0013] 電流検出・電線温度演算回路 22 は、半導体スイッチ 30 のセンストランジスタ 32 に接続され、負荷 50 の通電電流 It を検出するとともに、検出された通電電流 It の電流量から通電路（電線）51 の温度上昇 ΔT を演算

する。通電電流 I_t がしきい値 I_{th} 以下となった場合、あるいは負荷 50 が通電されることによる通電路（電線）51 の温度上昇 ΔT が飽和する所定時間（図 3 の K2 参照）以降において、温度上昇演算値 ΔT がしきい値 ΔT_{th} 以下となった場合に、負荷 50 が非通電状態、あるいは待機状態と判定させるための判定信号 Jds を生成し、判定信号 Jds をラッチリセット回路 24 に供給する。

[0014] Wake-up 回路 23 は、バイパス回路 40 からの Wake-up 信号（「起動信号」の一例） Wps に応じて、制御回路 20 の状態を待機状態から起動状態に切替える。Wake-up 回路 23 は、Wake-up 信号 Wps を受け取ると、状態切替信号 Mcs を生成し、状態切替信号 Mcs を FET 駆動回路 21、電流検出・電線温度演算回路 22 およびラッチリセット回路 24 に供給する。

[0015] ラッチリセット回路 24 は、判定信号 Jds あるいは負荷 50 を非通電状態（オフ状態）あるいは待機状態とする負荷指令信号 Los を受け取ると、負荷 50 が非通電状態あるいは待機状態であると判定する。そして、ラッチリセット回路 24 は、制御回路 20 を起動状態から待機状態に切替えるために、ラッチリセット信号 Res を生成し、ラッチリセット信号 Res をバイパス回路 40 のラッチ回路 42 に供給する。

[0016] 半導体スイッチ 30 は、負荷 50 に電力を供給するメインスイッチ 31 と通電電流 I_t を検出するセンストランジスタ 32 とを含む。メインスイッチ 31 およびセンストランジスタ 32 は、例えば、Nチャネル FET（電界効果トランジスタ）によって構成される。

[0017] バイパス回路 40 は、通電判定回路 41、バイパス禁止回路 43、バイパス経路 45、トランジスタ $Tr1$ （「回路遮断素子」の一例）、トランジスタ $Tr2$ （経路遮断素子）、抵抗 $R2$ およびコンデンサ $C1$ 等を含む。なお、バイパス回路 40 は、トランジスタ $Tr1$ およびバイパス禁止回路 43 を含まない構成としてもよい。

[0018] 通電判定回路 41 は、ラッチ回路 42、トランジスタ $Tr3$ および抵抗 R

3を含む。トランジスタ T_r3 は、例えばPチャネルFETによって構成され、トランジスタ T_r2 がオンして、バイパス経路45内の経路電圧（図2の位置P1参照）がオン電圧の範囲（「所定範囲の値」に相当）になるとオンする。すると、抵抗 $R3$ の一端に発生する電位によってラッチ回路42は、Wake-up信号 Wps をラッチ信号として生成し、Wake-up信号 Wps を制御回路20のWake-up回路23に供給する。

[0019] トランジスタ T_r2 は、例えばPチャネルFETによって構成され、トランジスタ T_r1 および制御回路20のトランジスタ T_r5 によって、オン・オフ制御される。トランジスタ T_r2 がオフされると、バイパス経路45が遮断される。

[0020] 抵抗 $R2$ は、トランジスタ T_r2 がオンされた場合に、バイパス経路45の端部P1にトランジスタ T_r2 をオンさせる電圧（経路電圧）を形成するために設けられている。また、抵抗 $R2$ は、負荷50がショートした場合に、通電路51に流れる電流（通電電流） I_t が通電路51を損傷しない電流値以下となるように、電流 I_t を制限可能な抵抗値を有する。

[0021] コンデンサ $C1$ は、抵抗 $R2$ に並列に接続され、バイパス経路45を経由する信号を平滑する。すなわち、コンデンサ $C1$ は、バイパス経路45に侵入するパルスノイズによるラッチ回路42の誤動作を防止するために設けられている。なお、コンデンサ $C1$ は、割愛されてもよい。

[0022] バイパス禁止回路43は、例えばPチャネルFETによって構成されるトランジスタ T_r4 および抵抗 $R4$ を含む。バイパス禁止回路43は、バイパス禁止信号 Bhs （「所定の指示信号」の一例）に応じてトランジスタ T_r1 を制御して、バイパス回路40を遮断する。例えば、自動車が輸送のために船積みされる場合、トランジスタ T_r1 をオンさせてトランジスタ T_r2 をオフさせることによってバイパス回路40の動作を遮断する。

[0023] 2. 電力供給制御回路の動作

次に、図3のタイムチャートを参照して、本実施形態における電力供給制御回路10の動作を説明する。

今、制御回路20および負荷（ECU）50が待機状態であって、ECU 50にはバイパス経路45から電力が供給されている状態にあるとする（図3の時刻 $t_0 \sim t_1$ 参照）。この状態において、図3の時刻 t_1 に、負荷（ECU）50を待機状態から通電状態（動作状態）とするために、例えば、リモコン装置から負荷指令信号 Los がECU 5に供給されたとする。

[0024] すると、ECU 5の状態変化によって、バイパス経路45に流れるバイパス電流 I_b の増加に伴って、バイパス回路40の抵抗 R_2 による電圧降下が増加する。電圧降下が所定値以上、すなわち、通電判定回路41のトランジスタ Tr_3 のオン電圧以上に達すると、トランジスタ Tr_3 がオンする。トランジスタ Tr_3 がオンすると、通電判定回路41の抵抗3の端子電圧が増加し、それによってラッチ回路42が動作する。すなわち、ラッチ回路42は、Wake-up信号 Wps を有効化する。例えば、図3に示すように、Wake-up信号 Wps をローレベルからハイレベルに変化させる。

[0025] すると、Wake-up回路23は、Wake-up信号 Wps を受け取ると、状態切替信号 Mcs を生成し、状態切替信号 Mcs をFET駆動回路21、電流検出・電線温度演算回路22およびラッチリセット回路24に供給する。FET駆動回路21は、状態切替信号 Mcs に応じて、メインスイッチ31をオンさせるとともに、その直後、例えば、PチャネルFETによって構成されるトランジスタ Tr_5 をオンさせる。トランジスタ Tr_5 がオンされると、バイパス回路40のトランジスタ Tr_2 がオフされるため、バイパス経路45が遮断される。すなわち、ECU 5の通電経路がバイパス経路45から主経路35に切替られる。

[0026] 次いで、図3の時刻 t_2 に、ECU 50を通電状態から待機状態とするための負荷指令信号 Los がECU 5およびラッチリセット回路24に供給されたとする。すると、ラッチリセット回路24は、ラッチリセット信号 Res をバイパス回路40のラッチ回路42に供給して、Wake-up信号 Wps を無効にするために、例えば、ハイレベルからローレベルに変化させる。

[0027] Wake-up回路23は、無効とされたWake-up信号Wpsを受け取ると、制御回路20の状態を起動状態から待機状態に切替える状態切替信号Mcsを生成し、状態切替信号McsをFET駆動回路21、電流検出・電線温度演算回路22およびラッチリセット回路24に供給する。FET駆動回路21は、状態切替信号Mcsに応じて、メインスイッチ31をオフさせるとともに、その直後、トランジスタTr5をオフさせる。トランジスタTr5がオフされると、バイパス回路40のトランジスタTr2がオンされるため、バイパス経路45が導通常態にされる。すなわち、ECU5の通電経路が主経路35からバイパス経路45に切替られる。

[0028] さらに、例えば、自動車が輸送のために船積みされる場合等、長時間においてECU5が使用されない場合には、図3の時刻t3に示されるように、例えば、ハイレベルのバイパス禁止信号Bhsがバイパス禁止回路43のトランジスタTr4のゲートに供給されるようにする。例えば、トランジスタTr4のゲートがプルアップされる。すると、トランジスタTr1がオンすることによって、トランジスタTr2がオフされるため、バイパス経路45が遮断される。このとき、主経路35も遮断されているため、ECU50への通電経路は完全にオフされる。

[0029] 3. 本実施形態の効果、

バイパス回路40は、制御回路20の非起動状態、例えば、待機状態において、ECU（負荷）50が待機状態の場合に、バッテリーBaとECU50とを、バイパス経路45を介して接続し、バッテリーBaの電力をECU50に供給する。そして、ECU50が動作状態とされると、半導体スイッチ30がオンされ主経路35を介してECU50に電力が供給されるとともに、バイパス経路45が遮断される。そのため、ECU50が待機状態における、制御回路20および半導体スイッチ30による消費電力を、単に制御回路20の待機電力のみに大幅に低減することができる。

[0030] またバイパス禁止回路43によってバイパス経路45を遮断することができる。そのため、ECU50を完全にオフされる場合には、例えば、自動車

が輸送のために船積みされる場合等において、バイパス回路40を介して消費される電力を低減させることができる。

[0031] <他の実施形態>

本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。

[0032] (1) 上記実施形態では、ラッチリセット回路（非通電判定回路）24が、ECU（負荷）50が待機状態であることを判定すると、半導体スイッチ30をオフし、制御回路20自身を非起動状態とする場合、負荷指令信号 L_{os} に基づいてECU（負荷）50が非通電状態であることを判定する例を示したが、これに限られない。

[0033] 例えば、ラッチリセット回路24は、図3に示されるように、通電電流 I_t がしきい値電流 I_{th} 以下であることによって、ECU50が非通電状態であることを判定するようにしてもよい。その際、通電電流 I_t がしきい値電流 I_{th} 以下である状態が所定期間 K_1 継続したことによってECU50の非通電状態を判定するようにしてもよい（図3の時刻 t_2-1 参照）。

[0034] あるいは、ラッチリセット回路24は、図3に示されるように、ECU50が通電されることによる通電路51の温度上昇が飽和する所定時間（図3の K_2 参照）以降において、通電路51の温度上昇演算値がしきい値 ΔT_{th} 以下であることにより、ECU50の非通電状態を判定するようにしてもよい（図3の時刻 t_2-2 参照）。

[0035] (2) 上記実施形態では、ラッチリセット回路（非通電判定回路）24は、ECU（負荷）50が非通電状態であることを判定すると、半導体スイッチ30をオフし、制御回路20自身を非起動状態とするために、ラッチリセット信号 R_{es} を生成し、バイパス回路40を介して行う例を示したが、これに限られない。ラッチリセット回路24は、バイパス回路40を介さずに、直接、半導体スイッチ30およびトランジスタ Tr_5 をオフし、制御回路20自身を非起動状態とするようにしてもよい。

[0036] (3) 上記実施形態では、ECU（負荷）50の通電状態において、トラ

ンジスタ T_{r5} をオンしてバイパス経路 45 を遮断する例を示したが、ECU50の通電状態において、バイパス経路 45 を遮断しないようにしてもよい。この場合であっても、ECU50の待機状態において、制御回路 30 等の省電力化を図ることができる。

[0037] (4) 上記実施形態において、通電判定回路 41 の構成は、図 2 に示されたものに限られない。通電判定回路 41 は、要は、負荷が動作状態とされることに応じて制御回路 20 を起動させる起動信号を生成する構成であればよい。例えば、トランジスタ T_{r3} を N チャンネル FET によって構成されるようにしてもよい。その場合、トランジスタ T_{r3} のゲートには、抵抗 $R2$ とトランジスタ T_{r2} との間の電圧が印加されるようにすればよい。

[0038] (5) 上記実施形態では、負荷を ECU として、ECU が待機状態において電力供給制御回路 10 を省電力する例を示したが、本発明は、負荷が非通電状態において電力供給制御回路 10 を省電力化する場合にも適用できる。

請求の範囲

- [請求項1] 電源から負荷へ電力を供給する通電路に接続され、前記電力の通電をオン・オフする半導体スイッチと、前記半導体スイッチのオン・オフを制御するとともに、前記半導体スイッチおよび前記通電路の保護を行う制御回路とを有する電力供給制御回路において、
- 前記半導体スイッチに並列配置されるバイパス回路であって、前記制御回路の非起動状態において、前記負荷が非通電状態、または、待機状態の場合に、前記電源を前記負荷に接続するバイパス回路を備え、
- 前記バイパス回路は、
- 前記負荷が動作状態とされることに応じて前記制御回路を起動させる起動信号を生成する通電判定回路であって、前記起動信号を前記制御回路に供給することによって、前記半導体スイッチをオンさせ、前記通電路を介して前記負荷に電力を供給させる、通電判定回路を有する、ことを特徴とする電力供給制御回路。
- [請求項2] 前記バイパス回路は、
- 前記電源と前記負荷との間に設けられるバイパス経路を有し、
- 前記通電判定回路は、前記バイパス経路内において形成される経路電圧が所定範囲の値となる場合に前記起動信号を生成する、請求の範囲第1項に記載の電力供給制御回路。
- [請求項3] 前記バイパス経路は抵抗を含み、
- 前記経路電圧は、前記抵抗によって形成される、請求の範囲第2項に記載の電力供給制御回路。
- [請求項4] 前記バイパス経路は、前記抵抗に並列接続されたコンデンサをさらに含む請求の範囲第3項に記載の電力供給制御回路。
- [請求項5] 前記抵抗は、前記負荷がショートした場合に前記通電路に流れる電流が該通電路を損傷しない電流値以下となるように、前記電流を制限可能な抵抗値を有する、請求の範囲第3項または第4項に記載の電力

供給制御回路。

[請求項6] 前記バイパス回路は、前記バイパス経路を遮断する経路遮断素子を有し、

前記制御回路は、

前記半導体スイッチに流れる電流に応じて、前記半導体スイッチおよび前記通電路の保護を行い、

前記起動信号によって起動すると、前記半導体スイッチをオンした後、前記経路遮断素子を制御して前記バイパス経路を遮断する、請求の範囲第2項から第5項のいずれか一項に記載の電力供給制御回路。

[請求項7] 前記バイパス回路は、

前記バイパス回路を遮断する回路遮断素子と、

所定の指示信号に応じて前記回路遮断素子を制御して、前記バイパス回路を遮断するバイパス禁止回路とをさらに有する、請求の範囲第2項から第6項のいずれか一項に記載の電力供給制御回路。

[請求項8] 前記制御回路は、

前記負荷が非通電状態、または待機状態であることを判定すると、前記半導体スイッチをオフし、該制御回路自身を非起動状態とする非通電判定回路を有する、請求の範囲第1項から第7項のいずれか一項に記載の電力供給制御回路。

[請求項9] 前記非通電判定回路は、前記負荷を非通電状態、または待機状態とする負荷指令信号によって、前記負荷の非通電状態または待機状態を判定する、請求の範囲第8項に記載の電力供給制御回路。

[請求項10] 前記制御回路は、前記負荷の通電電流を検出する電流検出回路を有し、


前記非通電判定回路は、検出された前記通電電流がしきい値電流以下であることにより、前記負荷の非通電状態または待機状態を判定する、請求の範囲第8項に記載の電力供給制御回路。

[請求項11] 前記制御回路は、前記負荷に通電される電流量から前記通電路の温


度上昇を演算する温度演算回路を有し、

前記非通電判定回路は、前記負荷が通電されることによる前記通電路の温度上昇が飽和する所定時間以降において、前記通電路の温度上昇演算値がしきい値以下であることにより、前記負荷の非通電状態または待機状態を判定する、請求の範囲第 8 項に記載の電力供給制御回路。


[図1]



[図2]



[図3]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2010/051195

A. CLASSIFICATION OF SUBJECT MATTER

H02J1/00(2006.01) i, H02J7/00(2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H02J1/00, H02J7/00

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2010

Kokai Jitsuyo Shinan Koho 1971-2010 Toroku Jitsuyo Shinan Koho 1994-2010

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 11-85293 A (Fujitsu Ten Ltd.), 30 March 1999 (30.03.1999), entire text; all drawings (Family: none)	1-11
A	JP 2002-341978 A (The Furukawa Electric Co., Ltd.), 29 November 2002 (29.11.2002), entire text; all drawings (Family: none)	1-11
A	JP 2007-312543 A (AutoNetworks Technologies, Ltd.), 29 November 2007 (29.11.2007), entire text; all drawings (Family: none)	1-11



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T"

later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X"

document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y"

document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&"

document member of the same patent family

Date of the actual completion of the international search

22 April, 2010 (22.04.10)

Date of mailing of the international search report

11 May, 2010 (11.05.10)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

A. 発明の属する分野の分類（国際特許分類（I P C））

Int.Cl. H02J1/00(2006.01)i, H02J7/00(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（I P C））

Int.Cl. H02J1/00, H02J7/00

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2010年
日本国実用新案登録公報	1996-2010年
日本国登録実用新案公報	1994-2010年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 11-85293 A（富士通テン株式会社）1999.03.30, 全文, 全図（ファミリーなし）	1-11
A	JP 2002-341978 A（古河電気工業株式会社）2002.11.29, 全文, 全図（ファミリーなし）	1-11
A	JP 2007-312543 A（株式会社オートネットワーク技術研究所）2007.11.29, 全文, 全図（ファミリーなし）	1-11

C欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」同一パテントファミリー文献

国際調査を完了した日

22.04.2010

国際調査報告の発送日

11.05.2010

国際調査機関の名称及びあて先

日本国特許庁（I S A / J P）

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

高野 誠治

電話番号 03-3581-1101 内線 3568

5 T

3567