

[19] 中华人民共和国国家知识产权局



[12] 发明专利申请公布说明书

[21] 申请号 200710185194.7

[51] Int. Cl.

H01L 27/12 (2006.01)

H01L 21/84 (2006.01)

G02F 1/1362 (2006.01)

[43] 公开日 2008 年 5 月 21 日

[11] 公开号 CN 101183679A

[22] 申请日 2007. 11. 12

[21] 申请号 200710185194.7

[30] 优先权

[32] 2006. 11. 13 [33] JP [31] 2006 - 306853

[71] 申请人 株式会社日立显示器

地址 日本千叶县

[72] 发明人 野田刚史 贺茂尚广 新本秀明

[74] 专利代理机构 北京市金杜律师事务所

代理人 季向冈


权利要求书 4 页 说明书 31 页 附图 19 页

[54] 发明名称

显示装置和显示装置的制造方法

[57] 摘要

本发明提供一种显示装置，形成在基板的第一区域的第一 MIS 晶体管和形成在与所述第一区域不同的第二区域的第二 MIS 晶体管分别在所述基板和所述半导体层之间具有栅电极，所述第一 MIS 晶体管的所述半导体层只由非晶半导体构成，所述第二 MIS 晶体管的所述半导体层包括多晶半导体，所述第二 MIS 晶体管的栅电极比所述第一 MIS 晶体管的栅电极薄。在形成有半导体层为非晶半导体的 MIS 晶体管和半导体层包括多晶半导体的 MIS 晶体管的显示装置中，在各 MIS 晶体管采用底栅结构时，能使由多晶半导体构成的半导体层的结晶性良好。



1. 一种显示装置，具有在基板之上层叠导电层、绝缘层和半导体层而形成的 MIS 晶体管，其特征在于：

形成在所述基板的第一区域的第一 MIS 晶体管和形成在与所述第一区域不同的第二区域的第二 MIS 晶体管分别在所述基板和所述半导体层之间具有栅电极，

所述第一 MIS 晶体管的所述半导体层只由非晶半导体构成，所述第二 MIS 晶体管的所述半导体层包括多晶半导体，

所述第二 MIS 晶体管的栅电极比所述第一 MIS 晶体管的栅电极薄。

2. 根据权利要求 1 所述的显示装置，其特征在于：

所述第一 MIS 晶体管的栅电极的布线电阻比所述第二 MIS 晶体管的栅电极的布线电阻低。

3. 根据权利要求 1 或 2 所述的显示装置，其特征在于：

所述第二 MIS 晶体管的栅电极的热传导率比所述第一 MIS 晶体管的栅电极的热传导率低。

4. 根据权利要求 1 或 2 所述的显示装置，其特征在于：

所述第一 MIS 晶体管的栅电极的导电层的层叠结构与所述第二 MIS 晶体管的栅电极的导电层的层叠结构不同。

5. 根据权利要求 4 所述的显示装置，其特征在于：

所述第一 MIS 晶体管的栅电极除了具有所述第二 MIS 晶体管的栅电极的导电层的层叠结构，还具有 1 层以上的导电层。

6. 根据权利要求 1 或 2 所述的显示装置，其特征在于：

所述第一 MIS 晶体管的栅电极的导电层的层叠结构与所述第二 MIS 晶体管的栅电极的导电层的层叠结构相同。

7. 根据权利要求 1 或 2 所述的显示装置，其特征在于：

所述第一区域是显示影像或图像的显示区域，所述第二区域是位于所述显示区域的外侧的、设有驱动电路的区域。

8. 根据权利要求7所述的显示装置，其特征在于：

具有扫描信号线，该扫描信号线具有与所述第一 MIS 晶体管的所述栅电极相同的层叠结构且与所述第一 MIS 晶体管的所述栅电极一体形成。

9. 一种显示装置的制造方法，其中该显示装置具有：绝缘基板；形成在所述绝缘基板之上的第一区域内且作为半导体层只使用了非晶半导体的第一 MIS 晶体管；和形成在所述绝缘基板之上的第二区域内且作为半导体层而具有多晶半导体的第二 MIS 晶体管，

所述方法的特征在于，包括：

在所述绝缘基板之上形成栅电极的步骤；

形成覆盖所述栅电极的栅绝缘膜的步骤；

在所述栅绝缘膜之上形成非晶半导体膜的步骤；以及

只使所述第一区域和所述第二区域中的所述第二区域的非晶半导体膜熔融并结晶而将其变换为多晶半导体膜的步骤，

其中，形成所述栅电极的步骤

包括在所述第一区域和所述第二区域内形成第一导电层的第一步骤、和只在所述第一区域和所述第二区域中的所述第一区域内形成第二导电层的第二步骤，并且，

是形成具有所述第一导电层和所述第二导电层的所述第一 MIS 晶体管的栅电极、和具有所述第一导电层且膜厚比所述第一 MIS 晶体管的栅电极薄的所述第二 MIS 晶体管的栅电极的步骤。

10. 根据权利要求9所述的显示装置的制造方法，其特征在于：

所述第二步骤在所述第一步骤之后进行，

所述第二步骤是在所述第一区域和所述第二区域形成所述第二导电层后，除去位于所述第二区域的所述第二导电层。

11. 根据权利要求9所述的显示装置的制造方法，其特征在于：

所述第二步骤在所述第一步骤之前进行，

所述第二步骤是在所述第一区域和所述第二区域形成所述第二导电层后，除去位于所述第二区域的所述第二导电层。

12. 根据权利要求 9~11 中任意一项所述的显示装置的制造方法，其特征在于：

所述第一导电层和所述第二导电层是相同的材料。

13. 根据权利要求 9~11 中任意一项所述的显示装置的制造方法，其特征在于：

所述第一导电层和所述第二导电层是不同的材料，

所述第一导电层由热传导率比所述第二导电层低材料形成。

14. 根据权利要求 9~11 中任意一项所述的显示装置的制造方法，其特征在于：

所述第二导电层由布线电阻比所述第一导电层低材料形成。

15. 根据权利要求 9 所述的显示装置的制造方法，其特征在于，还包括：

在所述绝缘基板之上继续形成所述第一导电层和所述第二导电层的步骤；

覆盖所述第二导电层而形成第一抗蚀剂膜的步骤，其中，所述第一抗蚀剂膜在形成所述第二 MIS 晶体管的所述栅电极的区域中的厚度大于 0，并且比在形成所述第一 MIS 晶体管的所述栅电极的区域中的厚度薄；

把所述第一抗蚀剂膜作为掩模来除去所述第一导电层和所述第二导电层的步骤；

使所述第一抗蚀剂膜变薄而成为第二抗蚀剂膜的步骤，其中，所述第二抗蚀剂膜处于在形成所述第二 MIS 晶体管的所述栅电极的所述区域中的厚度为 0，并且在形成所述第一 MIS 晶体管的所述栅电极的上述区域中的厚度大于 0 的状态；以及

把所述第二抗蚀剂膜作为掩模来除去在形成所述第二 MIS 晶体管的所述栅电极的所述区域中的所述第二导电层的步骤。

16. 根据权利要求 9~11 中任意一项所述的显示装置的制造方法，其特征在于：

所述第一区域是显示影像或图像的显示区域，所述第二区域是位

于所述显示区域的外侧的、设有驱动电路的区域。

17. 根据权利要求 16 所述的显示装置的制造方法，其特征在于：

具有扫描信号线，该扫描信号线具有与所述第一 MIS 晶体管的所述栅电极相同的层叠结构，并且与所述第一 MIS 晶体管的所述栅电极一体形成。

显示装置和显示装置的制造方法

技术领域

本发明涉及显示装置和显示装置的制造方法,尤其涉及可有效应用于在显示区域和显示区域的外侧的外围区域形成有 MIS 晶体管的显示装置的技术。

背景技术

以往,在液晶显示装置中有被称作有源矩阵型的液晶显示装置。所述有源矩阵型液晶显示装置具有在一对基板之间封入了液晶材料的液晶显示面板,在所述一对基板中的一块基板(以下称作 TFT 基板)的显示区域中呈矩阵状配置有作为有源元件(也被称作开关元件)使用的 TFT 元件(包含 MOS 晶体管的 MIS 晶体管)。

所述液晶显示面板的所述 TFT 基板具有多条扫描信号线和多条图像信号线,所述 TFT 元件的栅电极与扫描信号线连接,漏电极或源电极中的任意一者与图像信号线连接。

在以往的液晶显示装置中,所述 TFT 基板的所述多条图像信号线与例如安装有被称作数据驱动器的驱动器 IC 芯片的 TCP 或 COF 等半导体封装连接,所述 TFT 基板的所述多条扫描信号线与例如安装有被称作扫描驱动器或栅极驱动器的驱动器 IC 芯片的 TCP 或 COF 等半导体封装连接。此外,根据液晶显示装置的种类,也有时把所述各驱动器 IC 芯片直接安装在所述 TFT 基板上。

在近年的液晶显示装置中,也提出了代替使用所述各驱动器 IC 芯片而在 TFT 基板的显示区域的外侧(以下称作外围区域)直接形成具有与所述各驱动器 IC 芯片等同的功能的驱动电路的方法。

在所述 TFT 基板的所述外围区域直接形成驱动电路时,例如,如果将构成驱动电路的多个 MOS 晶体管的结构取为与显示区域的

TFT 元件相同的结构，则能够与显示区域的 TFT 元件同时形成驱动电路的 MOS 晶体管。

可是，所述驱动电路的 MOS 晶体管与显示区域的 TFT 元件相比，必须以高速进行动作。因此，所述驱动电路的 MOS 晶体管的半导体层优选用载流子的迁移率高的多晶硅形成。

用多晶硅形成所述驱动电路的 MOS 晶体管的半导体层时，例如在基板的整个面形成非晶硅膜后，对该非晶硅膜照射受激准分子激光或连续振荡激光等的能量束，使之熔融并结晶而使非晶硅膜多晶硅化后，图形化而形成。

这时，例如，如果使显示区域的非晶硅也同时多晶硅化，就能用多晶硅形成显示区域的 TFT 元件的半导体层，但是，当是液晶电视等大型显示装置中使用的大面积的 TFT 基板时，对其整个面照射激光需要很大的能量，并且多晶硅化所需的时间增加，TFT 基板的生产率下降。

因此，最近，例如，提出了只对已在基板的整个面上成膜的非晶硅膜中的形成以高速动作（驱动）的驱动电路的 MOS 晶体管的区域照射激光等能量束来进行多晶硅化的方法（例如参照专利文献 1）。该方法用非晶硅形成显示区域的 TFT 元件的半导体层，并用多晶硅形成驱动电路的 MOS 晶体管。

[专利文献 1]日本特开 2003-124136 号公报

发明内容

可是，在如上述那样用非晶硅形成所述显示区域的 TFT 元件的半导体层时，其 TFT 元件优选采用在玻璃基板等的绝缘基板和半导体层之间具有栅极的结构（以下，称作底栅结构）。这时，为了提高 TFT 基板的生产率，优选外围区域的驱动电路的 MOS 晶体管也取为底栅结构。

可是，在将外围区域的驱动电路的 MOS 晶体管取为底栅结构的情况下，当在形成半导体层的步骤中将非晶硅多晶硅化时，例如产

生以下这样的问题。

首先，用于栅极的材料的热传导率高，所以照射了连续振荡激光时，使位于栅极之上的非晶硅熔融并结晶所需要的能量比没有栅极的部分大。因此，有必须增大照射的光束的能量从而生产率下降的问题。

此外，底栅结构的 TFT 元件（MOS 晶体管）的半导体层把在平面中观察与栅极重叠的部分作为沟道区使用，把其外侧的部分作为漏区和源区使用，所以着眼于一个半导体层时，优选各部分（区）的结晶性一致。可是，有由于栅电极的热传导的影响而在栅电极上的沟道区和其外侧的漏区以及源区中难以使结晶性一致的问题。这时，例如，当设定激光的能量以在栅电极上的半导体膜中取得所需的晶粒时，在此外的部分，有时能量过大而发生半导体膜烧蚀。此外，栅电极上的半导体膜也会产生在栅电极的端部上和中央部上结晶性不同这样的问题。这样，由于栅电极的热传导的影响，在栅电极上及其以外，取得同等的晶粒的能量范围窄，导致制造困难。

此外，当是底栅结构的 TFT 元件时，栅电极的膜厚成为半导体层的台阶。因此，例如存在以下问题，即，如果像基于连续振荡激光的多晶硅化那样，半导体层的熔融时间长，则熔融的硅就从台阶之上向下移动，容易在台阶部分发生膜剥离。

此外，众所周知，作为减小栅电极的热传导的影响的方法，例如减小栅电极的膜厚的方法是有效的。可是，在该方法中，存在显示区域的 TFT 元件的栅电极和扫描信号线的布线电阻高而引起耗电的增大和像素部的信号延迟引起的故障的问题。

此外，使非晶硅多晶硅化时，栅电极处于高温，所以所述驱动电路的 MOS 晶体管取为底栅结构时，对栅电极必须使用 Mo（钼）、W（钨）、Cr（铬）、Ta（钽）、MoW 合金等高熔点材料。可是，这些高熔点材料与 Al（铝）等比较的话电阻高，所以当减少膜厚时有布线电阻高更为显著这样的问题。

此外，作为减小栅电极的热传导的影响的方法，除了使栅电极变

薄的方法以外，还有把栅绝缘膜加厚的方法。可是，在该方法中，有容易导致晶体管特性中的 I_{ON} 下降、 V_{th} 的偏移增大而使电路动作变得困难的问题，所以未必能说是有效的方法。

本发明的目的在于，例如，提供在形成有半导体层为非晶体半导体的 MIS 晶体管和半导体层包括多晶半导体的 MIS 晶体管的显示装置中，能在各 MIS 晶体管采用底栅结构时使包括多晶半导体的半导体层的结晶性良好的技术。

本发明的另一目的在于，例如，提供在形成有半导体层为非晶半导体的 MIS 晶体管和半导体层包括多晶半导体的 MIS 晶体管的显示装置中，能提高在各 MIS 晶体管采用底栅结构时的生产率和制造成品率的技术。

根据本说明书的记述和附图，本发明的上述以及其他目的和新的特征将得以明确。

如果说明本申请公开的发明中有代表性的内容的概略，则如下所述。

(1) 一种显示装置，具有在基板之上层叠导电层、绝缘层和半导体层而形成的 MIS 晶体管，其中，形成在所述基板的第一区域的第一 MIS 晶体管和形成在与所述第一区域不同的第二区域的第二 MIS 晶体管分别在所述基板和所述半导体层之间具有栅电极，所述第一 MIS 晶体管的所述半导体层只由非晶半导体构成，所述第二 MIS 晶体管中的所述半导体层包括多晶半导体；所述第二 MIS 晶体管的栅电极比所述第一 MIS 晶体管的栅电极薄。

(2) 在所述(1)的显示装置中，所述第一 MIS 晶体管的栅电极的布线电阻比所述第二 MIS 晶体管的栅电极的布线电阻低。

(3) 在所述(1)或(2)的显示装置中，所述第二 MIS 晶体管的栅电极的热传导率比所述第一 MIS 晶体管的栅电极的热传导率低。

(4) 在所述(1)至(3)的任一显示装置中，所述第一 MIS 晶体管的栅电极的导电层的层叠结构与所述第二 MIS 晶体管的栅电极

的导电层的层叠结构不同。

(5) 在所述(4)的显示装置中, 所述第一 MIS 晶体管的栅电极除了具有所述第二 MIS 晶体管的栅电极的导电层的层叠结构, 还具有 1 层以上的导电层。

(6) 在所述(1)或(2)的显示装置中, 所述第一 MIS 晶体管的栅电极的导电层的层叠结构与所述第二 MIS 晶体管的栅电极的导电层的层叠结构相同。

(7) 在所述(1)至(6)的任一显示装置中, 所述第一区域是显示影像或图像的显示区域, 所述第二区域是位于所述显示区域的外侧的、设有驱动电路的区域。

(8) 在所述(7)的显示装置中, 具有扫描信号线, 该扫描信号线具有与所述第一 MIS 晶体管的所述栅电极相同的层叠结构且与所述第一 MIS 晶体管的所述栅电极一体地形成。

(9) 一种显示装置的制造方法, 其中该显示装置具有: 绝缘基板; 形成在所述绝缘基板之上的第一区域内且作为半导体层只使用了非晶半导体的第一 MIS 晶体管; 和形成在所述绝缘基板之上的第二区域内且作为半导体层而具有多晶半导体的第二 MIS 晶体管, 所述方法的特征在于, 包括: 在所述绝缘基板之上形成栅电极的步骤; 形成覆盖所述栅电极的栅绝缘膜的步骤; 在所述栅绝缘膜之上形成非晶半导体膜的步骤; 以及只使所述第一区域和所述第二区域中的所述第二区域的非晶半导体膜熔融并结晶而将其变换为多晶半导体膜的步骤, 其中, 形成所述栅电极的步骤包括在所述第一区域和所述第二区域内形成第一导电层的第一步骤、和只在所述第一区域和所述第二区域中的所述第一区域内形成第二导电层的第二步骤, 并且, 是形成具有所述第一导电层和所述第二导电层的所述第一 MIS 晶体管的栅电极、和具有所述第一导电层且膜厚比所述第一 MIS 晶体管的栅电极薄的所述第二 MIS 晶体管的栅电极的步骤。

(10) 在所述(9)的显示装置的制造方法中, 所述第二步骤在所述第一步骤之后进行, 所述第二步骤是在所述第一区域和所述第

二区域形成所述第二导电层后，除去位于所述第二区域的所述第二导电层。

(11) 在所述(9)的显示装置的制造方法中，所述第二步骤在所述第一步骤之前进行，所述第二步骤是在所述第一区域和所述第二区域形成所述第二导电层后，除去位于所述第二区域的所述第二导电层。

(12) 在所述(9)~(11)的任一显示装置的制造方法中，所述第一导电层和所述第二导电层是相同的材料。

(13) 在所述(9)~(11)的任一显示装置的制造方法中，所述第一导电层和所述第二导电层是不同的材料，所述第一导电层由热传导率比所述第二导电层低材料形成。

(14) 在所述(9)~(11)的任一显示装置的制造方法中，所述第二导电层由布线电阻比所述第一导电层低材料形成。

(15) 在所述(9)的显示装置的制造方法中，还包括：在所述绝缘基板之上继续形成所述第一导电层和所述第二导电层的步骤；覆盖所述第二导电层而形成第一抗蚀剂膜的步骤，其中，所述第一抗蚀剂膜在形成所述第二 MIS 晶体管的所述栅电极的区域中的厚度大于 0，并且比在形成所述第一 MIS 晶体管的所述栅电极的区域中的厚度薄；把所述第一抗蚀剂膜作为掩模来除去所述第一导电层和所述第二导电层的步骤；使所述第一抗蚀剂膜变薄而成为第二抗蚀剂膜的步骤，其中，所述第二抗蚀剂膜处于在形成所述第二 MIS 晶体管的所述栅电极的所述区域中的厚度为 0，并且在形成所述第一 MIS 晶体管的所述栅电极的上述区域中的厚度大于 0 的状态；以及把所述第二抗蚀剂膜作为掩模来除去在形成所述第二 MIS 晶体管的所述栅电极的所述区域中的所述第二导电层的步骤。

(16) 在所述(9)~(15)的任一显示装置的制造方法中，所述第一区域是显示影像或图像的显示区域，所述第二区域是位于所述显示区域的外侧的、设有驱动电路的区域。

(17) 在所述(16)的显示装置的制造方法中，具有扫描信号线，

该扫描信号线具有与所述第一 MIS 晶体管的所述栅电极相同的层叠结构，并且与所述第一 MIS 晶体管的所述栅电极一体形成。

按照本发明的显示装置及其制造方法，即使是半导体层为非晶体半导体的第一 MIS 晶体管和半导体层包括多晶半导体的第二 MIS 晶体管都是底栅结构，也能使第二 MIS 晶体管的半导体层（多晶半导体）的结晶性良好。因此，能提高使用第二 MIS 晶体管形成的第二区域的驱动电路的动作特性，并且能防止第一 MIS 晶体管的动作特性的下降。

此外，按照本发明的显示装置的制造方法，能提高显示装置的生产率和制造成品率。

附图说明

图 1A 是表示液晶显示面板的概略结构的一个例子的示意俯视图。

图 1B 是表示图 1A 所示的液晶显示面板的 A-A' 线的剖面结构的一个例子的示意剖视图。

图 2 是表示希望应用本发明的 TFT 基板的概略结构一个例子的示意俯视图。

图 3 是表示液晶显示面板的 1 个像素的电路结构一个例子的示意电路图。

图 4A 是表示应用本发明的 TFT 基板的显示区域的 TFT 元件的概略结构一个例子的示意俯视图。

图 4B 是表示应用本发明的 TFT 基板的外围电路的 MOS 晶体管的概略结构一个例子的示意俯视图。

图 4C 是并列表表示图 4A 的 B-B' 线的剖面结构的一个例子和图 4B 的 C-C' 线的剖面结构的一个例子的示意剖视图。

图 5 是表示本发明实施例 1 的 TFT 基板的特征的示意剖视图。

图 6A~图 6E 是用于说明实施例 1 的 TFT 基板的栅电极的制造方法的示意剖视图。

图 7A 是表示刚形成非晶硅膜后的基板的概略结构的示意俯视图。

图 7B 是图 7A 的 D-D' 线的示意剖视图。

图 7C 是放大排列在图 7B 所示的剖视图中外围区域的形成有 MOS 晶体管的栅电极的区域和显示区域的形成有 TFT 元件的栅电极的区域的示意剖视图。

图 8A 是表示使非晶硅多晶硅化的方法的一个例子的示意立体图。

图 8B 是表示多晶硅化的区域的半导体层的概略结构的示意俯视图。

图 9 是用于说明实施例 1 的 TFT 基板的制造方法的作用效果的示意剖视图。

图 10A~图 10F 是用于说明实施例 1 的 TFT 基板的制造方法的变形例的示意剖视图。

图 11 是用于说明实施例 1 的 TFT 基板的应用例的示意剖视图。

图 12 是表示本发明的实施例 2 的 TFT 基板的特征的示意剖视图。

图 13A~图 13E 是用于说明实施例 2 的 TFT 基板的栅极电极的制造方法的示意剖视图。

图 14A 是表示显示区域的栅电极和外围区域的栅电极的剖面结构的一个例子的示意剖视图。

图 14B 是表示显示区域的扫描信号线和外围区域的扫描信号线的连接部分的剖面结构的一个例子的示意剖视图。

图 15 是用于说明图 4A 所示的 TFT 元件的平面结构的变形例的示意俯视图。

图 16A 是表示应用本发明的 TFT 基板的显示区域的 TFT 元件的概略结构的另一个例子的示意俯视图。

图 16B 是表示应用本发明的 TFT 基板的外围电路的 MOS 晶体管的概略结构的又一个例子的示意俯视图。

图 16C 是并列表示图 16A 的 E-E' 线的剖面结构的一个例子和图

16B 的 F-F'线的剖面结构的一个例子的示意剖视图。

具体实施方式

以下，参照附图，与实施方式（实施例）一起详细说明本发明。

在用于说明实施例的全部图中，具有同一功能的部分标记同一符号，其重复说明从略。

图 1A、图 1B、图 2、图 3 是表示本发明的显示面板（显示装置）的概略结构的一个例子的示意图。

图 1A 是表示液晶显示面板的概略结构的一个例子的示意俯视图。图 1B 是表示图 1A 所示的液晶显示面板的 A-A'线的剖面结构的一个例子的示意剖视图。图 2 是表示希望应用本发明的 TFT 基板的概略结构的一个例子的示意俯视图。图 3 是表示液晶显示面板的 1 个像素的电路结构的一个例子的示意电路图。

本发明例如在液晶电视、用于个人电脑（PC）的液晶显示器等的液晶显示装置中使用的有源矩阵型液晶显示面板（以下，只称作液晶显示面板）中应用。

液晶显示面板例如如图 1A 和图 1B 所示，是在第一基板 1 和第二基板 2 这两块（一对）基板之间封入了液晶材料 3 的显示面板。这时，第一基板 1 和第二基板 2 由设置在显示影像或图像等的显示区域 DA 的外侧的环状的密封材料 4 接合，液晶材料 3 封入由第一基板 1、第二基板 2 和密封材料 4 包围的空间中。此外，当液晶显示面板是透射型或半透射型时，在第一基板 1 和第二基板 2 的朝向外侧的面粘贴有例如偏振片 5A、5B。这时，也有时在第一基板 1 和偏振片 5A 之间、第二基板 2 和偏振片 5B 之间设置 1 层至数层相位差板。

液晶显示面板的第一基板 1 一般被称作 TFT 基板，在玻璃基板等绝缘基板上形成有多条扫描信号线、多条图像信号线、对构成显示区域 DA 的多个像素分别配置的 TFT 元件（开关元件）、像素电极等。

第一基板(以下称作 TFT 基板)1 例如如图 2 所示,在 y 方向排列有多条在 x 方向延伸的扫描信号线 GL,在 x 方向排列有多条在 y 方向延伸的图像信号线 DL。

在这样的 TFT 基板 1 中,由 2 条相邻的扫描信号线 GL 和 2 条相邻的图像信号线 DL 包围的区域相当于一个像素区域,在各像素区域中配置有 TFT 元件和像素电极等。这时,例如,当着眼于如图 3 所示把 2 个相邻的扫描信号线 GL_m 、 GL_{m+1} 和 2 个相邻的图像信号线 DL_n 、 DL_{n+1} 包围的区域作为像素区域的像素时,对该像素配置的 TFT 元件的栅极(G)与 2 条相邻的扫描信号线 GL_m 、 GL_{m+1} 中的一条扫描信号线 GL_{m+1} 连接。这时,该 TFT 元件例如其漏极(D)与 2 条相邻的图像信号线 DL_n 、 DL_{n+1} 中的一条图像信号线 DL_n 连接,源极(S)连接在像素电极 PX 上。像素电极 PX 与公共电极 CT(也称作对置电极)以及液晶材料 3 一起形成像素电容。此外,公共电极 CT 有时设置在对置基板 2 上,有时设置在 TFT 基板 1 上。

本发明优选对如图 2 所示在显示区域 DA 的外侧把第一驱动电路 DRV1 和第二驱动电路 DRV2 作为内置电路一体形成在所述绝缘基板上的 TFT 基板 1 应用。第一驱动电路 DRV1 和第二驱动电路 DRV2 分别是组合了多个 MOS 晶体管和二极管等半导体元件的集成电路,在 TFT 基板 1 的制造过程中,与扫描信号线 GL、图像信号线 DL、显示区域 DA 的 TFT 元件等一起形成。以下,把第一驱动电路 DRV1 和第二驱动电路 DRV2 的 MOS 晶体管称作外围区域的 MOS 晶体管。

第一驱动电路 DRV1 例如是具有与以往的液晶显示装置中使用的芯片状的数据驱动器 IC 等同的功能的电路,例如包括生成施加给各图像信号线 DL 的图像信号(灰度数据)的电路、控制把所生成的图像信号对各图像信号线 DL 输出的定时的电路等。此外,第二驱动电路 DRV2 是具有与以往的液晶显示装置中使用的芯片状的扫描驱动器 IC 等同的功能的电路,例如包括生成施加给各扫描信号线 GL 的扫描信号的电路、控制把所生成的扫描信号对各扫描信号线 GL 输出的定时的电路等。

这时，第一驱动电路 DRV1 和第二驱动电路 DRV2 优选形成在比密封材料 4 更内侧的位置，即密封材料 4 和显示区域 DA 之间，但是也可以形成在平面观察时与密封材料 4 重叠的区域或密封材料 4 的外侧。

图 4A~图 4C 是用于说明本发明的概要的示意图。

图 4A 是表示应用本发明的 TFT 基板的显示区域的 TFT 元件的概略结构的一个例子的示意俯视图。图 4B 是表示应用本发明的 TFT 基板的外围电路的 MOS 晶体管的概略结构的一个例子的示意俯视图。图 4C 是横向排列表示图 4A 的 B-B'线的剖面结构的一个例子和图 4B 的 C-C'线的剖面结构的一个例子的示意剖视图。在图 4C 中，(n+) 表示是高浓度的 n 型杂质区域。

本发明可应用在这样的情况下，即，在如图 2 和图 3 所示的结构中的 TFT 基板 1 中，将显示区域 DA 的 TFT 元件 (MOS 晶体管)、外围区域的 MOS 晶体管取为被称作底栅型的结构即在玻璃基板等基板和半导体层之间设置各晶体管的栅电极的结构。

这时，对显示区域 DA 的各像素配置的 MOS 晶体管 (TFT 元件) 成为例如图 4A 和图 4C 所示的结构，在形成于玻璃基板 100 的表面的基底绝缘层 101 之上形成有栅电极 GP1。栅电极 GP1 例如与扫描信号线 GL 是一体的，利用了局部增大扫描信号线 GL 的宽度 (y 方向的尺寸) 而设置的矩形的突出部分。

此外，从玻璃基板 100 观察，在栅电极 GP1 之上，隔着具有作为 TFT 元件的栅绝缘膜的功能的第一绝缘层 102 形成有半导体层 SC1。半导体层 SC1 由漏区 SC1a、源区 SC1b、沟道区 SC1c 这 3 个区域构成，3 个区域全部由非晶硅等的非晶半导体形成。当 TFT 元件是 N 沟道 MOS 晶体管时，半导体层 SC1 的漏区 SC1a 和源区 SC1b 例如是作为杂质注入了 P^+ (磷离子) 的 n 型的非晶半导体。此外，当是 N 沟道 MOS 晶体管时，沟道区 SC1c 是本征 (i 型) 的非晶半导体、或杂质浓度非常低的 n 型的非晶半导体、或杂质浓度非常低的 p 型的非晶半导体中的任意一个。

此外,从玻璃基板 100 观察,在半导体层 SC1 的漏区 SC1a 之上形成有漏电极 SD1a,在源区 SC1b 之上形成有源电极 SD1b。漏电极 SD1a 例如与图像信号线 DL 是一体的,利用了局部增大图像信号线 DL 的宽度(x 方向的尺寸)而设置的矩形的突出部分。

此外,从玻璃基板 100 观察,在漏电极 SD1a 和源电极 SD1b 等的上方,间隔第二绝缘层 103 和第三绝缘层 104 形成有像素电极 PX。像素电极 PX 由通孔 TH 与源电极 SD1b 连接。

这时,外围区域的 MOS 晶体管,例如第一驱动电路 DRV1 的 MOS 晶体管,为如图 4B 和图 4C 所示的结构,在形成于玻璃基板 100 的表面的基底绝缘层 101 之上形成有栅电极 GP2。在应用本发明的 TFT 基板 1 中,外围区域的 MOS 晶体管的栅电极 GP2 的厚度比显示区域 DA 的 TFT 元件的栅电极 GP1 的厚度薄。

此外,从玻璃基板 100 观察,在栅电极 GP2 之上,间隔第一绝缘层 102 形成有半导体层 SC2。半导体层 SC2 由漏区 SC2a、源区 SC2b、沟道区 SC2c 这 3 个区域构成,漏区 SC2a 和源区 SC2b 由非晶硅等非晶半导体形成,沟道区 SC2c 由多晶硅等多晶半导体形成。当外围区域的 MOS 晶体管是 N 沟道 MOS 晶体管时,半导体层 SC2 的漏区 SC2a 和源区 SC2b 例如是作为杂质注入了 P^+ (磷离子) 的 n 型的非晶半导体。此外,当是 N 沟道 MOS 晶体管时,沟道区 SC2c 是本征(i 型)的多晶半导体、或杂质浓度非常低的 n 型的多晶半导体、或杂质浓度非常低的 p 型的多晶半导体中的任意一个。特别是在如沟道区 SC2c 那样由多晶硅形成时,通过在沟道区 SC2c 稍微添加杂质,能够控制 MOS 晶体管的阈值。

此外,从玻璃基板 100 观察,在半导体层 SC2 的漏区 SC2a 之上形成有漏电极 SD2a,在源区 SC2b 之上形成有源电极 SD2b。

此外,从玻璃基板 100 观察,在漏电极 SD2a 和源极 SD2b 的上方,形成有第二绝缘层 103 和第三绝缘层 104。

如上所述,本发明可应用在这样的情况下,即,显示区域 DA(第一区域)的 TFT 元件(MOS 晶体管)、外围区域(第二区域)的

MOS 晶体管分别是在玻璃基板和半导体层之间具有栅电极的底栅型，并且由非晶硅等非晶半导体形成显示区域 DA 的 MOS 晶体管的半导体层 SC1 的各区域，由多晶硅等多晶半导体形成外围区域的 MOS 晶体管的半导体层 SC2 的沟道区 SC2c。

以下，说明应用了本发明的液晶显示装置的 TFT 基板 1 的显示区域 DA 和外围区域 SA 的各 MOS 晶体管的栅电极 GP1、GP2 的结构和制造方法。

[实施例 1]

图 5 是表示本发明实施例 1 的 TFT 基板的特征的示意剖视图。在图 5 中，单点划线的右侧表示形成在显示区域 DA 的 TFT 元件（MOS 晶体管）的栅电极 GP1 的剖面结构的一个例子，单点划线的左侧表示形成在外围区域 SA 的 MOS 晶体管的栅电极 GP2 的剖面结构的一个例子。

实施例 1 的 TFT 基板 1 例如如图 5 所示，配置在外围区域 SA 的第一驱动电路 DRV1 等的 MOS 晶体管的栅电极 GP2 的厚度 d2 比显示区域 DA 的 TFT 元件的栅电极 GP1 的厚度 d1 薄。这时，显示区域 DA 的 TFT 元件的栅电极 GP1 为在外围区域 SA 的 MOS 晶体管的栅电极 GP2 中使用的第一导电层 601 之上层叠了厚度 d3 的第二导电层 602 的结构。

在实施例 1 中，外围区域 SA 的 MOS 晶体管的栅电极 GP2 和显示区域 DA 的 TFT 元件的栅电极 GP1 的下层所使用的第一导电层 601、和仅在显示区域 DA 的 TFT 元件的栅电极 GP1 使用的第二导电层 602 可以是相同的材料，也可以是不同的材料。可是，第一导电层 601 的材料和第二导电层 602 的材料的组合优选第一导电层 601 的材料的熱传导率比第二导电层 602 的材料的熱传导率低。这时，进一步优选的是第二导电层 602 的材料的电阻（布线电阻）比第一导电层 601 的材料的电阻（布线电阻）低的组合。

图 6A~图 6E 是用于说明实施例 1 的 TFT 基板的栅电极的制造方法的示意剖视图。在图 6A~图 6E 只示出在形成栅电极的步骤中作为

特征的部分。此外，在图 6A~图 6E 中，单点划线的右侧示出了形成在显示区域 DA 的 TFT 元件（MOS 晶体管）的栅电极 GP1 的形成步骤，单点划线的左侧示出了形成在外围区域 SA 的 MOS 晶体管的栅电极 GP2 的形成步骤。

在实施例 1 的 TFT 基板 1 的制造方法中，形成显示区域 DA 的 TFT 元件的栅电极 GP1 和外围区域 SA 的 MOS 晶体管的栅电极 GP2 的步骤，首先如图 6A 所示，在玻璃基板 100（绝缘基板）上形成例如氮化硅（SiN 膜）等的基底绝缘层 101 后，继续形成第一导电层 601 和第二导电层 602。

接着，如图 6B 所示，只在第二导电层 602 之上的显示区域 DA 之上形成抗蚀剂 701 后，将其抗蚀剂 701 作为掩模进行蚀刻，除去位于显示区域 DA 的外侧（外围区域 SA 等）的第二导电层 602。

接着，除去抗蚀剂 701 之后，如图 6C 所示，在显示区域 DA 和外围区域 SA 的形成栅电极的区域形成另一抗蚀剂 702。

接着，如图 6D 所示，把抗蚀剂 702 作为掩模进行蚀刻，在显示区域 DA 除去第二导电层 602 和第一导电层 601 的不需要的部分，在外围区域 SA 除去第一导电层 601 的不需要的部分。

然后，当除去抗蚀剂 702 时，如图 6E 所示，在显示区域 DA 形成第一导电层 601 和第二导电层 602 层叠的栅电极 GP1，在外围区域 SA 形成只由第一导电层 601 构成的薄的栅电极 GP2。

在用如图 6A~图 6E 所示的步骤形成栅电极 GP1、GP2 时，上述第一导电层 601 和第二导电层 602 可以是相同的材料，但优选是不同的材料。特别是在外围区域 SA 的 MOS 晶体管的栅电极 GP2 使用的第一导电层 601 在形成用于半导体层 SC2 的沟道区 SC2c 的多晶硅的步骤中处于高温，所以优选对第一导电层 601 使用高熔点金属材料。

当对第一导电层 601 和第二导电层 602 使用相同的材料时，作为其材料，例如可列举 MoW 合金。可是，当对第一导电层 601 和第二导电层 602 使用相同的材料时，难以在图 6B 所示的步骤即蚀刻位于

外围区域 SA 的第二导电层 602 时只除去第二导电层 602。因此，有可能会蚀刻到第一导电层 601 的表面，外围区域 SA 的栅电极 GP2 的平坦性有可能变差。

因此，对第一导电层 601 优选使用例如比第二导电层 602 的熔点高、热传导率低的材料。此外，对第一导电层 601 优选使用例如对于第二导电层 602 的蚀刻中使用的蚀刻液表现不溶性或难溶性的材料。此外，第一导电层 601 优选使用例如电导率比第二导电层低的材料。作为满足这样的条件的材料的组合，例如有第一导电层 601 为 Ta、Ti（钛）、MoW 中的任意一个、第二导电层 602 为 Al（铝）的组合。

图 7A~图 7C、图 8A~图 8B 是用于说明实施例 1 的 TFT 基板的半导体层的制造方法的示意图。图 7A 是表示刚形成非晶硅膜之后的基板的概略结构的示意俯视图。图 7B 是图 7A 的 D-D' 线的示意剖视图。图 7C 是放大排列了在图 7B 所示的剖视图中外围区域的形成有 MOS 晶体管的栅电极的区域和显示区域的形成有 TFT 元件的栅电极的区域的示意剖视图。图 8A 是表示使非晶硅多晶硅化的方法的一个例子的示意立体图。图 8B 是表示多晶硅化的区域的半导体层的概略结构的示意俯视图。

在图 7C 和图 9 中，单点划线的右侧表示形成在显示区域 DA 的 TFT 元件（MOS 晶体管）的栅电极 GP1 的周边的剖面结构的一个例子，单点划线的左侧表示形成在外围区域 SA 的 MOS 晶体管的栅电极 GP2 的周边的剖面结构的一个例子。

在制造实施例 1 的液晶显示装置（TFT 基板 1）时使用的玻璃基板 100，例如如图 7A 所示，使用比作为 TFT 基板 1 使用时的尺寸大的被称作样品玻璃（mother glass）的玻璃基板 100 制造。然后，在样品玻璃 100 之上以上述步骤形成栅电极 GP1、GP2 后，接着形成第一绝缘层 102、半导体层 SC1、SC2、图像信号线 DL（包含漏电极 SD1a）和源电极 SD1b、像素电极 PX 等，最后，如果从样品玻璃 100 切出区域 100A，就能得到如图 2 和图 3 所示的结构 TFT 基板

1。

在以上述步骤形成栅电极 GP1、GP2 后，例如，如图 7A 和图 7B 所示，在样品玻璃 100 的整个面形成具有作为栅绝缘膜的功能的第一绝缘层 102，接着形成非晶硅膜 SCa。这时，非晶硅膜 SCa 不仅在显示区域 DA 而且在包含外围区域 SA 的样品玻璃 100 的整个面成膜。此外，虽然在图 7B 中省略，但是，在显示区域 DA、外围区域 SA 中的形成第一驱动电路的区域 R1 和形成第二驱动电路的区域 R2 中，例如，如图 7C 所示，形成有栅电极 GP1、GP2 和扫描信号线 GL 等。因此，非晶硅膜 SCa 例如在位于栅电极 GP1、GP2 之上的部分和位于其外侧的部分的交界线产生与各栅电极 GP1、GP2 的厚度对应的台阶。

在实施例 1 的 TFT 基板 1 的制造方法中，形成非晶硅膜 SCa 后，例如，使外围区域 SA 的全部区域或形成第一驱动电路的区域 R1 和形成第二驱动电路的区域 R2 的非晶硅膜 SCa 多晶硅化。

在把非晶硅膜 SCa 多晶硅化时，例如，对想要多晶硅化的区域照射受激准分子激光或连续振荡激光等能量束，使非晶硅膜 SCa 熔融后，使熔融的硅结晶化。更具体而言，首先对想要多晶硅化的区域照射受激准分子激光或连续振荡激光等，使非晶硅膜 SCa 脱氢。然后，对脱氢的非晶硅膜照射另外的激光使之熔融后结晶。这时，样品玻璃 100 例如预先安放在能在 x 方向和 y 方向移动的台上进行固定。然后，例如，如图 8A 所示，把由激光振荡器 8 产生的连续振荡激光 9a 用光学系统 10 变换为所需的能量密度和形状，把变换后的连续振荡激光 9b 照射到样品玻璃 100 的非晶硅膜 SCa。这时，一边使安放样品玻璃 100 的台在 x 方向和 y 方向移动，一边使样品玻璃 100 上的连续振荡激光 9b 的照射位置移动，对想要多晶硅化的全部区域照射连续振荡激光 9b。

这时，为了把熔融的硅多晶硅化，例如可以调整照射的连续振荡激光 9b 的能量密度和照射区域的移动速度（扫描速度）。照射的连续振荡激光 9b 的能量密度和照射区域的移动速度（扫描速度）满足

某个条件时,在熔融的硅固化的过程中发生横向生长,得到由沿着照射区域的移动方向伸长的带状晶体的集合体构成的多晶硅。

此外,在把非晶硅膜 SCa 多晶硅化时,例如,首先如图 8B 的上侧所示,形成由微晶体或粒状晶体等微小的晶体 11p 的集合体构成的多晶硅。这时,对由微小的晶体 11p 集合体构成的多晶硅再次照射连续振荡激光 9b,使之熔融并再结晶,如图 8B 的下侧所示,形成由沿着连续振荡激光 9b 的照射位置的移动方向 BD 伸长的带状晶体 11w 的集合体构成的多晶硅 SCp。

形成这样的由带状晶体 11w 的集合体构成的多晶硅 SCp 时,如果带状晶体 11w 的伸长的方向为沟道长度的方向即 MOS 晶体管的载流子的移动方向地形成漏电极 SD2a 和源电极 SD2b,就几乎没有阻碍载流子的移动的晶界,能使各驱动电路 DRV1、DRV2 的 MOS 晶体管以高速动作。

以下,简单说明用上述那样的步骤使外围区域 SA 的非晶硅膜 SCa 成为多晶硅 SCp 之后的 TFT 基板的制造方法(步骤)。

如果外围区域 SA 的非晶硅膜 SCa 成为多晶硅 SCp,接着,例如在样品玻璃 100 的整个面形成 n 型的非晶硅膜,把该 n 型的非晶硅膜、非晶硅膜 SCa 和多晶硅 SCp 图形化为岛状。

接着,在样品玻璃 100 的整个面形成导电膜,将该导电膜图形化,形成图像信号线 DL、漏电极 SD1a、SD2a、源电极 SD1b、SD2b 等。

接着,把漏电极 SD1a、SD2a、源电极 SD1b、SD2b 作为掩模,蚀刻位于非晶硅膜 SCa 和多晶硅膜 SCp 之上的 n 型的非晶硅膜。这时,位于非晶硅膜 SCa 之上的 n 型的非晶硅膜分离为漏区 SC1a 和源区 SC1b,位于多晶硅膜 SCp 之上的 n 型的非晶硅膜分离为漏区 SC2a 和源区 SC2b。这时,当蚀刻 n 型的非晶硅膜时,例如,如图 4C 所示,非晶硅膜 SCa 和多晶硅膜 SCp 的一部分也被除去而变薄。通过用这样的步骤形成半导体层,显示区域 DA 的 TFT 元件的半导体层 SC1 成为漏区 SC1a、源区 SC1b、沟道区 SC1c 都由非晶硅形成的半导体层。而外围区域 SA 的 MOS 晶体管的半导体层 SC2 成为漏区

SC2a 和源区 SC2b 由非晶硅形成、沟道区 SC1c 由多晶硅形成的半导体层。

然后，形成第二绝缘层 103 和第三绝缘层 104，形成通孔 TH 后，例如，形成 ITO 等光透射率高的导电膜，把该导电膜(ITO 膜)图形化，形成像素电极 PX。

图 9 是用于说明实施例 1 的 TFT 基板的制造方法的作用效果的示意剖视图。

把所述的非晶硅膜 SCa 多晶硅化的步骤，例如，必须照射连续振荡激光等能量束来加热非晶硅膜 SCa 使其熔融。这时，例如，当对外围区域 SA 的非晶硅膜 SCa 照射连续振荡激光时，例如，如图 9 所示，对位于外围区域 SA 的栅电极 GP2 之上的非晶硅膜 SCa 照射的能量束所引起的热通过第一绝缘层 102 传导给栅电极 GP2。这时，在位于栅电极 GP2 之上的部分和位于其外侧的部分，非晶硅膜 SCa 受到的热量（能量）的总量产生差值，会在结晶性上产生偏差。因此，如果像实施例 1 的 TFT 基板 1 的制造方法那样，薄薄地形成照射激光的区域（多晶硅化的区域）的栅电极 GP2 来减小热传导的量，就能减小在位于栅电极 GP2 之上的部分和位于其外侧的部分非晶硅膜 SCa 受到的热量的总量的差，能降低结晶性的偏差。栅电极 GP2 中使用的第一导电层 601 的热传导率越低，该效果越大，并且，膜厚越薄，该效果越大。

此外，如果像实施例 1 的 TFT 基板 1 的制造方法那样，薄薄地形成照射激光的区域（多晶硅化的区域）的栅电极 GP2，就能减小（降低）在位于栅电极 GP2 之上的部分和位于其外侧的部分的交界线产生的非晶硅膜 SCa 的台阶。因此，能够在照射激光使非晶硅膜 SCa 熔融时，减少从台阶的上面的部分流到下面的部分的熔融硅的量，能降低在台阶部分的膜剥离。栅电极 GP2 中使用的第一导电层 601 的膜厚越薄，该效果越大。

此外，在实施例 1 的 TFT 基板的制造方法中，能仅使激光照射的区域即形成要求以高速动作的第一驱动电路 DRV1 的区域 R1 和形

成第二驱动电路 DRV2 的区域 R2 的 MOS 晶体管的栅电极 GP2 变薄，显示区域 DA 的 TFT 元件的栅电极 GP1 能够取为与以往的液晶显示装置（TFT 基板）的栅电极相同程度的厚度。因此，例如，形成与栅电极 GP1 一体的扫描信号线 GL 时，能防止扫描信号线 GL 的布线电阻提高，能降低耗电的增大和像素部的信号延迟引起的动作故障。扫描信号线 GL，其一端延伸到位于显示区域 DA 的外侧的形成第二驱动电路 DRV2 的区域 R2，但是通过显示区域 DA 的部分的布线长度更长。因此，通过将扫描信号线 GL 中通过显示区域 DA 的部分取为与栅电极 GP1 相同的层叠结构，减小布线电阻的效果增大。这时，第一导电层 601 和第二导电层 602 为相同的材料，也能取得减小布线电阻的效果，但是，如果对第二导电层 602 使用电导率比第一导电层 601 高的材料，就能得到更大的效果。此外，第二导电层 602 也可使用熔点比第一导电层 601 低的材料，例如也可使用 Al。

此外，在实施例 1 的 TFT 基板的制造方法中，即使不加厚显示区域 DA 的 TFT 元件（MOS 晶体管）和外围区域 SA 的 MOS 晶体管的栅绝缘膜 102 的膜厚，也能减小栅电极 GP2 的热传导的影响引起的多晶硅膜的结晶性的偏差。因此，能避免由于把栅绝缘膜的膜厚加厚而产生的其他问题，例如晶体管特性中的 I_{ON} 的下降、 V_{th} 的偏差增大这样的问题和生产率下降这样的问题。

图 10A~图 10F 是用于说明实施例 1 的 TFT 基板的制造方法的变形例的示意剖视图。在图 10A~图 10F 中只示出在形成栅电极的步骤中成为特征的部分。此外，在图 10A~图 10F 中，单点划线的右侧表示形成在显示区域 DA 的 TFT 元件（MOS 晶体管）的栅电极 GP1 的形成步骤，单点划线的左侧表示形成在外围区域 SA 的 MOS 晶体管的栅电极 GP2 的形成步骤。

在实施例 1 的 TFT 基板的制造方法中，作为形成栅电极 GP1、GP2 的步骤，例如，考虑如图 6A~图 6E 所示，用第一抗蚀剂 701 除去位于 DA 的外侧的第二导电层 602，用第二抗蚀剂 702 把栅电极 GP1、GP2 图形化的步骤。可是，在该步骤中，在形成第一抗蚀剂

701 时和形成第二抗蚀剂 702 时，必须分别使用不同的掩模进行曝光、显影，所以生产率差。因此，在形成实施例 1 的 TFT 基板 1 的栅电极 GP1、GP2 时，例如，优选使用被称作半曝光或半色调曝光的曝光技术形成抗蚀剂，用通过 1 次曝光、显影形成的抗蚀剂进行外围区域 SA 的第二导电层 602 的除去和栅电极 GP1、GP2 的图形化。

在由使用了半曝光技术的抗蚀剂形成栅电极 GP1、GP2 时，首先，如图 10A 所示，形成玻璃基板 100（绝缘基板）上的氮化硅膜（SiN 膜）等基底绝缘层 101 后，继续形成第一导电层 601 和第二导电层 602。

接着，如图 10B 所示，对在第二导电层 602 之上涂敷的感光性抗蚀剂 703 进行半曝光。在进行半曝光时，例如，用使外围区域 SA 的形成薄的栅电极 GP2 的区域的光的透射量比显示区域 DA 的形成栅电极 GP1 的区域的光的透射量小的掩模（未图示），使对各区域照射的光 12（例如紫外线）的光量变化。这时，例如，当以显示区域 DA 的形成栅电极 GP1 的区域的抗蚀剂 703 完全感光的最短时间结束曝光时，外围区域 SA 的形成薄的栅电极 GP2 的区域中的抗蚀剂 703 以不完全的状态结束感光。因此，如果把该抗蚀剂 703 显影，则如图 10C 所示，外围区域 SA 的形成薄的栅电极 GP2 的区域中的抗蚀剂 703b 的膜厚比显示区域 DA 的形成栅电极 GP1 的区域的抗蚀剂 703a 膜厚薄。

在图 10B 和图 10C 所示的步骤中，列举了使用负片型的感光性抗蚀剂形成抗蚀剂 703a、703b 的情形，但是并不局限于此，例如，也能使用正片型的感光性抗蚀剂形成抗蚀剂 703a、703b。

接着，如图 10D 所示，把显示区域 DA 的形成栅电极 GP1 的区域的抗蚀剂 703a 和外围区域 SA 的形成薄的栅电极 GP2 的区域的抗蚀剂 703b 作为掩模，除去各区域的第二导电层 602 和第一导电层 601 中的不需要的部分。这时，外围区域 SA 的薄的栅电极在平面中观察的形状是与最终的栅电极 GP2 相同的图案，但是处于还残留有第二导电层 602（不要的导电层）的状态。

因此,接着,例如进行 O_2 灰化,如图10E所示,使形成在样品玻璃100上的全部抗蚀剂703a、703b减少位于外围区域SA的形成薄的栅电极GP2的部分的抗蚀剂703b的厚度d4的量。如果这样,外围区域SA的形成薄的栅电极GP2的部分没有抗蚀剂,只在显示区域DA的形成栅电极GP1的部分残留减少了抗蚀剂703b的厚度d4的量的抗蚀剂703a'。

接着,如图10F所示,当通过在 O_2 灰化后残留的抗蚀剂703a'作为掩模的蚀刻除去第二导电层602时,能够在外围区域SA形成只由第一导电层601构成的薄的栅电极GP2。

这样,如果使用半曝光技术,就能把用于形成厚度不同的栅电极GP1、GP2的抗蚀剂曝光、显影的步骤变为1次。

图11是用于说明实施例1的TFT基板的应用例的示意剖视图。在图11中,单点划线的右侧表示形成在显示区域DA的TFT元件(MOS晶体管)的栅电极GP1的剖面结构,单点划线的左侧表示形成在外围区域SA的MOS晶体管的栅电极GP2的剖面结构。

在实施例1中,例如,列举了第一导电层601和第二导电层602分别是单一的材料的情形,但是并不局限于此,也可以是第一导电层601或第二导电层602中的任意一者或双方是层叠了2层以上的导电层的结构。即,在只由第一导电层601形成的外围区域SA的栅电极GP2中,该第一导电层601例如可以是如图11所示3个导电层601a、601b、601c层叠的结构。这时,由第一导电层601和第二导电层602形成的显示区域DA的栅电极GP1例如可以如图11所示在由3个导电层601a、601b、601c构成的第一导电层601之上层叠由2个导电层602a、602b构成的第二导电层602。在是这样的结构时,例如,对导电层601b、602a使用Al,对导电层601a、601c、602b使用Mo或MoW合金。

图11所示的例子是第一导电层601的层叠结构和第二导电层602的层叠结构的组合的一个例子,显然,只要关于显示区域DA的栅电极GP1以及外围区域SA的栅电极GP2和扫描信号线GL的电

特性和热特性的关系满足实施例 1 中说明的条件，也可以是其他层叠结构。

[实施例 2]

图 12 是表示本发明实施例 2 的 TFT 基板的特征的示意剖视图。在图 12 中，单点划线的右侧表示形成在显示区域 DA 的 TFT 元件（MOS 晶体管）的栅电极 GP1 的剖面结构的一个例子，单点划线的左侧表示形成在外围区域 SA 的 MOS 晶体管的栅电极 GP2 的剖面结构的一个例子。

实施例 2 的 TFT 基板 1，例如，如图 12 所示，配置在外围区域 SA 的第一驱动电路 DRV1 等的 MOS 晶体管的栅电极 GP2 的厚度 d_2 比显示区域 DA 的 TFT 元件的栅电极 GP1 的厚度 d_1 薄。这时，外围区域 SA 的栅电极 GP2 只由第一导电层 601 形成，显示区域 DA 的栅电极 GP1 由第一导电层 601 和第二导电层 602 形成，这一点与实施例 1 的 TFT 基板 1 相同。

可是，在实施例 2 的 TFT 基板 1 中，显示区域 DA 的栅电极 GP1 为第二导电层 602 设置在玻璃基板 100（基底绝缘膜 101）和第一导电层 601 之间的结构。

此外，在实施例 2 中，在外围区域 SA 的 MOS 晶体管的栅电极 GP2 以及显示区域 DA 的 TFT 元件的栅电极 GP1 中使用的第一导电层 601 和只在显示区域 DA 的 TFT 元件的栅电极 GP1 中使用的第二导电层 602 可以是相同的材料，也可以是不同的材料。可是，第一导电层 601 的材料和第二导电层 602 的材料的组合如实施例 1 中说明的那样，优选第一导电层 601 的热传导率比第二导电层 602 的热传导率低，这时，进一步优选第二导电层 602 的电阻（布线电阻）比第一导电层 601 的电阻（布线电阻）低的组合。

图 13A~图 13E 是用于说明实施例 2 的 TFT 基板的栅电极的制造方法的示意剖视图。在图 13A~图 13E 中，只示出了在形成栅电极的步骤中成为特征的部分。此外，在图 13A~图 13E 中，单点划线的右侧表示形成在显示区域 DA 的 TFT 元件（MOS 晶体管）的栅电极

GP1 的形成步骤，单点划线的左侧表示形成在外围区域 SA 的 MOS 晶体管的栅电极 GP2 的形成步骤。

在实施例 2 的 TFT 基板 1 的制造方法中，形成显示区域 DA 的 TFT 元件的栅电极 GP1、第一驱动电路 DRV1 和第二驱动电路 DRV2 的 MOS 晶体管的栅电极 GP2 的步骤，首先如图 13A 所示，在玻璃基板（绝缘基板）100 上形成氮化硅（SiN 膜）等的基底绝缘层 101 后，形成第二导电层 602。

接着，如图 13B 所示，只在第二导电层 602 之上的显示区域 DA 之上形成抗蚀剂 701 后，用蚀刻除去位于显示区域 DA 的外侧（外围区域 SA）的第二导电层 602。

接着，除去抗蚀剂 701 后，如图 13C 所示，在玻璃基板 100 的整个面即显示区域 DA 和外围区域 SA 形成第一导电层 601。

接着，如图 13D 所示，形成抗蚀剂 702，进行把抗蚀剂 702 作为掩模的蚀刻，在显示区域 DA 除去第一导电层 601 和第二导电层 602 的不需要的部分，在其外侧的外围区域 SA 除去第一导电层 601 的不需要的部分。

然后，当除去抗蚀剂 702 时，如图 13E 所示，在显示区域 DA 形成第一导电层 601 和第二导电层 602 层叠的栅电极 GP1，在外围区域 SA 形成只由第一导电层 601 构成的薄的栅电极 GP2。

在用图 13A~图 13E 所示的步骤形成栅电极 GP1、GP2 时，所述第二导电层 602 和第一导电层 601 可以是相同的材料，也可以是不同的材料。当使用相同的材料时，例如使用 MoW 合金。此外，当使用不同的材料时，例如，对在外围区域 SA 的 MOS 晶体管的栅电极 GP2 中使用的第一导电层 601 使用 MoW 合金，对第二导电层 602 使用 Al。

此外，按这样的步骤形成各区域 DA、SA 的栅电极 GP1、GP2 使其在显示区域 DA 和其外侧的外围区域 SA 厚度不同且在外围区域 SA 的栅电极较薄，然后形成非晶硅膜 SCa，例如，把外围区域 SA 的非晶硅 SCa 多晶硅化。关于这时的步骤和取得的效果，如实施例

1 中所述。此外，关于把外围区域 SA 的非晶硅膜 SCa 多晶硅化后的步骤，用实施例 1 中说明的步骤进行即可，所以省略其说明。

这样，在实施例 2 的 TFT 基板 1 的制造方法中，在把外围区域 SA 的形成 MOS 晶体管的区域的非晶硅 SCa 多晶硅化时，能够减少位于栅电极 GP2 之上的部分和位于其外侧的部分的结晶性的偏差和在台阶部分的膜剥离。

此外，能防止显示区域 DA 的 TFT 元件的栅电极 GP1 和扫描信号线 GL 的布线电阻升高，减少耗电的增大和像素部的信号延迟引起的故障。

此外，能避免由于加厚各区域的 TFT 元件（MOS 晶体管）的栅绝缘膜 102 的膜厚而产生的其他问题，例如晶体管特性中的 I_{ON} 的下降、 V_{th} 的偏差增大等问题和生产率下降的问题。

在实施例 2 的 TFT 基板 1 的制造方法中，只在显示区域 DA 形成第二导电层 602 后，在整个面形成第一导电层 601，所以在外围区域 SA 只蚀刻第一导电层 601 即可。因此，即使第二导电层 602 和第一导电层 601 为相同的材料，例如 MoW 合金，也能防止外围区域 SA 的栅电极 GP2 的表面的平坦性变差。

此外，在实施例 2 中，例如列举第一导电层 601 和第二导电层 602 分别是单一的材料的情形，但是并不局限于此，当然，也可以是第一导电层 601 或第二导电层 602 中的任意一者或双方是层叠了 2 层以上的导电层的结构。

[实施例 3]

图 14A 和图 14B 是表示本发明实施例 3 的 TFT 基板的特征的示意剖视图。

图 14A 是表示显示区域的栅电极和外围区域的栅电极的剖面结构的一个例子的示意剖视图。图 14B 是表示显示区域的扫描信号线和外围区域的扫描信号线的连接部分的剖面结构的一个例子的示意剖视图。在图 14A 中，单点划线的右侧表示形成在显示区域 DA 的 TFT 元件（MOS 晶体管）的栅电极 GP1 的剖面结构的一个例子，单

点划线的左侧表示形成在外围区域 SA 的 MOS 晶体管的栅电极 GP2 的剖面结构的一个例子。此外，在图 14B 中，单点划线的右侧表示显示区域 DA 中的扫描信号线 GL 的剖面结构的一个例子，单点划线的左侧表示外围区域 SA 中的扫描信号线 GL 的剖面结构的一个例子。

在实施例 1 和实施例 2 中，说明了在显示区域 DA 的 TFT 元件的栅电极 GP1 中包含了在外围区域 SA 的 MOS 晶体管的栅电极 GP2 中使用的第一导电层 601 时的结构。在实施例 3 中，说明与这些结构不同的、在显示区域 DA 的 TFT 元件的栅电极 GP1 中不包含在外围区域 SA 的 MOS 晶体管的栅电极 GP2 中使用的第一导电层 601 时的结构。

实施例 3 的 TFT 基板 1 例如如图 14A 所示，配置在外围区域 SA 的第一驱动电路 DRV1 等的 MOS 晶体管的栅电极 GP2 的厚度比显示区域 DA 的 TFT 元件的栅电极 GP1 的厚度薄。这时，外围区域 SA 的栅电极 GP2 只由第一导电层 601 形成，这一点与实施例 1 或实施例 2 的 TFT 基板 1 相同。

可是，在实施例 3 的 TFT 基板 1 中，显示区域 DA 的 TFT 元件的栅电极 GP1 只由第二导电层 602 形成。这时，连接在显示区域 DA 的栅电极 GP1 上的扫描信号线 GL 例如如图 14B 所示，通过显示区域 DA 的部分由第二导电层 602 形成，通过外围区域 SA 的部分由第一导电层 601 形成。而且，构成一条扫描信号线 GL 的第一导电层 601 和第二导电层 602 例如在显示区域 DA 和外围区域 SA 的边界或其附近，以第二导电层 602 的端部跃到第一导电层 601 的端部之上的形式电连接。

在实施例 3 的结构的 TFT 基板 1 的制造方法中，形成栅电极 GP1、GP2、扫描信号线 GL 时，例如首先在玻璃基板 100 之上形成氮化硅膜等的基底绝缘层 101 后，继续形成第一导电层 601。接着，在第一导电层 601 之上形成抗蚀剂，蚀刻第一导电层 601，只在显示区域 DA 的外侧(外围区域 SA)形成扫描信号线 GL、第一驱动电路 DRV1

和第二驱动电路 DRV2 的 MOS 晶体管的栅电极 GP2 等。

接着，在玻璃基板 100 之上形成第二导电层 602。然后，在第二导电层 602 之上形成抗蚀剂，蚀刻第二导电层 602，只在显示区域 DA 形成与形成在外围区域 SA 的扫描信号线 GL 连接的扫描信号线 GL、显示区域 DA 的 TFT 元件的栅电极 GP1 等。

这时，例如，作为第一导电层 601 的材料，优选使用热传导率比第二导电层 602（例如铝）低的材料。而且，只要第一导电层 601 比第二导电层 602 薄地成膜而形成栅电极 GP2 等，就能取得与实施例 1 和实施例 2 中说明的 TFT 基板 1 同样的效果。

当然，在是实施例 3 这样的结构的 TFT 基板 1 时，例如，作为第一导电层 601 的材料，只要使用热传导率比第二导电层 602（例如铝）低的材料，各导电层 601、602 的厚度就可以几乎相同。可是，为了防止在使非晶硅 S_{Ca} 多晶硅化的步骤中，熔融的硅从台阶的上侧向下侧流下而在台阶部分发生膜剥离，优选尽可能薄地形成第一导电层 601。

以上，根据所述的实施例具体进行了说明，但是本发明并不局限于所述的实施例，显然，在不脱离其主旨的范围内能进行各种变更。

例如，TFT 基板 1 的显示区域 DA 的 TFT 元件、第一驱动电路 DRV1 和第二驱动电路 DRV2 的 MOS 晶体管可以是底栅结构，但并不局限于图 4A~图 4C 所示的结构，也可以是其它结构。

图 15 和图 16A~图 16C 是表示本发明的 TFT 基板的 MOS 晶体管的结构的另一个例子的示意图。

图 15 是用于说明图 4A 所示的 TFT 元件的平面结构的变形例的示意俯视图。

图 16A 是表示应用本发明的 TFT 基板的显示区域的 TFT 元件的概略结构的又一个例子的示意俯视图。图 16B 是表示应用本发明的 TFT 基板的外围电路的 MOS 晶体管的概略结构的又一个例子的示意俯视图。图 16C 是横向并列表示图 16A 的 E-E' 线的剖面结构的一个例子和图 16B 的 F-F' 线的剖面结构的一个例子的示意剖视图。在图

16C 中, (n+) 表示为高浓度的 n 型杂质区, (n-) 表示为低浓度的 n 型杂质区。

在实施例 1 至实施例 3 中, 在平面中观察显示区域 DA 的 TFT 元件的周边时的结构为图 4A 所示的结构, 作为栅电极 GP1 利用了局部增大扫描信号线 GL 的宽度 (y 方向的尺寸) 而设置的矩形的突出部分。可是, 显示区域 DA 的 TFT 元件的平面结构并不局限于此, 例如, 也可以如图 15 所示, 扫描信号线 GL 的宽度恒定, 在该扫描信号线 GL 之上设置半导体层 SC1。此外, 关于图像信号线 DL, 显然, 也可以代替把局部增大图像信号线 DL 的宽度 (x 方向的尺寸) 而设置的矩形的突出部分作为漏电极 SD1a 利用, 例如, 如图 15 所示, 使图像信号线 DL 的宽度恒定, 在图像信号线 DL 之下设置半导体层 SC1。

此外, 在显示区域 DA 的 TFT 元件 (MOS 晶体管)、外围区域 SA 的第一驱动电路 DRV1 和第二驱动电路 DRV2 的 MOS 晶体管为底栅结构时, 形成在各区域 DA、SA 的 MOS 晶体管并不局限于如图 4A~图 4C 所示的结构, 例如, 也能采用如图 16A~图 16C 所示的结构。这时, 对显示区域 DA 的各像素配置的 MOS 晶体管 (TFT 元件) 例如为如图 16A 和图 16C 所示的结构, 在形成于玻璃基板 100 的表面的基底绝缘层 101 之上形成有栅电极 GP1。栅电极 GP1, 例如与扫描信号线 GL 是一体的, 利用了局部增大扫描信号线 GL 的宽度 (y 方向的尺寸) 而设置的矩形的突出部分。

此外, 从玻璃基板 100 观察, 在栅电极 GP1 之上, 隔着第一绝缘层 (栅绝缘膜) 102 形成有半导体层 SC1。半导体层 SC1 由漏区 SC1a、源区 SC1b、以及沟道区 SC1c 这 3 个区域构成, 各区域由非晶硅等非晶半导体形成。当 TFT 元件是 N 沟道 MOS 晶体管时, 半导体层 SC1 的漏区 SC1a 和源区 SC1b 例如是作为杂质注入了磷的 n 型半导体区域, 沟道区 SC1c 是本征 (i 型) 的非晶半导体、或杂质浓度非常低的 n 型的非晶半导体、或杂质浓度非常低的 p 型的非晶半导体中的任意一个。

此外,从玻璃基板 100 观察,在半导体层 SC1 的上方,隔着第四绝缘层 105 形成有图像信号线 DL 和源电极 SD1b,图像信号线 DL 通过通孔 TH1 与半导体层 SC1 的漏区 SC1a 连接,源极 SD1b 通过通孔 TH2 与半导体层 SC1 的源区 SC1b 连接。

此外,在图像信号线 DL 和源电极 SD1b 的上方,隔着第二绝缘层 103 和第三绝缘层 104 形成有像素电极 PX。像素电极 PX 通过通孔 TH3 与源电极 SD1b 连接。

在图 16A 所示的例子中,使图像信号线 DL 的宽度(x 方向的尺寸)恒定,在图像信号线 DL 和半导体层 SC1 在平面观察时重叠的区域中形成有通孔 TH1,但是并不局限于此,例如,当然也可以形成把图像信号线 DL 的宽度局部增大的矩形的突出部分,把该突出部分作为 TFT 元件的漏电极 SD1a 利用。

这时,外围区域的 MOS 晶体管例如成为如图 16B 和图 16C 所示的结构,在形成于玻璃基板 100 的表面的基底绝缘层 101 之上形成有栅电极 GP2。

此外,从玻璃基板 100 观察,在栅电极 GP2 之上,隔着第一绝缘层形成有半导体层 SC2。在将外围区域的 MOS 晶体管取为 N 沟道 MOS 晶体管时,例如,优选采用载流子更顺畅地移动的 LDD 结构(Lightly Doped Drain 结构)。这时,半导体层 SC2 由 2 个漏区 SC2a、SC2d、2 个源区 SC2b、SC2e、以及沟道区 SC2c 这 5 个区域构成,5 个区域全部由多晶硅等多晶半导体形成。这时,2 个漏区 SC2a、SC2d 例如是作为杂质注入 P^+ (磷离子) 的 N 型半导体区域,并且靠近沟道区 SC2c 的区域 SC2d 的杂质浓度比远离沟道区 SC2c 的区域 SC2a 低。同样,2 个源区 SC2b、SC2e 也是例如作为杂质注入了 P^+ (磷离子) 的 N 型半导体区域,并且,接近沟道区 SC2c 的区域 SC2e 的杂质浓度比远离沟道区 SC2c 的区域 SC2b 低。此外,沟道区 SC2c 是本征(i 型)的多晶半导体、或杂质浓度非常低的 n 型的多晶半导体、或杂质浓度非常低的 p 型的多晶半导体中的任意一个。特别是如半导体层 SC2 那样由多晶半导体(多晶硅)形成时,通过对沟道区 SC2c

稍微添加杂质，能控制 MOS 晶体管的阈值。

此外，从玻璃基板 100 观察，在半导体层 SC2 的漏区 SC2a 之上形成有漏电极 SD2a，在源区 SC2b 之上形成有源极 SD2b。漏电极 SD2a 通过通孔 TH4 与漏区 SC2a 连接，源电极 SD2b 通过通孔 TH5 与源区 SC2b 连接。

当形成在 TFT 基板 1 的显示区域 DA 的 TFT 元件的结构和形成在外围区域 SA 的驱动电路 DRV1、DRV2 的 MOS 晶体管的结构为如图 16A~图 16C 所示的结构时，例如，通过将各区域 DA、SA 的 MOS 晶体管的栅电极 GP1、GP2 的结构取为实施例 1 至实施例 3 中所说明的结构，能够取得与由各实施例中列举的 TFT 基板 1 及其制造方法取得的效果相同的效果。

此外，在形成如图 16A~图 16B 所示的结构 MOS 晶体管（TFT 元件）时，例如，形成非晶硅膜 SCa，使外围区域 SA 的非晶硅膜 SCa 多晶硅化后，不必形成如实施例 1 中说明的 n 型的非晶硅膜。取而代之地，例如，把使外围区域 SA 的一部分或全部多晶硅化后的非晶硅膜 SCa 图形化为岛状后，对岛状的非晶硅膜 SCa（半导体层 SC1）和多晶硅膜 SCp（半导体层 SC2）注入杂质，形成半导体层 SC1 的漏区 SC1a 和源区 SC1b、半导体层 SC2 的漏区 SC2a、SC2d 和源区 SC2b、SC2e。这时的杂质注入步骤可以是在以往的第一基板 1 的制造方法中应用的步骤，所以省略详细的说明。

这样，只要是形成在显示区域 DA（第一区域）的 TFT 元件（MOS 晶体管）、形成在外围区域 SA（第二区域）的 MOS 晶体管在基板和半导体层之间具有栅电极的底栅型，并且形成在一个区域中的 MOS 晶体管的半导体层是非晶硅膜，形成在另一区域中的 MOS 晶体管的半导体层包括多晶硅膜的结构，就能在任何结构的情况下应用本发明。

在实施例 1 至实施例 3 中，列举了显示区域 DA 的 TFT 元件的半导体层 SC1 由非晶硅 SCa 形成，外围区域 SA 的 MOS 晶体管的半导体层 SC2 用由带状晶体的集合体构成的多晶硅 SCp 形成的情形，

但是并不局限于此，当然，在外围区域 SA 的 MOS 晶体管的半导体层 SC2 例如由如图 8B 的上侧所示的由微晶或粒状晶体等微小晶体 11p 的集合体构成的多晶硅形成时，也能应用本发明。

此外，在实施例 1 至实施例 3 中，列举了作为用于形成半导体层 SC1、SC2 的半导体材料使用了硅的情形，但是，当然只要是把非晶状态的材料加热而变换为多晶状态的半导体材料，就并不局限于硅，也可以使用其它半导体材料。

当然，本发明并不局限于栅绝缘膜是氧化膜的 MOS 晶体管，也能应用于栅绝缘膜是氧化膜以外的绝缘膜的情形。即，本发明能在具有半导体层只由非晶半导体形成的 MIS 晶体管、半导体层包括多晶半导体的 MIS 晶体管的 TFT 基板中应用。

此外，在按如实施例 1 至实施例 3 中表示的步骤形成栅电极 GP1、GP2 和扫描信号线 GL 时，例如，优选显示区域 DA 的栅电极 GP1 和扫描信号线 GL 为从下按 MoW 合金、Al、MoW 合金的顺序层叠的层叠布线，外围区域 SA 的栅电极 GP2 及其布线为 MoW 合金的单层的布线。

此外，在实施例 1 至实施例 3 中，优选显示区域 DA 的栅电极 GP1 和扫描信号线 GL 在同一工序中一并形成。即，优选扫描信号线 GL 以与显示区域 DA 的栅电极 GP1 相同的层叠结构与栅电极 GP1 一体地形成。

虽然栅电极 GP1 和扫描信号线 GL 也能用不同的工序形成，但是，在这种情况下，必须考虑用于加工栅电极 GP1 的掩模和用于加工扫描信号线 GL 的掩模的对位偏移来设计用于加工像素内的其他构成要素的掩模。因此，必须把各掩模的容限取得很大，作为结果，例如，有可能引起像素的开口率的下降。

而通过用同一工序一并形成栅电极 GP1 和扫描信号线 GL，能够减小用于加工像素内的其他构成要素的掩模的容限，能提高像素的开口率。

此外，实施例 1 至实施例 3 说明了在如图 1A、图 1B、图 2、图

3 所示的结构的液晶显示面板的 TFT 基板 1 中应用本发明时的栅电极 GP1、GP2 的结构和制造方法。可是，本发明当然并不局限于这样的液晶显示面板的 TFT 基板 1，例如，也能在使用有机 EL (ElectroLuminescence) 的自发光型的显示面板等所使用的基板中应用。




图1A




图1B




图2




图3




图 4A




图 4B




图 4C





图5






图 7A




图 7B




图 7C




图 8A




图 8B




图 9




图10A




图10B




图10C




图10D




图10E




图10F




图11




图12




图 13A




图 13B




图 13C




图 13D




图 13E

SA DA




图14A




图14B




图15




图16A




图16B




图16C