

[51] Int. Cl⁷
H01L 21/28 H01L 21/768
H01L 21/336

[21] ZL 专利号 96102945.5

[11] 授权公告号 CN 1092840C

[74] 专利代理机构 中国专利代理(香港)有限公司

代理人 萧掬昌 叶恺东

[73] 专利权人 株式会社半导体能源研究所

[72]发明人 菅原彰 小沼利光


US 5146301A 1992. 9. 8 H01L27/01

审查员 唐跃强

权利要求书 3 页 说明书 14 页 附图 10 页

[57] 摘要

在主要由铝制成的电极上形成抗蚀掩模。在电解液中通过进行阳极氧化在不包括被掩盖的区域外的电极上形成阳极氧化膜。由于阳极氧化膜不在被掩盖处形成,在被掩盖区域中很容易形成接触孔。除去一部分与形成接触电极中的窗口对应的栅电极,在形成接触电极时可将栅电极隔开。(图7)



ISSN 1008-4274

知识产权出版社出版

权 利 要 求 书

1. 一种制造半导体器件的方法, 包括下列步骤:

在一个衬底的一个绝缘表面上形成一个半导体层;

5 紧靠所述半导体层制备一个包括可阳极氧化材料的布线, 在两者之间有一个绝缘层;

在要用作一个接触区的所述布线的一个第一部分上和在所述布线要分开处的所述布线的一个第二部分上形成掩模;

10 仅阳极氧化所述布线的露出表面, 其中所述第一和第二部分因有所述掩模不被阳极氧化;

在所述阳极氧化后除去所述掩模;

通过刻蚀以露出所述布线的第一和第二部分;

续所述刻蚀后, 在所述布线的第一和第二部分上形成一个导电膜;
以及

15 对所述导电膜构图, 形成与所述布线的第一部分接触的电极并在所述第二部分隔开所述布线。

2. 根据权利要求 1 所述的方法, 其特征在于, 所述布线包括铝。

3. 根据权利要求 1 所述的方法, 其特征在于, 所述阳极氧化是在电解液中以所述布线作为阳极来进行的。

20 4. 根据权利要求 1 所述的方法, 其特征在于, 在所述阳极氧化后和在露出所述布线的第一和第二部分前, 除去所述掩模。

5. 根据权利要求 1 所述的方法, 其特征在于, 所述半导体层包括形成在一绝缘表面上的结晶硅。

6. 一种制造半导体器件的方法, 包括下列步骤:

25 制备一个具有绝缘表面的衬底;

在所述绝缘表面上形成多个半导体小岛;

在每个半导体小岛上形成绝缘膜, 所述绝缘膜起作晶体管栅绝缘膜的作用;

在所述衬底上形成栅极布线, 所述栅极布线包括在所述半导体小岛

The figure consists of six sub-diagrams arranged in two rows of three. Each sub-diagram shows a grid of cells. In the first row, the patterns are: a horizontal line of three cells; a horizontal line of three cells with one cell above the center; a horizontal line of three cells with two cells above the center. The second row shows more complex patterns: a horizontal line of three cells with a vertical line of three cells above the center; a horizontal line of three cells with a vertical line of three cells above the center and one cell to the left of the center; a horizontal line of three cells with a vertical line of three cells above the center and two cells to the left of the center. The patterns continue to evolve in a more complex, fractal-like manner in the subsequent diagrams.

将所述栅极布线的露出表面阳极氧化以在其上形成阳极氧化膜，其中所述第一和第二部分由于所述掩模不受所述阳极氧化作用；

至少用所述栅极布线作为掩模将掺杂的离子注入所述半导体小岛，
述半导体小岛中形成杂质区；

选择性地刻蚀所述层间绝缘膜，以便形成所述半导体小岛的接触孔和栅极布线的第一部分，并露出布线的所述第二部分；

通过选择性刻蚀将所述导膜刻构图，以形成所述栅布线 and 所述半导体小岛的电极，并同时在所述第二部分隔开所述栅极布线。

在一个衬底上形成一个包括可阳极氧化材料的栅极布线，所述栅极布线包括紧靠一个半导体层的一个栅电极；

使所述栅极布线的表面阳极氧化, 其中, 由于存在所述掩膜, 所述栅极布线的受到所述掩膜覆盖的一部分不被氧化;

除去所述掩膜后在所述栅极布线上形成一个绝缘膜;

在所述绝缘膜上和所述孔内形成导电膜; 以及

8. 根据权利要求 7 所述的方法, 其特征在于, 所述半导体层包括形成在一个绝缘表面上的结晶硅。

9. 根据权利要求 7 所述的方法, 其特征在于, 所述互连是电连接至所述半导体层。

10. 根据权利要求 7 所述的方法, 其特征在于, 所述互连是电连接至所述栅电极。

5 11. 根据权利要求 7 所述的方法, 其特征在于, 所述布线包含从钽和铝组成的一组中选择出的材料。

说明书

制造半导体器件的方法

本发明涉及一种在电极上形成布线接触的方法，或形成一种仅由铝或主要由铝制成的布线。

已经知道有一种薄膜晶体管是由图 5A 至 5D 所示的方法制造的。这类薄膜晶体管在玻璃衬底上形成，并具有很小的截止电流，这对于液晶显示器件或其它薄膜集成电路是非常重要的因素。

在图 5A 至 5D 所示的薄膜晶体管中，截止电流特性通过偏移栅区而得以改进，这些偏移的区域是在沟道形成区和源/漏区之间形成的电缓冲区。如图 5A 至 5D 所示的结构在例如日本未审查的专利公开第 4-360580 中有所说明。

图 5A 至 5D 所示的薄膜晶体管的制造方法将在下面扼要加以叙述。首先，先制备玻璃衬底 201，并用溅射或等离子 CVD 法在该衬底的表面上形成氧化硅膜 202。氧化硅膜 202 作为打底薄膜防止杂质或类似物扩散到玻璃衬底 201。然后用等离子 CVD 或低压热 CVD 来沉积非晶硅膜。如果需要，可通过加热处理或用激光照射使非晶硅膜结晶。在不需高质量性能的场所，可让非晶硅膜维持原状不变。

在给非晶硅膜构图以形成薄膜晶体管的有源层 203 之后，用等离子 CVD 或溅射法沉积起栅绝缘膜作用的氧化硅膜 204。然后通过沉积和对铝膜构图以形成栅电极 205。该栅电极 205 称为第一层布线。(图 5A)

随后，用栅电极 205 作为阳极通过阳极氧化法在栅电极 205 周围形成阳极氧化层 206。在具有图 5A 至 5B 结构的薄膜晶体管中，形成

阳极氧化层 206 的技术是很重要的。(图 5B)

然后,如图 5C 所示,用离子注入法或等离子掺杂,将杂质(假定为磷(P)离子)注入有源层 203 以形成源/漏区。在此步骤中,在栅电极 205 下面和其周围的阳极氧化层 206(两者都作为掩模),设有杂质离子注入区 208 和 209。另一方面,离子注入区 207 和 210,从而分别形成源区和漏区。在没有接纳杂质离子的区中,在阳极氧化层 206 下面的区 208 造成偏移栅区,而栅电极 205 下面的区 209 造成沟道形成区。

由于可以自对准方式进行图 5C 的杂质离子注入步骤,不需进行作为掩模对准步骤的复杂步骤,使这种制造方法有非常高的生产率。此外,所得器件具有特性变化非常小的优点。

在图 5C 的离子注入步骤之后,沉积一层作为层间绝缘膜的氧化硅 211。接触孔形成后,形成源电极 212 和漏电极 213。同时也形成栅电极 205 的引出电极 214。虽然在图 5D 中,源和漏电极 212 和 213 及栅电极 205 的引出电极 214 看起来好像是在相同的横截面中,但实际上,如果假定栅电极 205 是在纸张表面上,则引出电极 214 是在观看者这一侧或在其对侧,源和漏电极 212 和 213 及引出电极 214 称之为第二层布线。

使用图 5A 至 5D 制造方法的薄膜晶体管在特性上和形成偏移栅区的方法上是很优越的。

对于大面积有源液晶显示器件或其他大规模集成电路的应用中,用铝的栅电极在降低布线电阻方面很有好处。这在以电压控制的器件-绝缘栅场效应晶体管中是很重要的。图 5A 至 5D 的结构之所以还有好处,是因为栅电极和栅布线都覆盖以具有高击穿电压的致密阳极氧化膜,故可以大大降低不希望有的漏电或与在层间绝缘膜上形成的各种布线的相互作用。

虽然图 5A 至 5D 的薄膜晶体管是很有用的,但图 5D 的步骤涉及

的情况很困难。在图 5D 步骤中，不仅要形成源和漏电极 212 和 213 的接触孔，也要形成栅电极 205 的引出电极 214 用的接触孔。

对于源和漏电极 212 和 213 的接触孔的形成要部分除去的膜是氧化硅膜 211 和 204。因此，使用例如缓冲氢氟酸(BHF)的氢氟酸类型来进行湿法刻蚀。由于缓冲氢氟酸对硅的刻蚀率远小于氧化硅，当刻蚀到有源层 203 时，就可以结束刻蚀；亦即有源层 203 可用作刻蚀抑制层。

图 6A 和 6B 为用氢氟酸型刻蚀剂刻蚀氧化硅 206 的情况。首先，如图 6A 所示，用氢氟酸型刻蚀剂(例如缓冲氢氟酸)刻蚀氧化硅膜 211。然后刻蚀氧化铝层 206，其中在进行刻蚀氧化层 206 的同时也刻蚀铝栅电极 205。

氧化层 206 和栅电极 205 分别具有 2,000 Å 和 4,000 至 7,000 Å 的厚度。通常，氧化铝的刻蚀率较铝高约几十个百分点。氧化层 206 的刻蚀虽然不均匀，不精细，但可将之除去以致逐渐崩解。因此，当到达氧化层 206 的刻蚀完成的时刻，在栅电极 205 中出现必需的过刻蚀，如图 6B 中 302 所示。结果，同样会出现的是，氧化层 206 和氧化硅膜 211 留在过刻蚀部分上面的部分会倒塌。这可理解为与卸下 (lift-off) 方法的刻蚀处理相似的现象。

为解决上述现象，本发明人发展了一套技术，其中刻蚀剂改变为铬酸混合物所处的情况是在氧化硅膜的主要部分已被除去，而氧化铝层 206 是用铬酸混合物来刻蚀之际。用氢氟酸型刻蚀剂特别是缓冲氢氟酸来刻蚀氧化硅膜 211 时是高度可重现的，而且可以定量测定。因此，在氧化铝层 206 已露出的时刻来改变刻蚀剂是比较容易的做法。

铬酸混合物溶液是由铬酸加含磷酸、醋酸和硝酸的溶液制成的。只有氧化铝层 206 可用铬酸混合物作选择性地刻蚀，因为这时已没有能力刻蚀铝了。亦即，铬酸混合物使铝栅电极 205 可作刻蚀抑制层。

然而，还有新的问题出现。那就是铬酸混合物的组成在刻蚀期间会有相当大的变化，其刻蚀效果会随制造步骤改变。因为这会使生产的器件失效且使器件中的特性改变，故这是不希望出现的。

另一个问题是，当用铬酸混合物除去氧化铝层 206 时，在铝栅电极 205 的露出表面上形成了钝化膜。虽然正是这个钝化膜抑制了主要由铝制成的栅电极 205 的刻蚀，由于其电阻率高，它损害了引出电极 (由图 5D 中的 214 所示) 和栅电极 205 之间的电接触。

为解决这个问题，需用氢氟酸型刻蚀剂以除去钝化膜，但这会以如图 6B 所示的方式使刻蚀过程损伤栅电极 205。此外，由于钝化膜很薄，需要用精巧的刻蚀处理，重复率当然很低。这导致生产率的严重问题。

另一种解决刻蚀氧化铝层 206 的方法是使用干式刻蚀。然而现在还没有干式刻蚀方法可选择性且高重复率地刻蚀氧化铝层 206。

此外，实际上的正常做法是同时生产多个而不是一个薄膜晶体管。

例如，在结合有外围驱动器电路的有源矩阵液晶显示器件中，在同一衬底上形成了排成阵列的几百个乘几百个或更多的薄膜晶体管和组成外围驱动器电路的薄膜晶体管(至少几百个)。

在这种情况下，通常的做法是在所有薄膜晶体管共同步骤的制造步骤中进行阳极氧化。(诚然可以想像在多个步骤中进行阳极氧化，但这会使制造工序复杂，引起例如降低生产和增加制造成本的问题。)

在这种阳极氧化步骤中，所有薄膜晶体管的栅电极在电气上都连接在一起。因此，阳极氧化步骤后，在需要的部分需要有一个使栅电极彼此隔开的步骤。

这样做不局限于有源矩阵液晶显示器件的情况，也可用于制造其他集成电路的情况。

另一方面，为了在有源矩阵液晶显示器件和其他薄膜集成电路的制造中降低成本和增加产量，很重要的是减少制造步骤的数目。

例如，在，目前有源矩阵液晶显示器件的扩大使用强烈地和降低制造成本有关。在使用有源矩阵液晶显示器件的新近发展的各种信息处理装置中，后者占了信息处理装置制造成本的大部分。因此降低有源矩阵显示器件的制造成本导致信息处理装置制造成本的降低。

另一方面，薄膜晶体管的制造工序是造成有源矩阵液晶显示器件大部分制造工序的原因。因此，降低薄膜晶体管的制造成本对于降低有源矩阵液晶显示器件的制造成本是很重要的。

如上所述，虽然用阳极氧化法在铝栅极周围形成氧化层，然后用离子注入法以氧化铝层作为掩模按自对准方式形成偏移栅区的技术在某些方面有其优点，但它也与制造中的问题有关，即难于通过刻蚀氧化铝层以形成接触孔。

本发明的目的是要解决上述问题。本发明的另一个目的是提供一种技术，它可以容易地和高重复率地形成接触电极或铝电极用的布线或在布线周围形成氧化铝层。

各种使用薄膜晶体管的器件(例如有源矩阵液晶显示器件)的扩大使用和薄膜晶体管制造成本的降低有关。因此，极其重要的是从工业观点尽量降低薄膜晶体管的制造步骤的数目，从而降低其制造成本。

因此，本发明再一个目的是要尽量减少薄膜晶体管制造工序的步骤数目，这种薄膜晶体管各具有一种结构，其中氧化层是用阳极氧化法在铝栅电极周围形成的，从而可以降低薄膜晶体管的制造成本。

根据本发明的一个方面，提供了一种半导体器件的制造方法，它包括下列步骤：

形成只由或主要由铝制成的布线或电极；

至少在以后要形成接触的布线或电极的区域中，以及在以后要分

开的布线或电极的区域中形成掩模; 以及

在电解液中通过使用布线或电极作为阳极进行阳极氧, 以化在不包括已经形成掩模的区域中的布线或电极上形成阳极氧化膜。

在上述方法中, “主要由铝制成” 指铝和某些元素混合。例如, 硅和稀土元素, 例如钪, 可以 0.1 至 1 % 的量混入铝中, 以防止它在例如于半导体制造工序中进行的热处理中的异常生长。

图 1A 至 1D 展示上述方法的实施例, 这是在玻璃衬底上制造薄膜晶体管的工序。首先, 在图 1A 所示的步骤中, 形成由混有钪的铝制成的栅电极 105, 然后形成抗刻蚀的掩模 106 和 107。此后, 在电解液中用阳极氧化法在不包括已掩遮的区域中的栅电极 105 上形成阳极氧化膜 108。

在移后应形成栅电极 105 的接触电极处的区域中形成掩模 106。在稍后要分开的栅电极 105 的区域中形成掩模 107。

根据本发明的另一方面, 提供了一种半导体器件的制造方法, 它包括下列步骤:

形成只由或主要由铝制成的布线或电极;

至少在稍后要形成接触处的布线或电极的区域中和在稍后要分开的布线或电极处的区域中, 形成掩模;

在电解液中用布线或电极作为阳极通过进行阳极氧化, 在不包括已形成掩模处的区域中的布线或电极上形成阳极氧化膜;

形成氧化硅膜以便覆盖布线或电极;

部分刻蚀氧化硅膜, 从而露出未形成阳极氧化膜处的区域中的布线或电极;

在整个结构上形成金属膜; 以及

对金属构图, 从而形成布线或电极的接触并在不同的地方分开布线或电极。



图 1A 至 1D 展示上述方法的具体实施例。参看图 1A，首先形成主要由铝制成的栅电极 105。然后，分别在稍后要形成接触电极处的区域中和在稍后要分开的栅电极处的区域中形成抗蚀掩模 106 和 107。此后，在不包括在电解液中通过阳极氧化掩盖的区域中的栅电极 105 上形成阳极氧化膜 108。(图 1A)

接着，在图 1C 所示步骤中，沉积一作为层间绝缘膜的氧化硅膜 100。将氧化硅膜 100 部分刻蚀，就形成栅电极 105 的接触孔 113 和窗口 114。

在这种情况下，形成构成接触电极和布线的金属膜 117。然后形成对金属膜 117 构图的抗蚀掩模 118。(图 1C)

此后，通过刻蚀，即对金属膜 117 构图而形成栅电极 105 的接触。同时，通过除去和刻蚀窗口 114 区域中的金属膜 117 和栅电极 105 而将栅电极分开。(图 1D)

刻蚀氧化硅膜 100 用的刻蚀剂的实例为氢氟酸型刻蚀剂例如氢氟酸、缓冲氢氟酸(BHF)、混有醋酸的氢氟酸或缓冲氢氟酸，这些氢氟酸型刻蚀剂加入了表面活性试剂。缓冲氢氟酸的一种实例为氟化氨和氢氟酸(10: 1)的混合物。这些氢氟酸型刻蚀剂对氧化硅和铝的刻蚀率比对硅的高得多。因此，他们在选择性地除去一种只由或主要由氧化硅或铝制成的构件，或在这种构件中形成接触孔时是很有用的。

另一种做法是使用例如 CF_4 或 CHF_3 的氟类气体来进行干式刻蚀。

根据本发明再另一个方面，提供了一种制造半导体器件的方法，它包括下列步骤：

在半导体上形成绝缘膜；

在绝缘膜上形成只由或主要由铝制成的布线或电极；

至少在稍后要形成接触处的布线或电极的区域中,和在稍后要分开处的布线或电极的区域中形成掩模;

在电解液中用布线或电极作为阳极进行阳极氧化以在不包括已形成掩模处的区域中的布线或电极上形成阳极氧化膜;

除去该掩模;

形成绝缘膜,以覆盖布线或电极;

同时形成半导体和布线或电极用的接触孔,并在稍后要分开处的区域中露出布线或电极;

在整个表面上形成金属膜;以及

对金属膜构图,从而形成布线或电极的接触,并在有这样意图的区域中将布线或电极分开。

根据本发明再一个方面,提供了一种制造半导体器件的方法,它包括下列步骤:

形成只由或主要由铝制成的布线或电极;


使用布线或电极作为阳极在电解液中进行阳极氧化,以在不包括其预定区域的布线或电极上形成阳极氧化膜;以及

形成布线或电极的预定区的接触电极,并同时除去布线或电极的部分。

值得注意的是,本发明可尖用于制造不仅是薄膜半导,也可以是一般的MOS晶体管。

根据本发明,在阳极氧化步骤,通过在只由或主要由铝制成的布线或电极上或其附近形成阳极氧化层,以在事前形成掩模来将选择区排除在外,可以容易地在随后的步骤中形成上述布线或电极的接触孔。结果,其阳极氧化膜是在只由或主要由铝制成的布线或电极上及附近形成的半导体器件的生产率和产量可大大加以改进。

此外,也通过掩模方法,在上述阳极氧化步骤之前的形成掩模的



上述步骤中，形成这样一种区域，此区中的多个薄膜晶体管的栅电极稍后要彼此分开，且此区可防止被阳极氧化膜覆盖。在随后用构图来形成布线和电极的步骤中也可在此区实现刻蚀。结果，不需独立的步骤使栅电极彼此分开。

图 1A 至 1D、图 2A 至 2D、图 3A 至 3D 和图 4A 至 4D 为根据本发明第一实施例的制造薄膜晶体管工序的截面视图；

图 5A 至 5D 是常规的制造薄膜晶体管工序的截面视图；

图 6A 和 6B 为图 5D 所示的接触孔的放大视图；

图 7 为一例薄膜晶体管的电路构图；

图 8 为对应于图 7 的电路图；

图 9A 和 9B 及图 10A 和 10B 为根据本发明第一实施例的制造薄膜晶体管工序的顶视图；以及

图 11A 和 11B 为根据本发明第二实施例的制造薄膜晶体管工序的截面视图。

实施例 1

本实施例的特征在于，在形成具有主要由铝制成的栅电极的薄膜晶体管中，阳极氧化层不是形成在一部分栅电极上，这部分是用作栅电极的接触部分。这个实施例还有的特征在于，在形成多个薄膜晶体管的同时也作为形成源/漏区的接触电极或布线甚或作为栅电极的接触电极或布线的必须步骤，也是将栅电极彼此分开的步骤。

图 1A 至 1D、图 2A 至 2D、图 3A 至 3D 和图 4A 至 4D 展示了根据这个实施例的制造工序。图 2A 至 2D 为取自沿图 1A 的 A-A' 线的截面视图。图 2A 至 3D 为取自沿图 1A 的 B-B' 线的截面视图。图 4A 至 4D 为取自沿图 1A 的 C-C' 线的截面视图。图 1A、2A、3A 和 4A 彼此互相对应，图 1B、2B、3B 和 4B 彼此互相对应，等等。

首先，3,000 Å 原的氧化硅膜 102 作为打底涂层膜以等离子 CVD

法沉积在玻璃衬底 101 上。虽然在本实施例中因假定为生产有源矩阵液晶显示器件的工序而使用玻璃衬底，但其他适用的绝缘衬底或具有绝缘表面的衬底也可以使用。

用等离子 CVD 法或低压热 CVD 法在打底涂层膜 102 上沉积 500 Å 原的非晶硅膜。此非晶硅膜为起始膜，用以形成计划中的薄膜晶体管的有源层，这里的有源层是半导体层，层中形成了源/漏区和沟道形成区。

然后通过加热或用激光照射使非晶硅膜结晶。在此实施例中，结晶硅膜是用 KrF 激光照射形成的。这样形成的结晶硅膜被构图成薄膜晶体管的有源层 103。图 9A 是在这情况下的有源层 103 的顶视图。

虽然图 9A 展示的只有一个有源层 103，但与几百至几十万或更多薄膜晶体管对应的有源层 103，是在生产有源矩阵液晶显示器件的像素区和外围驱动电路中，通过在几十厘米 × 几十厘米的玻璃衬底 101 上构图同时形成的。

在有源层 103 形成后，用等离子 CVD 法沉积 1,000 Å 厚的氧化硅膜 104 作为栅绝缘膜。用电子束蒸发或溅射法沉积此后成为栅电极的主要由铝制成的 5,000 Å 厚的膜。为防止铝的异常生长，钽以 0.1Wt% 混入上述膜中。

然后将主要由铝制成的膜构图成栅电极 105。该栅电极(也叫做栅布线)105 称为第一层布线。

然后在栅电极 105 上形成抗蚀掩模 106 和 107。下一步骤在已形成抗蚀掩模的区域中形成栅电极 105 的接触孔。稍后在已形成抗蚀掩模 107 处的区域中进行栅电极的分开。

接着，在电解液中以阳极氧化法形成主要由铝制成的材料的氧化物制成的层 108。氧化层 108 的厚度设定为 2,000 Å。在本实施例中，

pH 值经氨调节成中性的乙二醇溶液被用作电解液。

在这阳极氧化步骤中，被抗蚀掩模 106 和 107 覆盖的栅电极 105 的部分并不接触电解液，故此处不进行氧化，其上也不形成氧化层 108。

如此，可得图 1A、2A、3A 和 4A 所示的情况。图 9B 是这种情况的顶视图。图 2A 的横截面沿图 9B 中的线 D-D' 取得，图 1A 的横截面沿图 9B 中的线 E-E' 取得，图 3A 的横截面沿图 9B 的线 F-F' 取得，而图 4A 的横截面沿图 9B 中的线 G-G' 取得。

阳极氧化步骤完成后，除去抗蚀掩模 106 和 107。然后注入杂质以形成源/漏区。在这实施例中，形成 N 沟道薄膜晶体管。用等离子掺杂以注入 P(磷)离子。(图 1B、2B、3B 和 4B)。

用 P 离子的注入形成源区 109 和漏区 112。同时形成沟道形成区 111 和偏移栅区 110。

之后，使用 TEOS 气体，通过等离子 CVD 法沉积一层 2,000 Å 厚的氧化硅膜作为层间绝缘膜。然后如图 2C 所示分别形成源区 109 和漏区 112 的接触孔 115 和 116。同时如图 1C 和 3C 所示，形成栅电极 105 的接触孔 113，并通过如图 1C 和 4C 所示，除去在隔开区域中的一部分氧化硅膜 100。亦即同时形成接触孔 113、115 和 116 及窗口 114。

通过使用缓冲氢氟酸和醋酸的混合刻蚀剂的湿法刻蚀完成上述步骤。在该步骤中，在相应于接触孔 115 和 116(见图 2C)的区域，一旦完成氧化硅膜 100 的刻蚀就开始刻蚀氧化硅膜 104。在和接触孔 113(见图 3C)和窗口 114(见图 4C)的区域中，一旦完成氧化硅 100 的刻蚀就开始刻蚀栅电极 105。

虽然图中的氧化硅膜 100 画成好像厚度不均匀，但因其相应于栅电极 105 的区域中升高了其厚度，故可认为它有均匀的厚度。

根据测量，当缓冲氢氟酸用作刻蚀剂时，铝的刻蚀率约为氧化硅的一半。氧化硅膜 104 的厚度约为 $1,000 \text{ \AA}$ (最大为 $1,500 \text{ \AA}$)，而一般栅电极 105 的厚度大于 $4,000 \text{ \AA}$ 。因此，在上述步骤以氧化硅膜 104 的刻蚀来形成接触孔 115 和 116 的情况下，将栅电极 105 的顶部刻蚀。但栅电极 105 只稍受刻蚀，因而不会导致如图 6B 所示的情况。

上述刻蚀步骤是在氧化硅的刻蚀率的基础上适用于到露出硅有源层 103 时为止。以上述方式，同时形成分别为源区 109 和漏区 112 的接触孔 115 和 116、栅电极的接触孔 113 和在不连接区中的窗口 114。(图 1C、2C、3C 和 4C)

图 10A 为这种情况的顶视图，其中形成了分别是源区 109 和漏区 112 的接触孔 115 和 116、栅电极 105 的接触孔 113 和在不连接区中的窗口 114。


接下去在接触孔 115 和 116 中露出有源层 113，在接触孔 113 和窗口 114 中露出栅电极 105。

在形成接触孔 113 时即使出现某些不对准的情况，所得薄膜晶体管的操作也不会出现特殊的问题。因在有关的制造操作中允许有一定程度的误差。由于几乎没有电流通过栅电极 105，在栅电极 105 及其引出电极间的接触面积的些小变化不太影响所得晶体管的操作。

接着沉积一由钛膜和铝膜组成的多层膜 117。这种多层 117 是要构成第二层布线。之所以要用钛膜和铝膜的多层膜，是要防止可能在接触孔 115 和 116 处的电接触失效。然后形成抗蚀掩模 118 以对多层膜 117 构图。这样就可得到较 1C、2C、3C 和 4C 所示的情况。

此时用 BCl_3 、 Cl_2 和 SiH_4 的混合气体进行干式刻蚀以除去多层膜 117 的露出部分。

在这步骤中，将由钛膜和铝膜组成的多层膜 117 构图。同时存在于窗口 114 区域中的多层膜 117 的部分和栅电极 105 的部分都加以刻



蚀。在这种构图步骤中，就将栅电极 105 分开。亦即，同时进行第二层布线的构图和栅极布线(电极)105 的分开。

由于使用氯气型刻蚀气体来进行干式刻蚀，在遇到氧化硅膜 104 时，刻蚀就基本上停止。因此氧化硅膜 104 可基本上用作刻蚀抑制膜。这是因为在以氯气型气体刻蚀时，氧化硅膜的刻蚀率较铝和钛膜的刻蚀率低得多。

上述刻蚀步骤可用湿式刻蚀进行，但这时刻蚀步骤变得复杂，因要用不同的刻蚀剂来刻蚀钛膜和铝膜。

在上述方法中，形成了源区 119 和漏区 120(见图 2D)和栅电极 105 的接触孔(见图 1D 和 3D)。此外，栅电极 105 在窗口 114 被分开(见图 1D 和 4D)。图 10B 为这种情况的顶视图。因此，完成了薄膜晶体管。图 10B 及早地展示了在窗口 114 处的栅电极被分开。

虽然本实施例针对单个薄膜晶体管的生产情况以简化说明，实际上形成了有许多薄膜晶体管的复杂电路。图 7 示这种电路的一部分的实例。具体地说，图 7 所示的电路(倒相电路)组成了有源矩阵液晶显示器件中的外围驱动电路的一部分。

图 8 电路图相应于图 7。图 7 中的布线 702 对应于图 1A 至 1D、图 2A 至 2D 等的栅电极 105，而图 7 中的电极 703 和 704 对应于图 1A 至 1D、图 2A 至 2D 等的栅电极。

图 7 中，701 指隔开区。栅电极(布线)702 在区域 701 处被部分除去的方式和对栅电极 105 在窗口 114 所做的方式相同(见图 1D、4D 和 10B)。

虽然图 7 只示出部分电路图形，实际上构成了复杂的电路，其中提供了有很多的与区 701 一样的隔开区。

实施例 2

本实施例是第一实施例的改型，其特征在于，使用在第一实施例

中栅电极 105 被分开的窗口 114 的区域来形成布线(见图 1D 和 10B)。

图 11A 和 11B 为根据本实施例的总的结构图。这实施例中, 如图 11A 所示, 利用了不连接的区域来形布线 1001。图 11B 为取自沿图 11A 中线 E-E 的截面视图。





布线 1001 可以这样形成, 使其作为部分的栅电极 105 而沉积, 并在用掩模以对导电膜 117 构图时在窗口 114 中与部分栅电极 105 分离, 以形成接触电极 121。栅电极 105 在它和布线 1001 分离时就被分开。





根据本发明, 在阳极氧化步骤中, 通过在铝布线或电极或主要由铝制成(第一层)的布线或电极上或附近形成阳极氧化层, 以便事先通过形成掩模将选择区域排除在外, 就容易在随后的步骤中形成上述布线或电极的接触(第二层)。





由于无需除去很难刻蚀的只由或主要由氧化铝制成的膜(阳极氧化膜)就可以形成接触孔, 因而制造薄膜半导体器件或半导体集成电路的过程就可以更为容易和更加稳定。结果, 可以提高薄膜半导体器件或半导体集成电路的生产量。





此外, 在上述形成掩模的步骤中, 也通过给稍后要分开的第一层布线或电极的区域加上掩模, 在其构图的同时, 可将第二层布线或电极公开。因此, 构图步骤的数目可减少一个。这有助于降低生产成本, 增加产量。





由于本发明是结合最佳实施例来叙述的, 本发明的范围不应局限于在实施例所公开的那些具体实例上。在不偏离所附权利要求下, 可作出许多改型。例如, 在实施例中使用了铝, 但其他可阳极氧化的金属, 例如钽也可以用来代替铝。还有, 作为层间绝缘体, 有可能使用其他材料, 例如用氮化硅来代替氧化硅。














图 6A




图 6B

第 1 页 共 1 页




图 7




图 8




图 9A




图 9B





图 10A




图 10B




图 11A




图 11B