

公告本

申請日期	87.4.22
案 號	87106156
類 別	G11C ¹¹ / ₃₄ 、G06F ¹³ / ₃₈

A4
C4

445452

(以上各欄由本局填註)

發 明 專 利 說 明 書

一、發明 名稱	中 文	半 導 體 儲 存 裝 置 及 其 資 料 管 理 方 法
	英 文	SEMICONDUCTOR STORAGE DEVICE AND DATA MANAGEMENT METHOD THEREFOR
二、發明人 創作	姓 名	溝 口 慎 一
	國 籍	日 本
	住、居所	日本國東京都千代田區丸の内2丁目2番3號 三菱電機株式會社內
三、申請人	姓 名 (名稱)	三菱電機股份有限公司 (三菱電機株式會社)
	國 籍	日 本
	住、居所 (事務所)	日本國東京都千代田區丸の内2丁目2番3號
	代 表 人 姓 名	北 岡 隆

裝

訂

線

445452

(由本局填寫)

承辦人代碼：
大類：
IPC分類：

A6
B6

本案已向：

日本國(地區) 申請專利，申請日期：1997-9-9 案號：9-244002，有 無主張優先權

有關微生物已寄存於：，寄存日期：，寄存號碼：

(請先閱讀背面之注意事項再填寫本頁各欄)

裝

訂

線

經濟部中央標準局員工消費合作社印製

五、發明說明(1)

發明之背景1.發明之領域

本發明係關於一種使用非易失性半導體記憶體,諸如快閃記憶體之半導體儲存裝置,及關於其一種資料管理方法。

2.相關技藝說明

快閃記憶體為一種型式之習知非易失性半導體記憶體,並且一種型式之快閃記憶體以磁區單元轉移資料。圖 15 為一種使用此型式快閃記憶體之習知半導體儲存裝置之方塊圖。如圖 15 中所示,此種半導體儲存裝置 100 包含一輸入/輸出控制器 101,一邏輯控制單元 102,控制器 103,一緩衝器單元 104 包含 SRAM(靜態隨機存取記憶體)或其他易失性記憶體,及一記憶體單元 105 包含快閃記憶體或其他非易失性記憶體。

輸入/輸出控制器 101 通過一輸入/輸出匯流排 106,與主系統裝置 110,某種之資訊主系處理裝置介接。邏輯控制單元 102 使用輸入/輸出匯流排 106 及控制匯流排 107 介接主系統裝置 110。控制器 103 根據自主系統裝置 110 所接收之命令,控制輸入/輸出控制器 101,邏輯控制單元 102,緩衝器單元 104,及記憶體單元 105。使用輸入/輸出匯流排 106 作為位址匯流排及資料匯流排。控制匯流排 107 包含主系統裝置 110 所使用,供給各種信號至邏輯控制單元 102 之許多信號線,及一自半導體儲存裝置 100 供給裝置狀態信號至主系統裝置 110 之信號線。

如此所構成之輸入/輸出控制器 101,將接收自主系統裝

(請先閱讀背面之注意事項再填寫本頁)

裝
訂
線

煩請委員明示
修正本頁無變更實質內容之修正
年 月 日所提之

五、發明說明(2)

置 110 之命令經由輸入/輸出匯流排 106 傳至控制器 103，並同樣將接收自主系統裝置 110 之資料經由輸入/輸出匯流排 106 傳至緩衝器單元 104。邏輯控制單元 102 將經由輸入/輸出匯流排 106 所接收之位址資料，及經由控制匯流排 107 所接收之控制信號傳至控制器 103，並將一指示裝置狀態之信號自控制器 103 經由控制匯流排 107 傳至主系統裝置 110。

控制器 103 根據此等控制資料作為位址資料及來自主系統裝置 110 之命令，控制記憶體單元 105，指示使用記憶體單元 105 之資料讀取或寫入操作。

雖然供記憶體單元 105 使用之快閃記憶體僅可以 8 位元或 16 位元為單元讀取或寫入資料，但以 512-位元組單元與主系統裝置 110 交換資料。控制器 103 因此必須使用一緩衝器單元 104 供快取記憶體。當記憶體單元 105 為 AND-型快閃記憶體，並且資料藉主系統裝置 110 以大磁區單元在此種型式之習知半導體儲存裝置轉移時，磁區大小對資料轉移強加最低之開銷需要。更特別是，需要在緩衝器單元 104 與記憶體單元 105 之間以磁區單元讀取及寫入資料，在使用此種半導體儲存裝置 100 之系統減低有效資料轉移速率。

發明之概述

本發明之一項目的因此為提供一種半導體儲存裝置，供減低資料傳輸開銷，並藉以減低資料傳輸速率上之下降，作為解決以上問題之一種手段。

本發明之另一目的為提供一種使用根據本發明之半導體儲存裝置之資料管理方法。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明(3)

為達成以上目的，一種使用非易失性記憶體，並且使用於一主系統裝置諸如資訊主系處理裝置之半導體儲存裝置，根據本發明包含一供與主系統裝置介接之介面；一記憶體單元包含許多非易失性記憶體區，使能群組單元資料轉移；一緩衝器單元包含易失性記憶體，使用作為快取記憶體，供藉一介面在主系統裝置與記憶體單元間之資料轉移；以及一控制器，供根據來自主系統裝置之命令，控制記憶體單元及緩衝器單元，其中控制器使用一磁區位址格式對應於記憶體單元之一群組，存取及使用緩衝器單元。

根據本發明，如此所構成之半導體儲存裝置之記憶體單元，可以群組單元轉移資料，並且資料可在記憶體單元與使用作為快取記憶體之緩衝器單元之間，以群組單元轉移。因此減低資料轉移開銷，並且與磁區單元資料轉移比較，減低在資料轉移速率所產生之下降。

本發明之半導體儲存裝置，可另予構成為致使在自一記憶體單元讀取特定資料時，儲存特定資料之記憶體單元群組被讀取至緩衝器單元，並且然後自緩衝器單元讀取特定資料，供轉移至主系統裝置。如此構成，減低資料讀取操作之開銷，與以磁區單元讀取資料比較，減低在資料讀取速率所產生之下降。

本發明之半導體儲存裝置，可另予構成為致使在資料寫入至一記憶體單元之空區，自主系統裝置輸入之資料予以在一緩衝器單元儲存至一對應於由主系統裝置所指定位址之位址，並且一在緩衝器單元如此所形成之群組然後予以

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明(4)

讀取及在記憶體單元儲存至一由主系統裝置所指定之群組。如此構成，也減低資料寫入操作之開銷，並且與以磁區單元寫入資料比較，減低在資料寫入速率所產生之下降。

本發明之半導體儲存裝置，可另予構成為致使在儲存至一記憶體單元之資料予以重新寫入時，一對其重寫特定記憶體單元之群組予以讀取，並儲存至緩衝器單元，記憶體單元群組予以擦除，在群組儲存至對應於由主系統裝置所指定記憶體單元位址之緩衝器單元之資料，以來自主系統裝置輸入之資料予以重寫，並且一在緩衝器單元如此所形成之群組然後予以讀取及儲存至記憶體單元之已擦除群組。如此構成，也減低重新資料寫入操作之開銷，並且與以磁區單元重新寫入資料比較，減低在資料重新寫入速率所產生之下降。

在根據本發明之半導體儲存裝置，緩衝器單元之容量較佳為相等於記憶體單元之一群組。這使相同邏輯結構之磁區及磁區管理區能使用於緩衝器單元，如同在記憶體單元之群組，並因此使得緩衝器單元與記憶體單元間之群組單元資料轉移簡單。

再者，記憶體單元較佳為 AND-型快閃記憶體。如以上所說明，這使能群組單元資料轉移，並且與以磁區單元資料轉移資料比較，減低資料轉移開銷，及在資料資料轉移速率所產生之下降。

一種供一使用於主系統裝置，諸如資訊主系處理裝置，並包含一記憶體單元，有許多非易失性記憶體區使能群組單

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明(5)

元資料轉移，及一緩衝器單元有易失性記憶體使用作為快取記憶體之半導體儲存裝置之資料管理方法，包含下列自記憶體單元讀取資料之步驟：在一由主系統裝置所指定之位址讀取一群組記憶體單元之儲存資料，儲存一自記憶體單元讀取之群組至緩衝器單元，及自一由主系統裝置所指定之緩衝器單元位址讀取資料，供輸出至主系統裝置。

請參照下列說明及申請專利範圍，配合附圖，將會明白及察知其他諸多目的及成就，以及更完全瞭解本發明。

附圖之簡要說明

自下列說明，配合其較佳實施例及附圖，將會明白本發明之此等及其他諸多目的及特色在所有諸圖中，係以相同參考圖號標示相同部份，在附圖中：

圖1為一根據本發明較佳實施例之半導體儲存裝置之方塊圖。

圖2為圖1中所示記憶體單元中之記憶體空間圖。

圖3為用以說明自圖1中所示半導體儲存裝置中之磁區讀取資料之操作流程圖。

圖4為用以說明自圖1中所示半導體儲存裝置中之磁區管理區讀取資料之操作流程圖。

圖5為用以說明自圖1中所示半導體儲存裝置之群組中之許多鄰接磁區讀取資料之操作流程圖。

圖6為用以說明自圖1中所示半導體儲存裝置之群組讀取資料之操作流程圖。

圖7為用以說明將資料寫入至圖1中所示半導體儲存裝置

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明(6)

之磁區之操作流程圖。

圖8為用以說明將資料寫入至圖1中所示半導體儲存裝置之磁區管理區之操作流程圖。

圖9為用以說明將資料寫入至圖1中所示半導體儲存裝置之群組之許多鄰接磁區之操作流程圖。

圖10為用以說明將資料寫入至圖1中所示半導體儲存裝置之群組之操作流程圖。

圖11為用以說明供在圖1中所示半導體儲存裝置之磁區重新寫入資料之操作流程圖。

圖12為用以說明供在圖1中所示半導體儲存裝置之磁區管理區重新寫入資料之操作流程圖。

圖13為用以說明供在圖1中所示半導體儲存裝置之群組中之許多鄰接磁區重新寫入資料之操作流程圖。

圖14為用以說明供在圖1中所示半導體儲存裝置之群組重新寫入資料之操作流程圖。

圖15為一使用快閃記憶體之習知半導體儲存裝置之方塊圖。

較佳實施例之詳細說明

以下參照附圖說明本發明之較佳實施例，其圖1為一根據本發明較佳實施例之半導體儲存裝置之方塊圖。如圖1中所示，一根據本發明之半導體儲存裝置1包含一輸入/輸出控制器2，一邏輯控制單元3，控制器4，一緩衝器單元5包含SRAM或其他易失性記憶體，及一記憶體單元6包含快閃記憶體或其他非易失性記憶體。輸入/輸出控制器2及邏輯控制

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明(7)

單元3功能如與一主系統裝置10之介面。

輸入/輸出控制器2因此通過一輸入/輸出匯流排7連接至一主系統裝置10,某種之資訊主系處理裝置。邏輯控制單元3同樣通過一控制匯流排8連接至主系統裝置10。輸入/輸出控制器2另予以連接至控制器4及緩衝器單元5,並且邏輯控制單元3也予以連接至控制器4。控制器4予以連接至緩衝器單元5及記憶體單元6。緩衝器單元5及記憶體單元6也予以相互連接。

輸入/輸出控制器2經由輸入/輸出匯流排7與主系統裝置10介接,並且邏輯控制單元3使用輸入/輸出匯流排7及控制匯流排8與主系統裝置10介接。控制器4根據來自主系統裝置10之命令,控制輸入/輸出控制器2,邏輯控制單元3,緩衝器單元5,及記憶體單元6。

輸入/輸出匯流排7予以使用作為位址匯流排及資料匯流排。控制匯流排8包含信號線,通過其自主系統裝置10供給各種控制信號,及一信號線供自半導體儲存裝置1發送狀態檢測信號READY至主系統裝置10。請察知,此等控制信號例如包括一晶片選擇信號CS#,輸出啟動信號OE#,寫入啟動信號WE#,重設信號RES,及一時鐘脈衝信號CLK。狀態檢測信號READY宣告半導體儲存裝置1是否準備妥當。請察知,以上特定控制信號之字尾"#"指示一反相信號電平,亦即,信號為作用低。

輸入/輸出控制器2將命令自要求之主系統裝置10經由輸入/輸出匯流排7傳至控制器4,並將予以儲存至記憶體單元

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明(8)

6之資料傳至緩衝器單元5。藉緩衝器單元5自記憶體單元6讀取之資料予以在輸入/輸出匯流排7傳至主系統裝置10。

邏輯控制單元3藉輸入/輸出匯流排7轉移位址資料輸入，並且藉控制匯流排8轉移控制信號輸入至控制器4，並將自控制器4供給之裝置狀態信號經由控制匯流排8傳至主系統裝置10。

控制器4根據來自主系統裝置10之位址資料及其他控制信號，包括讀取或寫入記憶體單元6之命令，控制記憶體單元6。雖然供記憶體單元6使用之快閃記憶體僅可以8位元或16位元之單元讀取或寫入資料，但資料以512-位元組單元與主系統裝置10交換。控制器4因此必須使用一緩衝器單元5供快取記憶體。

記憶體單元6為AND-型快閃記憶體，能以群組單元轉移資料。緩衝器單元5之容量因此足以儲存一群組，並由控制器4予以格式化為有許多磁區及磁區管理區，成構形與記憶體單元6之群組完全相同。

圖2為記憶體單元6中之記憶體空間圖。如圖2中所示，記憶體單元6包含許多群組A1至A_m，其中m為一自然數，並且位址係由群組所指定。每一群組A1至A_m包含許多磁區B1至B_n，其中n為一自然數，各有一對應磁區管理區C1至C_n。磁區管理區C1至C_n儲存與對應磁區B1至B_n相關之資訊，並且依循對應磁區之結尾。控制器4因此使用緩衝器單元5，具有與記憶體單元6之群組A1至A_m中之磁區B1至B_n及對應磁區管理區C1至C_n之相同構形。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明(9)

請予察知，自主系統裝置10所供給之位址資料，表示磁區B1至Bn之位址為一自最低位址之特定偏置，例如3或4位元。控制器4因此可響應自主系統裝置10所接收之適當命令，存取來自主系統裝置10之位址資料輸入所表示之記憶體單元6之群組位址，藉以進行讀取，寫入，及擦除操作。

以下其次說明一如此所構成半導體儲存裝置1，藉以讀取儲存至記憶體單元6之資料之方法。

圖3為流程圖，用以說明藉以在圖1中所示之半導體儲存裝置讀取一磁區，包括由主系統裝置10所指定對應磁區管理區之磁區讀取常式。

在此常式之第一步驟S1，主系統裝置10發送指示將行越過輸入/輸出匯流排7予以讀取之磁區之位址資料至邏輯控制單元3。邏輯控制單元3然後將位址資料轉送至控制器4。

在步驟S2，主系統裝置10發送一特定磁區讀取命令，供在輸入/輸出匯流排7讀取一特定磁區及對應磁區管理區至輸入/輸出控制器2，並在控制匯流排8發送控制信號至邏輯控制單元3。輸入/輸出控制器2然後發送所接收之磁區讀取命令至控制器4，並且邏輯控制單元3發送所接收之控制信號至控制器4。

在步驟S3，控制器4認知自輸入/輸出控制器2所供給之命令為一磁區讀取命令，並且自記憶體單元6讀取含主系統裝置10所指定群組之磁區至緩衝器單元5。

在步驟S4，控制器4自儲存至緩衝器單元5之群組讀取由

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明(10)

主系統裝置10所指定之特定磁區及對應磁區管理區，然後並在終止磁區讀取常式前，通過輸入/輸出控制器2及輸入/輸出匯流排7發送所讀取之資訊至主系統裝置10。

請予察知，指定之磁區及對應磁區管理區均由圖3中所示之讀取常式予以讀取。然而，來自主系統裝置10之磁區讀取命令不包括磁區管理區時，在圖3中之步驟S4僅讀取由主系統裝置10所指定之磁區。

圖4為流程圖，用以說明藉以在圖1中所示之半導體儲存裝置讀取一特定磁區管理區之磁區管理區讀取常式。

在此常式之第一步驟S11，主系統裝置10發送指示與將行越過輸入/輸出匯流排7所予以讀取之磁區管理區關聯之磁區之位址資料至邏輯控制單元3。邏輯控制單元3然後將位址資料轉送至控制器4。

在步驟S12，主系統裝置10發送一特定磁區管理區讀取命令，供在輸入/輸出匯流排7讀取一特定磁區管理區至輸入/輸出控制器2，並在控制匯流排8發送控制信號至邏輯控制單元3。輸入/輸出控制器2然後發送所接收之磁區管理區讀取命令至控制器4，並且邏輯控制單元3發送所接收之控制信號至控制器4。

在步驟S13，控制器4認知自輸入/輸出控制器2所供給之命令為一磁區管理區讀取命令，並且自記憶體單元6讀取含主系統裝置10所指定群組之磁區至緩衝器單元5。

在步驟S14，控制器4自儲存至緩衝器單元5之群組讀取由主系統裝置10所指定之特定磁區管理區，然後並在終止磁

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明(11)

區管理區讀取常式前，通過輸入/輸出控制器2及輸入/輸出匯流排7發送所讀取之資訊至主系統裝置10。

圖5為流程圖，用以說明藉以在圖1中所示之半導體儲存裝置讀取一特定群組中之一特定鄰接連串許多磁區及對應磁區管理區之鄰接磁區讀取常式。

在此常式之第一步驟S21，主系統裝置10發送指示將行越過輸入/輸出匯流排7所予以讀取之一群組中之第一許多鄰接磁區之位址資料至邏輯控制單元3。邏輯控制單元3然後將位址資料轉送至控制器4。

在步驟S22，主系統裝置10發送一將行在輸入/輸出匯流排7予以讀取之磁區計數，亦即磁區之數，至輸入/輸出控制器2。輸入/輸出控制器2輸出此磁區計數至控制器4。

在步驟S23，主系統裝置10在輸入/輸出匯流排7發送一特定鄰接磁區讀取命令至輸入/輸出控制器2，以讀取一群組內之連串鄰接磁區及關聯磁區管理區，並在控制匯流排8發送控制信號至邏輯控制單元3。輸入/輸出控制器2然後發送所接收之鄰接磁區讀取命令至控制器4，並且邏輯控制單元3發送所接收之控制信號至控制器4。

在步驟S24，控制器4認知自輸入/輸出控制器2所供給之命令為一鄰接磁區讀取命令，並且自記憶體單元6讀取含主系統裝置10所指定磁區之群組至緩衝器單元5。

在步驟S25，控制器4讀取主系統裝置10自儲存至緩衝器單元5之群組供給之第一磁區及磁區計數之位址所指定之特定磁區及對應磁區管理，然後並在終止常式前，通過輸入

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明(12)

/輸出控制器2及輸入/輸出匯流排7發送所讀取之資訊至主系統裝置10。

圖6為流程圖，用以說明藉以在圖1中所示之半導體儲存裝置讀取一由主系統裝置10所指定之整個群組之群組讀取常式。

在此常式之第一步驟S31，主系統裝置10發送指示將行越過輸入/輸出匯流排7所予以讀取之群組之位址資料至邏輯控制單元3。邏輯控制單元3然後將位址資料轉送至控制器4。

在步驟S32，主系統裝置10發送一特定群組讀取命令，供在輸入/輸出匯流排7讀取一特定群組至輸入/輸出控制器2，並在控制匯流排8發送控制信號至邏輯控制單元3。輸入/輸出控制器2然後發送所接收之群組讀取命令至控制器4，並且邏輯控制單元3發送所接收之控制信號至控制器4。

在步驟S33，控制器4認知自輸入/輸出控制器2所供給之命令為一群組讀取命令，並自記憶體單元6讀取由主系統裝置10所指定之群組至緩衝器單元5。

在步驟S34，控制器4讀取儲存至緩衝器單元5之特定群組，然後並在終正常式前，通過輸入/輸出控制器2及輸入/輸出匯流排7發送所讀取之資訊至主系統裝置10。

以下其次說明在根據本發明之半導體儲存裝置1讀取資料儲存至記憶體單元6之方法。

圖7為流程圖，用以說明在圖1中所示之半導體儲存裝置，藉以將資料寫入至一由主系統裝置10所指定之特定磁區及

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明(13)

對應磁區管理區之磁區寫入常式。

在此常式之第一步驟S41,主系統裝置10發送指示將行越過輸入/輸出匯流排7予以寫入之磁區之位址資料至邏輯控制單元3。邏輯控制單元3然後將位址資料轉送至控制器4。請予察知,在本實例,主系統裝置10供給在一在不寫入資料之記憶體單元6之群組中之一磁區之位址資料。

在步驟S42,主系統裝置10發送一特定磁區寫入命令,供寫入資料至一特定磁區及對應磁區管理區,在輸入/輸出匯流排7至輸入/輸出控制器2,並在控制匯流排8發送控制信號至邏輯控制單元3。輸入/輸出控制器2然後發送所接收之磁區寫入命令至控制器4,並且邏輯控制單元3發送所接收之控制信號至控制器4。

在步驟S43,控制器4認知自輸入/輸出控制器2所供給之命令為一磁區寫入命令,並主系統裝置10藉輸入/輸出匯流排7將予以儲存至記憶體單元6之指定磁區及對應磁區管理區之資料轉移至輸入/輸出控制器2。

在步驟S44,輸入/輸出控制器2將所接收之資料傳至緩衝器單元5。控制器4然後依據在步驟S41所接收之緩衝器單元位址資料,儲存自輸入/輸出控制器2傳至緩衝器單元5之指定磁區及對應磁區管理區之資料。

在步驟S45,控制器4讀取儲存至緩衝器單元5之資料群組,並在終止常式前,將資料寫入至記憶體單元6中由主系統裝置10所指定之群組。

請予察知,一指定之磁區及對應磁區管理區均藉圖7中所

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明(14)

示之寫入常式予以寫入。然而，來自主系統裝置10之磁區寫入命令不包括一磁區管理區時，在圖7僅寫入由主系統裝置10所指定緩衝器單元5之磁區。

圖8為流程圖，用以說明在圖1中所示之半導體儲存裝置，藉以將資料寫入至一由主系統裝置10所指定磁區管理區之磁區管理區寫入常式。

在此常式之第一步驟S51，主系統裝置10發送指示與將行越過輸入/輸出匯流排7所予以讀取之磁區管理區關聯之磁區之位址資料至邏輯控制單元3。邏輯控制單元3然後將位址資料轉送至控制器4。請予察知，在本實例，主系統裝置10供給不寫入資料之記憶體單元6之一群組中之磁區之位址資料。

在步驟S52，主系統裝置10發送一特定磁區管理區寫入命令，供在輸入/輸出匯流排7讀取一特定磁區管理區至輸入/輸出控制器2，並在控制匯流排8發送控制信號至邏輯控制單元3。輸入/輸出控制器2然後發送所接收之磁區管理區寫入命令至控制器4，並且邏輯控制單元3發送所接收之控制信號至控制器4。

在步驟S53，控制器4認知自輸入/輸出控制器2所供給之命令為一磁區管理區寫入命令，並且藉輸入/輸出匯流排7主系統裝置10，將予以儲存至記憶體單元6之指定磁區管理區之資料轉移至輸入/輸出控制器2。

在步驟S54，輸入/輸出控制器2將所接收之資料傳至緩衝器單元5。控制器4然後依據在步驟S51所接收之緩衝器單

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明(15)

元位址資料儲存自輸入/輸出控制器2傳至緩衝器單元5之指定磁區管理區之資料。

在步驟S55,控制器4讀取儲存至緩衝器單元5之資料群組,並且在終止常式前,在記憶體單元6將資料寫入至由主系統裝置10所指定之群組。

圖9為流程圖,用以說明藉以在圖1中所示之半導體儲存裝置寫入資料至一由主系統裝置10所指定之群組中之一特定鄰接連串許多磁區及對應磁區管理區之鄰接磁區寫入常式。

在此常式之第一步驟S61,主系統裝置10發送指示將行越過輸入/輸出匯流排7所予以寫入之一群組中之第一許多鄰接磁區之位址資料至邏輯控制單元3。邏輯控制單元3然後將位址資料轉送至控制器4。請予察知,在本實例,主系統裝置10供給不寫入資料之記憶體單元6中之一群組中之磁區之位址資料。

在步驟S62,主系統裝置10發送一將行在輸入/輸出匯流排7予以寫入之磁區計數,亦即磁區之數,至輸入/輸出控制器2。輸入/輸出控制器2輸出此磁區計數至控制器4。

在步驟S63,主系統裝置10在輸入/輸出匯流排7發送一特定鄰接磁區寫入命令至輸入/輸出控制器2,供寫入一群組內之連串鄰接磁區及關聯磁區管理區,並在控制匯流排8發送控制信號至邏輯控制單元3。輸入/輸出控制器2然後發送所接收之鄰接磁區寫入命令至控制器4,並且邏輯控制單元3發送所接收之控制信號至控制器4。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明(16)

在步驟S64, 控制器4認知自輸入/輸出控制器2所供給之命令為一鄰接磁區寫入命令, 並且主系統裝置10在輸入/輸出匯流排7將予以儲存至記憶體單元6中之指定鄰接磁區及對應磁區管理區之資料發送至輸入/輸出控制器2。

在步驟S65, 輸入/輸出控制器2將輸入之寫入資料傳至緩衝器單元5。控制器4將自輸入/輸出控制器2輸出之資料寫入至緩衝器單元5之適當磁區或磁區管理區。此時自以上在步驟S61接收之位址資料所指定之磁區開始, 藉以寫入鄰接之連串磁區, 並就以上在步驟S62所指定之磁區計數順序寫入。

在步驟S66, 控制器4讀取儲存至緩衝器單元5之資料群組, 並在終正常式前, 將資料寫入至記憶體單元6中由主系統裝置10所指定之群組。

圖10為流程圖, 用以說明藉以在圖1中所示之半導體儲存裝置寫入一由主系統裝置10所指定之整個群組之群組讀取常式。

在此常式之第一步驟S71, 主系統裝置10發送指示將行越過輸入/輸出匯流排7所予以寫入之群組之位址資料至邏輯控制單元3。邏輯控制單元3然後將位址資料轉送至控制器4請予察知, 在本實例, 主系統裝置10供給不寫入資料之記憶體單元6之一群組中之磁區之位址資料。

在步驟S72, 主系統裝置10發送一特定群組寫入命令, 供寫入資料至一特定群組, 在輸入/輸出匯流排7至輸入/輸出控制器2, 並在控制匯流排8發送控制信號至邏輯控制單元3

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明(17)

。輸入/輸出控制器2然後發送所接收之群組寫入命令命令至控制器4，並且邏輯控制單元3發送所接收之控制信號至控制器4。

在步驟S73，控制器4認知自輸入/輸出控制器2所供給之命令為一群組寫入命令，並且主系統裝置10藉輸入/輸出匯流排7，將予以儲存至記憶體單元6之指定群組之資料轉移至輸入/輸出控制器2。

在步驟S74，輸入/輸出控制器2將所接收之資料傳至緩衝器單元5。控制器4然後儲存自輸入/輸出控制器2傳至緩衝器單元5之資料。

在步驟S75，控制器4讀取儲存至緩衝器單元5之資料群組，並且在終止常式前，在記憶體單元6將資料寫入至由主系統裝置10所指定之群組。

以下其次說明在根據本發明之半導體儲存裝置1將資料重新寫入至記憶體單元6之方法。

圖11為流程圖，用以說明在圖1中所示之半導體儲存裝置，藉以將資料寫入至一特定磁區及對應磁區管理區之資料重新寫入常式。

在此常式之第一步驟S81，主系統裝置10發送指示將行越過輸入/輸出匯流排7所予以重新寫入之群組之位址資料至邏輯控制單元3。邏輯控制單元3然後將位址資料轉送至控制器4

在步驟S82，主系統裝置10發送一指定之磁區重新寫入命令，供重新寫入資料至一特定磁區及對應磁區管理區，在輸

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明(18)

入/輸出匯流排7至輸入/輸出控制器2,並在控制匯流排8發送控制信號至邏輯控制單元3。輸入/輸出控制器2然後發送所接收之磁區重新寫入命令至控制器4,並且邏輯控制單元3發送所接收之控制信號至控制器4。

在步驟S83,控制器4認知自輸入/輸出控制器2所供給之命令為一磁區重新寫入命令,並自記憶體單元6讀取含主系統裝置10所指定磁區之群組至緩衝器單元5。

在步驟S84,控制器4擦除讀取至緩衝器單元5之記憶體單元6之群組。

在步驟S85,主系統裝置10藉輸入/輸出匯流排7將予以重寫至記憶體單元6之指定磁區及對應磁區管理區之資料轉移至輸入/輸出控制器2。

在步驟S86,輸入/輸出控制器2將所接收之資料轉移至緩衝器單元5。控制器4然後以自輸入/輸出控制器2所傳之資料,在步驟S81所指定之緩衝器單元5中之位址重寫磁區及對應磁區管理區,以供寫入至緩衝器單元5之指定磁區及對應磁區管理區。

在步驟S87,控制器4讀取在緩衝器單元5重新寫入之資料群組,並終正常式前,將該資料重新寫入至先前自其讀取資料之記憶體單元6中之群組。

請予察知,一指定磁區及對應磁區管理區均由圖11中所示之寫入常式予以重新寫入。來自主系統裝置10之磁區重新寫入命令不包括磁區管理區時,除了僅重新寫入由主系統裝置10所指定緩衝器單元5之磁區外,以上所說明之重新

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明(19)

寫入操作為相同，因此以下省略其進一步說明。

圖12為流程圖，用以說明在圖1中所示之半導體儲存裝置，藉以將資料重新寫入至一特定磁區管理區之資料重新寫入常式。

在此常式之第一步驟S81，主系統裝置10發送指示與將行越過輸入/輸出匯流排7所予以重新寫入之磁區管理區關聯之磁區之位址資料至邏輯控制單元3。邏輯控制單元3然後將位址資料轉送至控制器4。

在步驟S92，主系統裝置10發送一指定之磁區管理區重新寫入命令，供重新寫入資料至一特定磁區管理區，在輸入/輸出匯流排7至輸入/輸出控制器2，並在控制匯流排8發送控制信號至邏輯控制單元3。輸入/輸出控制器2然後發送所接收之磁區管理區重新寫入命令至控制器4，並且邏輯控制單元3發送所接收之控制信號至控制器4。

在步驟S93，控制器4認知自輸入/輸出控制器2所供給之命令為一磁區管理區重新寫入命令，並自記憶體單元6讀取含主系統裝置10所指定磁區之群組至緩衝器單元5。

在步驟S94，控制器4擦除讀取至緩衝器單元5之記憶體單元6之群組。

在步驟S95，主系統裝置10藉輸入/輸出匯流排7將予以重寫至記憶體單元6之指定磁區管理區之資料轉移至輸入/輸出控制器2。

在步驟S96，輸入/輸出控制器2將所接收之資料轉移至緩衝器單元5。控制器4然後以自輸入/輸出控制器2所傳之資

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

錄

五、發明說明(20)

料，在步驟S91所指定之緩衝器單元5中之位址重寫磁區管理區，以供寫入至緩衝器單元5之指定磁區管理區。

在步驟S97，控制器4讀取在緩衝器單元5所重新寫入之資料群組，並將該資料寫入至在終止常式前，先前自其讀取資料之記憶體單元6中之群組。

圖13為流程圖，用以說明在圖1中所示之半導體儲存裝置，藉以將寫入至一群組中之一特定鄰接連串許多磁區及對應磁區管理區之資料重新寫入之鄰接磁區重新寫入常式。

在此常式之第一步驟S101，主系統裝置10發送指示將行越過輸入/輸出匯流排7所予以重新寫入之群組中之第一許多鄰接磁區之位址資料至邏輯控制單元3。邏輯控制單元3然後將位址資料轉送至控制器4。

在步驟S102，主系統裝置10發送一將行在輸入/輸出匯流排7予以重新寫入之磁區計數，亦即磁區之數，至輸入/輸出控制器2。輸入/輸出控制器2將此磁區計數傳至控制器4。

在步驟S103，主系統裝置10在輸入/輸出匯流排7發送一指定之鄰接磁區重新寫入命令至輸入/輸出控制器2，供重新寫入一群組內之連串鄰接磁區及關聯磁區管理區，並在控制匯流排8發送控制信號至邏輯控制單元3。輸入/輸出控制器2然後發送所接收之鄰接磁區寫入命令至控制器4，並且邏輯控制單元3發送所接收之控制信號至控制器4。

在步驟S104，控制器4認知自輸入/輸出控制器2所供給之命令為一鄰接磁區重新寫入命令，並自記憶體單元6讀取含主系統裝置10所指定磁區之群組至緩衝器單元5。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(21)

在步驟S105，控制器4擦除讀取至緩衝器單元5之記憶體單元6之群組。

在步驟S106，主系統裝置10藉輸入/輸出匯流排7將予以重寫至記憶體單元6之指定鄰接磁區及磁區管理區之資料轉移至輸入/輸出控制器2。

在步驟S107，控制器4然後以來自輸入/輸出控制器2之希望資料輸出重寫緩衝器單元5之指定鄰接連串磁區。此時自以上在步驟S101接收之位址資料所指定之磁區開始資料重寫，並就以上在步驟S102所指定之磁區計數順序進行。

在步驟S108，控制器4讀取在緩衝器單元5所重新寫入之資料群組，並在終止常式前，將該資料重新寫入至先前自其讀取資料之記憶體單元6中之群組。

圖14為流程圖，用以說明藉以在圖1中所示之半導體儲存裝置，將寫入至一特定群組之資料重新寫入之資料重新寫入常式。

在此常式之第一步驟S111，主系統裝置10發送指示將行越過輸入/輸出匯流排7所予以重新寫入之群組之位址資料至邏輯控制單元3。邏輯控制單元3然後將位址資料轉送至控制器4。

在步驟S112，主系統裝置10發送一指定之群組重新寫入命令，供將該資料重新寫入至一特定群組，在輸入/輸出匯流排7至輸入/輸出控制器2，並在控制匯流排8發送控制信號至邏輯控制單元3。輸入/輸出控制器2然後發送所接收之群組重新寫入命令至控制器4，並且邏輯控制單元3發送

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(22)

所接收之控制信號至控制器4。

在步驟S113,控制器4認知自輸入/輸出控制器2所供給之命令為一群組重新寫入命令,並自記憶體單元6讀取由主系統裝置10所指定之群組至緩衝器單元5。

在步驟S114,控制器4擦除讀取至緩衝器單元5之記憶體單元6之群組。

在步驟S115,主系統裝置10藉輸入/輸出匯流排7將予以重寫至記憶體單元6之指定群組之資料轉移至輸入/輸出控制器2。

在步驟S116,輸入/輸出控制器2將所接收之資料轉移至緩衝器單元5。控制器4然後以自輸入/輸出控制器2所傳之資料,在步驟S111所指定之緩衝器單元5中之位址重寫群組,以供寫入至緩衝器單元5之指定群組。

在步驟S117,控制器4讀取在緩衝器單元5所重新寫入之資料群組,並在終正常式前,將該資料寫入至先前自其讀取資料之記憶體單元6中之群組。

如以上所說明,一種根據本發明較佳實施例之半導體儲存裝置,為AND-型快閃記憶體,能以群組單元在一記憶體單元6及一使用作為快取記憶體之緩衝器單元5之間交換資料。因此與一限制於磁區單元資料轉移之裝置比較,資料轉移開銷減低,並可減低高開銷所導致之資料轉移速率上之下降。

雖然本發明業經配合其較佳實施例及附圖予以完全說明,但請予察知,精於此項技藝者明白各種變化及修改。請予

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(23)

瞭解,除非其偏離後附之申請專利範圍,此等變化及修改為包括在其所界定之本發明之範圍以內。

元件編號說明

- | | |
|-----|------------|
| 1 | 半導體儲存裝置 |
| 2 | 輸入/輸出控制器單元 |
| 3 | 邏輯控制器單元 |
| 4 | 控制器 |
| 5 | 緩衝器單元 |
| 6 | 記憶體單元 |
| 7 | 輸入/輸出匯流排 |
| 8 | 控制匯流排 |
| 10 | 主系統裝置 |
| 100 | 半導體儲存裝置 |
| 101 | 輸入/輸出控制器單元 |
| 102 | 邏輯控制器單元 |
| 103 | 控制器 |
| 104 | 緩衝器單元 |
| 105 | 記憶體單元 |
| 106 | 輸入/輸出匯流排 |
| 107 | 控制匯流排 |
| 110 | 主系統裝置 |

(請先閱讀背面之注意事項再填寫本頁)

裝 · 訂 · 線

煩請委員明示
修正本有無變更實質內容是否准予參三
年 月 日所提之

經濟部智慧財產局員工消費合作社印製

四、中文發明摘要(發明之名稱：半導體儲存裝置及其資料管理方法)

本案提供一種半導體儲存裝置，連同其資料管理方法，供減低資料傳輸開銷，並藉以減低資料傳輸速率上之下降。一供以群組單元發送資料之記憶體單元，係藉AND-型快閃記憶體所達成，並且在記憶體單元及一使用作為快取記憶體單元之緩衝器資料間之轉移，係以群組單元完成。

英文發明摘要(發明之名稱：SEMICONDUCTOR STORAGE DEVICE AND DATA MANAGEMENT METHOD THEREFOR)

A semiconductor storage device for reducing data transmission overhead and thereby reducing a drop in the data transmission rate is provided, together with a data management method therefor. A memory unit for sending data in cluster units is achieved with AND-type flash memory, and data transfers between the memory unit and a buffer unit used as cache memory are accomplished in cluster units.

六、申請專利範圍

1. 一種半導體儲存裝置,其使用非易失性記憶體,並使用於一主系統裝置,諸如資訊處理裝置,該半導體儲存裝置包含:

一介面,供與該主系統裝置介接,

一記憶體單元,包含許多非易失性記憶體區,使能群組單元資料轉移,

一緩衝器單元,包含易失性記憶體,使用作為快取記憶體,供藉一介面在主系統裝置與記憶體單元間之資料轉移,以及

一控制器,供根據來自該主系統裝置之命令,控制記憶體單元及緩衝器單元,其中,控制器使用一對應於記憶體單元之群組之磁區位址格式而存取並使用緩衝器單元,

其中,自一記憶體單元讀取特定資料時,對其儲存特定資料之記憶體單元之群組予以讀取至緩衝器單元,並且然後自緩衝器單元讀取特定資料,供轉移至該主系統裝置,

一緩衝器單元之容量相等於記憶體單元之一群組,及

緩衝器單元具有磁區位址格式,其被指定至一對應於記憶體單元之群組,且位於由主系統裝置所指定之特定磁區位址之資料,係從緩衝器單元讀取。

2. 如申請專利範圍第1項之半導體儲存裝置,其中,在資料予以寫入至記憶體單元之空區時,自主系統裝置輸入之資料予以儲存至一對應於一由主系統裝置所指定位址之緩衝器單元中之位址,並且然後讀取一在緩衝器單元如此所形成之群組,並儲存至一由主系統裝置所指定記憶體單元

(請先閱讀背面之注意事項再填寫本頁)

裝
訂
線

煩請委員明示
年 月 日所提之

經濟部智慧財產局員工消費合作社印製

六、申請專利範圍

中之群組。

3.如申請專利範圍第 1 項之半導體儲存裝置,其中,在重新寫入儲存至一記憶體單元之資料時,讀取一特定資料將被重寫之記憶體單元之群組,並儲存至緩衝器單元,記憶體單元群組予以擦除,儲存至對應於一由主系統裝置所指定之記憶體單元位址之緩衝器單元之群組中之資料以來自主系統裝置之輸入資料予以重寫,及一在緩衝器單元如此形成之群組然後予以讀取,並儲存至記憶體單元之已擦除群組。

4.如申請專利範圍第 1 項之半導體儲存裝置,其中,記憶體單元為 AND-型快閃記憶體。

5.一種資料管理方法,其係用於一半導體儲存裝置,該半導體儲存裝置係使用在一主系統裝置中、諸如資訊處理裝置,並包含一記憶體單元有許多非易失性記憶體區使能以一具有指定固定資料長度之群組為一單元而做轉移,及一緩衝器單元有易失性記憶體使用作為快取記憶體,該快取記憶體具有一個儲存一群組資料所需的記憶體大小,該資料管理方法包含供自記憶體單元讀取資料之下列步驟:

指定記憶體單元至少一個磁區之位址資料,以供自主系統裝置讀取至該半導體儲存裝置,

指定一包含至少一欲讀取磁區之記憶體單元之群組,

邏輯地定址磁區位址至緩衝器單元,該磁區位址對應於群組之磁區位址,

讀取記憶體單元之指定群組,

(請先閱讀背面之注意事項再填寫本頁)

裝
訂
線

煩請委員明示
年
月
日所提之

經濟部智慧財產局員工消費合作社印製

六、申請專利範圍

根據該定址之磁區位址將一自記憶體單元讀取之群組儲存至緩衝器單元,以及

根據該指定位址資料自該緩衝器單元讀取資料。

6.如申請專利範圍第5項之資料管理方法,其中,另包含供將資料寫入至一記憶體單元之空區之下列步驟:

將來自主系統裝置之輸入資料儲存至一對應於一由主系統裝置所指定位址之緩衝器單元中之位址,

讀取一在緩衝器單元如此形成之群組,以及

將所讀取之群組儲存至一由主系統裝置所指定記憶體單元中之群組。

7.如申請專利範圍第5項之資料管理方法,其中,另包含供重新寫入儲存至一記憶體單元之資料之下列步驟:

讀取將行對其重新寫入細節之記憶體單元之群組,

將所讀取之群組儲存至緩衝器單元,

擦除自其讀取資料之記憶體單元群組,

以來自主系統裝置之輸入資料重新寫入儲存至一對應於一由主系統裝置所指定記憶體單元位址之緩衝器單元之群組中之資料,

讀取一在緩衝器單元如此所形成之群組,以及

將所讀取之緩衝器單元群組儲存至記憶體單元之已擦除群組。

8.如申請專利範圍第5項之資料管理方法,其中,緩衝器單元之容量相等於記憶體單元之一群組。

(請先閱讀背面之注意事項再填寫本頁)

裝
訂
線

類請季費明示
修正本有無變更實質內容是否准予修正。

經濟部智慧財產局員工消費合作社印製

圖 1




圖 2




圖 3




圖 4




圖 5




圖 6




圖 7




圖 8




圖 9




圖 10




圖 11




圖 12





圖 13



445452

圖 14





圖 15



五、發明說明(1)

發明之背景1.發明之領域

本發明係關於一種使用非易失性半導體記憶體,諸如快閃記憶體之半導體儲存裝置,及關於其一種資料管理方法。

2.相關技藝說明

快閃記憶體為一種型式之習知非易失性半導體記憶體,並且一種型式之快閃記憶體以磁區單元轉移資料。圖 15 為一種使用此型式快閃記憶體之習知半導體儲存裝置之方塊圖。如圖 15 中所示,此種半導體儲存裝置 100 包含一輸入/輸出控制器 101,一邏輯控制單元 102,控制器 103,一緩衝器單元 104 包含 SRAM(靜態隨機存取記憶體)或其他易失性記憶體,及一記憶體單元 105 包含快閃記憶體或其他非易失性記憶體。

輸入/輸出控制器 101 通過一輸入/輸出匯流排 106,與主系統裝置 110,某種之資訊主系處理裝置介接。邏輯控制單元 102 使用輸入/輸出匯流排 106 及控制匯流排 107 介接主系統裝置 110。控制器 103 根據自主系統裝置 110 所接收之命令,控制輸入/輸出控制器 101,邏輯控制單元 102,緩衝器單元 104,及記憶體單元 105。使用輸入/輸出匯流排 106 作為位址匯流排及資料匯流排。控制匯流排 107 包含主系統裝置 110 所使用,供給各種信號至邏輯控制單元 102 之許多信號線,及一自半導體儲存裝置 100 供給裝置狀態信號至主系統裝置 110 之信號線。

如此所構成之輸入/輸出控制器 101,將接收自主系統裝

(請先閱讀背面之注意事項再填寫本頁)

裝
訂
線

煩請委員明示
修正本頁無變更實質內容者
年 月 日所提之
修正。

經濟部智慧財產局員工消費合作社印製

六、申請專利範圍

1. 一種半導體儲存裝置,其使用非易失性記憶體,並使用於一主系統裝置,諸如資訊處理裝置,該半導體儲存裝置包含:

一介面,供與該主系統裝置介接,

一記憶體單元,包含許多非易失性記憶體區,使能群組單元資料轉移,

一緩衝器單元,包含易失性記憶體,使用作為快取記憶體,供藉一介面在主系統裝置與記憶體單元間之資料轉移,以及

一控制器,供根據來自該主系統裝置之命令,控制記憶體單元及緩衝器單元,其中,控制器使用一對應於記憶體單元之群組之磁區位址格式而存取並使用緩衝器單元,

其中,自一記憶體單元讀取特定資料時,對其儲存特定資料之記憶體單元之群組予以讀取至緩衝器單元,並且然後自緩衝器單元讀取特定資料,供轉移至該主系統裝置,

一緩衝器單元之容量相等於記憶體單元之一群組,及

緩衝器單元具有磁區位址格式,其被指定至一對應於記憶體單元之群組,且位於由主系統裝置所指定之特定磁區位址之資料,係從緩衝器單元讀取。

2. 如申請專利範圍第1項之半導體儲存裝置,其中,在資料予以寫入至記憶體單元之空區時,自主系統裝置輸入之資料予以儲存至一對應於一由主系統裝置所指定位址之緩衝器單元中之位址,並且然後讀取一在緩衝器單元如此所形成之群組,並儲存至一由主系統裝置所指定記憶體單元

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

煩請委員明示
年 月 日所提之

經濟部智慧財產局員工消費合作社印製