

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.

G02F 1/1368 (2006.01)

G09G 3/36 (2006.01)

H01L 29/786 (2006.01)



[12] 发明专利说明书

专利号 ZL 03158843.3

[45] 授权公告日 2008 年 8 月 20 日

[11] 授权公告号 CN 100412673C

[22] 申请日 2003.6.28 [21] 申请号 03158843.3

[30] 优先权

[32] 2002.6.28 [33] KR [31] 0036979/02

[73] 专利权人 三星电子株式会社

地址 韩国京畿道

[72] 发明人 宋长根

[56] 参考文献

JP2001330852 A 2001.11.30

WO9408331 A 1994.4.14

CN1270383A 2000.10.18

US6028577A 2000.2.22

JP2204727A 1990.8.14

JP6244717A 1987.2.26

CN1284709A 2001.2.21

US6069600 A 2000.5.30

JP200121892A 2001.1.26

审查员 张 华

[74] 专利代理机构 北京市柳沈律师事务所

代理人 李晓舒 魏晓刚


权利要求书 3 页 说明书 10 页 附图 7 页

[54] 发明名称

液晶显示器及其薄膜晶体管阵列面板

[57] 摘要

本发明公开一种液晶显示器及其薄膜晶体管阵列面板，其包括：第一和第二栅极线；与栅极线相交的数据线；位于第一和第二栅极线与数据线之间的相交部位附近的第一到第四漏极电极、以及耦合电极。还提供分别连接第一到第四漏极电极的第一到第四像素电极，并且第一像素电极连接耦合电极，而第四像素电极与耦合电极交叠。该液晶显示器还包括与像素电极相对的公共电极、置于像素电极和公共电极之间的液晶层、以及形成在像素电极和公共电极中的至少一个上的畴分割部件。畴的两条长边关于第一和第二栅极线或数据线基本上成约 45 度角。



1. 一种液晶显示器, 包括:

第一绝缘基板;

形成在第一绝缘基板上的第一和第二信号线;

形成在第一绝缘基板上并与第一和第二信号线交叉的第三信号线;

连接到第一和第三信号线的第一和第二薄膜晶体管;

连接到第二和第三信号线的第三和第四薄膜晶体管;

连接到第一薄膜晶体管的第一像素电极;

连接到第二薄膜晶体管的第二像素电极;

连接到第三薄膜晶体管的第三像素电极;

连接到第四薄膜晶体管的第四像素电极;

导体图案, 其与第二像素电极和第三像素电极交叠;

面对第一绝缘基板的第二绝缘基板;

形成在第二绝缘基板上的公共电极;

置于第一和第二绝缘基板之间、并包括在第二像素电极上的第一液晶区和在第三像素电极上的第二液晶区的液晶层; 以及

形成在第一和第二绝缘基板中的至少一个上用于分别将第一和第二液晶区分割成多个畴的畴分割部件,

其中, 第一和第二液晶区的每个的畴包括第一方向畴和第二方向畴, 第一和第二方向畴中的液晶分子的平均定向器相对于第一或第二信号线成约 $0-90^\circ$ 的预定角度, 第二像素电极和第三像素电极通过该导体图案容性耦合。

2. 根据权利要求 1 的液晶显示器, 其中, 第二像素电极占第二和第三像素电极的总面积的约 50-80%。

3. 根据权利要求 2 的液晶显示器, 其中, 第三薄膜晶体管在第二薄膜晶体管启动之后启动。

4. 根据权利要求 1 的液晶显示器, 其中, 第二像素电极的阈值电压比第三像素电极的阈值电压低约 0.4-1.0V。

5. 根据权利要求 1 的液晶显示器, 还包括形成在第一基板上、并与第二和第三像素电极一起形成存储电容器的存储电极线。

6. 根据权利要求1的液晶显示器, 其中, 第一和第二方向畴中的液晶分子的平均定向器相对于第一或第二信号线成约 45° 的角。

7. 根据权利要求6的液晶显示器, 还包括置于第一基板的外表面上并且具有平行于第一或第二信号线的偏振轴的第一偏振板、以及置于第二基板的外表面上并且具有与第一偏振板的偏振轴交叉的偏振轴的第二偏振板。

8. 一种薄膜晶体管阵列面板, 包括:

绝缘基板;

形成在该基板上的第一和第二栅极线;

形成在第一和第二栅极线上的栅极绝缘层;

形成在栅极绝缘层上的半导体层;

至少形成在半导体层上并与栅极线相交的数据线;

至少形成在半导体层上并位于第一栅极线和数据线之间的相交部位附近的第一和第二漏极电极;

至少形成在半导体层上并位于第二栅极线和数据线之间的相交部位附近的第三和第四漏极电极;

形成在栅极绝缘层上的耦合电极;

形成在数据线、第一到第四漏极电极和耦合电极上并具有露出第一到第四漏极电极和耦合电极的多个接触孔的钝化层;

形成在钝化层上并连接到第一漏极电极的第一像素电极;

形成在钝化层上并连接到第二漏极电极且与该耦合电极部分交叠的第二像素电极;

形成在钝化层上并连接到第三漏极电极和该耦合电极的第三像素电极; 以及

形成在钝化层上并连接到第四漏极电极的第四像素电极,

其中, 第一和第四像素电极中的至少一个具有倾斜切口。

9. 一种液晶显示器, 包括:

第一绝缘基板;

形成在第一基板上的第一和第二栅极线;

形成在第一和第二栅极线上的栅极绝缘层;

形成在栅极绝缘层上的半导体层;

至少形成在半导体层上并与栅极线交叉的数据线;

至少形成在半导体层上并位于第一栅极线和数据线之间的交叉部位附近的第一和第二漏极电极;

至少形成在半导体层上并位于第二栅极线和数据线之间的相交部位附近的第三和第四漏极电极;

形成在栅极绝缘层上的耦合电极;

形成在数据线、第一到第四漏极电极和耦合电极上并具有露出第一到第四漏极电极和耦合电极的多个接触孔的钝化层;

形成在钝化层上并连接到第一漏极电极的第一像素电极;

形成在钝化层上并连接到第二漏极电极且与该耦合电极部分交叠的第二像素电极;

形成在钝化层上并连接到第三漏极电极和该耦合电极的第三像素电极;

形成在钝化层上并连接到第四漏极电极的第四像素电极;

面对第一绝缘基板的第二绝缘基板;

形成在第二绝缘基板上的公共电极;

置于第一和第二绝缘基板之间的液晶层; 以及

形成在第一和第二绝缘基板中的至少一个上并将液晶层分割成多个畴的畴分割部件,

其中, 该畴的两条长边相对于第一和第二栅极线或数据线基本上成约 45° 角。

10. 根据权利要求9的液晶显示器, 其中, 第二像素电极占第二和第三像素电极的总面积的约50-80%。

11. 根据权利要求10的液晶显示器, 其中, 第三像素电极在第二像素电极被供给电压之后被供给电压。

12. 根据权利要求9的液晶显示器, 其中, 第二像素电极的阈值电压比第三像素电极的阈值电压低约0.4-1.0V。

液晶显示器及其薄膜晶体管阵列面板

技术领域

本发明涉及液晶显示器，特别涉及用于液晶显示器的面板。

背景技术

通常，液晶显示器（LCD）包括液晶（LC）面板组件，该面板组件包括设有两种场发生电极如像素电极和公共电极的两个面板、以及间插在其间具有介电各向异性的 LC 层。场发生电极之间的电压差的变化，即由电极产生的电场的强度的变化改变了透过 LCD 的光的透射率，因此通过控制电极之间的电压差获得所希望的图像。

然而，LCD 具有视角窄的关键性缺陷。为了克服这种问题，已经研制了用于增宽视角的各种技术，其中，在像素电极和公共电极上形成切口或突起的同时将 LC 分子垂直于上和下面板排列的技术是最有希望的增宽视角的技术。

设置在各个像素电极和公共电极上的切口产生弥散场(fringe field)，该弥散场控制了 LC 分子的倾斜方向，由此增宽视角。

设置在各个像素电极和公共电极上的突起使电场变形，并且由于变形的电场而控制了 LC 分子的倾斜方向，由此增宽视角。

或者，在下面板的像素电极上设置切口，而在上面板的公共电极上设置突起。由切口和突起产生的弥散场控制 LC 分子的倾斜方向，由此形成多个畴（multiple domain）。

多畴 LCD 具有在所有方向的高达 80° 或更大的非常优异的基于对比度的视角或基于灰度反转的视角。基于对比度的视角(contrast-based viewing angle)定义为显示 1:10 的对比率的视角，而基于灰度反转的视角(gray inversion-based viewing angle)由灰度间亮度反转的限制角表示。然而，多畴 LCD 显示出侧向伽马(gamma)曲线变形，即正面伽马曲线和侧向伽马曲线互相不一致使得与甚至扭转向列（TN）模式 LCD 相比都呈现为变坏的左和右可视度。例如，具有用于隔开各个畴的切口的图案化垂直配向（PVA）模式

的 LCD 随着进入侧向侧边而变得更亮并且颜色偏向白色。在严重的情况下，消除了明亮灰度之间的差异，因此图像变得很密集。然而，由于 LCD 近年来已经用于多媒体目的以显示静止或运动图像，所以越来越多地提高可见度成为关键问题。

发明内容

提供一种液晶显示器，包括：第一绝缘基板；形成在第一绝缘基板上的第一和第二信号线；形成在第一绝缘基板上并与第一和第二信号线交叉的第三信号线；连接到第一和第三信号线的第一和第二薄膜晶体管；连接到第二和第三信号线的第三和第四薄膜晶体管；连接到第一薄膜晶体管的第一像素电极；连接到第二薄膜晶体管的第二像素电极；连接到第三薄膜晶体管的第三像素电极；连接到第四薄膜晶体管的第四像素电极；导体图案，其与第二像素电极和第三像素电极交叠；面对第一绝缘基板的第二绝缘基板；形成在第二绝缘基板上的公共电极；置于第一和第二绝缘基板之间并包括在第二像素电极上的第一液晶区和在第三像素电极上的第二液晶区的液晶层；以及形成在第一和第二绝缘基板的至少一个上用于分别将第一和第二液晶区分割成多个畴的畴分割部件，其中第一和第二液晶区的每个的畴包括第一方向畴和第二方向畴，第一和第二方向畴中的液晶分子的平均定向器关于第一或第二信号线成约 $0-90^\circ$ 的预定角度，第二像素电极和第三像素电极通过该导体图案容性耦合。

优选第二像素电极占第二和第三像素电极的总面积的约 50-80%，并在激励第二薄膜晶体管之后激励第三薄膜晶体管。

第二像素电极的阈值电压优选比第三像素电极的阈值电压低约 0.4-1.0V。

该液晶显示器还可以包括形成在第一基板上的存储电极线，该存储电极线与第二和第三像素电极一起形成存储电容器。

第一和第二方向畴中的液晶分子的平均定向器优选关于第一或第二信号线成约 45° 角。

优选，该液晶显示器还包括置于第一基板的外表面上并且偏振轴平行于第一或第二信号线的第一偏振板、以及置于第二基板的外表面上并且偏振轴与第一偏振板的偏振轴交叉的第二偏振板。

提供一种薄膜晶体管阵列面板，包括：绝缘基板；形成在该基板上的

第一和第二栅极线；形成在第一和第二栅极线上的栅极绝缘层；形成在栅极绝缘层上的半导体层；至少形成在半导体层上并与栅极线相交的数据线；至少形成在半导体层上并位于第一栅极线和数据线之间的相交部位附近的第一和第二漏极；至少形成在半导体层上并位于第二栅极线和数据线之间的相交部位附近的第三和第四漏极；形成在栅极绝缘层上的耦合电极；形成在数据线、第一到第四漏极和耦合电极上并具有露出第一到第四漏极和耦合电极的多个接触孔的钝化层；形成在钝化层上并连接到第一漏极的第一像素电极；形成在钝化层上并连接到第二漏极且与耦合电极部分交叠的第二像素电极；形成在钝化层上并连接到第三漏极和耦合电极的第三像素电极；和形成在钝化层上并连接到第四漏极的第四像素电极，其中第一和第四像素电极的至少之一具有倾斜切口。

提供一种液晶显示器，包括：第一绝缘基板；形成在第一基板上的第一和第二栅极线；形成在第一和第二栅极线上的栅极绝缘层；形成在栅极绝缘层上的半导体层；至少形成在半导体层上并与栅极线交叉的数据线；至少形成在半导体层上并位于第一栅极线和第二栅极线之间的交叉部位附近的第一和第二漏极；至少形成在半导体层上并位于第二栅极线和数据线之间的相交部位附近的第三和第四漏极；形成在栅极绝缘层上的耦合电极；形成在数据线、第一到第四漏极和耦合电极上并具有露出第一到第四漏极和耦合电极的多个接触孔的钝化层；形成在钝化层上并连接到第一漏极的第一像素电极；形成在钝化层上并连接到第二漏极且与耦合电极部分交叠的第二像素电极；形成在钝化层上并连接到第三漏极和耦合电极的第三像素电极；和形成在钝化层上并连接到第四漏极的第四像素电极；面对第一绝缘基板的第二绝缘基板；形成在第二绝缘基板上的公共电极；置于第一和第二绝缘基板之间的液晶层；以及形成在第一和第二绝缘基板的至少一个上并将液晶层分割成多个畴的畴分割部件，其中该畴的两个长边与栅极线或数据线基本上成约 45° 角。

优选地，第二像素电极占第二和第三像素电极的总面积的约 50-80%，并且在给第二像素电极输送电压之后给第三像素电极输送电压。

第二像素电极的阈值电压优选比第三像素电极的阈值电压低约 0.4-1.0V。

通过参照附图详细地介绍本发明的优选实施例使本发明的上述和其它优点更显而易见，附图中：

图 1 是根据本发明一实施例的 LCD 的电路图；

图 2 是根据本发明实施例的 LCD 的布局图；

图 3A 是沿着线 IIIB-IIIB'截取的图 2 所示的 LC 面板组件的剖视图；

图 3B 是图 3A 中所示的 TFT 阵列面板的剖视图，该图是除了滤色器阵列面板和偏振膜之外的图 3A 中所示 LC 面板组件的一部分；

图 3C 是沿着线 IIIC-IIIC'截取的图 2 中所示的 TFT 阵列面板的剖视图；

图 4 是表示作为电压偏移和畴比率(domain ratio)的函数的可见度的变形的曲线；

图 5 是表示传统图案化垂直配向(PVA)LCD (patterned-vertically-aligned LCD)的正视和侧视伽马曲线的曲线图；

图 6 是表示根据本发明一实施例的 LCD 的正视和侧视伽马曲线的曲线图；

图 7 表示常规 PVA 模式 LCD 的实测伽马曲线；以及

图 8 表示根据本发明一实施例的 LCD 的实测伽马曲线。

具体实施方式

下面参照附图更全面地介绍本发明，其中附图中示出了本发明的优选实施例。然而，本发明可以以很多不同的形式实施，并不限于这里所述的实施例。

在附图中，为清楚起见放大了层、膜和区域的厚度。相同的标记始终表示相同的部件。应该理解，当如层、膜、区域或基板的元件被称为“在另一元件上”时，它可以直接位于该另一元件上或其间可置入其它元件。相反，当元件被称为“直接位于另一元件上”时，指的是没有中间元件。

下面参照附图详细地介绍根据本发明实施例的 LCD。

图 1 是根据本发明实施例的 LCD 的像素的等效电路图。

参见图 1，根据一实施例的 LCD 包括多个显示信号线 G_i 、 D_j 和 131、以及与之连接并基本上排列成矩阵的多个像素。

该显示信号线 G_i 和 D_j 包括输送栅极信号（称为扫描信号）的多个栅极线 G_i 和输送数据信号的多个数据线 D_j 。栅极线 G_i 基本上在行方向延伸并大

致互相平行, 数据线 D_j 基本上在列方向延伸并大致互相平行。

显示信号线 131 还包括位于栅极线 G_i 之间以及像素之间并被施以公共电压 V_{com} 的多个存储电极线 131。

每个像素 P_{ij} ($i=1, 2, \dots, n$; $j=1, 2, \dots, m$) 包括一对子像素 P_{ij}^1 和 P_{ij}^2 , 每个子像素 P_{ij}^1 或 P_{ij}^2 包括连接到成对的一条栅极线 G_i 和一条数据线 D_j 上的开关元件 Q1 或 Q2、以及连接到开关元件 Q1 或 Q2 上的 LC 电容器 C_{LC1} 或 C_{LC2} 和存储电容器 C_{ST1} 或 C_{ST2} 。

列方向上的两个相邻像素由耦合电容器 C_{pp} 容性耦合。例如, 像素 P_{ij} 的上部子像素 P_{ij}^1 与上部像素 $P_{i-1,j}$ 的下部子像素 $P_{i-1,j}^2$ 容性耦合, 像素 P_{ij} 的下部子像素 P_{ij}^2 与下部像素 $P_{i+1,j}$ 的上部子像素 $P_{i+1,j}^1$ 容性耦合。

开关元件 Q1 或 Q2 具有三个端子: 连接到栅极线 G_1 - G_n 之一的控制端子; 连接到数据线 D_0 - D_m 之一的输入端子; 和连接到 LC 电容器 C_{LC1} 或 C_{LC2} 、存储电容器 C_{ST1} 或 C_{ST2} 、以及耦合电容器 C_{pp} 的输出端子。

LC 电容器 C_{LC1} 或 C_{LC2} 连接在开关元件 Q1 或 Q2 和公共电压 V_{com} 之间。存储电容器 C_{ST1} 或 C_{ST2} 连接在开关元件 Q1 或 Q2 和存储电极线 131 之间。

现在参照图 2 至 3C 详细介绍根据本发明实施例的用于 LCD 的 LC 面板组件。

图 2 是根据本发明实施例的 LC 面板组件的布局图, 图 3A 是沿着线 IIIB-IIIB' 截取的图 2 中所示的 LC 面板组件的剖视图, 图 3B 是图 3A 中所示的 TFT 阵列面板的剖视图, 该图是图 3A 所示 LC 面板组件的除了滤色器阵列面板和偏振膜之外的部分。图 3C 是沿着线 IIIC-IIIC' 截取的图 2 中所示的 TFT 阵列面板的剖视图。

参见图 3A, 根据本实施例的 LC 面板组件包括 TFT 阵列面板 100、面对 TFT 阵列面板 100 的滤色器阵列面板 200、和置于其间的 LC 层 3。

参见图 2 至 3C, TFT 阵列面板 100 包括多个栅极线 121 和多个存储电极线 131, 它们都形成在优选由透明玻璃制成的绝缘基板 110 上。每个栅极线 121 基本上在行方向延伸并包括多个栅极电极 124。存储电极线 131 基本上在行方向延伸并部分地弯曲。

栅极绝缘层 140 形成在栅极线 121 和存储电极线 131 上, 并且多个半导体岛 154 形成在栅极绝缘层 140 上, 与栅极电极 124 相对。每个半导体

岛 154 优选由非晶硅 (“a-Si”) 制成并形成 TFT 的沟道。在半导体岛 154 上形成优选由用 N 型杂质如磷 (P) 重掺杂的 a-Si 制成的多个欧姆接触部 163、165a 和 165b。

在欧姆接触部 163、165a 和 165b 以及栅极绝缘层 140 上形成多个数据线 171、多对漏极 175a 和 175b 以及多个耦合电极 177。

每个数据线 171 基本上在列方向延伸并包括多个源极电极 173, 每个源极电极 173 与关于栅极电极 124 分开的一对漏极电极 175a 和 175b 相对设置。

每对漏极电极 175a 和 175b 关于栅极线 124 在相反方向延伸。

每个耦合电极 177 在列方向延伸并跨过存储电极线 131。

半导体岛 154 的位于源极电极 173 和漏极电极 175a 和 175b 之间的部分暴露出来, 并且欧姆接触部 163、165a 和 165b 只设置在半导体岛 154 与数据线 171 和漏极 175a 和 175b 之间。

钝化层 180 形成在数据线 171、漏极电极 175a 和 175b、以及耦合电极 177 上。钝化层 180 具有露出漏极电极 175a 和 175b 的端部的多个接触孔 185a 和 185b、以及露出耦合电极 177 的端部的多个接触孔 187。钝化层 180 还具有露出数据线 171 的端部 179 的多个接触孔 182, 并且钝化层 180 和栅极绝缘层 140 具有露出栅极线 121 的端部 129 的多个接触孔 181。

多对像素电极 190a 和 190b 以及多个辅助接触部(contact assistant)81 和 92 形成在钝化层 180 上。像素电极 190a 和 190b 以及辅助接触部 81 和 92 优选由透明导电材料如氧化铟锡 (ITO) 和氧化铟锌 (IZO) 或反光材料 (reflective material) 制成。

每对像素电极 190a 和 190b 包括分别通过接触孔 185a 和 185b 连接到漏极 175a 和 175b 的下部像素电极 190a 和上部像素电极 190b。上部电极 190b 通过接触孔 187 连接到耦合电极 177, 下部电极 190a 与耦合电极 177 交叠, 使得上部像素的下部像素电极 190a 和下部像素的上部像素电极 190b 容性耦合。此外, 上部像素的下部像素电极 190a 和下部像素的上部像素电极 190b 跨过存储电极线 131 相对设置并与存储电极线 131 交叠, 以形成多个存储电容器。像素电极 190a 和 190b 跨过存储电极线 131 相对的边缘弯曲以形成 V 字形, 并且像素电极 190a 的 V 字形边缘是凸出的, 而像素电极 190b 的 V 字形边缘是凹进的。

每个下部像素电极 190a 具有上、下和中间线形切口 91-93。中间切口 93 位于列方向的中部并从左向右进入像素电极 190a，由此将像素电极 190a 分割成上和下部分。上切口 91 和下切口 92 分别倾斜地在上和下部分中延伸，并关于中间切口 93 对称地设置。

辅助接触部 81 和 82 分别通过接触孔 181 和 182 连接到栅极线 121 和数据线 171 的露出的端部 129 和 179，并且用于保护露出的端部 129 和 179，但这是可选的。

配向层 11 涂敷在 TFT 阵列面板 100 的除了辅助接触部 81 和 82 以外的整个表面上。

一个栅极电极 124、一个源极电极 173、一对漏极电极 175a 和 175b 以及一个半导体岛 154 形成分别连接像素电极 190a 和 190b 的一对 TFT。

参见图 2 和 3A，滤色器阵列面板 200 包括形成在优选由透明玻璃形成的绝缘基板 210 上的黑矩阵 220。黑矩阵 220 限定多个窗口，在窗口中形成多个红、绿和蓝色滤色器 230。在滤色器上形成保护层，并在其上形成公共电极 270。公共电极 270 优选由透明导电材料如 ITO 和 IZO 制成，并具有多组四个线形切口 271-274。切口 271-274 中的三个切口 271-273 与下部像素电极 190a 交叠并与切口 91-93 一起将像素电极 190a 分成多个子区域。具有 V 字形状的切口 274 与上部电极 190b 交叠，以便将上部像素电极 190b 平分(bisect)成两个子区域。在滤色器阵列面板 200 的整个表面上涂敷配向层(alignment layer)21。

由切口 91-93 和 271-273 限定的每个子区域大致具有四边形形状，其两条长边与栅极线 121 和数据线 171 形成约 45 度角。由上部像素电极 190b 和切口 274 的边缘限定的子区域具有由两个四边形组合而成的 V 形。

一对偏振板 12 和 22 分别附着在面板 100 和 200 的外表面上。偏振板 12 和 22 的偏振轴交叉并且基本上平行于栅极线 121 或数据线 171。

LC 层 3 的分子排列成使得在没有电场的情况下它们的主轴基本上垂直于面板 100 和 200 的表面。

再参见图 1，施加给像素的数据电压和公共电压 V_{com} 之间的差表示为 LC 电容器 C_{LC1} 或 C_{LC2} 的充电电压，即像素电压。LC 分子的取向取决于像素电压的幅度，并且该取向确定了通过 LC 电容器 C_{LC1} 或 C_{LC2} 的光的偏振。偏振板 11 和 21 将光的偏振化转变为光的透射率。

同时, 假设用于像素 P_{up} 的数据电压和公共电压 V_{com} 之间的差为 d_{up} , 且在像素 P_{up} 的上部和下部子像素 P_{up}^1 和 P_{up}^2 的 LC 电容器 C_{LC1} 和 C_{LC2} 中充电的像素电压分别是 $V(P_{up}^1)$ 和 $V(P_{up}^2)$ 。此外, 我们假设像素 P_{up} 的下部子像素 P_{up}^2 和像素 P_{down} 的上部子像素 P_{down}^1 通过耦合电容器 C_{pp} 耦合, 并且用于像素 P_{down} 的数据电压和公共电压 V_{com} 之间的差为 d_{down} 。此外, 在给像素 P_{up} 输送数据电压之后, 给像素 P_{down} 输送数据电压。则满足下列关系式:

$$V(P_{up}^1) = d_{up}; \text{ 和} \quad (1)$$

$$V(P_{up}^2) = d_{up} + \frac{C_{pp}}{C_{LC2} + C_{ST2} + C_{pp}} \cdot (d_{down} - d'_{down}) \quad (2)$$

在等式 1 和 2 中, C_{LC2} 和 C_{ST2} 是下部子像素 P_{up}^2 的 LC 电容器和存储电容器的电容, C_{pp} 是耦合电容器的电容, 并且 d'_{down} 是施加于在先帧中的子像素 P_{down}^1 的数据电压和公共电压 V_{com} 之间的差。为便于说明, 忽略了数据线 D_j 的导线电阻和信号延迟。

在等式 2 中, 如果由于 d_{up} 和 d_{down} 具有相同极性而使 d_{down} 和 d'_{down} 具有相反的极性, 像素 P_{down} 显示与像素 P_{up} 相同的灰度, 并且显示的图像是静止图像, 则 $d_{up} = d_{down} = -d'_{down}$, 且等式 2 变为:

$$V(P_{up}^2) = d_{up} + \frac{2d_{up}C_{pp}}{C_{LC2} + C_{ST2} + C_{pp}} = \frac{C_{LC2} + C_{ST2} + 3C_{pp}}{C_{LC2} + C_{ST2} + C_{pp}} d_{up} = T_1 d_{up}, \quad (3)$$

$$\text{其中, } T_1 = \frac{C_{LC2} + C_{ST2} + 3C_{pp}}{C_{LC2} + C_{ST2} + C_{pp}} > 1。$$

相反, 如果 d_{up} 和 d_{down} 具有相反极性, 像素 P_{down} 显示与像素 P_{up} 相同的灰度, 并且显示的图像是静止图像, 则等式 2 变为:

$$V(P_{up}^2) = d_{up} - \frac{2d_{up}C_{pp}}{C_{LC2} + C_{ST2} + C_{pp}} = \frac{C_{LC2} + C_{ST2} - C_{pp}}{C_{LC2} + C_{ST2} + C_{pp}} d_{up} = T_2 d_{up}, \quad (4)$$

$$\text{其中, } T_2 = \frac{C_{LC2} + C_{ST2} - C_{pp}}{C_{LC2} + C_{ST2} + C_{pp}} < 1。$$

根据等式 3 和 4, 如果像素 P_{up} 的下部子像素 P_{up}^2 与像素 P_{down} 的上部子像素 P_{down}^1 容性耦合, 则在施加于两个子像素 P_{up}^2 和 P_{down}^1 的数据电压的极性相同时, 用比在像素 P_{up} 的上部子像素 P_{up}^1 中充电的电压高的电压给像素 P_{up} 的下部子像素 P_{up}^2 充电, 当极性相反时则反之。

像素包括两个开关元件和两个 LC 电容器并且相邻像素通过耦合电容

器容性耦合的这种像素结构防止了底部观察时灰度的倒置，并提高了所有方向上的可见度。

图 4 是表示作为像素电极的电压偏移和面积比的函数的可见度失真(distortion in the visibility)的曲线。

图 4 中所示的垂直轴表示量化可见度失真的值，并且水平轴表示对于 0、0.4V 和 0.6V 电压偏移的下部和上部像素电极 190a 和 190b 之间的面积比(areal ratio)。

在 0.1-0.2 范围内的可见度失真意味着可见度特别优异，其等价于阴极射线管(CRT)的水平，而在 0.2-0.25 范围内的可见度失真意味着可见度很优异。在 0.25-0.3 范围内的可见度失真意味着可见度优异，并且在 0.3-0.35 范围内的可见度失真意味着可见度良好。然而，小于约 0.35 的可见度失真意味着可见度差，这将导致不良的显示质量。

从图 4 中可知，当下部像素电极与上部像素电极的面积比在 50:50 到 80:20 范围内时，且当电压偏移在接近于阈值电压 V_{th} 的 0.4-1.0V 范围内时，可获得优异的可见度。即，下部像素电极优选设计成比上部像素电极大。然而，当下部像素电极大于 80% 时，由于回扫电压(kickback voltage)或其它因素而可能产生各种问题，如闪烁现象。此外，当下部像素电极的阈值电压 V_{th} 比上部像素电极的阈值电压 V_{th} 低 0.4-1.0V 时，提高了可见度。下部和上部像素电极之间的用于更高灰度的电压差可以更大。

然后，下面参照图 5 和 6 说明根据本发明的 LCD 的可见度提高的原因。

图 5 是表示分别对于传统图案化垂直配向(PVA) LCD 的正向观察和侧向观察的伽马曲线 C1 和 C2 的曲线图，图 6 是表示分别对于根据本发明实施例的 LCD 的正向观察(front view)和侧向观察(lateral view)的伽马曲线 C3 和 C4 的曲线图。

如图 5 所示，对于一个像素具有一个像素电极的传统 PVA LCD 的侧向伽马曲线 C2 与正向伽马曲线 C1 相比大大地向上变形。

然而，根据本发明的实施例，当建立数据电压使得施加于下部子像素的像素电压低于通常的数据电压时，对于低一些的灰度，下部子像素的电压可保持低于阈值电压 V_{th} 。相应地，下部子像素可保持在黑色状态，而上部子像素呈现透射状态，如图 6 中的附图标记 A 所示。然而，由于上部像素电极的面积小，因此总亮度小于传统 LCD 的总亮度。对于等于或大于预

定值的灰度（由附图标记 B 所示），下部子像素的电压超过阈值电压 V_{th} ，因此下部子像素也对总亮度起作用。因此，取决于灰度增加的亮度的增加增大了。因而，如图 6 所示，伽马曲线的失真变小。

图 7 示出了传统 PVA 模式 LCD 的实测的伽马曲线，图 8 表示根据本发明实施例的 LCD 的实测伽马曲线。

比较图 7 和 8 所示的伽马曲线，可知根据本发明实施例的 LCD 的所有方向的伽马曲线失真小于传统 LCD 的所有方向的伽马曲线失真。

如上所述，一个像素配置两个像素电极和两个 TFT，并且相邻两个像素的两个像素电极容性耦合，由此提高了所有方向的可见度。此外，由于进行区域分割使得液晶分子的平均定向器(average director)与栅极线或数据线成 45 度角，所以可以使用具有平行于栅极线或数据线的偏振轴的偏振板。因而，可以降低制造偏振板的成本。

虽然前面已经详细说明了本发明的优选实施例，但是应该清楚理解，对本领域普通技术人员显然的、对此处所教导的基本发明原理的诸多改变和/或修改仍为所附权利要求所限定的本发明的精神和范围所涵盖。




图 2




图 3A




图 3B




图 3C




图 4




图 5




图 6




图 7




图 8