




ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГИИТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ



- (21) 4498375/24-24
(22) 25.10.88
(46) 07.10.90. Бюл. № 37
(72) В.Н.Куценко, Н.В.Косинов
и И.В.Стахова
(53) 681.3 (088.8)
(56) Авторское свидетельство СССР
№ 1499347, кл. G 06 F 11/00, 1987.
(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДИСКРЕТ-
НЫХ СИГНАЛОВ
(57) Изобретение относится к автома-

тике и вычислительной технике и ис-
пользуется для поиска неисправностей
в логических блоках. Целью изобре-
тения является повышение достоверности
контроля. В устройстве по каждому
входу введены два одновибратора, две
схемы сравнения, три элемента И,
триггер, элемент ИЛИ, элемент задерж-
ки, что позволяет исключить ложное
инвертирование сигналов при наличии
импульсных помех. 2 ил.

Изобретение относится к автоматике
и вычислительной технике и может ис-
пользоваться для поиска неисправнос-
тей в цифровых устройствах.

Целью изобретения является повыше-
ние достоверности контроля за счет
исключения ложного инвертирования
сигналов при наличии импульсных по-
мех.

На фиг. 1 представлена функцио-
нальная схема устройства; на фиг. 2 -
диаграмма его работы.

Устройство содержит группу 1 вхо-
дов контролируемых сигналов, n кана-
лов, включающих первую схему 2 срав-
нения, вторую схему 3 сравнения,
третий элемент И 4, элемент 5 задерж-
ки, первый одновибратор 6, второй
одновибратор 7, первый элемент И 8,
второй элемент И 9, элемент ИЛИ 10,
триггер 11, блок 12 формирователей
импульсов, второй формирователь 13
импульсов, вход 14 задания режима
регистрации устройства, группу 15
триггеров, группу 16 элементов И,

распределитель 17 импульсов, шифра-
тор 18, элемент ИЛИ 19, блок 20 па-
мяти, блок 21 формирования адреса,
первый элемент 22 задержки, первый
формирователь 23 импульсов, вход 24
задания режима считывания, второй
элемент 25 задержки, дешифратор 26,
блок 27 индикации.

На фиг. 2 даны следующие обозначе-
ния: а - вход 1 контролируемых сиг-
налов; б - выход элемента 5 задерж-
ки; в - выход первого одновибратора
6; г - выход второго одновибратора 7;
д - выход первой схемы 2 сравнения;
е - выход второй схемы 3 сравнения;
ж - инверсный выход триггера 11; з -
прямой выход триггера 11; и - выход
первого элемента И 8; к - выход вто-
рого элемента И 9; л - выход элемен-
та ИЛИ 10.

Устройство работает следующим об-
разом.

При появлении сигнала "Регистра-
ция" на входе 14 запускается форми-
рователь 13 импульсов, сигнал с кото-

рого поступает на входы записи триггеров группы 15 и через элемент И 4 на установочный вход триггера 11. Таким образом, счетные триггеры 11 и группы 15 будут установлены в начальное состояние, соответствующее состояниям контролируемых входов 1 в момент появления сигнала "Регистрация". Сигналы контролируемых входов 1 (фиг. 2а) поступают через элемент 5 задержки (фиг. 2б) на одновибраторы 6 и 7. Длительность задержки τ элемента 5 равна длительности цикла опроса распределителя 17 импульсов. Одновибраторы 6 и 7 формируют короткие импульсы по каждому перепаду сигналов на контролируемых входах 1, при этом первый одновибратор 6 срабатывает по переднему фронту изменения сигнала и его прямой выход соединен с вторым входом первой схемы 2 сравнения, а второй одновибратор 7 срабатывает по заднему фронту изменения сигнала на контролируемом входе 1 и его инверсный выход соединен с вторым входом второй схемы 3 сравнения. Длительность импульсов, формируемых одновибраторами 6 и 7, должна быть меньше τ и достаточной для срабатывания схем 2 и 3 сравнения. Таким образом, при изменении сигнала на контролируемом входе 1 (фиг. 2а) с логического нуля в логическую единицу через время τ , на которое задерживаются сигналы на контролируемом входе 1 (фиг. 2б), на выходе первого одновибратора 6 формируются короткие импульсы с уровнем логической единицы (фиг. 2в), а при изменении сигнала на контролируемом входе 1 (фиг. 2а) с логической единицы в логический нуль через время τ формируются короткие импульсы с уровнем логического нуля (фиг. 2г), что обеспечивает выделение фронтов контролируемых сигналов. Сигналы с выходов одновибраторов 6 и 7 поступают на схемы 2 и 3 сравнения и сравниваются по логическому уровню с сигналами на соответствующем контролируемом входе 1 (фиг. 2а).

При совпадении сигналов на выходе схем 2 и 3 формируются импульсы с уровнем логической единицы и при несовпадении на выходе схем 2 и 3 формируются сигналы с уровнем логического нуля (фиг. 2д, е). При этом, если на контролируемом входе 1 (фиг. 2а)

произошло изменение сигнала с уровня логического нуля на логическую единицу и длительность сигнала с уровнем логической единицы после этого изменения больше τ , то при появлении импульса с уровнем логической единицы на выходе первого одновибратора 6 (фиг. 2в) через время τ от начала изменения сигнала на контролируемом входе 1 на контролируемом входе 1 уровень сигнала еще не изменится и будет соответствовать уровню логической единицы, т.е. на обоих входах первой схемы 2 сравнения будут сигналы с уровнем логической единицы, и, как результат, на выходе схемы 2 сравнения сформируется импульс с уровнем логической единицы (фиг. 2д). Таким образом, первые одновибраторы 6, элементы 5 задержки и схемы 2 сравнения каждого контролируемого входа 1 устройства позволяют выделить только те изменения сигналов на контролируемых входах 1 с логического нуля на логическую единицу, для которых длительность сигнала с уровнем логической единицы после этого изменения будет больше τ , и не фиксируют изменения, длительность сигналов после которых меньше τ , что позволяет повысить в режиме считывания достоверность контроля за счет исключения ложного инвертирования группы триггеров 15 при наличии импульсных помех. В случае, если на контролируемом входе 1 (фиг. 2а) произошло изменение сигнала с уровня логической единицы на логический нуль и длительность сигнала с уровнем логического нуля после этого изменения больше τ , то при появлении импульса с уровнем логического нуля на выходе второго одновибратора 7 (фиг. 2г) через время τ от начала изменения сигнала на контролируемом входе 1 на последнем уровень сигнала еще не изменится и будет соответствовать уровню логического нуля, т.е. на обоих входах второй схемы 3 будут сигналы с уровнем логического нуля и, как результат, на выходе схемы 3 сформируется импульс с уровнем логической единицы (фиг. 2е). Таким образом, вторые одновибраторы 7, элементы 5 задержки и схемы 3 каждого контролируемого входа 1 позволяют выделить только те изменения сигналов на контролируемых входах 1 с логической еди-

нишы в логический нуль, для которых длительность сигнала с уровнем логического нуля после этого изменения будет больше \uparrow , и не фиксировать изменения, длительность сигналов после которых меньше \uparrow , что позволяет повысить достоверность контроля за счет исключения ложного инвертирования группы триггеров 15 при наличии импульсных помех.

Сигналы с выходом схем 2 и 3 сравнения поступают на первые входы элементов И 8 и 9, которые при наличии на вторых входах значения логической единицы с соответствующего выхода триггера 11 пропускают сигналы об изменениях на контролируемых входах на элемент ИЛИ 10 или блокируют. При этом триггер 11 изменяет свое состояние на противоположное при наличии импульса на выходе элемента ИЛИ 10. Так, например, если в момент появления сигнала "Регистрация" на контролируемом входе 1 (фиг. 2а) сигнал был с уровнем логического нуля, то на прямом выходе триггера 11 будет сигнал с низким уровнем (фиг. 2з), а на инверсном выходе — с высоким (фиг. 2ж), что позволяет блокировать прохождение сигнала с выхода второй схемы 3 сравнения, свидетельствующего об изменении сигнала на контролируемом входе 1 с уровнем логической единицы в уровень логического нуля (фиг. 2к), и пропустить сигнал с выхода первой схемы 2, свидетельствующий об изменении контролируемого сигнала с уровня логического нуля на уровень логической единицы (фиг. 2и). Таким образом, триггер 11 позволяет дальнейшее прохождение только того сигнала об изменении информации на контролируемом входе 1, которое свидетельствует об изменении контролируемого сигнала на противоположный относительно значения, в которое установлен триггер 11, что позволяет исключить импульсы о наличии изменений, которые сформируются с выходов схем 2 и 3 сравнения (фиг. 2д, е) в ситуациях, когда после короткого импульса, вызванного импульсной помехой, следует сигнал с противоположным логическим уровнем и длительностью, большей \uparrow , что позволяет повысить достоверность контроля за счет исключения ложного инвертирования

сигналов при наличии импульсных помех.

Импульсы с выхода элемента ИЛИ 10 запускают блок 12 формирователей импульсов, формирующий импульсы длительностью, в N раз большей, чем длительность такта распределителя импульсов 17. При наличии на соответствующем выходе распределителя 17 импульсов и на соответствующем выходе блока 12 формирователей импульсов сигналов единичного значения, импульс единичного значения поступает через соответствующий элемент И 16 группы на шифратор 18. Шифратор 18 формирует код линии, на которой произошло изменение уровня входного сигнала. Импульсы с элементов И 16 поступают также на элемент ИЛИ 19, единичное значение на выходе которого свидетельствует об изменении логического значения сигнала на одном из контролируемых входов 1 и необходимости увеличения на единицу значения адреса блока 21 формирования адреса. По сформированному адресу код с выхода шифратора 18 записывается в блок 20 памяти при наличии разрешающего сигнала на входе записи с выхода элемента 22 задержки, длительность которого определяется длительностями задержек шифратора 18 и блока 21. Считывание из блока 20 памяти записанной информации с целью ее последующего анализа происходит при наличии сигнала "Считывание" на входе 24, разрешающего работу формирователя 23 импульсов, импульс с которого изменяет значение адреса блока 21 формирования адреса на единицу и поступает через второй элемент 25 задержки на управляющий вход считывания блока 20. Считанные коды номеров контролируемых входов поступают на дешифратор 26, сигнал единичного значения с соответствующего выхода которого поступает на счетный вход счетного триггера 15 группы, изменяя его состояние на противоположное. Информация со счетных триггеров 15 поступает на блок 27 индикации.


Таким образом, устройство для контроля дискретных сигналов за счет ввода отличительных признаков позволяет исключить ложное инвертирование сигналов при наличии импульсных помех, что обеспечивает повышение дос-


товерности контроля сигналов контролируемых входов.

Ф о р м у л а и з о б р е т е н и я

Устройство для контроля дискретных сигналов, содержащее блок питания, два элемента задержки, элемент ИЛИ, блок формирования адреса, два формирователя импульсов, блок формирователей импульсов, блок индикации, распределитель импульсов, группу элементов И, шифратор, дешифратор, группу триггеров, причем выходы распределителя импульсов подключены к первым входам элементов И группы, выходы которых соединены с соответствующими входами элемента ИЛИ и входами шифратора, группа выходов которого соединена с группой информационных входов блока памяти, группа адресных входов которого соединена с группой выходов блока формирования адреса, первый и второй входы синхронизации которого соединены соответственно с выходом элемента ИЛИ и выходом первого формирователя импульсов, выходы элемента ИЛИ и первого формирователя импульсов через первый и второй элементы задержки соединены соответственно с входами записи и чтения блока памяти, группа выходов которого соединена с группой входов дешифратора, выходы которого соединены со счетными входами соответствующих триггеров группы, информационные входы которых соединены с входами контролируемых сигналов устройства, входы записи триггеров группы соединены с выходом, второго формирователя импульсов, входы первого и второго формирователей импульсов являются

соответственно входами задания режимов считывания и регистрации устройства, выходы триггеров группы соединены с группой входов блока индикации, отличающееся тем, что, с целью повышения достоверности контроля, выходы блока формирователей импульсов соединены с вторыми входами элементов И группы, в устройство введены n каналов (n - число контролируемых сигналов), каждый из которых содержит элемент задержки, три элемента И, элемент ИЛИ, две схемы сравнения, два одновибратора, триггер, причем в каждом канале информационный вход устройства подключен к первому входу первого элемента И и через элемент задержки к входам первого и второго одновибраторов, выходы которых соединены с первыми входами соответствующих схем сравнения, выходы которых соединены с первыми входами соответственно второго и третьего элементов И, выходы которых подключены к входам элемента ИЛИ, выход которого соединен с тактовым входом триггера и соответствующим входом блока формирователей импульсов, установочный вход триггера подключен к выходу первого элемента И, инверсный и прямой выходы триггера соединены с вторыми входами второго и третьего элементов И соответственно, выход второго формирователя импульсов соединен с вторым входом первого элемента И каждого канала, вход второго формирователя импульсов подключен к входу задания режима регистрации устройства, вторые входы первой и второй схем сравнения каждого канала подключены к соответствующему информационному входу устройства.





Фиг. 2

Редактор Л. Гратилло

Составитель И. Сафронова
Техред Л. Олийнык

Корректор Л. Бескид

Заказ 3056

Тираж 568

Подписное

ВНИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101