

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.

H04Q 7/30 (2006.01)

H03F 3/68 (2006.01)



[12] 发明专利说明书

专利号 ZL 03155056.8

[45] 授权公告日 2006 年 3 月 29 日

[11] 授权公告号 CN 1248522C

[22] 申请日 2003.8.26 [21] 申请号 03155056.8

[30] 优先权

[32] 2002.8.26 [33] JP [31] 244754/02

[71] 专利权人 株式会社 NTT 都科摩

地址 日本东京都

[72] 发明人 铃木恭宜 广田哲夫

审查员 王立春

[74] 专利代理机构 北京市柳沈律师事务所

代理人 郭鸿禧 马莹


权利要求书 2 页 说明书 9 页 附图 6 页

[54] 发明名称

发送机

[57] 摘要

一种发送机，包括：N 信道输入端多端口定向耦合器，通过它输入 N 个信道的发送信号和输出 N 个信道的信号，输入端多端口定向耦合器由数字信号处理来实现。N 个信道的数字信号处理型前置补偿器，用于线性化各个发送信道；N 个信道的数字模拟转换器，通过它，输入来自 N 个信道的数字信号处理型前置补偿器的输出信号；和 N 个信道的发送部分，每一发送部分都包括来自 N 个信道的数字模拟转换器中的相应一个数字模拟转换器和放大器的输出信号；和 N 个信道输出端多端口功率组合器，通过它，输入来自 N 个信道的发送部分的输出信号和输出 N 个信道的信号。



1、一种发送机，该发送机包括：

5 输入端数字多端口定向耦合器，用于通过数字处理来分解和组合 N 个信道的数字发送信号并且用于将 N 个信道的信号分别输出到 N 个发送信道；

前置补偿器，分别插在所述 N 个发送信道中，用于线形化所述 N 个发送信道；

发送部分，分别插在所述 N 个发送信道中，用于将来自所述前置补偿器的输出信号转换成所述 N 个信道的高频信号；和

10 输出端多端口功率组合器，用于分解和组合所述 N 个发送信道的所述高频信号以输出用于所述 N 个发送信道的高频发送信号。

2、如权利要求 1 所述的发送机，其中还包括所述 N 个信道的接收部分，用于从 N 个信道的所述高频信号提取失真分量，和根据所述失真分量，产生补偿信号，由 N 个信道的所述前置补偿器通过该补偿信号控制所述线形化，
15 并且其中，根据所述补偿信号， N 个信道的所述前置补偿器通过所述 N 个发送信道产生用于消除非线性失真的补偿失真，以及将补偿失真分别传给 N 个信道中的信号。

3、如权利要求 2 所述的发送机，其中所述 N 个信道的所述前置补偿器是 N 个信道的数字前置补偿器，用于通过数字处理对 N 个信道的所述信号进行所述补偿失真，并且还包括； N 个信道的数字模拟转换器，用于将来自 N 个信道的所述前置补偿器的输出转换成 N 个信道的模拟信号，并用于分别将 N 个信道的所述模拟信号分别施加到 N 个信道的所述发送部分；和 N 个信道的模拟数字转换器，用于将来自 N 个信道的所述接收部分的所述补偿信号转换成数字补偿信号，并用于将所述数字补偿信号施加到 N 个信道的所述数字前置补偿器上。
25

4、如权利要求 2 所述的发送机，其中， N 个信道的所述前置补偿器是模拟前置补偿器，并且还包括 N 个信道的数字模拟转换器，用于将从所述输入端数字多端口定向耦合器输出的 N 个信道的所述信号转换成模拟信号，以施加到 N 个信道的所述模拟前置补偿器上， N 个信道的所述接收部分向所述模拟前置补偿器提供所述补偿信号。
30

5、如权利要求 3 或 4 所述的发送机，其中， N 个信道的所述发送部分中

的每一个包括：上变换部分，用于将 N 个信道的所述信号中的一个信号与发射频带的高频信号对应起来；和功率放大器，用于放大所述高频信号的功率和用于将所述功率放大后的高频信号施加到所述输出端多端口功率组合器上。

- 5 6、如权利要求 5 所述的发送机，其中， N 个信道的所述接收部分中的每一接收部分包括：检测部分，用于检测 N 个信道的所述高频信号中相应的一个高频信号；带通滤波器，用于通过所述功率放大器，从所述检测到的输出中提取失真分量；和控制部分，用于根据所述失真分量，产生所述补偿信号。

发送机

5 技术领域

本发明涉及一种具有 N 个发送信道的无线基站发送机，特别是涉及一种适合抑制功率放大器产生非线性失真的无线基站发送机。

背景技术

10 已经推荐了一种可以减少 N 个信道放大器的功率消耗和实现冗余结构的多端口放大器结构。

图 1 和 2 表示在公开的日本专利申请第 10-209777 号中公开的传统多端口放大器。

假设 N 表示等于或大于 2 的整数，多端口放大器包括：输入端多端口定向耦合器，用于将 N 个输入信号 $x_1, \dots, x_N$ 分解和组合成 N 个信道的信号；
15 N 个放大器 $33_1, \dots, 33_N$ ，用于通过并行操作放大 N 个信道的输出信号；输出端多端口定向耦合器 40，用于分解和组合来自 N 个放大器的输出以提供 N 个输出信号 $u_1, \dots, u_N$ ；线形化电路 $20_1, \dots, 20_N$ ，每一线形化电路 (linearizer) 被设置在 N 个放大器中的一个放大器前的级 (stage) 上，用于预先对 N 个
20 信道中的一个信道的信号进行失真补偿以消除由放大器引起的非线性失真。

输入端数字多端口定向耦合器 10 可以由一个或多个 $\pi/2$ 混合器 (HB) 形成，如图 2A 所示，每一 $\pi/2$ 混合器 (HB) 具有两个输入端口 IP_1, IP_2 和两个输出端口 OP_1, OP_2 。 $\pi/2$ 混合器 (HB) 的两个输入 x_1, x_2 和两个输出 y_1, y_2 之间的关系由下面公式表达：

25

$$\begin{bmatrix} y_1 \\ y_2 \end{bmatrix} = \frac{1}{\sqrt{2}} \begin{bmatrix} 1 & j \\ j & 1 \end{bmatrix} \begin{bmatrix} x_1 \\ x_2 \end{bmatrix} = \frac{1}{\sqrt{2}} \begin{bmatrix} x_1 + jx_2 \\ jx_1 + x_2 \end{bmatrix} \quad (1)$$

30

其中，复数 j 表示 $\pi/2$ 相位移动。也就是说，到第一输入端口 IP_1 的信号 x_1 被分解成两个，一个输出到与输入信号 x_1 同相的原信道的第一输出端口 OP_1 ，另一个输出到与输入信号 x_1 相位相差 $\pi/2$ 的第二输出端口 OP_2 。类

似地，到第二输入端口 IP_2 的输入信号 x_2 被分解成两个，一个输出到与输入信号 x_2 同相的原信道的第二输出端口 OP_2 ，另一个输出到与输入信号 x_2 相位相差 $\pi/2$ 的第一输出端口 OP_1 。

将矩阵 $\mathbf{T}_1$ 设为

5

$$\mathbf{T}_1 = \frac{1}{\sqrt{2}} \begin{bmatrix} 1 & j \\ j & 1 \end{bmatrix} \quad (2)$$

如图 2 所示，四端口（4 输入、4 输出）定向耦合器可以类似地由四个 $\pi/2$ 混合器（HB）形成。输入和输出信号之间具有以下关系。

10

$$\begin{aligned} \begin{bmatrix} y_1 \\ y_2 \\ y_3 \\ y_4 \end{bmatrix} &= \frac{1}{\sqrt{2}} \begin{bmatrix} \mathbf{T}_1 & j\mathbf{T}_1 \\ j\mathbf{T}_1 & \mathbf{T}_1 \end{bmatrix} \begin{bmatrix} x_1 \\ x_2 \\ x_3 \\ x_4 \end{bmatrix} = \frac{1}{\sqrt{2}} \begin{bmatrix} 1 & j & j & -1 \\ j & 1 & -1 & j \\ j & -1 & 1 & j \\ -1 & j & j & 1 \end{bmatrix} \begin{bmatrix} x_1 \\ x_2 \\ x_3 \\ x_4 \end{bmatrix} \\ &= \frac{1}{\sqrt{2}} \begin{bmatrix} x_1 + jx_2 + jx_3 - x_4 \\ jx_1 + x_2 - x_3 + jx_4 \\ jx_1 - x_2 + x_3 + jx_4 \\ -x_1 + jx_2 + jx_3 + x_4 \end{bmatrix} \end{aligned} \quad (3)$$

15 其中， x 的系数 -1 表示相反的相位， j 表示 $\pi/2$ 相位移动。

通常，设置 $N=2^n$ 。 N -端口定向耦合器可以由 $n2^{n-1}$ 个 $\pi/2$ 混合器唯一地形成，其变换矩阵 $\mathbf{T}_n$ 可以由下面使用 $\mathbf{T}_{n-1}$ 的等式表达。

$$\mathbf{T}_n = \frac{1}{\sqrt{2}} \begin{bmatrix} \mathbf{T}_{n-1} & j\mathbf{T}_{n-1} \\ j\mathbf{T}_{n-1} & \mathbf{T}_{n-1} \end{bmatrix} \quad (4)$$

20 图 2C 表示四端口定向耦合器的修改形式，其中，多端口定向耦合器 10 和 40 相级联，且来自第一级定向耦合器 10 的输出 y_1 、 y_2 、 y_3 和 y_4 被输入第二级定向耦合器 40 以获得原输入信号 x_1 、 x_2 、 x_3 和 x_4 。形成这样的定向耦合器的 $\pi/2$ 混合器的矩阵连接称为 Butler's 矩阵。

25 图 1 的传统多端口放大器利用在发送信道中的发送功率的分布，由输入端多端口定向耦合器 10 将每一信道的输入功率均匀地分解或分配到 N 个信道。与放大器的 N 个信道相互独立设置的情况相比，这将能够减小来自每一

放大器的饱和输出并且能够降低 N 个信道的放大器的功率的整体消耗。而且，即使 N 个信道中的一个信道的放大器运行出错，由输入端多端口定向耦合器 10 执行的每一输入信号 x_n （其中， $n=1, \dots, N$ ）的分解保证了其它信道的放大器的功率放大。即多端口放大器本身具有冗余结构。而且，通过由
5 线形化电路 $20_1, \dots, 20_N$ 进行的所需输出补偿的压缩，多端口放大器的整个效率提高了。

图 1 的传统多端口放大器具有使多端口放大器的各个放大器 $33_1, \dots, 33_N$ 线形化的结构。由于被设置在每一放大器的输入端，每一线形化电路 20_n 常常是一个前置补偿器（predistorter）。根据到放大器的输入信号，前置补
10 偿器线形化它的 AM/AM 转换特性（输入幅度-输出幅度特性）和 AM/PM 转换特性（输入幅度-输出相位特性）。图 1 的多端口放大器需要使用在发送频带上操作的前置补偿器。

生产小型和重量轻的 N -信道发送机相当重要。特别是，需要为自适应阵列发送机提供许多独立发送信道；因此，每一发送机必须尽可能地紧凑。即
15 使在 N 个发送信道中使用图 1 的具有前置补偿器的多端口结构，也需要由模拟电路形成整个信道。但是，当在一个数字信号处理电路中包含调制器来实现整个系统并且减少使用部件的个数将会遇到困难。为了在输入端数字多端口定向耦合器 10 的输入端口之间具有足够高的隔离度，在信道之间的增益和相位偏差需要被调整得比预定值充分小，并且大量生产这样的多端口定向
20 耦合器需要可以简化该调整的电路结构。

发明内容

根据本发明的发送机包括：

输入端数字多端口定向耦合器，用于通过数字处理来分解和组合 N 个信
25 道的数字发送信号并且用于将 N 个信道的信号分别输出到 N 个发送信道；

前置补偿器，分别插在所述 N 个发送信道中，用于线形化所述 N 个发送信道；

发送部分，分别插在所述 N 个发送信道中，用于将来自所述前置补偿器的输出信号转换成所述 N 个信道的高频信号；和

30 输出端多端口功率组合器，用于分解和组合所述 N 个发送信道的所述高频信号以输出用于所述 N 个发送信道的高频发送信号。

附图说明

- 图 1 是表示传统多端口放大器结构的方框图；
 图 2A 是 $\pi/2$ 混合器的示例图；
 图 2B 是表示四端口定向耦合器的方框图；
 5 图 2C 是表示定向耦合器的级联的示例图；
 图 3 是说明根据本发明的发送机的基本功能结构的方框图；
 图 4 是描述根据本发明的发送机的第一实施例的方框图；
 图 5 是表示发送部分结构的示例的方框图；
 图 6 是表示接收部分结构的示例的方框图；
 10 图 7 是描述前置补偿器结构示例的方框图；
 图 8 是描述根据本发明的发送机的第二实施例的方框图；和
 图 9 是描述根据本发明的发送机的第三实施例的方框图。

具体实施方式

- 15 图 3 说明根据本发明的发送机的基本功能结构。该发送机包括：输入端数字多端口定向耦合器 13，用于将 N 个信道的输入数字信号分解和组合以提供 N 个信道的输出信号；前置补偿器 21_1 、...、 21_N ，分别用于对 N 个信道输出信号进行补偿；数字模拟转换器（DAC） 22_1 、...、 22_N ，用于将该输出转换成模拟信号；发送部分 30_1 、...、 30_N ，用于将 DA 转换器的输出作为高频信号
 20 输出；和输出端多端口定向耦合器 40，用于将来自 N 个信道发送部分的输出分解和组合并分别将 N 个信道高频信号发送到 N 个天线（未示出）。

- 象上面看到的那样，在本发明中，由输出端数字多端口定向耦合器 13 和前置补偿器 20_1 、...、 20_N 执行的信号处理是数字处理。通过数字处理执行多端口定向耦合器 13 的功能，可以获得具有理想增益和相位偏移的多端口定
 25 向耦合器的特性。

在下面说明中，假设用 $t=mT$ 表示离散时间 t ，其中 T 是数字信号的采样周期 $T[\text{sec}]$ ， m 是正数，并假设第 N 个信道的输入信号 $x_n(m)$ 由复数幅度表示，到输入端数字多端口定向耦合器 13 的输入信号由下列矩阵表示。

$$\mathbf{X}(m) = (x_1(m) \ x_2(m), \dots, x_N(m))^T \quad (5)$$

- 30 其中， T 表示转置。通过使用等式 (4)，由 N 信道输入端多端口定向耦合器 13 将输入信号 $\mathbf{X}(m)$ 转换成下列等式输出信号 $\mathbf{Y}(m)$ 。

$$\mathbf{Y}(m) = \mathbf{T}_n \mathbf{X}(m) \quad (6)$$

$$\mathbf{Y}(m) = (y_0(m) \ y_1(m), \dots, y_{N-1}(m))^T \quad (7)$$

假设 F 表示前置补偿器 $21_1, \dots, 21_N$ 的波形转换, $\mathbf{Y}(m)$ 被转换成 $\mathbf{Z}(m)$.

$$\mathbf{Z}(m) = \mathbf{F}(\mathbf{Y}(m)) \mathbf{Y}(m) \quad (8)$$

5

$$\mathbf{Z}(m) = \begin{bmatrix} f(y_0(m)) & 0 & 0 & 0 \\ 0 & f(y_1(m)) & 0 & 0 \\ 0 & 0 & \ddots & 0 \\ 0 & 0 & 0 & f(y_{N-1}(m)) \end{bmatrix} \begin{bmatrix} y_0(m) \\ y_1(m) \\ \vdots \\ y_{N-1}(m) \end{bmatrix} \quad (9)$$

通过数字信号处理, 信号 $\mathbf{Z}(m)$ 被用于执行输入端数字多端口定向耦合器
10 13 和前置补偿器 $21_1, \dots, 21_N$ 中的处理。假设 $\mathbf{Z}(t)$ 表示由 DA 转换器 $22_1, \dots, 22_N$ 将信号 $\mathbf{Z}(m)$ 转换而得的模拟信号矩阵。在发送部分 $30_1, \dots, 30_N$ 中, 将信号矩阵 $\mathbf{Z}(t)$ 的各个分量经过频率转换到发射频带并且被功率放大。N 个信道的经功率放大的信号被输出端多端口定向耦合器 40 转换成发射信号 $\mathbf{U}(t) = (u_1(t), \dots, u_N(t))$ 。

15 前置补偿器 $21_1, \dots, 21_N$ 监视所放大的输出信号并通过数字处理适应性地更新波形转换矩阵 $\mathbf{F}$ 的系数以获得预定的非线性失真特征。

上面处理的信号 $\mathbf{Z}(m)$ 的结果能够完全消除由模拟电路引起的输入端多端口定向耦合器 13 工作特性的非理想化。此外, 可以通过数字信号处理来执行信号 $\mathbf{X}(m)$ 到 $\mathbf{Z}(m)$ 的生成。由于上述数字信号处理可以由象 DSP 软件这样的
20 软件实现, 可以以比传统结构的模拟电路更简单的方式实现本发明的电路结构。此外, 由于通过数字信号处理来替代由现有技术的模拟电路所形成的输入端多端口定向耦合器, 该输入端多端口定向耦合器在输出端口之间的增益和相位偏差可以减小到零。受限于电路的制造精确度, 在模拟电路结构中归零增益和相位偏差是不可能的。因此, 与传统模拟电路结构相比, 数字信号
25 处理能够简化电路设计。

第一实施例

图 4 说明根据本发明的发送机的第一实施例结构。

该发送机包括: N 个信道的编码器 $12_1, \dots, 12_N$; 输入端数字多端口定向

耦合器 13; 前置补偿器 $21_1, \dots, 21_N$; 正交调制器 $23_1, \dots, 23_N$; DA 转换器 $22_1, \dots, 22_N$; 发送部分 $30_1, \dots, 30_N$; 输出端多端口定向耦合器 40; 接收部分 $50_1, \dots, 50_N$; 和模拟数字 (AD) 转换器 $60_1, \dots, 60_N$ 。

编码器 $12_1, \dots, 12_N$ 对提供给输入端子 $11_1, \dots, 11_N$ 的发送数字信号序列执行 QPSK 或类似编码。

通过输入端数字多端口定向耦合器 13 输入 N 个信道的复数信号, 并输出 N 个信道的复数信号。输入端数字多端口定向耦合器 13 中的处理通过使用由等式 (4) 和 (5) 定义的矩阵计算等式 (6)。也就是说, 输入端数字多端口定向耦合器 13 执行处理, 从左边开始将转换矩阵 T_n 与输入信号矩阵相乘。来自输入端数字多端口定向耦合器 13 的各个信道 $y_1, \dots, y_N$ 的复数输出信号被分别馈送到前置补偿器 $21_1, \dots, 21_N$ 。

每一前置补偿器 21_n (其中, $n=1, \dots, N$) 通过执行预先的失真补偿来线性化相应信道的信号的增益和相位特性, 其中失真补偿可以消除发送部分 30_n 中的功率放大器 (图 5, 后面说明) 产生的非线性失真。前置补偿器 21_n 的结构是基于功率序列模型的传统查表类型或三维失真补偿类型 (cubic distortion compensating type)。通过正交调制器 23_n 中的数字信号处理, 来自每一前置补偿器 21_n 的输出信号受到正交调制。来自正交调制器 23_n 的输出信号被 DA 转换器 22_n 转换成提供给发送部分 30_n 的模拟信号。

例如, 如图 5 中由 30 所示, 每一发送部分 30_n 包括: 频率上变换部分 31, 带通滤波器 32 和功率放大器 33, 该频率上变换部分 31 由带限低通滤波器 31A、混频器 31B 和本地振荡器 31C 组成。在发送部分 30, 通过与由本地振荡器 31C 所产生的高频 (RF) 载波信号进行混频, 将 AD 转换器输出信号上变换 (up-converted)。RF 发送频率的信号由带通滤波器 32 提取并由功率放大器 33 进行功率放大。通过天线 42_n 发送功率放大的高频发送信号。例如, 如图 6 中 50 所示, 每一接收部分 50_n 包括: 检测部分 51, 带通滤波器 52 以及控制部分 53, 该由衰减器 51A、混频器 51B 和本地振荡器 51C 组成。

如图 6 所示, 在每一接收部分 50_n 中, 通过衰减器 51A, 混频器 51B 和本地振荡器 51C 检测来自相应信道发送部分 30_n 的输出信号功率的一部分, 且检测信号被施加到带通滤波器 52 上以提取由功率放大器 33 产生的失真分量。基于提取的失真分量, 控制部分 53 产生校正的信号, 它被提供给 AD 转换器 61_n (图 4)。由 AC 转换器 61_n 所转换成的数字形式的补偿信号被施加到前向补

偿器 21_n 以调整其增益和相位特性,从而最小化上述提取的失真分量,提供发送部分 30_n 的预定线形。

图 7 以方块形式说明了前向补偿器 21_n 的例子 (由 21 标识)。已经建议采用多种前向补偿器。该示例的前向补偿器是使用功率序列模型的数字前向补偿器。所说明的前向补偿器被构造成: 将来自延迟路径的信号和来自基于功率序列所产生的奇次序失真 (odd-order distortion) 的路径的信号加在一起, 其中, 延迟路径通过发送信号的基波分量, 也就是说, 该示例的前向补偿器 21 由延迟部分 21A、失真发生器 21B、相位调整器 21C、增益调整器 21D 和加法器 21E 组成。发送信号的基波分量通过延迟部分 21A 被送到加法器 21E, 其中, 在延迟部分中, 发送信号被延迟与失真发生路径的延迟时间相同的时间间隔。失真发生器 21B 产生例如发送信号的三次失真这样的基于功率序列的奇次失真。相位调整器 21C 在相位上对奇次失真进行调整, 然后增益调整器 21D 在增益上对奇次失真进行调整。此后, 由加法器 21E 将其加到基波分量上。经由相应信道的正交调制器 23_n 和 DA 转换器 22_n , 提供加法器输出作为从前置补偿器 21 到发送部分 30_n 的输出。顺带地, 失真发生器可被构造成产生三次、五次或七次失真, 或它们的期望组合。

通过经由 AD 转换器 60_n (图 4), 从接收部分 50 的控制部分 53 提供的相位和增益补偿信号, 调整相位调整器 21C 和增益调整器 21D 以调整奇次失真的相位和增益。补偿信号提供用于调整相位调整器 21C 和增益调整器 21D 的系数, 并在等式 (8) 和 (9) 中定义前置补偿器的波形转换矩阵 $\mathbf{F}$ 。控制部分 53 也可以通过数字信号处理来实现。在这样的示例中, 在图 6 接收部分 50_n 的带通滤波器 52 和控制部分 53 之间插入图 4 和 8 中的每一 AD 转换器 60_n , 以将由带通滤波器 52 提取的失真分量转换成数字信号。并且根据数字失真分量, 控制部分 53 生成数字补偿信号。

在图 4 中的实施例, 通过集成数字信号处理来实现编码器 $12_1, \dots, 12_N$ 到正交调制器 $23_1, \dots, 23_N$ 的信号变换。例如, 在实时操作的数字信号处理系统中, 编码器 $12_1, \dots, 12_N$ 到调制器 $23_1, \dots, 23_N$ 的功能可以通过软件实现。也可以通过使用诸如 FPGA 这样的硬件逻辑来实现编码器 $12_1, \dots, 12_N$ 到调制器 $23_1, \dots, 23_N$ 的功能。该实施例允许编码器 $12_1, \dots, 12_N$ 到调制器 $23_1, \dots, 23_N$ 的功能的可编程实施, 并允许根据环境适应性地重置它们的功能。因此, 可以通过使用相同的 DSP 或 FPGA 硬件结构来形成多个调制方案和多个前置补

偿方案。输入端多端口定向耦合器 13 和前置补偿器 21_1 、...、 21_N 也可以由独立控制程序来实现。此外,输入端多端口定向耦合器 13 和前置补偿器 21_1 、...、 21_N 的控制程序也可由单个控制器来实现。

5 在传统多端口放大器结构中,输入端数字多端口定向耦合器 13 和输出端多端口定向耦合器 40 两者都可由模拟电路来实现。本发明通过由等式 (5) 和 (6) 表达的数字信号处理来实现输入端数字多端口定向耦合器 13。这将不需要调整在各个信道间的增益和相位偏差,以使之小于设计值,以便提供在现有技术中所要求的、在输入端多端口定向耦合器的输出端口之间的预定或更程度的隔离。也就是说,本发明保证了在没有任何调整的条件下在输入端多端口定向耦合器的输出端口之间的完全隔离,因此使得该增益和相位
10 偏差被变为零。因此,本发明仅仅需要调整输出端多端口定向耦合器和通过比现有技术更少的调整来提高多端口结构的隔离度。

第二实施例

15 图 8 以方块形式说明了根据本发明的发送机的第二实施例。

所说明的发送机包括: 正交调制器 14_1 、...、 14_N , 用于输入信号的 IQ 信号的正交调制; 输入端多端口定向耦合器 13; 前置补偿器 21_1 、...、 21_N ; DA 转换器 22_1 、...、 22_N ; 发送部分 30_1 、...、 30_N ; 输出端多端口定向耦合器 40; 接收部分 50_1 、...、 50_N ; 和 AD 转换器 60_1 、...、 60_N 。每一发送部分 30_N 具有前
20 面提到的图 5 中的结构,每一接收部分 50_N 具有前面提到的图 6 的结构,每一前置补偿器 21_N 具有前面提到的图 7 的结构。该实施例除了以上不同之外,具有与图 4 实施例相同的结构。

因为输入端数字多端口定向耦合器 13 和前置补偿器 21_1 ... 21_N 执行对由正交调制器 21_1 、...、 21_N 调制过的数字信号 x_1 、...、 x_N 的处理,所以该实施
25 例与第一实施例不同。该实施例在操作和效果上与第一实施例相同。第一和第二实施例的结构通过数字信号处理来实现输入端数字多端口定向耦合器 13 和前置补偿器 21_1 、...、 21_N 的信号变换,从而与传统多端口结构相比,允许设备结构的简化、小型化和重量减小。

30 第三实施例





图 9 以图 8 的方块图的形式说明实施例。当描述第一和第二实施例时,

通过数字信号处理来实现前置补偿器 21_1 、...、 21_N ，它们也可以由如图 9 中描述的模拟电路来形成。在这种情况下，分别在 DA 转换器 22_1 、...、 22_N 和发送部分 30_1 、...、 30_N 之间插入前置补偿器 21_1 、...、 21_N ，并且，在接收部分 50_1 、...、 50_N 中提取的失真分量作为模拟形式的补偿信号被分别施加到前置补偿器 21_1 、...、 21_N 上。在该实施例中，由于前置补偿器 21_1 、...、 21_N 由模拟电路形成，发送机结构变得比图 8 实施例大，但是，在输入端数字多端口定向耦合器 13 中的数字处理产生预定的效果。

在第一、第二和第三实施例中，可以采用自适应阵列天线或扇面天线作为天线 42_1 、...、 42_N 中的每一个，这些天线设置在输出端多端口定向耦合器 40 的输出端。而且，也可在输出端多端口定向耦合器 40 和天线 42_1 、...、 42_N 中的每一个之间提供常用的双工机或交换器以便接收机（未示出）也被用作天线。

本发明的效果

如上所述，根据本发明，通过数字信号处理来实现输入端多端口定向耦合器和前置补偿器产生了这样的效果：（1）发送机的小型化；和（2）便于调整多端口结构。






图 3




图 4




图 5




图 6




图 7




图 8




图 9