

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2023年6月8日(08.06.2023)




(10) 国際公開番号

WO 2023/100613 A1

- (51) 国際特許分類:
H04N 25/17 (2023.01) H04N 25/53 (2023.01)
H01L 27/146 (2006.01) H04N 25/60 (2023.01)
- (21) 国際出願番号: PCT/JP2022/041784
- (22) 国際出願日: 2022年11月9日(09.11.2022)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2021-196519 2021年12月2日(02.12.2021) JP
特願 2022-131170 2022年8月19日(19.08.2022) JP
- (71) 出願人: パナソニック IP マネジメント株式会社(PANASONIC INTELLECTUAL PROPERTY MANAGEMENT CO., LTD.) [JP/JP]; 〒5406207
- 大阪府大阪市中央区城見2丁目1番61号 Osaka (JP).
- (72) 発明者: 飯島 浩章 (IIJIMA Hiroaki). 村上 雅史(MURAKAMI Masashi).
- (74) 代理人: 鎌田 健司, 外(KAMATA Kenji et al.); 〒5406207 大阪府大阪市中央区城見2丁目1番61号 パナソニック IP マネジメント株式会社内 Osaka (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CV, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IQ, IR, IS, IT, JM, JO, JP,

(54) Title: IMAGING DEVICE AND CAMERA SYSTEM

(54) 発明の名称: 撮像装置およびカメラシステム



(57) Abstract: This imaging device comprises a first pixel and a second pixel. The first pixel includes a first photoelectric converter that generates a signal charge by photoelectric conversion and has sensitivity in a first wavelength region that is not visible, and a first signal detection circuit connected to the first photoelectric converter. The second pixel includes a second photoelectric converter that generates a signal charge by photoelectric conversion and has sensitivity in a second wavelength region, and a second signal detection circuit connected to the second photoelectric converter. The second photoelectric converter has an exposure period that does not overlap an emission period of light due to illumination and entering the first photoelectric converter, the light having an emission peak in the first wavelength region.

(57) 要約: 撮像装置は、第1画素と、第2画素と、を備える。第1画素は、光電変換により信号電荷を生成し、不可視である第1波長域に感度を有する第1光電変換部と、第1光電変換部に接続された第1信号検出回路と、を含む。第2画素は、光電変換により信号電荷を生成し、第2波長域に感度を有する第2光電変換部と、第2光電変換部に接続された第2信号検出回路と、を含む。第2光電変換部の露光期間は、第1光電変換部に入射する、照明による光であって、第1波長域に発光ピークを有する光の発光期間に重ならない。

KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK,
LR, LS, LU, LY, MA, MD, MG, MK, MN, MW, MX,
MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH,
PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG,
SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ,
UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, CV, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, ME, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類：

一 国際調査報告 (条約第21条(3))

明 細 書

発明の名称：撮像装置およびカメラシステム

技術分野

[0001] 本開示は、撮像装置およびカメラシステムに関する。

背景技術

[0002] 従来、光電変換を利用したイメージセンサが知られている。例えば、フォトダイオードを有するCMOS (Complementary Metal Oxide Semiconductor) 型イメージセンサが広く用いられている。CMOS型イメージセンサは、低消費電力および画素ごとのアクセスが可能という特長を有する。CMOS型イメージセンサには、一般的に、画素アレイの行ごとに露光および信号電荷の読み出しを順次に行う、いわゆるローリングシャッタ方式が、信号の読み出し方式として適用される。

[0003] ローリングシャッタ方式においては、露光の開始および終了が画素アレイの行ごとに異なる。そのため、高速で移動する物体を撮像したときに、物体の像として歪んだ像が得られたり、フラッシュを使用したときに、画像内で明るさの差が生じたりすることがある。このような事情から、画素アレイ中の全画素において露光の開始および終了を共通とする、いわゆるグローバルシャッタ機能の要求がある。

[0004] 例えば、特許文献1には、回路部と光電変換部とを分離した積層構造のイメージセンサにおいて、光電変換部に供給する電圧を変化させることで、光電変換部から電荷蓄積領域への信号電荷の移動を制御し、グローバルシャッタ機能を実現する方法が開示されている。

[0005] また、特許文献2には、複数の光電変換部を積層させることで、各色の信号を取り出すことが可能であり、それぞれの光電変換部と接続する回路を分離することで、それぞれの信号読み出しを個別に制御することが可能である技術が開示されている。

[0006] また、特許文献3には、可視光と近赤外線とを撮像する目的で光電変換層

を積層させ、それぞれの光電変換層からの信号を別々に取り出す技術が開示されている。

[0007] また、特許文献4には、可視光と近赤外線とを用いた検査方法などが開示されている。

先行技術文献

特許文献

[0008] 特許文献1：特許第6202512号公報

特許文献2：米国特許第9277146号明細書

特許文献3：特開2019-186738号公報

特許文献4：米国特許出願公開第2003/0059103号明細書

特許文献5：米国特許出願公開第2007/0013798号明細書

特許文献6：特開2010-232410号公報

特許文献7：特許第5553727号公報

発明の概要

発明が解決しようとする課題

[0009] 本開示では、複数の光電変換部を備える場合において、画質劣化を抑制できる撮像装置およびカメラシステムを提供する。

課題を解決するための手段

[0010] 本開示の一様態に係る撮像装置は、第1画素と、第2画素と、を備える。前記第1画素は、光電変換により信号電荷を生成し、不可視である第1波長域に感度を有する第1光電変換部と、前記第1光電変換部に接続された第1信号検出回路と、を含む。前記第2画素は、光電変換により信号電荷を生成し、第2波長域に感度を有する第2光電変換部と、前記第2光電変換部に接続された第2信号検出回路と、を含む。前記第2光電変換部の露光期間は、前記第1光電変換部に入射する、照明による光であって、前記第1波長域に発光ピークを有する光の発光期間に重ならない。

[0011] 本開示の一態様に係るカメラシステムは、上記撮像装置と、前記第1波長

域に発光ピークを有する光を発する照明装置と、を備える。前記照明装置は、前記第2光電変換部の前記露光期間に前記光を発しない。

発明の効果

[0012] 本開示によれば、画質劣化を抑制できる撮像装置およびカメラシステムを提供できる。

図面の簡単な説明

[0013] [図1]図1は、実施の形態に係るカメラシステムの機能構成の一例を示すブロック図である。

[図2]図2は、実施の形態に係る撮像装置の概略構成を示す模式図である。

[図3A]図3Aは、実施の形態に係る撮像装置における第1光電変換部を含む画素および周辺回路の例示的な回路構成を示す模式図である。

[図3B]図3Bは、実施の形態に係る撮像装置における第2光電変換部を含む画素および周辺回路の例示的な回路構成を示す模式図である。

[図4]図4は、実施の形態に係る撮像装置における画素の例示的な断面構造を模式的に示す断面図である。

[図5]図5は、実施の形態に係る別の撮像装置の構成を示す模式図である。

[図6]図6は、スズナフタロシアニンを含む光電変換層における吸収スペクトルの一例を示す図である。

[図7A]図7Aは、実施の形態に係る第1光電変換部における光電変換層の構成の一例を模式的に示す断面図である。

[図7B]図7Bは、実施の形態に係る第2光電変換部における光電変換層の構成の一例を模式的に示す断面図である。

[図8]図8は、実施の形態に係る光電変換層が有する例示的な光電流特性を示すグラフである。

[図9]図9は、実施の形態に係る撮像装置の動作例を説明するための図である。

[図10]図10は、撮像装置の動作の比較例を説明するための図である。

[図11]図11は、変形例1に係る撮像装置の概略構成を示す模式図である。

[図12]図12は、変形例2に係る撮像装置における第2光電変換部を含む画素および周辺回路の例示的な回路構成を示す模式図である。

[図13]図13は、変形例2に係る撮像装置における画素の例示的な断面構造を模式的に示す断面図である。

[図14]図14は、変形例2に係る撮像装置の動作例を説明するための図である。

発明を実施するための形態

[0014] (本開示の一態様を得るに至った経緯)

本開示の実施の形態を具体的に説明するのに先立ち、本開示の一態様を得るに至った経緯について説明する。本願発明者らは、複数の光電変換部を備える撮像装置において、以下の課題が生じることを見出した。

[0015] 撮像装置が複数の光電変換部を備える場合において、複数の光電変換部に不可視の波長域に感度を有する光電変換部が含まれることにより、不可視光の画像を取得することができる。不可視光の画像は、可視光では確認できない情報を取得できる場合があり、防犯または検査等に有用である。一方、不可視の波長域の光を撮像する場合、環境光では光量が不十分な場合があり、例えば、照明装置を用いて不可視の照明光を被写体に照射し、その反射光を撮像することが行われる。しかし、不可視の照明光を用いる場合に、複数の光電変換部のうち不可視の照明光の撮像に用いない光電変換部にも不可視の照明光が入射する。その結果、不可視の照明光の撮像に用いない光電変換部が意図しない光電変換を起こし、画質劣化させてしまう課題が生じる。例えば、撮像装置が、近赤外線波長領域に感度を有する光電変換部と、可視光波長領域に感度を有する光電変換部とを備える場合、近赤外線の照明光が可視光波長領域に感度を有する光電変換部にも入射する。近赤外線の照明光は、一部に赤色等の可視光波長の成分を有している場合が多いため、近赤外線の照明光によって、可視光波長領域に感度を有する光電変換部にも光電変換が生じる。その結果、可視光波長領域に感度を有する光電変換部で生成される信号電荷量に変化し、色ずれが生じるなど、得られる画像の画質が劣化する

。

[0016] 本開示は、このような知見に基づきなされたものであり、不可視の波長域に感度を有する光電変換部を含む複数の光電変換部を有する撮像装置において、不可視の照明光による画質劣化を抑制できる撮像装置およびカメラシステムを提供する。以下で、詳細に説明する。

[0017] (本開示の概要)

本開示の概要として、本開示に係る撮像装置およびカメラシステムの例を以下に示す。

[0018] 本開示の第1様態に係る撮像装置は、第1画素と、第2画素と、を備える。前記第1画素は、光電変換により信号電荷を生成し、不可視である第1波長域に感度を有する第1光電変換部と、前記第1光電変換部に接続された第1信号検出回路と、を含む。前記第2画素は、光電変換により信号電荷を生成し、第2波長域に感度を有する第2光電変換部と、前記第2光電変換部に接続された第2信号検出回路と、含む。、前記第2光電変換部の露光期間は、前記第1光電変換部に入射する、照明による光であって、前記第1波長域に発光ピークを有する光の発光期間に重ならない。

[0019] このような撮像装置においては、第1光電変換部を用いた撮像のための第1波長域に発光ピークを有する光によって、第2光電変換部に意図しない光電変換が生じやすい。第2光電変換部の露光期間が第1波長域に発光ピークを有する光の発光期間に重ならないことで、当該光が第2光電変換部の光電変換に影響する成分を有している場合でも、当該光によって第2光電変換部において意図しない信号電荷の生成が起こらない。よって、画質劣化を抑制できる。

[0020] また、例えば、本開示の第2態様に係る撮像装置は、第1態様に係る撮像装置であって、前記第1画素および前記第2画素はそれぞれ、有効画素であってもよい。

[0021] これにより、出力信号に直接影響する有効画素において、上記の意図しない光電変換の影響を抑制できる。

- [0022] また、例えば、本開示の第3態様に係る撮像装置は、第1態様または第2態様に係る撮像装置であって、前記第1光電変換部と前記第2光電変換部とは積層されていてもよい。
- [0023] これにより、同じ感光領域に複数の光電変換部を配置できる。そのため、複数の光に対応した信号を出力する場合でも、画素数を増やすことができ、画質を向上できる。
- [0024] また、例えば、本開示の第4態様に係る撮像装置は、第1態様から第3態様のいずれか1つに係る撮像装置であって、さらに、少なくとも1つの電圧供給回路を備えてもよく、前記第1光電変換部および前記第2光電変換部はそれぞれ、画素電極と、前記画素電極に対向する対向電極と、前記画素電極と前記対向電極との間に位置する光電変換層と、を含んでもよく、前記第1光電変換部および前記第2光電変換部のうちの少なくとも一方の感度は、前記少なくとも1つの電圧供給回路が前記画素電極と前記対向電極との間に印加する電圧の変更により可変であってもよい。
- [0025] これにより、第1光電変換部および第2光電変換部のうちの少なくとも一方を用いた撮像時の感度を、印加する電圧の変更だけで調整できる。
- [0026] また、例えば、本開示の第5態様に係る撮像装置は、第4態様に係る撮像装置であって、前記第1光電変換部および前記第2光電変換部のうちの前記少なくとも一方は、前記少なくとも1つの電圧供給回路が前記画素電極と前記対向電極との間に印加する前記電圧の前記変更により露光期間が規定されるグローバルシャッタ方式で駆動してもよい。
- [0027] これにより、第1光電変換部および第2光電変換部のうちの少なくとも一方を用いた撮像時における高速物体の画像のゆがみを抑制できる。
- [0028] また、例えば、本開示の第6態様に係る撮像装置は、第4態様に係る撮像装置であって、前記第1光電変換部および前記第2光電変換部の各々は、前記少なくとも1つの電圧供給回路が前記画素電極と前記対向電極との間に印加する前記電圧の前記変更により露光期間が規定されるグローバルシャッタ方式で駆動してもよい。

- [0029] これにより、第1光電変換部および第2光電変換部のそれぞれを用いた撮像時における高速物体の画像のゆがみを抑制できる。
- [0030] また、例えば、本開示の第7態様に係る撮像装置は、第1態様から第6態様のいずれか1つに係る撮像装置であって、第3光電変換部と、前記第3光電変換部に接続された第3信号検出回路と、をさらに備えてもよい。
- [0031] これにより、各光電変換部で取得できる信号の種類を増やすことができる。例えば、3つの光電変換部が備えられる場合に、各光電変換部がそれぞれ赤色、緑色および青色の波長領域に感度を有すれば、容易にカラー画像の取得が可能になる。また、撮像装置に第4光電変換部がさらに備えられる場合、各光電変換部がそれぞれ赤色、緑色、青色および近赤外線波長領域に感度を有すれば、容易にカラー画像と近赤外線画像とが取得できる。
- [0032] また、例えば、本開示の第8態様に係る撮像装置は、第1態様から第7態様のいずれか1つに係る撮像装置であって、前記第1波長域は、近赤外線波長領域内の波長域であり、前記第2波長域は、可視光波長領域内の波長域であってもよい。
- [0033] これにより、1つの撮像装置で可視光画像と近赤外線画像とが取得できる。
- [0034] また、例えば、本開示の第9態様に係る撮像装置は、第8態様に係る撮像装置であって、前記第1光電変換部の露光期間は、前記第2光電変換部の前記露光期間よりも短くてもよい。
- [0035] これにより、近赤外線画像を取得するための露光期間が短くなる。近赤外線波長領域に感度を有する光電変換部は、用いられる光電変換材料のバンドギャップが狭くなるために、熱励起による暗電流が生じやすい。近赤外線画像を取得するための露光期間が短くなることで、暗電流が生じやすい場合でも暗電流の影響を低減し、画質の劣化を抑制できる。
- [0036] また、例えば、本開示の第10態様に係る撮像装置は、第1態様から第7態様のいずれか1つに係る撮像装置であって、前記第1波長域は、紫外線波長領域内の波長域であり、前記第2波長域は、可視光波長領域内の波長域で

あってもよい。

[0037] これにより、1つの撮像装置で可視光画像と紫外線画像とが取得できる。

[0038] また、例えば、本開示の第11態様に係る撮像装置は、第1態様から第7態様のいずれか1つに係る撮像装置であって、前記第1波長域および前記第2波長域はそれぞれ、近赤外線波長領域内の波長域であってもよい。

[0039] これにより、1つの撮像装置で、波長の異なる近赤外線に対応する画像を取得できる。

[0040] また、例えば、本開示の第12態様に係る撮像装置は、第1態様から第11態様のいずれか1つに係る撮像装置であって、前記第2光電変換部は、シリコンフォトダイオードを含んでいてもよい。

[0041] これにより、撮像装置の構成を簡素化できる。

[0042] また、本開示の第13態様に係るカメラシステムは、第1態様から第12態様のいずれか1つに係る撮像装置と、前記第1波長域に発光ピークを有する光を発する照明装置と、を備え、前記照明装置は、前記第2光電変換部の前記露光期間に前記光を発しない。

[0043] これにより、第2光電変換部の露光期間に照明装置が発する光が第2光電変換部に入射することがないため、当該光によって第2光電変換部において意図しない信号電荷の生成が起こらない。よって、第2光電変換部を用いて撮像される画像の出力に、第1波長域に発光ピークを有する光が影響せず、画質劣化を抑制できる。

[0044] また、例えば、本開示の第14態様に係るカメラシステムは、第13態様に係るカメラシステムであって、前記照明装置は、前記第1光電変換部の露光期間と重なる期間に前記光を発してもよい。

[0045] これにより、第1光電変換部を用いて照明装置が発する光を撮像できるため、撮像される画像の画質を向上できる。

[0046] 以下、本実施の形態について、図面を参照しながら具体的に説明する。

[0047] なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素

、構成要素の配置位置および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、各図は、必ずしも厳密に図示されたものではない。各図において、実質的に同一の構成については同一の符号を付し、重複する説明は省略または簡略化することがある。

[0048] また、本明細書において、要素間の関係性を示す用語、および、要素の形状を示す用語、ならびに、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数%程度の差異をも含むことを意味する表現である。

[0049] また、本明細書において、「上方」および「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）および下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。具体的には、撮像装置の受光側を「上方」とし、受光側と反対側を「下方」とする。なお、「上方」および「下方」などの用語は、あくまでも部材間の相互の配置を指定するために用いており、撮像装置の使用時における姿勢を限定する意図ではない。また、「上方」および「下方」という用語は、2つの構成要素が互いに間隔を空けて配置されて2つの構成要素の間に別の構成要素が存在する場合のみならず、2つの構成要素が互いに密着して配置されて2つの構成要素が接する場合にも適用される。

[0050] （実施の形態）

以下、本実施の形態に係る、撮像装置および撮像装置と照明装置とを備えるカメラシステムについて説明する。

[0051] [カメラシステム]

まず、本実施の形態に係るカメラシステムについて説明する。図1は、本実施の形態に係るカメラシステムの機能構成の一例を示すブロック図である。

[0052] 図1に示されるように、カメラシステム1は、撮像装置100と、照明装

置 200 と、制御部 300 と、を備える。

[0053] カメラシステム 1 では、照明装置 200 が発する照明光 602 は、被写体 600 で反射する。照明光 602 が被写体 600 で反射することにより生じた反射光 604 が撮像装置 100 の光電変換部により電荷に変換されることで電気信号として取り出され、撮像される。

[0054] なお、図 1 に示される例では、撮像装置 100 と、照明装置 200 と、制御部 300 とは別の機能ブロックとして示されているが、撮像装置 100、照明装置 200 および制御部 300 のうちの 2 以上が一体となってもよい。例えば、撮像装置 100 は、照明装置 200 を備えていてもよい。

[0055] 撮像装置 100 は、カメラシステム 1 に入射した光を電気信号に変換して画像（画像信号）を出力する。撮像装置 100 は、第 1 光電変換部 13a および第 2 光電変換部 13b を備える。第 1 光電変換部 13a および第 2 光電変換部 13b はそれぞれ、例えば、光電変換素子である。第 1 光電変換部 13a および第 2 光電変換部 13b には、例えば、照明による光が入射する。図 1 で示される例では、第 1 光電変換部 13a および第 2 光電変換部 13b に入射する、照明による光は、主に、照明装置 200 が発した照明光の被写体における反射により生じた反射光である。第 1 光電変換部 13a および第 2 光電変換部 13b はそれぞれ、光電変換により信号電荷を生成する。第 1 光電変換部 13a および第 2 光電変換部 13b のそれぞれが生成した信号電荷の量に応じた信号が読み出され、撮像装置 100 から画像信号として出力される。

[0056] 第 1 光電変換部 13a と第 2 光電変換部 13b とは、例えば、互いに異なる波長域に感度を有する。第 1 光電変換部 13a は、不可視である第 1 波長域に感度を有する。第 2 光電変換部 13b は、第 2 波長域に感度を有する。撮像装置 100 の構成の詳細は後述する。なお、本明細書においてある波長に感度を有するとは、ある波長における外部量子効率が 1 % 以上であることを意味する。

[0057] 照明装置 200 は、被写体に対して照明光を照射する。照明装置 200 は

、照明光として、少なくとも、第1光電変換部13aが感度を有する第1波長域に発光ピークを有する光を発する。照明装置200は、例えば、第1光源210aと、第2光源210bと、を有する。

[0058] 第1光源210aは、例えば、第1光電変換部13aが感度を有する第1波長域の少なくとも一部の波長を有する成分を含む光を発する。第1光源210aは、例えば、第1波長域に発光ピークを有する光を発する。

[0059] 第2光源210bは、例えば、第2光電変換部13bが感度を有する第2波長域の少なくとも一部の波長を有する成分を含む光を発する。第2光源210bは、例えば、第2波長域に発光ピークを有する光を発する。

[0060] 第1光源210aおよび第2光源210bとして用いられる光源の種類は、所望の波長の光を発することができる光源であれば、特に制限されない。第1光源210aおよび第2光源210bはそれぞれ、例えば、ハロゲン光源、LED (Light Emitting Diode) 光源、有機EL (Electro Luminescence) 光源またはレーザーダイオード光源等である。また、第1光源210aおよび第2光源210bには、互いに発光波長の異なる複数の光源が組み合わせて用いられてもよい。

[0061] 第1波長域は、上述のように不可視の波長域であり、例えば、紫外線波長領域または近赤外線波長領域に含まれる波長域である。そのため、第1光電変換部13aを用いて紫外線または近赤外線等の不可視光による撮像が可能であるため、防犯または検査等に有用な画像を取得できる。また、第2波長域は、例えば、紫外線波長領域、可視光波長領域および近赤外線波長領域のうちのいずれかの波長領域に含まれる波長域である。また、第1光電変換部13aは、第1波長域以外の波長に感度を有していてもよい。また、第2光電変換部13bは、第2波長域以外の波長に感度を有していてもよい。

[0062] 具体的な例としては、第1波長域は近赤外線波長領域内の波長域であり、第2波長域は可視光波長領域内の波長域である。そのため、第1光源210aは、近赤外線波長領域に発光ピークを有する光を発する。また、第2光源210bは、可視光波長領域に発光ピークを有する光を発する。この場合、

第1光源210aが発する光は、近赤外線波長領域に感度を有する第1光電変換部13aにより変換され電気信号として取り出され撮像される。また、第2光源210bが発する光は、可視光波長領域に感度を有する第2光電変換部13bにより変換され電気信号として取り出され撮像される。これにより、可視光および近赤外線に対応する信号をそれぞれ分離して取り出す撮像装置100が実現できる。そのため、例えば、可視光画像と近赤外線画像とが取得できる。

[0063] 本明細書において、近赤外線波長領域は、例えば、680nm以上3000nm以下の波長領域を指す。近赤外線波長領域は、700nm以上2000nm以下の波長領域を指してもよく、700nm以上1600nm以下の波長領域を指していてもよい。また、可視光波長領域は、例えば、380nm以上680nm未満の波長領域を指す。また、紫外線波長領域は、例えば、100nm以上380nm未満の波長領域を指し、200nm以上380nm未満の波長領域を指してもよい。また、本明細書では、可視光、赤外線および紫外線を含めた電磁波全般を、便宜上「光」と表現する。

[0064] また、例えば、第1波長域は紫外線波長領域内の波長域であり、第2波長域は可視光波長領域内の波長域であってもよい。これにより、可視光および紫外線に対応する信号をそれぞれ分離して取り出す撮像装置100が実現できる。そのため、例えば、可視光画像と紫外線画像とが取得できる。

[0065] また、例えば、第1波長域および第2波長域はそれぞれ、近赤外線波長領域内の波長域であってもよい。これにより、波長の異なる近赤外線に対応する信号をそれぞれ分離して取り出す撮像装置100が実現できる。そのため、例えば、波長の異なる2種類の近赤外線画像が取得できる。例えば、このような2種類の近赤外線画像を用いて差分画像を生成することで、環境光または水分の吸収の影響を軽減した近赤外線画像を得ることができる。

[0066] また、第1波長域および第2波長域の少なくとも一方が近赤外線波長領域内の波長域である場合、当該少なくとも一方は、820nm以上980nm以下の範囲内の波長域であってもよい。これにより、照明光を照射する照明

装置 200 の光源として、820 nm 以上 980 nm 以下に発光ピークを有する安価な LED 光源を用いることができる。

[0067] なお、照明装置 200 が有する光源の数は、2 つに限らず、1 つであってもよく、3 つ以上であってもよい。例えば、照明装置 200 は、光源として第 1 光源 210 a のみを備える構成であってもよい。この場合、例えば、第 2 光電変換部 13 b は、環境光または外部の光源からの光が被写体で反射された反射光を電荷に変換する。また、第 1 光源 210 a と第 2 光源 210 b とは、1 つの照明装置に設けられていなくてもよく、カメラシステム 1 は、第 1 光源 210 a を有する照明装置と、第 2 光源 210 b を備える照明装置とを含む複数の照明装置を備えていてもよい。また、カメラシステム 1 は、照明装置 200 を備えていなくてもよい。

[0068] 制御部 300 は、撮像装置 100 および照明装置 200 の動作を制御する制御回路である。制御部 300 は、例えば、撮像装置 100 および照明装置 200 に対して各種の駆動信号を出力する。制御部 300 は、例えば、マイクロコンピュータによって実現される。制御部 300 の機能は、汎用の処理回路とソフトウェアとの組み合わせによって実現されてもよいし、このような処理に特化したハードウェアによって実現されてもよい。

[0069] また、制御部 300 の少なくとも一部の機能、例えば、撮像装置 100 の駆動を制御する機能は、撮像装置 100 に含まれていてもよい。つまり、制御部 300 は、制御回路等として撮像装置 100 に備えられていてもよい。そのため、後述する撮像装置 100 の周辺回路および画素の駆動は、撮像装置 100 の外部に設けられた制御部 300 の制御に基づいて行われてもよく、撮像装置 100 に備えられた制御回路（制御部 300）の制御に基づいて行われてもよい。

[0070] [撮像装置]

次に、本実施の形態に係る撮像装置の詳細について説明する。

[0071] 図 2 は、本実施の形態に係る撮像装置の概略構成を示す模式図である。図 2 には、本実施の形態に係る撮像装置 100 の各画素の光電変換部およびそ

れに接続される信号検出回路が模式的に示されている。

[0072] 図2に示されるように、撮像装置100は、第1光電変換部13aと、第1光電変換部13aに接続された信号検出回路14aと、第2光電変換部13bと、第2光電変換部13bに接続された信号検出回路14bと、信号検出回路14aおよび信号検出回路14bが設けられる半導体基板20と、を備える。信号検出回路14aは、第1信号検出回路の一例である。信号検出回路14bは第2信号検出回路の一例である。

[0073] 第1光電変換部13aと第2光電変換部13bとは、半導体基板20の上方に積層されている。これにより、同じ感光領域に複数の光電変換部を配置できる。そのため、複数の光に対応した信号を出力する場合でも、画素数を増やすことができ、画質を向上できる。図2では、それぞれ4画素分の第1光電変換部13aおよび第2光電変換部13bが示されているが、第1光電変換部13aにおける画素の数および第2光電変換部13bにおける画素の数は、特に制限されない。また、第1光電変換部13aにおける画素の数と第2光電変換部13bにおける画素の数とは、同じであってもよく、異なってもよい。例えば、図2では、4画素の第1光電変換部13aに対して、4画素の第2光電変換部13bが積層されている例が図示されているが、1画素の第1光電変換部13aに対して、4画素の第2光電変換部13bが積層されていてもよい。

[0074] また、第1光電変換部13aおよび第2光電変換部13bはともに、可視光、近赤外線、赤外線および紫外線の少なくともいずれかに感度を有していてもよい。また、例えば、可視光波長領域全般に感度を有する第2光電変換部13bの上方にベイヤー配列のカラーフィルタが設けられ、第2光電変換部13bに設けられた各画素が、対応するカラーフィルタに応じて、赤色、青色および緑色の光の強度に対応する画素信号を出力してもよい。また、例えば、近赤外線波長領域に感度を有する第1光電変換部13aに設けられた各画素が、近赤外線の強度に対応する画素信号を出力してもよい。これにより、第2光電変換部13bの信号電荷に対応するカラー画像が得られ、第1

光電変換部 13 a の信号電荷に対応する近赤外線画像が得られる。

[0075] 信号検出回路 14 a と信号検出回路 14 b とは、図 2 に示される例では半導体基板 20 における同一平面に形成されている。なお、信号検出回路 14 a と信号検出回路 14 b とは、図 2 のように半導体基板 20 上の同一平面に並んで形成されていてもよく、上下に分かれて異なる平面に形成されていてもよい。

[0076] 次に、本実施の形態に係る撮像装置 100 の回路構成について説明する。図 3 A は、本実施の形態に係る撮像装置における第 1 光電変換部を含む画素および周辺回路の例示的な回路構成を示す模式図である。図 3 B は、本実施の形態に係る撮像装置における第 2 光電変換部を含む画素および周辺回路の例示的な回路構成を示す模式図である。

[0077] 図 3 A および図 3 B に示されるように、撮像装置 100 は、複数の画素 10 a および複数の画素 10 b を含む複数の画素と、周辺回路と、を備える。より詳細には、撮像装置 100 は、2 次元に配列された複数の画素 10 a および 2 次元に配列された複数の画素 10 b を含む画素アレイ P A と、周辺回路と、を備える。図 3 A および図 3 B は、画素 10 a および画素 10 b がそれぞれ 2 行 2 列のマトリクス状に配置された例を模式的に示している。第 1 光電変換部 13 a および信号検出回路 14 a は、画素 10 a の少なくとも一部を構成し、第 2 光電変換部 13 b および信号検出回路 14 b は、画素 10 b の少なくとも一部を構成する。画素アレイ P A において、上述のように、画素 10 a の第 1 光電変換部 13 a と、画素 10 b の第 2 光電変換部 13 b とは積層されている。撮像装置 100 における画素 10 a および画素 10 b それぞれの数および配置は、図 3 A および図 3 B に示される例に限定されない。本実施の形態において、画素 10 a は第 1 画素の一例であり、画素 10 b は第 2 画素の一例である。

[0078] 周辺回路は、例えば、画素アレイ P A を駆動し、第 1 光電変換部 13 a および第 2 光電変換部 13 b で生成した信号電荷に基づいて画像を取得する。周辺回路は、例えば、画素 10 a に接続される電圧供給回路 32 a、リセッ

ト電圧源 34 a、垂直走査回路 36 a、カラム信号処理回路 37 a、水平信号読み出し回路 38 a および電源線 40 a に接続される電圧源等を含む。また、周辺回路は、例えば、画素 10 b に接続される電圧供給回路 32 b、リセット電圧源 34 b、垂直走査回路 36 b、カラム信号処理回路 37 b、水平信号読み出し回路 38 b および電源線 40 b に接続される電圧源等を含む。また、撮像装置 100 は、周辺回路に含まれる回路として、自身以外の周辺回路の駆動を制御する制御回路を備えていてもよい。

[0079] 画素 10 a および画素 10 b はそれぞれ、例えば、有効画素である。ここで、有効画素とは、実際に画像の出力に使用される画素またはセンシング時に使用される画素であり、ダークノイズの測定に用いられるオプティカルブラック画素およびダミー画素を含まない。

[0080] 図 3 A に示される画素 10 a および画素 10 a に接続される周辺回路と、図 3 B に示される画素 10 b および画素 10 b に接続される周辺回路とは、例えば、機能的に同様の回路構成を有する。図 3 A および図 3 B を参照して、第 1 光電変換部 13 a を有する画素 10 a および第 2 光電変換部 13 b を有する画素 10 b に関する回路構成について説明する。

[0081] 各画素 10 a は、第 1 光電変換部 13 a および信号検出回路 14 a を有する。各画素 10 b は、第 2 光電変換部 13 b および信号検出回路 14 b を有する。後に図面を参照して説明するように、第 1 光電変換部 13 a および第 2 光電変換部 13 b はそれぞれ、互いに対向する 2 つの電極の間に挟まれた光電変換層を有し、入射した光を受けて信号電荷を生成する。第 1 光電変換部 13 a は、その全体が、画素 10 a ごとに独立した素子である必要はなく、第 1 光電変換部 13 a の例えば一部分が複数の画素 10 a にまたがっていてもよい。また、第 2 光電変換部 13 b は、その全体が、画素 10 b ごとに独立した素子である必要はなく、第 2 光電変換部 13 b の例えば一部分が複数の画素 10 b にまたがっていてもよい。

[0082] 信号検出回路 14 a は、第 1 光電変換部 13 a によって生成された信号電荷を検出する回路である。信号検出回路 14 b は、第 2 光電変換部 13 b に

よって生成された信号電荷を検出する回路である。この例では、信号検出回路 14 a は、信号検出トランジスタ 24 a およびアドレストランジスタ 26 a を含んでいる。また、信号検出回路 14 b は、信号検出トランジスタ 24 b およびアドレストランジスタ 26 b を含んでいる。信号検出トランジスタ 24 a および 24 b ならびにアドレストランジスタ 26 a および 26 b はそれぞれ、例えば、電界効果トランジスタ（FET）であり、ここでは、信号検出トランジスタ 24 a および 24 b ならびにアドレストランジスタ 26 a および 26 b として N チャネル MOSFET（Metal Oxide Semiconductor Field Effect Transistor）を例示する。信号検出トランジスタ 24 a および 24 b、アドレストランジスタ 26 a および 26 b、ならびに、後述するリセットトランジスタ 28 a および 28 b などの各トランジスタは、制御端子、入力端子および出力端子を有する。制御端子は、例えばゲートである。入力端子は、ドレインおよびソースの一方であり、例えばドレインである。出力端子は、ドレインおよびソースの他方であり、例えばソースである。

[0083] 図 3 A において模式的に示されるように、信号検出トランジスタ 24 a の制御端子は、第 1 光電変換部 13 a との電気的な接続を有する。第 1 光電変換部 13 a によって生成される信号電荷は、信号検出トランジスタ 24 a のゲートと第 1 光電変換部 13 a との間の電荷蓄積ノード 41 a を含む領域に蓄積される。図 3 B において模式的に示されるように、信号検出トランジスタ 24 b の制御端子は、第 2 光電変換部 13 b との電気的な接続を有する。第 2 光電変換部 13 b によって生成される信号電荷は、信号検出トランジスタ 24 b のゲートと第 2 光電変換部 13 b との間の電荷蓄積ノード 41 b を含む領域に蓄積される。ここで、信号電荷は、正孔または電子である。電荷蓄積ノードは、信号電荷を蓄積する電荷蓄積領域の少なくとも一部であり、「フローティングディフュージョンノード」とも呼ばれる。第 1 光電変換部 13 a および第 2 光電変換部 13 b の構造の詳細は、後述する。

[0084] 各画素 10 a の第 1 光電変換部 13 a は、さらに、感度制御線 42 a との

接続を有している。図 3 A に例示する構成において、感度制御線 4 2 a は、電圧供給回路 3 2 a に接続されている。各画素 1 0 b の第 2 光電変換部 1 3 b は、さらに、感度制御線 4 2 b との接続を有している。図 3 B に例示する構成において、感度制御線 4 2 b は、電圧供給回路 3 2 b に接続されている。電圧供給回路は、感度制御電極供給回路とも呼ばれる。電圧供給回路 3 2 a および 3 2 b はそれぞれ、少なくとも 2 種類の電圧を供給可能に構成された回路である。

[0085] 電圧供給回路 3 2 a は、第 1 光電変換部 1 3 a に電圧を供給する。具体的には、電圧供給回路 3 2 a は、撮像装置 1 0 0 の動作時、感度制御線 4 2 a を介して第 1 光電変換部 1 3 a に所定の電圧を供給する。また、電圧供給回路 3 2 b は、第 2 光電変換部 1 3 b に電圧を供給する。具体的には、電圧供給回路 3 2 b は、撮像装置 1 0 0 の動作時、感度制御線 4 2 b を介して第 2 光電変換部 1 3 b に所定の電圧を供給する。電圧供給回路 3 2 a および 3 2 b は、特定の電源回路に限定されず、所定の電圧を生成する回路であってもよいし、他の電源から供給された電圧を所定の電圧に変換する回路であってもよい。後に詳しく説明するように、電圧供給回路 3 2 a から第 1 光電変換部 1 3 a に供給される電圧が、互いに異なる複数の電圧の間で切り替えられることにより、第 1 光電変換部 1 3 a からの電荷蓄積ノード 4 1 a への信号電荷の蓄積の開始および終了が制御される。また、電圧供給回路 3 2 b から第 2 光電変換部 1 3 b に供給される電圧が、互いに異なる複数の電圧の間で切り替えられることにより、第 2 光電変換部 1 3 b からの電荷蓄積ノード 4 1 b への信号電荷の蓄積の開始および終了が制御される。換言すれば、本実施の形態では、電圧供給回路 3 2 a から第 1 光電変換部 1 3 a に供給される電圧および電圧供給回路 3 2 b から第 2 光電変換部 1 3 b に供給される電圧を切り替えることによって、電子シャッタ動作が実行される。撮像装置 1 0 0 の動作の例は、後述する。

[0086] 各画素 1 0 a は、電源電圧 VDD を供給する電源線 4 0 a との接続を有する。各画素 1 0 b は、電源電圧 VDD を供給する電源線 4 0 b との接続を有

する。図3 Aに示されるように、電源線40 aには、信号検出トランジスタ24 aの入力端子が接続されている。電源線40 aがソースフォロア電源として機能することにより、信号検出トランジスタ24 aは、第1光電変換部13 aによって生成された信号を増幅して出力する。また、図3 Bに示されるように、電源線40 bには、信号検出トランジスタ24 bの入力端子が接続されている。電源線40 bがソースフォロア電源として機能することにより、信号検出トランジスタ24 bは、第2光電変換部13 bによって生成された信号を増幅して出力する。

[0087] 信号検出トランジスタ24 aの出力端子には、アドレストランジスタ26 aの入力端子が接続されている。アドレストランジスタ26 aの出力端子は、画素アレイPAにおける画素10 aの列ごとに配置された複数の垂直信号線47 aのうちの1つに接続されている。アドレストランジスタ26 aの制御端子は、アドレス制御線46 aに接続されており、アドレス制御線46 aの電位を制御することにより、信号検出トランジスタ24 aの出力を、対応する垂直信号線47 aに選択的に読み出すことができる。

[0088] また、信号検出トランジスタ24 bの出力端子には、アドレストランジスタ26 bの入力端子が接続されている。アドレストランジスタ26 bの出力端子は、画素アレイPAにおける画素10 bの列ごとに配置された複数の垂直信号線47 bのうちの1つに接続されている。アドレストランジスタ26 bの制御端子は、アドレス制御線46 bに接続されており、アドレス制御線46 bの電位を制御することにより、信号検出トランジスタ24 bの出力を、対応する垂直信号線47 bに選択的に読み出すことができる。

[0089] 図3 Aに示される例では、アドレス制御線46 aは、垂直走査回路36 aに接続されている。また、図3 Bに示される例では、アドレス制御線46 bは、垂直走査回路36 bに接続されている。垂直走査回路は、「行走査回路」とも呼ばれる。垂直走査回路36 aは、アドレス制御線46 aに所定の電圧を印加することにより、各行に配置された複数の画素10 aを行単位で選択する。垂直走査回路36 bは、アドレス制御線46 bに所定の電圧を印加

することにより、各行に配置された複数の画素 10 b を行単位で選択する。これにより、選択された画素 10 a および画素 10 b の信号の読み出しと、後述する、画素電極のリセットとが実行される。

[0090] 垂直信号線 47 a は、画素アレイ P A の複数の画素 10 a からの画素信号を周辺回路へ伝達する主信号線である。垂直信号線 47 a には、カラム信号処理回路 37 a が接続される。また、垂直信号線 47 b は、画素アレイ P A の複数の画素 10 b からの画素信号を周辺回路へ伝達する主信号線である。垂直信号線 47 b には、カラム信号処理回路 37 b が接続される。カラム信号処理回路は、「行信号蓄積回路」とも呼ばれる。カラム信号処理回路 37 a および 37 b はそれぞれ、相関二重サンプリングに代表される雑音抑圧信号処理およびアナログーデジタル変換（A D 変換）などを行う。図 3 A に示されるように、カラム信号処理回路 37 a は、画素アレイ P A における画素 10 a の各列に対応して設けられる。これらのカラム信号処理回路 37 a には、水平信号読み出し回路 38 a が接続される。図 3 B に示されるように、カラム信号処理回路 37 b は、画素アレイ P A における画素 10 b の各列に対応して設けられる。これらのカラム信号処理回路 37 b には、水平信号読み出し回路 38 b が接続される。水平信号読み出し回路は、「列走査回路」とも呼ばれる。

[0091] 水平信号読み出し回路 38 a は、複数のカラム信号処理回路 37 a から水平共通信号線 49 a に信号を順次読み出す。また、水平信号読み出し回路 38 b は、複数のカラム信号処理回路 37 b から水平共通信号線 49 b に信号を順次読み出す。

[0092] 図 3 A に例示する構成において、画素 10 a は、リセットトランジスタ 28 a を有する。また、図 3 B に例示する構成において、画素 10 b は、リセットトランジスタ 28 b を有する。リセットトランジスタ 28 a および 28 b はそれぞれ、例えば、信号検出トランジスタ 24 a および 24 b ならびにアドレストランジスタ 26 a および 26 b と同様に、電界効果トランジスタであり得る。以下では、特に断りの無い限り、リセットトランジスタ 28 a

および28bとしてNチャネルMOSFETを適用した例を説明する。

[0093] 図3Aに示されるように、リセットトランジスタ28aは、リセット電圧 V_r を供給するリセット電圧線44aと、電荷蓄積ノード41aとの間に接続される。リセットトランジスタ28aの制御端子は、リセット制御線48aに接続されており、リセット制御線48aの電位を制御することによって、電荷蓄積ノード41aの電位をリセット電圧 V_r にリセットすることができる。この例では、リセット制御線48aが、垂直走査回路36aに接続されている。したがって、垂直走査回路36aがリセット制御線48aに所定の電圧を印加することにより、各行に配置された複数の画素10aを行単位でリセットすることが可能である。また、図3Bに示されるように、リセットトランジスタ28bは、リセット電圧 V_r を供給するリセット電圧線44bと、電荷蓄積ノード41bとの間に接続される。リセットトランジスタ28bの制御端子は、リセット制御線48bに接続されており、リセット制御線48bの電位を制御することによって、電荷蓄積ノード41bの電位をリセット電圧 V_r にリセットすることができる。この例では、リセット制御線48bが、垂直走査回路36bに接続されている。したがって、垂直走査回路36bがリセット制御線48bに所定の電圧を印加することにより、各行に配置された複数の画素10bを行単位でリセットすることが可能である。

[0094] この例では、リセットトランジスタ28aにリセット電圧 V_r を供給するリセット電圧線44aが、リセット電圧源34aに接続されている。また、リセットトランジスタ28bにリセット電圧 V_r を供給するリセット電圧線44bが、リセット電圧源34bに接続されている。リセット電圧源は、「リセット電圧供給回路」とも呼ばれる。リセット電圧源34aおよび34bは、撮像装置100の動作時にリセット電圧線44aおよび44bに所定のリセット電圧 V_r を供給可能な構成を有していればよく、上述の電圧供給回路32aおよび32bと同様に、特定の電源回路に限定されない。電圧供給回路32aおよび32bならびにリセット電圧源34aおよび34bの各々は、単一の電圧供給回路の一部であってもよいし、独立した別個の電圧供

給回路であってもよい。なお、電圧供給回路 3 2 a およびリセット電圧源 3 4 a の一方または両方が、垂直走査回路 3 6 a の一部分であってもよい。あるいは、電圧供給回路 3 2 a からの感度制御電圧および／またはリセット電圧源 3 4 a からのリセット電圧 V_r が、垂直走査回路 3 6 a を介して各画素 1 0 a に供給されてもよい。また、電圧供給回路 3 2 b およびリセット電圧源 3 4 b の一方または両方が、垂直走査回路 3 6 b の一部分であってもよい。あるいは、電圧供給回路 3 2 b からの感度制御電圧および／またはリセット電圧源 3 4 b からのリセット電圧 V_r が、垂直走査回路 3 6 b を介して各画素 1 0 b に供給されてもよい。

[0095] リセット電圧 V_r として、信号検出回路 1 4 a および 1 4 b の電源電圧 V_{DD} を用いることも可能である。この場合、各画素 1 0 a に電源電圧を供給する電圧供給回路（図 3 A において不図示）と、リセット電圧源 3 4 a とを共通化し得る。また、電源線 4 0 a と、リセット電圧線 4 4 a を共通化できるので、画素アレイ P A における配線を単純化し得る。同様に、各画素 1 0 b に電源電圧を供給する電圧供給回路（図 3 B において不図示）と、リセット電圧源 3 4 b とを共通化し得る。また、電源線 4 0 b と、リセット電圧線 4 4 b を共通化できるので、画素アレイ P A における配線を単純化し得る。ただし、リセット電圧 V_r と、信号検出回路 1 4 a および 1 4 b の電源電圧 V_{DD} とに互いに異なる電圧を用いることは、撮像装置 1 0 0 のより柔軟な制御を可能にする。

[0096] [画素のデバイス構造]

次に、本実施の形態に係る撮像装置 1 0 0 の画素の断面構造について説明する。

[0097] 図 4 は、本実施の形態に係る画素 1 0 a および 1 0 b の例示的な断面構造を模式的に示す断面図である。図 4 に例示する構成では、上述の信号検出トランジスタ 2 4 a および 2 4 b、アドレスタランジスタ 2 6 a および 2 6 b ならびにリセットトランジスタ 2 8 a および 2 8 b が、半導体基板 2 0 に形成されている。半導体基板 2 0 は、その全体が半導体である基板に限定され

ない。半導体基板 20 は、感光領域が形成される側の表面に半導体層が設けられた絶縁性基板などであってもよい。また、半導体基板 20 は、複数の半導体層を有して、信号検出トランジスタ 24 a、アドレストランジスタ 26 a およびリセットトランジスタ 28 a と、信号検出トランジスタ 24 b、アドレストランジスタ 26 b およびリセットトランジスタ 28 b とが、異なる半導体層に形成されていてもよい。ここでは、半導体基板 20 として P 型シリコン (Si) 基板を用いる例を説明する。

[0098] また、図 4 では、平面視で半導体基板 20 の同じ領域に、同じ大きさの第 1 光電変換部 13 a と第 2 光電変換部 13 b とが配置される例について説明する。

[0099] 半導体基板 20 は、不純物領域 26 s、24 s、24 d、28 d および 28 s と、画素間の電氣的な分離のための素子分離領域 20 t とを有する。ここでは、不純物領域 26 s、24 s、24 d、28 d および 28 s は N 型領域である。また、素子分離領域 20 t は、不純物領域 24 d と不純物領域 28 d との間にも設けられている。素子分離領域 20 t は、例えば所定の注入条件のもとでアクセプターのイオン注入を行うことによって形成される。

[0100] 不純物領域 26 s、24 s、24 d、28 d および 28 s は、例えば、半導体基板 20 内に形成された拡散層である。図 4 に模式的に示されるように、信号検出トランジスタ 24 a および 24 b はそれぞれ、不純物領域 24 s および 24 d と、ゲート電極 24 g とを含む。ゲート電極 24 g は、導電性材料を用いて形成される。導電性材料は、例えば、不純物がドーパされることにより導電性が付与されたポリシリコンであるが、金属材料でもよい。不純物領域 24 s は、信号検出トランジスタ 24 a および 24 b の例えばソース領域として機能する。不純物領域 24 d は、信号検出トランジスタ 24 a および 24 b の例えばドレイン領域として機能する。不純物領域 24 s と 24 d との間に、信号検出トランジスタ 24 a および 24 b のチャンネル領域が形成される。

[0101] 同様に、アドレストランジスタ 26 a および 26 b はそれぞれ、不純物領

域 2 6 s および 2 4 s と、図 4 において不図示のアドレス制御線 4 6 a または 4 6 b（図 3 A および図 3 B 参照）に接続されたゲート電極 2 6 g とを含む。ゲート電極 2 6 g は、導電性材料を用いて形成される。導電性材料は、例えば、不純物がドーピングされることにより導電性が付与されたポリシリコンであるが、金属材料でもよい。この例では、信号検出トランジスタ 2 4 a およびアドレストランジスタ 2 6 a は、不純物領域 2 4 s を共有することによって互いに電氣的に接続されている。同様に、信号検出トランジスタ 2 4 b およびアドレストランジスタ 2 6 b は、不純物領域 2 4 s を共有することによって互いに電氣的に接続されている。不純物領域 2 6 s は、アドレストランジスタ 2 6 a および 2 6 b の例えばソース領域として機能する。不純物領域 2 6 s は、図 4 において不図示の垂直信号線 4 7 a または 4 7 b（図 3 A および図 3 B 参照）との接続を有する。

[0102] リセットトランジスタ 2 8 a および 2 8 b はそれぞれ、不純物領域 2 8 d および 2 8 s と、図 4 において不図示のリセット制御線 4 8 a または 4 8 b（図 3 A および図 3 B 参照）に接続されたゲート電極 2 8 g とを含む。ゲート電極 2 8 g は、例えば、導電性材料を用いて形成される。導電性材料は、例えば、不純物がドーピングされることにより導電性が付与されたポリシリコンであるが、金属材料でもよい。不純物領域 2 8 s は、リセットトランジスタ 2 8 a および 2 8 b の例えばソース領域として機能する。不純物領域 2 8 s は、図 4 において不図示のリセット電圧線 4 4 a または 4 4 b（図 3 A および図 3 B 参照）との接続を有する。不純物領域 2 8 d は、リセットトランジスタ 2 8 a および 2 8 b の例えばドレイン領域として機能する。

[0103] 半導体基板 2 0 上には、信号検出トランジスタ 2 4 a および 2 4 b、アドレストランジスタ 2 6 a および 2 6 b ならびにリセットトランジスタ 2 8 a および 2 8 b を覆うように層間絶縁層 5 0 が配置されている。層間絶縁層 5 0 は、例えば、酸化ケイ素などの絶縁材料から形成される。図 4 に示されるように、層間絶縁層 5 0 中には、配線層 5 6 a および 5 6 b が配置され得る。配線層 5 6 a および 5 6 b は、例えば、銅などの金属から形成される。配

線層 5 6 a は、例えば、上述の垂直信号線 4 7 a などの配線をその一部に含み得る。配線層 5 6 b は、例えば、上述の垂直信号線 4 7 b などの配線をその一部に含み得る。層間絶縁層 5 0 中の絶縁層の数、および、層間絶縁層 5 0 中に配置される配線層 5 6 a および 5 6 b に含まれる層の数は、任意に設定可能であり、図 4 に示す例に限定されない。

[0104] 層間絶縁層 5 0 上には、上述の第 1 光電変換部 1 3 a および第 2 光電変換部 1 3 b が配置される。別の言い方をすれば、本実施の形態では、画素アレイ P A（図 3 A および図 3 B 参照）を構成する複数の画素 1 0 a および複数の画素 1 0 b が、半導体基板 2 0 中および半導体基板 2 0 上に形成されている。半導体基板 2 0 上に 2 次元に配列された複数の画素 1 0 a および画素 1 0 b は、感光領域を形成する。感光領域は、「画素領域」とも呼ばれる。隣接する 2 つの画素 1 0 a 間の距離および隣接する 2 つの画素 1 0 b 間の距離はそれぞれ、例えば $2\ \mu\text{m}$ 程度であり得る。隣接する 2 つの画素間の距離は「画素ピッチ」とも呼ばれる。

[0105] 本実施の形態においては、第 1 光電変換部 1 3 a および第 2 光電変換部 1 3 b には、第 1 光電変換部 1 3 a および第 2 光電変換部 1 3 b の上方から、言い換えると、半導体基板 2 0 側とは反対側から光が入射する。

[0106] 第 1 光電変換部 1 3 a は、画素電極 1 1 a と、対向電極 1 2 a と、これらの間に配置された光電変換層 1 5 a とを含む。この例では、対向電極 1 2 a および光電変換層 1 5 a は、複数の画素 1 0 a にまたがって形成されている。他方、画素電極 1 1 a は、画素 1 0 a ごとに設けられており、隣接する他の画素 1 0 a の画素電極 1 1 a と空間的に分離されることによって、他の画素 1 0 a の画素電極 1 1 a から電氣的に分離されている。

[0107] 第 2 光電変換部 1 3 b は、画素電極 1 1 b と、対向電極 1 2 b と、これらの間に配置された光電変換層 1 5 b とを含む。この例では、対向電極 1 2 b および光電変換層 1 5 b は、複数の画素 1 0 b にまたがって形成されている。他方、画素電極 1 1 b は、画素 1 0 b ごとに設けられており、隣接する他の画素 1 0 b の画素電極 1 1 b と空間的に分離されることによって、他の画

素 1 0 b の画素電極 1 1 b から電氣的に分離されている。

[0108] 第 2 光電変換部 1 3 b は、絶縁層 6 2 を介して、第 1 光電変換部 1 3 a の上方に積層されている。第 1 光電変換部 1 3 a には、第 2 光電変換部 1 3 b および絶縁層 6 2 を透過した光が入射する。第 2 光電変換部 1 3 b および絶縁層 6 2 は、第 1 光電変換部 1 3 a が感度を有する波長の光の少なくとも一部を透過させる。このように、第 1 光電変換部 1 3 a に入射する光は、第 2 光電変換部 1 3 b を通る。撮像装置 1 0 0 に入射する光は、第 1 光電変換部 1 3 a および第 2 光電変換部 1 3 b の両方に入射する。そのため、第 1 光電変換部 1 3 a および第 2 光電変換部 1 3 b のうちの一方が感度を有する波長域の光が入射しても、当該光が他方の光電変換に影響する可能性がある。

[0109] なお、第 2 光電変換部 1 3 b の上方には、さらに、封止層、カラーフィルタおよびマイクロレンズ等が備えられていてもよい。

[0110] 画素電極 1 1 a は、第 1 光電変換部 1 3 a で生成された信号電荷を読み出すための電極である。画素電極 1 1 a は、画素 1 0 a ごとに少なくとも 1 つ存在する。画素電極 1 1 a は、信号検出トランジスタ 2 4 a のゲート電極 2 4 g および不純物領域 2 8 d に電氣的に接続されている。画素電極 1 1 b は、第 2 光電変換部 1 3 b で生成された信号電荷を読み出すための電極である。画素電極 1 1 b は、画素 1 0 b ごとに少なくとも 1 つ存在する。画素電極 1 1 b は、信号検出トランジスタ 2 4 b のゲート電極 2 4 g および不純物領域 2 8 d に電氣的に接続されている。また、画素電極 1 1 b は、光電変換層 1 5 b の第 1 光電変換部 1 3 a 側に配置される。

[0111] 対向電極 1 2 a は、光電変換層 1 5 a を挟んで画素電極 1 1 a に対向して配置される。対向電極 1 2 a は、例えば、光電変換層 1 5 a において光が入射される側に配置される。したがって、光電変換層 1 5 a には、対向電極 1 2 a を透過した光が入射する。また、対向電極 1 2 a は、例えば、光電変換層 1 5 a の第 2 光電変換部 1 3 b 側に配置される。そのため、第 1 光電変換部 1 3 a と第 2 光電変換部 1 3 b とは、対向電極 1 2 a と画素電極 1 1 b とが対面するように積層されている。対向電極 1 2 a と画素電極 1 1 b とは絶

縁層 6 2 を介して隣接している。

[0112] 対向電極 1 2 b は、光電変換層 1 5 b を挟んで画素電極 1 1 b に対向して配置される。対向電極 1 2 b は、例えば、光電変換層 1 5 b において光が入射される側に配置される。したがって、光電変換層 1 5 b には、対向電極 1 2 b を透過した光が入射する。

[0113] 画素電極 1 1 b、対向電極 1 2 a および対向電極 1 2 b はそれぞれ、例えば、透明な導電性材料から形成される透明電極である。本明細書における「透明」は、検出しようとする波長範囲の光の少なくとも一部を透過することを意味し、可視光の波長範囲全体にわたって光を透過することは必須ではない。例えば、対向電極 1 2 b は、第 1 光電変換部 1 3 a が感度を有する波長の光の少なくとも一部、および、第 2 光電変換部 1 3 b が感度を有する波長の光の少なくとも一部を透過させる。また、例えば、画素電極 1 1 b および対向電極 1 2 a は、第 1 光電変換部 1 3 a が感度を有する波長の光の少なくとも一部を透過させる。

[0114] 透明電極には、例えば、ITO、IZO、AZO、FTO、 SnO_2 、 TiO_2 、 ZnO_2 などの透明導電性酸化物 (Transparent Conducting Oxide (TCO)) を用いることができる。

[0115] 画素電極 1 1 a は、導電性材料を用いて形成されている。導電性材料は、例えば、アルミニウム、銅などの金属、金属窒化物、または、不純物がドーピングされることにより導電性が付与されたポリシリコンである。

[0116] 画素電極 1 1 a を遮光性の電極としてもよい。例えば、画素電極 1 1 a として、厚さが 100 nm の TaN 電極を形成することにより、十分な遮光性を実現し得る。画素電極 1 1 a を遮光性の電極とすることにより、半導体基板 2 0 に形成されたトランジスタ (この例では信号検出トランジスタ 2 4 a および 2 4 b、アドレストランジスタ 2 6 a および 2 6 b ならびにリセットトランジスタ 2 8 a および 2 8 b の少なくともいずれか) のチャネル領域または不純物領域への、光電変換層 1 5 a を通過した光の入射を抑制し得る。上述の配線層 5 6 a および 5 6 b を利用して層間絶縁層 5 0 内に遮光膜を形

成してもよい。半導体基板 20 に形成されたトランジスタのチャネル領域への光の入射を抑制することにより、トランジスタの特性のシフト（例えば閾値電圧の変動）などを抑制し得る。また、半導体基板 20 に形成された不純物領域への光の入射を抑制することにより、不純物領域における意図しない光電変換によるノイズの混入を抑制し得る。このように、半導体基板 20 への光の入射の抑制は、撮像装置 100 の信頼性の向上に貢献する。なお、画素電極 11a は、透明電極であってもよい。

[0117] なお、画素電極 11a と対向電極 12a とは、図 4 に示される配置とは位置が入れ替わって配置されてもよい。この場合、画素電極 11a が透明電極であり、対向電極 12a は、導電性材料を用いて形成されれば、透明電極でなくてもよい。また、この場合、プラグ 52a は、対向電極 12a および光電変換層 15a を貫通するように配置される。

[0118] また、画素電極 11b と対向電極 12b とは、図 4 に示される配置とは位置が入れ替わって配置されていてもよい。この場合、プラグ 52b は、対向電極 12b および光電変換層 15b も貫通するように配置される。

[0119] また、第 1 光電変換部 13a と第 2 光電変換部 13b とは、図 4 に示される配置とは位置が入れ替わって配置されていてもよい。

[0120] 光電変換層 15a および 15b はそれぞれ、入射する光を受けて正孔－電子対を発生させる。光電変換層 15a および 15b はそれぞれ、例えば、有機材料から形成される。また、光電変換層 15a および 15b はそれぞれ、複数の層が積層された構造を有していてもよい。光電変換層 15a および 15b を構成する材料の具体例は、後述する。

[0121] 図 3A を参照して説明したように、対向電極 12a は、電圧供給回路 32a に接続された感度制御線 42a との接続を有する。また、ここでは、対向電極 12a は、複数の画素 10a にまたがって形成されている。したがって、感度制御線 42a を介して、電圧供給回路 32a から所望の大きさの感度制御電圧を複数の画素 10a の間に一括して印加することが可能である。また、図 3B を参照して説明したように、対向電極 12b は、電圧供給回路 3

2 b に接続された感度制御線 4 2 b との接続を有する。また、ここでは、対向電極 1 2 b は、複数の画素 1 0 b にまたがって形成されている。したがって、感度制御線 4 2 b を介して、電圧供給回路 3 2 b から所望の大きさの感度制御電圧を複数の画素 1 0 b の間に一括して印加することが可能である。なお、電圧供給回路 3 2 a または 3 2 b から所望の大きさの感度制御電圧を印加することができれば、対向電極 1 2 a および 1 2 b の少なくとも一方は、画素 1 0 a または 1 0 b ごとに分離して設けられていてもよい。同様に、光電変換層 1 5 a および 1 5 b の少なくとも一方が画素 1 0 a または 1 0 b ごとに分離して設けられていてもよい。

[0122] 後に詳しく説明するように、電圧供給回路 3 2 a および 3 2 b はそれぞれ、露光期間と非露光期間との間で互いに異なる電圧を対向電極 1 2 a または 1 2 b に供給する。本明細書において、「露光期間」は、第 1 光電変換部 1 3 a および第 2 光電変換部 1 3 b の光電変換により生成される正および負の電荷の一方である信号電荷を電荷蓄積領域等に蓄積するための期間を意味し、「電荷蓄積期間」と呼んでもよい。また、本明細書では、撮像装置の動作中であって露光期間以外の期間を「非露光期間」と呼ぶ。なお、「非露光期間」は、第 1 光電変換部 1 3 a または第 2 光電変換部 1 3 b への光の入射が遮断されている期間に限定されず、第 1 光電変換部 1 3 a または第 2 光電変換部 1 3 b に光が照射されている期間を含んでいてもよい。また「非露光期間」は、寄生感度の発生により意図せずに信号電荷が電荷蓄積領域に蓄積される期間を含む。

[0123] また、「非露光期間」は、「読み出し期間」および「リセット期間」を含む。「読み出し期間」は、第 1 光電変換部 1 3 a および第 2 光電変換部 1 3 b が生成する信号電荷の量（つまり電荷蓄積領域に蓄積されている信号電荷の量）に応じた信号をそれぞれ信号検出回路 1 4 a および 1 4 b によって読み出す期間である。「リセット期間」は、第 1 光電変換部 1 3 a および第 2 光電変換部 1 3 b が生成した信号電荷を蓄積する電荷蓄積領域の電位をリセットする期間である。具体的には、「リセット期間」では、電荷蓄積領域の

電位をリセット電圧 V_r にリセットする。

[0124] また、本実施の形態では、画素10aおよび画素10bのそれぞれに対して、「露光期間」、「非露光期間」、「読み出し期間」および「リセット期間」が規定される。画素10aでは第1光電変換部13aが生成した信号電荷の量に応じた信号が読み出されるため、画素10aの「露光期間」、「非露光期間」、「読み出し期間」および「リセット期間」は、第1光電変換部13aの「露光期間」、「非露光期間」、「読み出し期間」および「リセット期間」であるとも言える。また、画素10bでは第2光電変換部13bが生成した信号電荷の量に応じた信号が読み出されるため、画素10bの「露光期間」、「非露光期間」、「読み出し期間」および「リセット期間」は、第2光電変換部13bの「露光期間」、「非露光期間」、「読み出し期間」および「リセット期間」であるとも言える。各期間の詳細は後述する。

[0125] 画素電極11aの電位に対する対向電極12aの電位を制御することにより、光電変換によって光電変換層15a内に生じた正孔－電子対のうち、正孔および電子のいずれか一方を、信号電荷として画素電極11aによって収集することができる。例えば信号電荷として正孔を利用する場合、画素電極11aよりも対向電極12aの電位を高くすることにより、画素電極11aによって正孔を選択的に収集することが可能である。また、画素電極11bの電位に対する対向電極12bの電位を制御することにより、光電変換によって光電変換層15b内に生じた正孔－電子対のうち、正孔および電子のいずれか一方を、信号電荷として画素電極11bによって収集することができる。例えば信号電荷として正孔を利用する場合、画素電極11bよりも対向電極12bの電位を高くすることにより、画素電極11bによって正孔を選択的に収集することが可能である。以下では、信号電荷として正孔を利用する場合を例示する。もちろん、信号電荷として電子を利用することも可能である。この場合、画素電極11aよりも対向電極12aの電位を低くし、画素電極11bよりも対向電極12bの電位を低くする。

[0126] 対向電極12aに対向する画素電極11aは、対向電極12aと画素電極

1 1 a との間に適切なバイアス電圧が与えられることにより、光電変換層 1 5 a において光電変換によって発生した正および負の電荷のうち的一方を収集する。また、対向電極 1 2 b に対向する画素電極 1 1 b は、対向電極 1 2 b と画素電極 1 1 b との間に適切なバイアス電圧が与えられることにより、光電変換層 1 5 b において光電変換によって発生した正および負の電荷のうち的一方を収集する。

[0127] 撮像装置 1 0 0 には、第 1 光電変換部 1 3 a と第 2 光電変換部 1 3 b との間に配置される絶縁層 6 2 が備えられている。絶縁層 6 2 は、第 1 光電変換部 1 3 a と第 2 光電変換部 1 3 b とを電氣的に分離する。図 4 に示される例では、下方側から、画素電極 1 1 a、光電変換層 1 5 a、対向電極 1 2 a、絶縁層 6 2、画素電極 1 1 b、光電変換層 1 5 b および対向電極 1 2 b がこの順で積層されている。絶縁層 6 2 は、透明な絶縁材料から形成されている。例えば、絶縁層 6 2 は、第 1 光電変換部 1 3 a が感度を有する波長の光の少なくとも一部を透過させる。絶縁層 6 2 には、例えば、酸化ケイ素または酸化アルミニウム等を用いることができる。

[0128] 図 4 に模式的に示されるように、画素電極 1 1 a は、プラグ 5 2 a、配線 5 3 a およびコンタクトプラグ 5 4 a を介して、信号検出トランジスタ 2 4 a のゲート電極 2 4 g に接続されている。言い換えれば、信号検出トランジスタ 2 4 a のゲートは、画素電極 1 1 a との電氣的な接続を有する。プラグ 5 2 a、配線 5 3 a およびコンタクトプラグ 5 4 a は、信号検出トランジスタ 2 4 a と第 1 光電変換部 1 3 a との間の電荷蓄積ノード 4 1 a（図 3 A 参照）の少なくとも一部を構成する。配線 5 3 a は、配線層 5 6 a の一部であり得る。また、画素電極 1 1 a は、プラグ 5 2 a、配線 5 3 a およびコンタクトプラグ 5 5 a を介して、リセットトランジスタ 2 8 a の不純物領域 2 8 d にも接続されている。図 4 に例示する構成において、信号検出トランジスタ 2 4 a のゲート電極 2 4 g、プラグ 5 2 a、配線 5 3 a、コンタクトプラグ 5 4 a および 5 5 a、ならびに、リセットトランジスタ 2 8 a のソース領域およびドレイン領域の一方である不純物領域 2 8 d は、画素電極 1 1 a に

よって収集された信号電荷を蓄積する画素 10 a の電荷蓄積領域として機能する。

[0129] また、画素電極 11 b は、プラグ 52 b、配線 53 b およびコンタクトプラグ 54 b を介して、信号検出トランジスタ 24 b のゲート電極 24 g に接続されている。言い換えれば、信号検出トランジスタ 24 b のゲートは、画素電極 11 b との電氣的な接続を有する。プラグ 52 b は、第 1 光電変換部 13 a および絶縁層 62 を貫通している。プラグ 52 b、配線 53 b およびコンタクトプラグ 54 b は、信号検出トランジスタ 24 b と第 2 光電変換部 13 b との間の電荷蓄積ノード 41 b（図 3 B 参照）の少なくとも一部を構成する。配線 53 b は、配線層 56 b の一部であり得る。また、画素電極 11 b は、プラグ 52 b、配線 53 b およびコンタクトプラグ 55 b を介して、リセットトランジスタ 28 b の不純物領域 28 d にも接続されている。図 4 に例示する構成において、信号検出トランジスタ 24 b のゲート電極 24 g、プラグ 52 b、配線 53 b、コンタクトプラグ 54 b および 55 b、ならびに、リセットトランジスタ 28 b のソース領域およびドレイン領域の一方である不純物領域 28 d は、画素電極 11 b によって収集された信号電荷を蓄積する画素 10 b の電荷蓄積領域として機能する。

[0130] プラグ 52 a および 52 b、配線 53 a および 53 b ならびにコンタクトプラグ 54 a、54 b、55 a および 55 b はそれぞれ、導電性材料を用いて形成されている。例えば、プラグ 52 a および 52 b ならびに配線 53 a および 53 b はそれぞれ、銅などの金属から形成される。また、例えば、コンタクトプラグ 54 a、54 b、55 a および 55 b はそれぞれ、不純物がドーピングされることにより導電性が付与されたポリシリコンから形成されている。なお、プラグ 52 a および 52 b、配線 53 a および 53 b ならびにコンタクトプラグ 54 a、54 b、55 a および 55 b は互いに同じ材料を用いて形成されていてもよく、互いに異なる材料を用いて形成されていてもよい。

[0131] また、プラグ 52 b の周囲には絶縁被覆 61 b が形成されている。絶縁被

覆 6 1 b は、プラグ 5 2 b と第 1 光電変換部 1 3 a との間に位置する。プラグ 5 2 b と第 1 光電変換部 1 3 a とは、接触しておらず、絶縁被覆 6 1 b により電氣的に絶縁されている。絶縁被覆 6 1 b は、例えば、酸化ケイ素または窒化ケイ素などの絶縁材料を用いて形成される。

[0132] 画素電極 1 1 a によって信号電荷が収集されることにより、画素 1 0 a の電荷蓄積領域に蓄積された信号電荷の量に応じた電圧が、信号検出トランジスタ 2 4 a のゲートに印加される。信号検出トランジスタ 2 4 a は、この電圧を増幅する。信号検出トランジスタ 2 4 a によって増幅された電圧が、信号電圧としてアドレスタランジスタ 2 6 a を介して選択的に読み出される。また、画素電極 1 1 b によって信号電荷が収集されることにより、画素 1 0 b の電荷蓄積領域に蓄積された信号電荷の量に応じた電圧が、信号検出トランジスタ 2 4 b のゲートに印加される。信号検出トランジスタ 2 4 b は、この電圧を増幅する。信号検出トランジスタ 2 4 b によって増幅された電圧が、信号電圧としてアドレスタランジスタ 2 6 b を介して選択的に読み出される。

[0133] なお、撮像装置 1 0 0 が備える光電変換部の数は、2 以上であれば特に制限されない。本実施の形態に係る撮像装置は 3 以上の光電変換部を備えていてもよい。図 5 は、本実施の形態に係る別の撮像装置の構成を示す模式図である。図 5 においては、撮像装置が備える光電変換部および信号検出回路が模式的に示されており、他の構成の図示については省略されている。具体的には、図 5 には、層間絶縁層 5 0 の上端部よりも上方部分の画素構造、および、光電変換部と信号検出回路との接続が図示されている。

[0134] 図 5 に示されるように、撮像装置 1 1 0 は、撮像装置 1 0 0 と比較して、光電変換部 1 3 c および 1 3 d ならびに信号検出回路 1 4 c および 1 4 d をさらに備える点で主に相違する。また、図示されていないが、撮像装置 1 1 0 は、図 3 A から図 4 を用いて説明した撮像装置 1 0 0 と同様に、光電変換部 1 3 c および 1 3 d をリセットするためのリセットトランジスタ、ならびに、光電変換部 1 3 c および 1 3 d で生成した信号電荷に基づいて画像を取

得するための周辺回路も備えている。光電変換部 13c および 13d は、第 3 光電変換部の一例である。信号検出回路 14c および 14d は、第 3 信号検出回路の一例である。光電変換部 13c および信号検出回路 14c は、画素 10a または画素 10b の一部を構成していてもよく、画素 10a および画素 10b とは別の画素の少なくとも一部を構成していてもよい。また、光電変換部 13d および信号検出回路 14d は、画素 10a または画素 10b の一部を構成していてもよく、画素 10a および画素 10b とは別の画素の少なくとも一部を構成していてもよい。

[0135] 光電変換部 13c および 13d は、第 1 光電変換部 13a および第 2 光電変換部 13b の上方に積層されている。具体的には、撮像装置 110 では、下方側から、第 1 光電変換部 13a、第 2 光電変換部 13b、光電変換部 13c および光電変換部 13d の順で積層されている。なお、各光電変換部の積層順は特に限定されない。

[0136] 第 1 光電変換部 13a、第 2 光電変換部 13b、光電変換部 13c および光電変換部 13d は、例えば、互いに異なる波長域に感度を有する。

[0137] 第 2 光電変換部 13b と光電変換部 13c との間には絶縁層 62a が配置されている。第 2 光電変換部 13b と光電変換部 13c とは絶縁層 62a により電氣的に絶縁されている。

[0138] 光電変換部 13c と光電変換部 13d との間には絶縁層 62b が配置されている。光電変換部 13c と光電変換部 13d とは絶縁層 62b により電氣的に絶縁されている。

[0139] 光電変換部 13c は、画素電極 11c と、画素電極 11c に対向して配置される対向電極 12c と、画素電極 11c と対向電極 12c との間に配置される光電変換層 15c を有する。

[0140] 画素電極 11c は、プラグ 52c 等を介して信号検出回路 14c に接続されている。プラグ 52c は、第 1 光電変換部 13a、第 2 光電変換部 13b ならびに絶縁層 62 および 62a を貫通している。プラグ 52c の周囲には絶縁被覆 61c が形成されている。絶縁被覆 61c は、プラグ 52c と第 1

光電変換部 1 3 a および第 2 光電変換部 1 3 b との間に位置する。

[0141] 光電変換部 1 3 d は、画素電極 1 1 d と、画素電極 1 1 d に対向して配置される対向電極 1 2 d と、画素電極 1 1 d と対向電極 1 2 d との間に配置される光電変換層 1 5 d を有する。

[0142] 画素電極 1 1 d は、プラグ 5 2 d 等を介して信号検出回路 1 4 d に接続されている。プラグ 5 2 d は、第 1 光電変換部 1 3 a、第 2 光電変換部 1 3 b、光電変換部 1 3 c ならびに絶縁層 6 2、6 2 a および 6 2 b を貫通している。プラグ 5 2 d の周囲には絶縁被覆 6 1 d が形成されている。絶縁被覆 6 1 d は、プラグ 5 2 d と第 1 光電変換部 1 3 a、第 2 光電変換部 1 3 b および光電変換部 1 3 c との間に位置する。

[0143] 撮像装置 1 1 0 では、各光電変換部で取得できる信号の種類を増やすことができる。そのため、各光電変換部が感度を有する波長を調整することで、カラー画像等を容易に取得できる。

[0144] このように、撮像装置 1 1 0 が 3 以上の光電変換部を備える場合であっても、撮像装置 1 1 0 に入射する光は、各光電変換部に入射する。そのため、1 つの光電変換部が感度を有する波長域の光が入射しても、当該光が他の光電変換部の光電変換に影響する可能性がある。

[0145] [光電変換層の構成例]

次に、本実施の形態に係る光電変換層 1 5 a および 1 5 b の詳細について説明する。

[0146] 上述したように、第 1 光電変換部 1 3 a では、光電変換層 1 5 a に光を照射し、画素電極 1 1 a と対向電極 1 2 a との間にバイアス電圧を印加することにより、光電変換によって生じる正および負の電荷のうちの一方を画素電極 1 1 a によって収集し、収集された電荷を電荷蓄積領域に蓄積することができる。以下に説明するような光電流特性を示す光電変換層 1 5 a を第 1 光電変換部 1 3 a に用い、かつ、画素電極 1 1 a と対向電極 1 2 a との間の電位差をある程度にまで小さくすることによって、電荷蓄積領域に既に蓄積された信号電荷が光電変換層 1 5 a を介して対向電極 1 2 a へ移動することを


抑制できる。さらに、電位差を小さくした後における電荷蓄積領域への信号電荷のさらなる蓄積を抑制可能である。つまり、光電変換層 15 a に印加するバイアス電圧の大きさの制御により、特許文献 5 に記載の技術のように複数の画素のそれぞれに転送トランジスタなどの素子を別途設けることなく、グローバルシャッタ機能を実現し得る。第 2 光電変換部 13 b についても第 1 光電変換部 13 a と同様の動作により、グローバルシャッタ機能を実現し得る。撮像装置 100 における動作例は、後述する。

[0147] 光電変換層 15 a および 15 b はそれぞれ、例えば、半導体材料を含む。

本実施の形態では、例えば、半導体材料として、有機半導体材料を用いる。

[0148] 光電変換層 15 a および 15 b の少なくとも一方は、例えば、下記一般式 (1) で表されるスズナフタロシアニンを含む。以下では、下記一般式 (1) で表されるスズナフタロシアニンを単に「スズナフタロシアニン」と呼ぶことがある。

[0149] [化1]




[0150] 一般式 (1) 中、 R^1 から R^{24} は、独立して、水素原子または置換基を表す。置換基は、特定の置換基に限定されない。置換基は、重水素原子、ハロゲン原子、アルキル基（シクロアルキル基、ビスシクロアルキル基、トリシクロ

アルキル基を含む)、アルケニル基(シクロアルケニル基、ビスシクロアルケニル基を含む)、アルキニル基、アリール基、複素環基(ヘテロ環基といってもよい)、シアノ基、ヒドロキシ基、ニトロ基、カルボキシ基、アルコキシ基、アリールオキシ基、シリルオキシ基、ヘテロ環オキシ基、アシルオキシ基、カルバモイルオキシ基、アルコキシカルボニルオキシ基、アリールオキシカルボニルオキシ基、アミノ基(アニリノ基を含む)、アンモニオ基、アシルアミノ基、アミノカルボニルアミノ基、アルコキシカルボニルアミノ基、アリールオキシカルボニルアミノ基、スルファモイルアミノ基、アルキルスルホニルアミノ基、アリールスルホニルアミノ基、メルカプト基、アルキルチオ基、アリールチオ基、ヘテロ環チオ基、スルファモイル基、スルホ基、アルキルスルフィニル基、アリールスルフィニル基、アルキルスルホニル基、アリールスルホニル基、アシル基、アリールオキシカルボニル基、アルコキシカルボニル基、カルバモイル基、アリールアゾ基、ヘテロ環アゾ基、イミド基、ホスフィノ基、ホスフィニル基、ホスフィニルオキシ基、ホスフィニルアミノ基、ホスホノ基、シリル基、ヒドラジノ基、ウレイド基、ボロン酸基($-B(OH)_2$)、ホスファート基($-OP(O)(OH)_2$)、スルファート基($-OSO_3H$)、または、その他の公知の置換基であり得る。

[0151] 上述の一般式(1)で表されるスズナフタロシアニンとしては、市販されている製品を用いることができる。あるいは、上述の一般式(1)で表されるスズナフタロシアニンは、例えば特許文献6に示されているように、下記の一般式(2)で表されるナフタレン誘導体を出発原料として合成することができる。一般式(2)中の R^{25} から R^{30} は、一般式(1)における R^1 から R^{24} と同様の置換基であり得る。


[0152]

[化2]



[0153] 上述の一般式（１）で表されるスズナフタロシアニンにおいて、分子の凝集状態の制御のし易さの観点から、 R^1 から R^{24} のうち、８個以上が水素原子または重水素原子であってもよく、 R^1 から R^{24} のうち、１６個以上が水素原子または重水素原子であってもよく、全てが水素原子または重水素原子であってもよい。さらに、以下の式（３）で表されるスズナフタロシアニンは、合成の容易さの観点で有利である。

[0154] [化3]



[0155] 上述の一般式（１）で表されるスズナフタロシアニンは、概ね２００nm以上１１００nm以下の波長域に吸収を有する。例えば、上述の式（３）で表されるスズナフタロシアニンは、図６に示すように、波長が概ね８７０nmの位置に吸収ピークを有する。図６は、上述の式（３）で表されるスズナフタロシアニンを含む光電変換層における吸収スペクトルの一例を示す図である。なお、吸収スペクトルの測定においては、石英基板上に光電変換層（

厚さ：30nm）が積層されたサンプルを用いている。

[0156] 図6からわかるように、スズナフタロシアニンを含む材料から形成された光電変換層は、近赤外線波長領域に吸収を有する。すなわち、光電変換層15aおよび15bのうちの少なくとも一方を構成する材料として、スズナフタロシアニンを含む材料を選択することにより、例えば、近赤外線を検出可能な光センサを実現し得る。本実施の形態においては、例えば、光電変換層15aはスズナフタロシアニンを含む。また、スズナフタロシアニンの代わりに、中心金属がスズではなくケイ素またはゲルマニウム等の別の金属であるナフタロシアニン誘導体が用いられてもよい。また、ナフタロシアニン誘導体の中心金属には、軸配位子が配位していてもよい。

[0157] 図7Aは、第1光電変換部13aにおける光電変換層15aの構成の一例を模式的に示す断面図である。図7Bは、第2光電変換部13bにおける光電変換層15bの構成の一例を模式的に示す断面図である。図7Aおよび図7Bに示されるように、光電変換層15aと光電変換層15bとは、例えば、同様の積層構成を有する。

[0158] 図7Aに示されるように、光電変換層15aは、例えば、正孔ブロッキング層150hと、光電変換構造150と、電子ブロッキング層150eとを有する。正孔ブロッキング層150hは、光電変換構造150と対向電極12aとの間に配置されている。電子ブロッキング層150eは、光電変換構造150と画素電極11aとの間に配置されている。

[0159] 図7Bに示されるように、光電変換層15bは、例えば、正孔ブロッキング層151hと、光電変換構造151と、電子ブロッキング層151eとを有する。正孔ブロッキング層151hは、光電変換構造151と対向電極12bとの間に配置されている。電子ブロッキング層151eは、光電変換構造151と画素電極11bとの間に配置されている。

[0160] 光電変換構造150および151はそれぞれ、p型半導体およびn型半導体の少なくとも一方を含む。

[0161] 図7Aに示されるように、光電変換構造150は、例えば、p型半導体層

150pと、n型半導体層150nと、p型半導体層150pおよびn型半導体層150nの間に挟まれた混合層150mとを有する。p型半導体層150pは、電子ブロッキング層150eと混合層150mとの間に配置されており、光電変換および／または正孔輸送の機能を有する。n型半導体層150nは、正孔ブロッキング層150hと混合層150mとの間に配置されており、光電変換および／または電子輸送の機能を有する。また、図7Bに示されるように、光電変換構造151は、例えば、p型半導体層151pと、n型半導体層151nと、p型半導体層151pおよびn型半導体層151nの間に挟まれた混合層151mとを有する。p型半導体層151pは、電子ブロッキング層151eと混合層151mとの間に配置されており、光電変換および／または正孔輸送の機能を有する。n型半導体層151nは、正孔ブロッキング層151hと混合層151mとの間に配置されており、光電変換および／または電子輸送の機能を有する。

[0162] 後述するように、混合層150mおよび151mがそれぞれ、p型半導体およびn型半導体の少なくとも一方を含んでいてもよい。

[0163] p型半導体層150pおよび151pはそれぞれ、例えば、有機p型半導体を含む。n型半導体層150nおよび151nはそれぞれ、例えば、有機n型半導体を含む。そのため、光電変換構造150は、例えば、上述の一般式(1)で表されるスズナフタロシアニンを含む有機光電変換材料と、有機p型半導体および有機n型半導体とを含む。

[0164] 有機p型半導体は、ドナー性有機半導体であり、主に正孔輸送性有機化合物に代表され、電子を供与しやすい性質がある有機化合物をいう。さらに詳しくは、有機p型半導体は、2つの有機材料を接触させて用いたときにイオン化ポテンシャルの小さい方の有機化合物をいう。したがって、ドナー性有機化合物としては、電子供与性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、トリアリールアミン化合物、ベンジジン化合物、ピラゾリン化合物、スチリルアミン化合物、ヒドラゾン化合物、トリフェニルメタン化合物、カルバゾール化合物、ポリシラン化合物、チオフェン

化合物、フタロシアニン化合物、ナフタロシアニン化合物、サブフタロシアニン化合物、シアニン化合物、メロシアニン化合物、オキソノール化合物、ポリアミン化合物、インドール化合物、ピロール化合物、ピラゾール化合物、ポリアリーレン化合物、縮合芳香族炭素環化合物（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、含窒素ヘテロ環化合物を配位子として有する金属錯体などを用いることができる。なお、ドナー性有機半導体は、これらに限らず、後述する、アクセプター性有機化合物として用いた有機化合物よりもイオン化ポテンシャルの小さい有機化合物であればドナー性有機半導体として用い得る。アクセプター性有機化合物は、「n型有機化合物」とも呼ばれる。上述のスズナフタロシアニンは、有機p型半導体材料の一例である。

[0165] 有機n型半導体は、アクセプター性有機半導体であり、主に電子輸送性有機化合物に代表され、電子を受容しやすい性質がある有機化合物をいう。さらに詳しくは、有機n型半導体は、2つの有機化合物を接触させて用いたときに電子親和力の大きい方の有機化合物をいう。したがって、アクセプター性有機化合物としては、電子受容性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、フラーレン、フラーレン誘導体、縮合芳香族炭素環化合物（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、窒素原子、酸素原子、硫黄原子を含有する5ないし7員のヘテロ環化合物（例えばピリジン、ピラジン、ピリミジン、ピリダジン、トリアジン、キノリン、キノキサリン、キナゾリン、フタラジン、シンノリン、イソキノリン、プテリジン、アクリジン、フェナジン、フェナントロリン、テトラゾール、ピラゾール、イミダゾール、チアゾール、オキサゾール、インダゾール、ベンズイミダゾール、ベンゾトリアゾール、ベンゾオキサゾール、ベンゾチアゾール、カルバゾール、プリン、トリアゾロピリダジン、トリアゾロピリミジン、テトラザインデン、オキサジアゾール、イミダゾピリ

ジン、ピロリジン、ピロロピリジン、チアジアゾロピリジン、ジベンズアゼピン、トリベンズアゼピンなど）、ポリアリーレン化合物、フルオレン化合物、シクロペンタジエン化合物、シリル化合物、含窒素ヘテロ環化合物を配位子として有する金属錯体などを用いることができる。なお、これらに限らず、上述したように、ドナー性有機化合物として用いた有機化合物よりも電子親和力の大きな有機化合物であればアクセプター性有機半導体として用い得る。ドナー性有機化合物は、「p型有機化合物」とも呼ばれる。

[0166] 混合層150mおよび151mはそれぞれ、例えば、有機p型半導体および有機n型半導体を含むバルクヘテロ接合構造層であり得る。バルクヘテロ接合構造を有する層として混合層150mおよび151mを形成する場合、上述の一般式(1)で表されるスズナフタロシアニンを有機p型半導体材料として用い得る。有機n型半導体材料としては、例えば、フラーレンおよび／またはフラーレン誘導体を用い得る。

[0167] 光電変換効率を向上させる観点から、p型半導体層150pを構成する材料は、混合層150mに含まれるp型半導体材料と同じであってもよい。また、p型半導体層151pを構成する材料は、混合層151mに含まれるp型半導体材料と同じであってもよい。同様に、n型半導体層150nを構成する材料は、混合層150mに含まれるn型半導体材料と同じであってもよい。また、n型半導体層151nを構成する材料は、混合層151mに含まれるn型半導体材料と同じであってもよい。バルクヘテロ接合構造は、特許文献7（特許第5553727号公報）において詳細に説明されている。参考のため、特許第5553727号公報の開示内容の全てを本明細書に援用する。

[0168] 検出を行いたい波長域に応じて適切な材料を用いることにより、所望の波長域に感度を有する撮像装置を実現し得る。なお、光電変換層15aおよび15bに用いられる材料は有機半導体材料に限らない。光電変換層15aおよび15bの少なくとも一方は、p型半導体および／またはn型半導体としてアモルファスシリコンまたは化合物半導体などの無機半導体材料を含んで

いてもよい。光電変換層 15 a および 15 b の少なくとも一方は、有機材料から構成される層と無機材料から構成される層とを含んでもよい。

[0169] なお、上記では、スズナフタロシアニンを用いた近赤外線波長領域に感度を有する光電変換層について説明したが、光電変換層 15 a および 15 b に含まれる材料は、近赤外線波長領域用の光電変換材料に限定されるものではない。光電変換層 15 b は、例えば、p 型半導体としてサブナフタロシアニンを用い、n 型半導体としてフラーレンおよび／またはフラーレン誘導体を用いることで、可視光波長領域に感度を有する光電変換層になりうる。また、光電変換層 15 a および 15 b の少なくとも一方は、例えば、p 型半導体として銅ナフタロシアニンを用い、n 型半導体としてフラーレン C60 を用いることで、紫外線波長領域に感度を有する光電変換層になりうる。

[0170] また、光電変換層 15 a および 15 b の構造は、上述した例に限らない。例えば、光電変換層 15 a は、正孔ブロッキング層 150 h、電子ブロッキング層 150 e、p 型半導体層 150 p および n 型半導体層 150 n のうちの少なくとも 1 つを含んでいなくてもよい。また、光電変換層 15 b は、正孔ブロッキング層 151 h、電子ブロッキング層 151 e、p 型半導体層 151 p および n 型半導体層 151 n のうちの少なくとも 1 つを含んでいなくてもよい。

[0171] [光電変換層における光電流特性]

次に、光電変換層 15 a および 15 b における光電流特性について説明する。以下では、代表的に第 1 光電変換部 13 a の光電変換層 15 a の光電流特性について説明するが、第 2 光電変換部 13 b の光電変換層 15 b も同様の光電流特性を有し得る。そのため、下記の説明の第 1 光電変換部 13 a および第 1 光電変換部 13 a に接続される周辺回路等の構成要素を、当該構成要素に対応する第 2 光電変換部 13 b および第 2 光電変換部 13 b に接続される周辺回路等の構成要素に読み替えることで、第 2 光電変換部 13 b の光電変換層 15 b の光電流特性についても説明され得る。

[0172] 図 8 は、光電変換層 15 a が有する例示的な光電流特性を示す図である。

図8中、太い実線のグラフは、光が照射された状態における、光電変換層15aの例示的な電流－電圧特性（I－V特性）を示している。なお、図8には、光が照射されていない状態における光電変換層15aのI－V特性の一例も、太い破線によってあわせて示されている。図8には、スズナフタロシアンとフラーレンC60とを共蒸着することによって得られたバルクヘテロ接合構造を光電変換層15aに適用した例が示されているが、例示されたI－V特性を発現させるための材料の組み合わせは特に限定されない。

[0173] 図8は、一定の照度のもとで、光電変換層15aの2つの主面の間に印加するバイアス電圧を変化させたときの主面間に流れる電流密度の変化を示している。本明細書において、バイアス電圧における順方向および逆方向は、以下のように定義される。光電変換層15aが、層状のp型半導体および層状のn型半導体の接合構造を有する場合には、n型半導体の層よりもp型半導体の層の電位が高くなるようなバイアス電圧を順方向のバイアス電圧と定義する。他方、n型半導体の層よりもp型半導体の層の電位が低くなるようなバイアス電圧を逆方向のバイアス電圧と定義する。光電変換層15aがバルクヘテロ接合構造を有する場合、上述の特許第5553727号公報の図1に模式的に示されるように、電極に対向する、バルクヘテロ接合構造の2つの主面のうちの一方の表面には、n型半導体よりもp型半導体が多く現れ、他方の表面には、p型半導体よりもn型半導体が多く現れる。したがって、n型半導体よりもp型半導体が多く現れた主面側の電位が、p型半導体よりもn型半導体が多く現れた主面側の電位よりも高くなるようなバイアス電圧を順方向のバイアス電圧と定義する。本実施の形態においては、例えば、対向電極12aの電位が画素電極11aの電位よりも高くなる電圧が逆方向のバイアス電圧である。一方、対向電極12aの電位が画素電極11aの電位よりも低くなる電圧が順方向のバイアス電圧である。

[0174] 図8に示されるように、光電変換層15aの光電流特性は、概略的には、第1電圧範囲から第3電圧範囲の3つの電圧範囲によって特徴づけられる。第1電圧範囲は、逆バイアスの電圧範囲であって、逆方向バイアス電圧の増

大に従って出力電流密度の絶対値が増大する電圧範囲である。第1電圧範囲は、光電変換層15aの主面間に印加されるバイアス電圧の増大に従って光電流が増大する電圧範囲といってもよい。第2電圧範囲は、順バイアスの電圧範囲であって、順方向バイアス電圧の増大に従って出力電流密度が増大する電圧範囲である。つまり、第2電圧範囲は、光電変換層15aの主面間に印加されるバイアス電圧の増大に従って順方向電流が増大する電圧範囲である。第3電圧範囲は、第1電圧範囲と第2電圧範囲の間の電圧範囲である。このように、第1光電変換部13aの感度は、電圧供給回路32aが光電変換層15aに印加するバイアス電圧の変更により可変である。これにより、第1光電変換部13aを用いた撮像時の感度を、印加するバイアス電圧の変更だけで調整できる。

[0175] 例えば、第1電圧範囲における2つの電圧値の間に印加するバイアス電圧を変化させた場合、出力電流密度の絶対値が異なるため、第1光電変換部13aの感度が変化する。また、第1電圧範囲の電圧値と第3電圧範囲の電圧値との間に印加するバイアス電圧を変化させた場合、同様に第1光電変換部13aの感度が変化する。また、この場合、第3電圧範囲の電圧値のバイアス電圧を印加した第1光電変換部13aにおける感度は、ほとんどゼロである。

[0176] 第1光電変換部13aと同様に、第2光電変換部13bの感度は、電圧供給回路32bが光電変換層15bに印加するバイアス電圧の変更により可変である。

[0177] 第1電圧範囲から第3電圧範囲は、リニアな縦軸および横軸を用いたときにおける光電流特性のグラフの傾きによって区別され得る。参考のため、図8では、第1電圧範囲および第2電圧範囲のそれぞれにおけるグラフの平均的な傾きを、それぞれ、細い実線L1および細い実線L2によって示している。図8に例示されるように、第1電圧範囲、第2電圧範囲および第3電圧範囲における、バイアス電圧の増加に対する出力電流密度の変化率は、互いに異なっている。第3電圧範囲は、バイアス電圧に対する出力電流密度の変

化率が、第1電圧範囲における変化率および第2電圧範囲における変化率よりも小さい電圧範囲として定義される。あるいは、 $I-V$ 特性を示すグラフにおける立ち上がり（立ち下がり）の位置に基づいて、第3電圧範囲が決定されてもよい。第3電圧範囲は、例えば、 -1 V よりも大きく、かつ、 $+1\text{ V}$ よりも小さい。第3電圧範囲では、バイアス電圧を変化させても、光電変換層15aの主面間の電流密度は、ほとんど変化しない。図8に例示されるように、第3電圧範囲では、電流密度の絶対値は、例えば、 $100\text{ }\mu\text{ A}/\text{cm}^2$ 以下である。

[0178] [撮像装置の動作例]

次に、本実施の形態に係る撮像装置100の動作例について説明する。以下で説明する動作例は、具体的には、撮像装置100が画像を取得する場合の動作例である。

[0179] 図9は、本実施の形態に係る撮像装置の動作例を説明するための図である。また、図9は、カメラシステム1に備えられる照明装置200の動作も一部に示している。図9は、同期信号の立ち下がり（または立ち上がり）のタイミングと、光電変換層15aおよび15bに印加されるバイアス電圧の大きさの時間的变化と、画素アレイPA（図3Aおよび図3B参照）の各行におけるリセットおよび露光のタイミングと、照明装置200による発光のタイミングと、を合わせて示している。

[0180] より具体的には、図9中の一番上の（a）のグラフは、垂直同期信号 V_{ss} の立ち下がり（または立ち上がり）のタイミングを示す。図9に示される例は、画素10aに対応する垂直同期信号 V_{ss} と、画素10bに対応する垂直同期信号 V_{ss} とは、同じタイミングで立ち下がり（または立ち上がり）となる例を示している。図9の（b）のグラフは、水平同期信号 H_{ss} の立ち下がり（または立ち上がり）のタイミングを示している。図9に示される例は、画素10aに対応する水平同期信号 H_{ss} と、画素10bに対応する水平同期信号 H_{ss} とは、同じタイミングで立ち下がり（または立ち上がり）となる例を示している。垂直同期信号 V_{ss} および水平同期信号 H_{ss}

は画素10aと画素10bとで異なるタイミングであってもよい。図9の部分(c)には、感度制御線42bを介して電圧供給回路32bから対向電極12bに印加される電圧 V_{b_b} の時間的変化の一例が示されている。図9の部分(d)には、画素電極11bの電位を基準としたときの対向電極12bの電位 ϕ_{b_b} の時間的変化が示されている。電位 ϕ_{b_b} のグラフにおける両矢印G3 $_{b_b}$ は、光電変換層15bにおける上述の第3電圧範囲を示している。図9の部分(e)には、感度制御線42aを介して電圧供給回路32aから対向電極12aに印加される電圧 V_{b_a} の時間的変化の一例が示されている。図9の部分(f)には、画素電極11aの電位を基準としたときの対向電極12aの電位 ϕ_{b_a} の時間的変化が示されている。電位 ϕ_{b_a} のグラフにおける両矢印G3 $_{b_a}$ は、光電変換層15aにおける上述の第3電圧範囲を示している。図9の(g)のチャートは、画素アレイPAの各行におけるリセットおよび露光のタイミングを模式的に示している。図9の(h)のチャートは、照明装置200の発光および消灯のタイミングを模式的に示している。図9の(h)のチャートにおいて、L $_{b_b}$ のチャートは、第2光源210bの発光および消灯のタイミングを示し、L $_{b_a}$ のチャートは、第1光源210aの発光および消灯のタイミングを示している。

[0181] 以下、図3A、図3B、図4および図9を参照しながら、撮像装置100における動作例を説明する。簡単のため、ここでは、画素アレイPAに含まれる画素の行数が、合計8行である場合における動作の例を説明する。具体的には、図9のチャート(g)において、第R0 $_{b_b}$ 行から第R3 $_{b_b}$ 行の4行が、第2光電変換部13bを有する画素10bの画素行であり、第R4 $_{b_a}$ 行から第R7 $_{b_a}$ 行の4行が第1光電変換部13aを有する画素10aの画素行である。第R0 $_{b_b}$ 行から第R3 $_{b_b}$ 行の第2光電変換部13bは、例えば、第R4 $_{b_a}$ 行から第R7 $_{b_a}$ 行の第1光電変換部13aに積層されており、第R4 $_{b_a}$ 行から第R7 $_{b_a}$ 行の第1光電変換部13aと平面視で重なる位置関係である。なお、図9のチャート(g)に示される画素行の並びは、実際の画素行の並びと一致している必要はなく、実際の画素配置は

特に限定されない。

[0182] 画像の取得においては、まず、画素アレイPA中の各画素10aおよび各画素10bの電荷蓄積領域のリセットと、リセット後の画素信号の読み出しとが実行される。例えば、図9に示されるように、垂直同期信号Vssに基づき、第R0__b行に属する複数の画素10bのリセットを開始する（時刻t0）。なお、図9のチャート（g）中の網点の付された矩形は、信号の読み出し期間を模式的に表している。この読み出し期間は、画素10aおよび画素10bの電荷蓄積領域の電位をリセットするためのリセット期間をその一部に含み得る。

[0183] 第R0__b行に属する画素10bのリセットにおいては、第R0__b行のアドレス制御線46bの電位の制御により、そのアドレス制御線46bにゲートが接続されているアドレストランジスタ26bをオンとし、さらに、第R0__b行のリセット制御線48bの電位の制御により、そのリセット制御線48bにゲートが接続されているリセットランジスタ28bをオンとする。これにより、電荷蓄積ノード41bとリセット電圧線44bとが接続され、電荷蓄積領域にリセット電圧Vrが供給される。すなわち、信号検出トランジスタ24bのゲート電極24gおよび第2光電変換部13bの画素電極11bの電位が、リセット電圧Vrにリセットされる。その後、垂直信号線47bを介して、第R0__b行の画素10bからリセット後の画素信号を読み出す。このときに得られる画素信号は、リセット電圧Vrの大きさに対応した画素信号である。画素信号の読み出し後、リセットランジスタ28bおよびアドレストランジスタ26bをオフとする。なお、前のフレームで画素10bに蓄積した信号電荷の量に対応する信号を読み出す場合には、リセット前にも画素信号の読み出しが行われてもよい。

[0184] この例では、図9に示されるように、水平同期信号Hssにあわせて、第R0__b行から第R3__b行、および、第R4__a行から第R7__a行の各行に属する画素のリセットおよび読み出しを行単位で順次に行う。時刻t0から時刻t4までは、画素10bのリセット期間および読み出し期間で

あり、時刻 t_4 から時刻 t_8 までは、画素 $10a$ のリセット期間および読み出し期間である。以下では、水平同期信号 Hs のパルスの間隔、換言すれば、ある行が選択されてから次の行が選択されるまでの期間を「1 H 期間」と呼ぶことがある。この例では、時刻 t_0 から時刻 t_1 までの期間が 1 H 期間に相当する。また、1 H 期間は、水平同期信号 Hs の立ち下がり（または立ち上がり）のタイミングの周期と同じ長さである。

[0185] 第 $R4_a$ 行から第 $R7_a$ 行における画素 $10a$ のリセットおよび読み出しは、上述の画素 $10b$ と同様の方法で行われる。具体的に第 $R4_a$ 行を例に説明すると、まず、第 $R4_a$ 行のアドレス制御線 $46a$ の電位の制御により、そのアドレス制御線 $46a$ にゲートが接続されているアドレストランジスタ $26a$ をオンとし、さらに、第 $R4_a$ 行のリセット制御線 $48a$ の電位の制御により、そのリセット制御線 $48a$ にゲートが接続されているリセットトランジスタ $28a$ をオンとする。これにより、電荷蓄積ノード $41a$ とリセット電圧線 $44a$ とが接続され、電荷蓄積領域にリセット電圧 V_r が供給される。すなわち、信号検出トランジスタ $24a$ のゲート電極 $24g$ および第 1 光電変換部 $13a$ の画素電極 $11a$ の電位が、リセット電圧 V_r にリセットされる。その後、垂直信号線 $47a$ を介して、第 $R4_a$ 行の画素 $10a$ からリセット後の画素信号を読み出す。画素信号の読み出し後、リセットトランジスタ $28a$ およびアドレストランジスタ $26a$ をオフとする。なお、前のフレームで画素 $10a$ に蓄積した信号電荷の量に対応する信号を読み出す場合には、リセット前にも画素信号の読み出しが行われてもよい。

[0186] 図 9 に示されるように、画像取得の開始から、画素アレイ PA の全ての行のリセットおよび画素信号の読み出しが終了するまでの期間（時刻 t_0 から t_8 ）においては、画素電極 $11b$ と対向電極 $12b$ との間の電位差が上述の第 3 電圧範囲となるような電圧 $V3_b$ が、電圧供給回路 $32b$ から対向電極 $12b$ に印加されている。また、当該期間において、画素電極 $11a$ と対向電極 $12a$ との間の電位差が上述の第 3 電圧範囲となるような電圧 $V3$

__aが、電圧供給回路32aから対向電極12aに印加されている。すなわち、画像取得の開始から第R4__a行から第R7__a行に属する画素10aの露光期間の開始（時刻t9）までの期間において、第1光電変換部13aの光電変換層15aおよび第2光電変換部13bの光電変換層15bは、第3電圧範囲のバイアス電圧が印加された状態にある。

[0187] 光電変換層15aおよび15bに第3電圧範囲のバイアス電圧が印加された状態では、光電変換層15aおよび15bからの電荷蓄積領域への信号電荷の移動は、ほとんど起こらない。これは、光電変換層15aおよび15bに第3電圧範囲のバイアス電圧が印加された状態では、光の照射によって生じた正および負の電荷のほとんどが、速やかに再結合し、画素電極11aまたは11bによって収集される前に消滅してしまうためである。したがって、光電変換層15aおよび15bに第3電圧範囲のバイアス電圧が印加された状態では、光電変換層15aおよび15bに光が入射しても、電荷蓄積領域への信号電荷の蓄積はほとんど起こらない。そのため、露光期間以外の期間における、意図しない感度の発生が抑制される。このような意図しない感度は、「寄生感度」とも呼ばれる。

[0188] 図9のチャート(g)中、ある行（例えば第R0__b行）に着目したとき、網点の付された矩形および斜線の付された矩形で示される期間が、非露光期間を表している。なお、光電変換層15aに第3電圧範囲のバイアス電圧を印加するための電圧V3__a、および、光電変換層15bに第3電圧範囲のバイアス電圧を印加するための電圧V3__bは、0Vに限定されない。

[0189] 次に、画素アレイPAの全ての行のリセットおよび画素信号の読み出しの終了後、水平同期信号Hssに基づき、第R4__a行から第R7__a行に属する画素10aの露光期間を開始する（時刻t9）。図9のチャート(g)中、白の矩形は、各行における露光期間を模式的に表している。画素10aの露光期間は、電圧供給回路32aが、対向電極12aに印加する電圧を電圧V3__aとは異なる電圧Ve__aに切り替えることによって開始される。電圧Ve__aは、例えば、画素電極11aと対向電極12aとの間の電位差

が上述の第1電圧範囲となるような電圧（例えば10V程度）である。対向電極12aに電圧 V_{e_a} が印加されることにより、光電変換層15a中の信号電荷（本実施の形態では正孔）が画素電極11aによって収集され、電荷蓄積ノード41aを含む電荷蓄積領域に蓄積される。

[0190] 電圧供給回路32aが、対向電極12aに印加する電圧を再び電圧 V_{3_a} に切り替えることにより、第R4__a行から第R7__a行に属する画素10aの露光期間が終了する（時刻 t_{14} ）。このように、本実施の形態では、対向電極12aに印加する電圧が電圧 V_{3_a} と電圧 V_{e_a} との間で切り替えられることによって、露光期間と非露光期間とが切り替えられる。つまり、電圧供給回路32aが画素電極11aと対向電極12aとの間に印加する電圧の変更により露光期間が規定される。図9からわかるように、この例における第R4__a行から第R7__a行に属する画素10aの露光期間の開始（時刻 t_9 ）および終了（時刻 t_{14} ）は、画素アレイPAに含まれる全ての画素10aにおいて共通である。

[0191] 次に、第R4__a行から第R7__a行に属する画素10aの露光期間の終了後、水平同期信号Hssに基づき、第R0__b行から第R3__b行に属する画素10bの露光期間を開始する（時刻 t_{15} ）。画素10bの露光期間は、電圧供給回路32bが、対向電極12bに印加する電圧を電圧 V_{3_b} とは異なる電圧 V_{e_b} に切り替えることによって開始される。電圧 V_{e_b} は、例えば、画素電極11bと対向電極12bとの間の電位差が上述の第1電圧範囲となるような電圧（例えば10V程度）である。対向電極12bに電圧 V_{e_b} が印加されることにより、光電変換層15b中の信号電荷（本実施の形態では正孔）が画素電極11bによって収集され、電荷蓄積ノード41bを含む電荷蓄積領域に蓄積される。

[0192] 電圧供給回路32bが、対向電極12bに印加する電圧を再び電圧 V_{3_b} に切り替えることにより、第R0__b行から第R3__b行に属する画素10bの露光期間が終了する（時刻 t_{29} ）。このように、本実施の形態では、対向電極12bに印加する電圧が電圧 V_{3_b} と電圧 V_{e_b} との間で切

り替えられることによって、露光期間と非露光期間とが切り替えられる。つまり、電圧供給回路 32b が画素電極 11b と対向電極 12b との間に印加する電圧の変更により露光期間が規定される。図 9 からわかるように、この例における第 R0__b 行から第 R3__b 行に属する画素 10b の露光期間の開始（時刻 t15）および終了（時刻 t29）は、画素アレイ PA に含まれる全ての画素 10b において共通である。

[0193] このように、ここで説明する動作は、撮像装置 100 における第 1 光電変換部 13a を有する画素 10a および第 2 光電変換部 13b を有する画素 10b の両方にグローバルシャッタ方式での駆動が適用された例である。

[0194] また、図 9 に示されるように、照明装置 200 は、画素 10a の露光期間の開始（時刻 t9）から終了（時刻 t14）までの間、第 1 光源 210a を発光させる。つまり、照明装置 200 の第 1 光源 210a は、第 1 光電変換部 13a を含む画素 10a の露光期間と重なる期間に光を発する。この例では、第 1 光源 210a の発光期間と画素 10a の露光期間とは同じ期間である。これにより、画素 10a の露光期間中、第 1 光源 210a が発する光の被写体による反射光が第 1 光電変換部 13a および第 2 光電変換部 13b に入射する。また、第 1 光源 210a は、画素 10a の非露光期間には消灯している。なお、図 9 のチャート (h) 中の白の矩形は、光源の発光期間を模式的に表している。また、図 9 のチャート (h) 中の斜線の付された矩形は、光源の消灯期間を模式的に表している。

[0195] また、照明装置 200 は、画素 10b の露光期間の開始（時刻 t15）から終了（時刻 t29）までの間、第 2 光源 210b を発光させる。つまり、照明装置 200 の第 2 光源 210b は、第 2 光電変換部 13b を含む画素 10b の露光期間と重なる期間に光を発する。この例では、第 2 光源 210b の発光期間と画素 10b の露光期間とは同じ期間である。これにより、画素 10b の露光期間中、第 2 光源 210b が発する光の被写体による反射光が第 1 光電変換部 13a および第 2 光電変換部 13b に入射する。また、第 2 光源 210b は、画素 10b の非露光期間には消灯している。

- [0196] カメラシステム 1 においては、照明装置 200 の発光のタイミングの制御は、例えば、制御部 300 により行われる。制御部 300 は、例えば、撮像装置 100 から撮像装置 100 における画素の駆動タイミングを示す信号を取得し、取得した信号に基づいて照明装置 200 の発光を制御する。また、制御部 300 は、撮像装置 100 および照明装置 200 に対して、撮像装置 100 における露光期間のタイミングと、照明装置 200 における発光期間のタイミングとを制御する信号を出力してもよい。
- [0197] このように、照明装置 200 は、画素 10a および画素 10b それぞれの露光期間に連動させるように第 1 光源 210a および第 2 光源 210b を点灯させて、光を発する。これにより、露光期間に被写体に対して第 1 光電変換部 13a または第 2 光電変換部 13b が感度を有する波長域の照明光が照射されるため、撮像装置 100 によって撮像される画像の画質を向上できる。また、画素 10a および画素 10b それぞれの非露光期間には、照明装置 200 は光を発しないため、第 1 光源 210a および第 2 光源 210b の寿命の向上およびエネルギー削減が可能となる。
- [0198] また、図 9 に示されるように、本動作例では、画素 10b の露光期間（時刻 t15 から時刻 t29）は、照明装置 200 における第 1 光源 210a の発光期間（時刻 t9 から時刻 t14）に重なっていない。つまり、第 1 光源 210a は、画素 10b の露光期間に光を発しない。そのため、第 1 光源 210a の光が第 2 光電変換部 13b の光電変換に影響を与えない。例えば、第 1 波長域が近赤外線波長領域内の波長域であり、第 2 波長域が可視光波長領域内の波長域である場合、第 1 光源 210a は近赤外線を発するが、近赤外線光源が発する光は、一部に可視光の成分を有する場合がある。そのような場合でも、画素 10b の露光期間に第 1 光源 210a が光を発しないため、第 2 光電変換部 13b の光電変換に影響する成分の光が第 2 光電変換部 13b に入射して、第 2 光電変換部 13b において意図しない信号電荷が生成することを抑制できる。その結果、例えば、得られる画像において色ずれが生じることを抑制できる。また、同様に、画素 10a の露光期間（時刻 t9

から時刻 t_{14}) は、照明装置 200 における第 2 光源 210b の発光期間 (時刻 t_{15} から時刻 t_{29}) に重なっていない。これにより、第 1 光電変換部 13a における意図しない信号電荷の生成を抑制できる。

[0199] また、上記とは異なり、近赤外線光源が発する光が一部に可視光の成分を有さない場合でも、第 2 光電変換部 13b における意図しない信号電荷の生成が生じうる。例えば、第 2 光電変換部 13b の感度を有する波長領域が可視光波長領域内の第 2 波長領域とともに、一部の近赤外線波長領域にまでかかる場合がある。具体的には、例えば、第 2 光電変換部 13b が 680nm から 720nm 程度の波長域にも感度を有する場合がある。この場合に、第 1 光源 210a が 700nm から 1100nm の成分を有する近赤外線のみを発しても、当該近赤外線が第 2 光電変換部 13b に入射すると、第 2 光電変換部 13b で光電変換が生じる可能性がある。そのような場合でも、本動作例においては、画素 10b の露光期間に第 1 光源 210a が光を発しないため、第 2 光電変換部 13b の光電変換に影響する成分の光が第 2 光電変換部 13b に入射して、第 2 光電変換部 13b において意図しない信号電荷が生成することを抑制できる。その結果、例えば、得られる画像において色ずれが生じることを抑制できる。

[0200] 次に、水平同期信号 H_{ss} に基づき、画素アレイ PA の各行に属する画素からの信号電荷の読み出しを行う。この例では、時刻 t_{31} から、第 $R0_b$ 行から第 $R3_b$ 行、および、第 $R4_a$ 行から第 $R7_a$ 行の各行に属する画素からの信号電荷の読み出しが行単位で順次に実行される。以下では、ある行に属する画素が選択されてからその行に属する画素が再び選択されるまでの期間を「1V 期間」と呼ぶことがある。この例では、時刻 t_0 から時刻 t_{31} までの期間が 1V 期間に相当する。1V 期間は、例えば、1 フレーム期間に相当する。また、1V 期間は、垂直同期信号 V_{ss} の立ち下がり (または立ち上がり) のタイミングの周期と同じ長さである。

[0201] 露光期間の終了後における、第 $R0_b$ 行に属する画素 10b からの信号電荷の読み出しにおいては、第 $R0_b$ 行のアドレストランジスタ 26b を

オンとする。これにより、露光期間において画素10bの電荷蓄積領域に蓄積された信号電荷量に対応した画素信号が垂直信号線47bに出力される。画素信号の読み出しに続けて、リセットトランジスタ28bをオンとして画素10bのリセットおよび必要に応じてリセット後の画素信号の読み出しを行ってもよい。画素信号の読み出し後、または、画素10bのリセット後、アドレストランジスタ26bおよび必要な場合にはリセットトランジスタ28bをオフとする。同様の動作が第R1__b行から第R3__b行の各行に属する画素10b、および、第R4__a行から第R7__a行の各行に属する画素10aにも行単位で順次実行される。

[0202] 第R4__a行から第R7__a行における画素10aの露光期間の終了後における読み出しは、画素10bと同様の方法で行われる。具体的に第R4__a行を例に説明すると、まず、第R4__a行のアドレストランジスタ26aをオンとする。これにより、露光期間において画素10aの電荷蓄積領域に蓄積された信号電荷量に対応した画素信号が垂直信号線47aに出力される。画素信号の読み出しに続けて、リセットトランジスタ28aをオンとして画素10aのリセットおよび必要に応じてリセット後の画素信号の読み出しを行ってもよい。画素信号の読み出し後、または、画素10aのリセット後、アドレストランジスタ26aおよび必要な場合にはリセットトランジスタ28aをオフとする。同様の動作が第R5__a行から第R7__a行の各行に属する画素10aにも行単位で順次実行される。

[0203] 時刻t31から行われる露光期間後の画素アレイPAの各行に属する画素からの信号電荷の読み出し後、露光期間後に読み出された信号と、時刻t0と時刻t8との間において読み出された信号との差分をとることにより、固定ノイズを除去した信号が得られる。なお、露光期間後のt31からの画素信号の読み出しの後にリセットを行う場合には、当該リセット後の画素信号の読み出しと、当該リセット前の画素信号の読み出しとの差分をとることにより、固定ノイズを除去した信号を得てもよい。この場合、時刻t0と時刻t8との間においてリセット後に画素信号を読み出さなくてもよい。

[0204] 画素 10 a の非露光期間においては、対向電極 12 a には電圧 V_{3_a} が印加されているので、第 1 光電変換部 13 a の光電変換層 15 a は、第 3 電圧範囲のバイアス電圧が印加された状態にある。また、画素 10 b の非露光期間においては、対向電極 12 b には電圧 V_{3_b} が印加されているので、第 2 光電変換部 13 b の光電変換層 15 b は、第 3 電圧範囲のバイアス電圧が印加された状態にある。そのため、光電変換層 15 a および光電変換層 15 b に光が入射した状態であっても、電荷蓄積領域への信号電荷のさらなる蓄積はほとんど起こらない。したがって、意図しない電荷の混入に起因するノイズの発生が抑制される。

[0205] なお、電荷蓄積領域への信号電荷のさらなる蓄積を抑制するという観点からは、対向電極 12 a に、上述の電圧 V_{e_a} の極性を反転させた電圧を印加することによって露光期間を終了させることも考えられる。しかしながら、対向電極 12 a に印加する電圧の極性を単純に反転させると、既に蓄積された信号電荷の光電変換層 15 a を介した対向電極 12 a への移動が生じ得る。電荷蓄積領域からの光電変換層 15 a を介した対向電極 12 a への信号電荷の移動は、例えば、取得された画像中の黒点として観察される。つまり、電荷蓄積領域からの光電変換層 15 a を介した対向電極 12 a への信号電荷の移動は、マイナスの寄生感度の要因になり得る。これは、対向電極 12 b に、上述の電圧 V_{e_b} の極性を反転させた電圧を印加する場合も同様である。

[0206] この例では、露光期間が終了した後、対向電極 12 a および 12 b それぞれに印加される電圧を再び電圧 V_{3_a} および V_{3_b} に変更しているので、電荷蓄積領域への信号電荷の蓄積が終わった後の光電変換層 15 a および 15 b は、第 3 電圧範囲のバイアス電圧が印加された状態にある。第 3 電圧範囲のバイアス電圧が印加された状態では、電荷蓄積領域に既に蓄積された信号電荷の光電変換層 15 a を介した対向電極 12 a への移動を抑制することが可能である。同様に、電荷蓄積領域に既に蓄積された信号電荷の光電変換層 15 b を介した対向電極 12 b への移動を抑制することが可能である。

換言すれば、光電変換層 15 a および 15 b への第 3 電圧範囲のバイアス電圧の印加により、露光期間において蓄積された信号電荷を電荷蓄積領域に保持しておくことが可能である。つまり、電荷蓄積領域から信号電荷が失われることによるマイナスの寄生感度の発生を抑制し得る。

[0207] このように、本実施の形態では、露光期間の開始および終了が、対向電極 12 a に印加される電圧 V_{b_a} および対向電極 12 b に印加される電圧 V_{b_b} によって制御される。すなわち、本実施の形態によれば、各画素 10 a および各画素 10 b 内に転送トランジスタなどを設けることなく、グローバルシャッタの機能を実現し得る。本実施の形態では、転送トランジスタを介した信号電荷の転送を行うことなく、電圧 V_{b_a} および V_{b_b} の制御によって電子シャッタを実行するので、より高速な動作が可能である。また、各画素 10 a および各画素 10 b 内に別途転送トランジスタなどを設ける必要がないので、画素の微細化にも有利である。

[0208] 以上のように、本動作例においては、画素 10 b の露光期間は、第 1 光電変換部 13 a が感度を有する不可視である第 1 波長域に発光ピークを有する第 1 光源 210 a の光の発光期間に重ならない。これにより、第 1 光源 210 a の光が第 2 光電変換部 13 b の光電変換に影響を与えない。そのため、第 2 光電変換部 13 b の光電変換に影響する成分の光が第 2 光電変換部 13 b に入射して、第 2 光電変換部 13 b における意図しない信号電荷が生成することを抑制した状態で、第 2 光電変換部 13 b を用いて撮像される画像が出力される。よって、撮像装置 100 は、画質劣化を抑制できる。

[0209] また、本動作例においては、画素 10 a の露光期間は、画素 10 b の露光期間よりも短い。例えば、画素 10 a の第 1 光電変換部 13 a が近赤外線波長領域に感度を有する場合、第 1 光電変換部 13 a に用いられる光電変換材料のバンドギャップが狭くなるため、熱励起による暗電流が生じやすい。そのため、画素 10 a の露光期間が、画素 10 b の露光期間よりも短いことにより、暗電流の影響を低減し、画質の劣化を抑制できる。また、画素 10 a の露光期間に照明光を発する照明装置 200 の発光の期間を短くできるため

、消費電力が低減でき、光源の寿命も長くすることができる。

[0210] なお、本動作例では、第R 0 __ b 行から第R 3 __ b 行、および、第R 4 __ a 行から第R 7 __ a 行の各行に属する画素の読み出しおよびリセットが行単位で順次に実行されていたが、これに限らない。第R 0 __ b 行から第R 3 __ b 行の画素1 0 b の読み出しおよびリセットと、第R 4 __ a 行から第R 7 __ a 行の画素1 0 a の読み出しおよびのリセットとは、読み出しのための回路が独立して構成されていれば、重なる期間に行われていてもよい。

[0211] また、本動作例において、第1 光源2 1 0 a の発光期間と画素1 0 a の露光期間とは、重なる期間であれば同じ期間でなくてもよい。同様に、第2 光源2 1 0 b の発光期間と画素1 0 b の露光期間とは、重なる期間であれば同じ期間でなくてもよい。

[0212] また、本動作例において、第2 光源2 1 0 b は発光しなくてもよい。例えば、第2 光電変換部1 3 b が可視光波長領域に感度を有する場合、第2 光電変換部1 3 b を用いた撮像は、環境光を利用しての撮像が容易である。

[0213] また、本動作例において、第1 光電変換部1 3 a が感度を有する第1 波長域に発光ピークを有する光は、照明装置2 0 0 以外の別の照明装置等から照射されてもよい。

[0214] また、本動作例において、画素1 0 a の露光期間は、画素1 0 b の露光期間と同じであってもよく、画素1 0 b の露光期間よりも長くてもよい。

[0215] また、撮像装置1 0 0 の代わりに撮像装置1 1 0 を用いる場合でも、第1 光源2 1 0 a の発光期間が、第1 光電変換部1 3 a 以外の光電変換部を含む画素の露光期間とは重ならないように、撮像装置1 1 0 は動作する。

[0216] [比較例]

次に、撮像装置1 0 0 における動作の比較例について説明する。図1 0 は、撮像装置の動作の比較例を説明するための図である。図1 0 の部分(a) から(h) には、図9 の部分(a) から(h) と同様の項目が示されている。

[0217] まず、画素アレイP A 中の各画素1 0 a および各画素1 0 b の電荷蓄積領

域のリセットと、リセット後の画素信号の読み出しとが実行される。例えば、図10に示されるように、垂直同期信号Vssに基づき、第R0__b行に属する複数の画素10bのリセットを開始する（時刻t0）。そして、水平同期信号Hssにあわせて、第R0__b行から第R3__b行、および、第R4__a行から第R7__a行の各行に属する画素のリセットおよび読み出しを行単位で順次に行う。

[0218] 次に、画素アレイPA中の各画素10aおよび各画素10bの電荷蓄積領域のリセットと、リセット後の画素信号の読み出しとが実行されている途中で、電圧供給回路32bが、対向電極12bに印加する電圧を電圧V3__bとは異なる電圧Ve__bに切り替えることによって、第R0__b行から第R3__b行に属する画素10bの露光期間を開始する（時刻t5）。また、画素10bの露光期間の開始と同時に、第2光源210bが発光を開始する（時刻t5）。

[0219] 次に、画素アレイPAの全ての行のリセットおよび画素信号の読み出しの終了後、かつ、画素10bの露光期間中に、水平同期信号Hssに基づき、電圧供給回路32aが、対向電極12aに印加する電圧を電圧V3__aとは異なる電圧Ve__aに切り替えることによって、第R4__a行から第R7__a行に属する画素10aの露光期間を開始する（時刻t9）。また、画素10aの露光期間の開始と同時に、第1光源210aが発光を開始する（時刻t9）。第1光源210aが発光を開始した時刻t9は、画素10bの露光期間の途中である。そのため、画素10bの露光期間中に、第1光源210aの光が第2光電変換部13bに入射し、第2光電変換部13bにおいて意図しない信号電荷が生成しやすい。

[0220] また、画素10aの露光期間を開始した時刻t9において、第2光源210bは発光している。そのため、画素10aの露光期間中に、第2光源210bの光が第1光電変換部13aに入射し、第1光電変換部13aにおいて意図しない信号電荷が生成しやすい。

[0221] 次に、電圧供給回路32bが、対向電極12bに印加する電圧を再び電圧

V3__bに切り替えることにより、第R0__b行から第R3__b行に属する画素10bの露光期間が終了する（時刻t29）。また、画素10bの露光期間の終了と同時に、第2光源210bが発光を終了する（時刻t29）。

[0222] 第R0__b行から第R3__b行に属する画素10bの露光期間の終了後、画素アレイPAの各行に属する画素からの信号電荷の読み出しを行う。この例では、時刻t31から、第R0__b行から第R3__b行、および、第R4__a行から第R7__a行の各行に属する画素からの信号電荷の読み出しが行単位で順次に実行される。

[0223] 次に、電圧供給回路32aが、対向電極12aに印加する電圧を再び電圧V3__aに切り替えることにより、第R4__a行から第R7__a行に属する画素10aの露光期間が終了する（時刻t33）。また、画素10aの露光期間の終了と同時に、第1光源210aが発光を終了する（時刻t33）。

[0224] このように、比較例においては、画素10bの露光期間は、第1光源210aの発光期間に重なっている。そのため、画素10bの露光期間中に、第1光源210aの光が第2光電変換部13bに入射し、第2光電変換部13bにおいて意図しない信号電荷が生成する。よって、第2光電変換部13bを用いて撮像される画像に画質の劣化が生じる。

[0225] 例えば、第1波長域が近赤外線波長領域内の波長域であり、第2波長域が可視光波長領域内の波長域であり、撮像装置100によって可視光画像と近赤外線画像とを取得する場合、第2光電変換部13bの上方にはカラーフィルタが設けられることがある。カラーフィルタは、例えば、赤色および近赤外線の波長を透過するカラーフィルタと、緑色および近赤外線の波長を透過するカラーフィルタと、青色と近赤外線の波長を透過するカラーフィルタとを含む。これらのカラーフィルタは、例えば、感光領域にベイヤー配列にて配置される。この場合、第1光源210aが発する光は、近赤外線波長領域に発光ピークを有するが、赤色の波長にも成分を有し得る。そのため、画素10bの露光期間に第1光源210aが発光すると、赤色および近赤外線の波長を透過するカラーフィルタを通った第1光源210aの光が第2光電変

換部 13b に入射する。その結果、赤色および近赤外線の波長を透過するカラーフィルタが設けられた画素 10b における意図しない信号電荷の生成によって、得られる画像に色ずれが生じる。

[0226] 一方、上述の撮像装置 100 の動作例においては、画素 10b の露光期間は、第 1 光源 210a の発光期間に重なっていない。そのため、比較例のような意図しない信号電荷が生成せず、第 2 光電変換部 13b を用いて撮像される画像における画質の劣化を抑制できる。

[0227] なお、上記では、カラーフィルタが設けられている例を挙げて説明したが、これに限定されない。画質の劣化はカラーフィルタの有無に関係なく生じるため、撮像装置 100 にカラーフィルタが設けられていなくても、画質劣化を抑制する効果は得られる。

[0228] (その他の実施の形態)

以上、本開示に係る撮像装置およびカメラシステムについて、実施の形態に基づいて説明したが、本開示は、これらの実施の形態に限定されるものではない。本開示の趣旨を逸脱しない範囲内で当業者が思いつく各種変形を施したもののも本開示の範囲内に含まれる。また、本開示の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。

[0229] 例えば、上記実施の形態では、第 1 光電変換部 13a と第 2 光電変換部 13b とは積層されていたが、これに限らない。例えば、第 1 光電変換部 13a と第 2 光電変換部 13b とは、半導体基板 20 の上方で、同一平面で並んでいて配置されていてもよい。図 11 は、変形例 1 に係る撮像装置の概略構成を示す模式図である。図 11 に示されるように、変形例 1 に係る撮像装置 100a は、第 1 光電変換部 13a と第 2 光電変換部 13b とが同一平面に並んでいる点で実施の形態に係る撮像装置 100 と相違する。第 1 光電変換部 13a と第 2 光電変換部 13b とが同一平面に並んでいても、第 1 光源 210a の光は、第 2 光電変換部 13b に入射する可能性があるため、撮像装置 100a は、上述の動作例と同様の動作を行うことで画質劣化を抑制できる。

[0230] また、例えば、上記の実施の形態では、撮像装置 100 は、画素 10 a および画素 10 b の両方をグローバルシャッタ方式で駆動させたが、これに限らない。撮像装置 100 は、被写体に応じて、画素 10 a および画素 10 b のうちの少なくとも一方の駆動をグローバルシャッタ方式からローリングシャッタ方式に切り替えてもよい。画素 10 a のローリングシャッタ駆動では、電圧供給回路 32 a が対向電極 12 a に印加する電圧を、露光期間および非露光期間ともに電圧 V_{e_a} に固定し得る。このとき、電荷蓄積ノード 41 a を含む電荷蓄積領域のリセットのタイミングから信号読み出しまでの時間によって露光期間を規定することができる。同様に、画素 10 b のローリングシャッタ駆動では、電圧供給回路 32 b が対向電極 12 b に印加する電圧を、露光期間および非露光期間ともに電圧 V_{e_b} に固定し得る。このとき、電荷蓄積ノード 41 b を含む電荷蓄積領域のリセットのタイミングから信号読み出しまでの時間によって露光期間を規定することができる。

[0231] また、例えば、上記の実施の形態において、画素 10 a に接続される回路と画素 10 b に接続される回路とは、一部が共有されていてもよい。例えば、電圧供給回路 32 a および 32 b、リセット電圧源 34 a および 34 b、垂直走査回路 36 a および 36 b、水平信号読み出し回路 38 a および 38 b ならびに電源線 40 a および 40 b の少なくともいずれかは、画素 10 a と画素 10 b との両方に接続された、共有された一つの回路であってもよい。

[0232] また、例えば、上記の実施の形態において、信号検出回路 14 a と信号検出回路 14 b とは、一部の回路要素を共有していてもよい。例えば、信号検出回路 14 a と信号検出回路 14 b とは、電荷蓄積ノード 41 a と電荷蓄積ノード 41 b との接続を切替可能なスイッチ等を有することで、信号検出トランジスタまたはアドレストランジスタ以降の回路要素を共有していてもよい。

[0233] また、上記の実施の形態では、信号検出トランジスタ 24 a および 24 b、アドレストランジスタ 26 a および 26 b ならびにリセットトランジスタ

28 a および 28 b の各々は、NチャネルMOSFETであったが、これに限らない。信号検出トランジスタ24 a および 24 b、アドレストランジスタ26 a および 26 b ならびにリセットトランジスタ28 a および 28 b のうちの少なくとも1つは、PチャネルMOSFETであってもよい。また、信号検出トランジスタ24 a および 24 b、アドレストランジスタ26 a および 26 b ならびにリセットトランジスタ28 a および 28 b のうちの少なくとも1つは、電界効果トランジスタではなく、バイポーラトランジスタ等の他のトランジスタであってもよい。

[0234] また、上記の実施の形態では、第1光電変換部13 a および第2光電変換部13 b はそれぞれ、一对の電極と一对の電極に挟まれた光電変換層とを有する構成であったが、これに限らない。例えば、第1光電変換部13 a および第2光電変換部13 b の一方は、半導体基板20に設けられたフォトダイオードを有する構成であってもよい。

[0235] 図12は、変形例2に係る撮像装置における第2光電変換部を含む画素および周辺回路の例示的な回路構成を示す模式図である。以下の変形例2に係る撮像装置500の説明では、実施の形態に係る撮像装置100との相違点を中心に説明を行い、共通点の説明を省略または簡略化する。

[0236] 変形例2に係る撮像装置500は、実施の形態に係る撮像装置100と比較して、画素10 b の代わりに画素510 b を備える点、および、電圧供給回路32 b を備えない点が相違する。画素510 b は、画素10 b の第2光電変換部13 b および電荷蓄積ノード41 b の代わりに第2光電変換部513 b および電荷蓄積ノード541 b を有し、また、転送トランジスタ25 b を追加で有する構成である。本変形例において、画素510 b は第2画素の一例である。

[0237] 変形例2に係る撮像装置500は、例えば、撮像装置100の代わりにカメラシステム1に備えられる。

[0238] 図12に示されるように、撮像装置500は、2次元状に配列された複数の画素510 b を含む画素アレイPAを備える。なお、撮像装置500の複

数の画素 10a の回路構成は、例えば、撮像装置 100 と同じであり、図 3A に示される構成が適用可能である。

[0239] 各画素 510b は、第 2 光電変換部 513b、信号検出回路 14b、転送トランジスタ 25b およびリセットトランジスタ 28b を有する。後に図面を参照して説明するように、第 2 光電変換部 513b は、半導体基板 20 に設けられたフォトダイオードを有し、入射した光を受けて信号電荷を生成する。第 2 光電変換部 513b は、例えば、可視光波長領域内の波長域に感度を有する。

[0240] 画素 510b においては、信号検出回路 14b は、第 2 光電変換部 513b によって生成された信号電荷を検出する。

[0241] 転送トランジスタ 25b は、電界効果トランジスタであり得る。以下では、特に断りの無い限り、転送トランジスタ 25b として N チャネル MOSFET を適用した例を説明する。なお、転送トランジスタ 25b は、P チャネル MOSFET であってもよい。また、転送トランジスタ 25b は、電界効果トランジスタではなく、バイポーラトランジスタ等の他のトランジスタであってもよい。

[0242] 図 12 において模式的に示されるように、転送トランジスタ 25b の入力端子は、第 2 光電変換部 513b との電氣的な接続を有する。具体的には、転送トランジスタ 25b の入力端子は、第 2 光電変換部 513b のフォトダイオードのカソード電極に接続されている。転送トランジスタ 25b の出力端子は、電荷蓄積ノード 541b に接続されている。つまり、第 2 光電変換部 513b は、転送トランジスタ 25b を介して、電荷蓄積ノード 541b に接続されている。転送トランジスタ 25b の制御端子は、転送制御線 43b に接続されている。転送制御線 43b の電位を制御することによって、第 2 光電変換部 513b で生成して第 2 光電変換部 513b に蓄積した信号電荷が電荷蓄積ノード 541b を含む電荷蓄積領域に転送される。電荷蓄積ノード 541b を含む電荷蓄積領域は、第 2 光電変換部 513b から転送された信号電荷を蓄積する。

- [0243] 転送制御線43bは、画素行ごとに垂直走査回路36bに接続されている。したがって、垂直走査回路36bが転送制御線43bに所定の電圧を印加することにより、各行に配置された複数の画素510bの第2光電変換部513bの信号電荷を行単位で電荷蓄積ノード541bに転送することが可能である。
- [0244] 画素510bにおいて、信号検出トランジスタ24bの制御端子は、電荷蓄積ノード541bに接続されている。信号検出トランジスタ24bは、第2光電変換部513bから電荷蓄積ノード541bを含む電荷蓄積領域に転送された信号電荷を増幅して出力する。
- [0245] 画素510bにおいて、リセットトランジスタ28bは、リセット電圧線44bと、電荷蓄積ノード541bとの間に接続される。リセットトランジスタ28bの制御端子は、リセット制御線48bに接続されており、リセット制御線48bの電位を制御することによって、電荷蓄積ノード541bの電位をリセット電圧 V_r にリセットすることができる。また、転送トランジスタ25bがオン状態の場合には、電荷蓄積ノード541bと同時に第2光電変換部513bの電位もリセットされる。
- [0246] 次に、変形例2に係る撮像装置500の画素の断面構造について説明する。図13は、変形例2に係る画素10aおよび510bの例示的な断面構造を模式的に示す断面図である。
- [0247] 図13に示されるように、第2光電変換部513bおよび転送トランジスタ25bは、半導体基板20に形成されている。なお、信号検出トランジスタ24b、アドレストランジスタ26bおよびリセットトランジスタ28bは、図13で示される断面においては示されていない位置において、半導体基板20に形成されている。
- [0248] 半導体基板20は、不純物領域25dおよび513sを有する。ここでは、不純物領域25dおよび513sは、N型領域である。不純物領域25dおよび513sは、例えば、半導体基板20内に形成された拡散層である。
- [0249] 第2光電変換部513bは、例えば、不純物領域513sを含み、半導体

基板 20 に形成された埋め込み型のシリコンフォトダイオードである。不純物領域 513s は、画素 510b ごとに設けられる。

[0250] 転送トランジスタ 25b は、不純物領域 25d と、不純物領域 513s の一部と、図 13 において不図示の転送制御線 43b (図 12 参照) に接続されたゲート電極 25g とを含む。ゲート電極 25g は、導電性材料を用いて形成される。導電性材料は、例えば、不純物がドーピングされることにより導電性が付与されたポリシリコンであるが、金属材料でもよい。

[0251] 撮像装置 500 において、層間絶縁層 50 中には、コンタクトプラグ 57b および配線 58b が形成されている。コンタクトプラグ 57b は、例えば、不純物がドーピングされることにより導電性が付与されたポリシリコンから形成される。配線 58b は、例えば、銅などの金属から形成される。不純物領域 25d は、コンタクトプラグ 57b の一端に接続されている。コンタクトプラグ 57b の他端は、配線 58b に接続されている。コンタクトプラグ 57b および配線 58b は、電荷蓄積ノード 541b (図 12 参照) の一部を構成する。配線 58b は、配線層 56b の一部であり得る。図 13 に例示する構成において、配線 58b、コンタクトプラグ 57b および不純物領域 25d は、第 2 光電変換部 513b の信号電荷が転送される画素 510b の電荷蓄積領域として機能する。

[0252] 撮像装置 500 において、第 1 光電変換部 13a は、層間絶縁層 50 を介して、第 2 光電変換部 513b の上方に積層されている。また、第 1 光電変換部 13a は、平面視で、第 2 光電変換部 513b に接続される電荷蓄積領域と重なる。なお、第 1 光電変換部 13a と第 2 光電変換部 513b とは平面視で重なっていなくてもよい。

[0253] 撮像装置 500 において第 1 光電変換部 13a の画素電極 11a は、例えば、透明電極である。図 13 で示される例では、平面視で画素電極 11a が第 2 光電変換部 513b に重なっているため、画素電極 11a は透明電極であることが望ましい。平面視で、画素電極 11a が第 2 光電変換部 513b に重ならない場合は、画素電極 11a は、金属等で構成される不透明電極で

あってもよい。第2光電変換部513bには、第1光電変換部13aおよび層間絶縁層50を透過した光が入射する。第1光電変換部13aおよび層間絶縁層50は、第2光電変換部513bが感度を有する波長の光の少なくとも一部を透過させる。

[0254] 次に、変形例2に係る撮像装置500の動作例について説明する。以下で説明する動作例は、具体的には、撮像装置500が画像を取得する場合の動作例である。撮像装置500の動作例の説明では、撮像装置100の動作例との相違点を中心に説明し、共通点の説明を省略または簡略化する。

[0255] 図14は、変形例2に係る撮像装置500の動作例を説明するための図である。図14の部分(a)、(b)および(e)から(h)には、図9の部分(a)、(b)および(e)から(h)と同様の項目示されている。図14の(c)のグラフは、転送制御線43bによって転送トランジスタ25bの制御端子に印加される電圧 V_{tg} の時間変化の一例が示されている。転送トランジスタ25bは、制御端子に印加される電圧 V_{tg} が V_L である場合にはオフであり、制御端子に印加される電圧 V_{tg} が V_H である場合にはオンである。

[0256] 本動作例では、画素10aの信号の読み出し期間および露光期間は、撮像装置100の動作例の画素10aと同じタイミングである。また、本動作例では、画素510bの信号の読み出し期間および露光期間は、撮像装置100の動作例の画素10bと同じタイミングである。

[0257] 本動作例では、時刻 t_{14} までは、図9を用いて説明した撮像装置100の動作例と同様の動作が行われる。また、時刻 t_{14} までは、転送トランジスタ25bの制御端子に印加される電圧 V_{tg} は電圧 V_L である。次に、第R4__a行から第R7__a行に属する画素10aの露光期間の終了後、水平同期信号 H_{ss} に基づき、第R0__b行から第R3__b行に属する画素510bの露光期間を開始する(時刻 t_{15})。画素510bの露光期間は、垂直走査回路36bが、転送トランジスタ25bの制御端子に印加する電圧 V_{tg} を電圧 V_L から電圧 V_H に一時的に切り替えることによって開始される。

。これにより、転送トランジスタ25bが一時的にオンにされる。また、この際、リセットトランジスタ28bもオンであり、画素510bの電荷蓄積領域および第2光電変換部513bの電位がリセットされる。転送トランジスタ25bが再びオフになることで、第2光電変換部513bが受光することで生成する信号電荷が電荷蓄積ノード541bに転送されずに第2光電変換部513bに蓄積される。また、画素510bの露光期間中にリセットトランジスタ28bもオフにされる。なお、図14で示される例では、転送トランジスタ25bがオンになったタイミングで露光期間が開始されているが、転送トランジスタ25bがオンになった後のオフになるタイミングを露光期間の開始としてもよい。

[0258] 次に、垂直走査回路36bが、再び、転送トランジスタ25bの制御端子に印加する電圧 V_{tg} を電圧 V_L から電圧 V_H に一時的に切り替えることによって、画素510bの露光期間が終了する（時刻 t_{29} ）。これにより、転送トランジスタ25bが一時的にオンにされ、転送トランジスタ25bを介して、第2光電変換部513bに蓄積された信号電荷が電荷蓄積ノード541bを含む電荷蓄積領域に転送される。画素510bの露光終了から信号の読み出し期間までは、リセットトランジスタ28bはオフであり、第2光電変換部513bから画素510bの電荷蓄積領域に転送されて当該電荷蓄積領域に蓄積された信号電荷が画素510bの信号の読み出し期間に順次読み出される。なお、図14で示される例では、転送トランジスタ25bがオンになった後のオフになるタイミングで露光期間が終了しているが、転送トランジスタ25bがオンになるタイミングを露光期間の終了としてもよい。

[0259] また、図14に示されるように、照明装置200は、画素10aの露光期間の開始（時刻 t_9 ）から終了（時刻 t_{14} ）までの間、第1光源210aを発光させる。つまり、照明装置200の第1光源210aは、第1光電変換部13aを含む画素10aの露光期間と重なる期間に光を発する。この例では、第1光源210aの発光期間と画素10aの露光期間とは同じ期間である。これにより、画素10aの露光期間中、第1光源210aが発する光

の被写体による反射光が第1光電変換部13aおよび第2光電変換部513bに入射する。また、第1光源210aは、画素10aの非露光期間には消灯している。

[0260] また、照明装置200は、画素510bの露光期間の開始（時刻t15）から終了（時刻t29）までの間、第2光源210bを発光させる。つまり、照明装置200の第2光源210bは、第2光電変換部513bを含む画素510bの露光期間と重なる期間に光を発する。この例では、第2光源210bの発光期間と画素510bの露光期間とは同じ期間である。これにより、画素510bの露光期間中、第2光源210bが発する光の被写体による反射光が第1光電変換部13aおよび第2光電変換部513bに入射する。また、第2光源210bは、画素510bの非露光期間には消灯している。

[0261] このように、撮像装置500の動作例においても、撮像装置100の動作例と同様に、画素510bの露光期間（時刻t15から時刻t29）は、照明装置200における第1光源210aの発光期間（時刻t9から時刻t14）に重なっていない。つまり、第1光源210aは、画素510bの露光期間に光を発しない。そのため、第1光源210aの光が第2光電変換部513bの光電変換に影響を与えない。これにより、第2光電変換部513bの光電変換に影響する成分の光が第2光電変換部513bに入射して、第2光電変換部513bにおいて意図しない信号電荷が生成することを抑制できる。よって、撮像装置500は、画質劣化を抑制できる。

産業上の利用可能性

[0262] 本開示に係る撮像装置は、例えばイメージセンサなどに適用可能である。また、本開示に係る撮像装置は、医療用カメラ、ロボット用カメラ、セキュリティカメラ、車両に搭載されて使用されるカメラなどに用いることができる。

符号の説明

[0263] 1 カメラシステム

1 0 a、1 0 b、5 1 0 b	画素
1 1 a、1 1 b、1 1 c、1 1 d	画素電極
1 2 a、1 2 b、1 2 c、1 2 d	対向電極
1 3 a	第1光電変換部
1 3 b、5 1 3 b	第2光電変換部
1 3 c、1 3 d	光電変換部
1 4 a、1 4 b、1 4 c、1 4 d	信号検出回路
1 5 a、1 5 b、1 5 c、1 5 d	光電変換層
2 0	半導体基板
2 0 t	素子分離領域
2 4 a、2 4 b	信号検出トランジスタ
2 4 d、2 4 s、2 5 d、2 6 s、2 8 d、2 8 s、5 1 3 s	不純物領域
2 4 g、2 5 g、2 6 g、2 8 g	ゲート電極
2 5 b	転送トランジスタ
2 6 a、2 6 b	アドレストランジスタ
2 8 a、2 8 b	リセットトランジスタ
3 2 a、3 2 b	電圧供給回路
3 4 a、3 4 b	リセット電圧源
3 6 a、3 6 b	垂直走査回路
3 7 a、3 7 b	カラム信号処理回路
3 8 a、3 8 b	水平信号読み出し回路
4 0 a、4 0 b	電源線
4 1 a、4 1 b、5 4 1 b	電荷蓄積ノード
4 2 a、4 2 b	感度制御線
4 3 b	転送制御線
4 4 a、4 4 b	リセット電圧線
4 6 a、4 6 b	アドレス制御線

4 7 a、4 7 b	垂直信号線
4 8 a、4 8 b	リセット制御線
4 9 a、4 9 b	水平共通信号線
5 0	層間絶縁層
5 2 a、5 2 b、5 2 c、5 2 d	プラグ
5 3 a、5 3 b、5 8 b	配線
5 4 a、5 4 b、5 5 a、5 5 b、5 7 b	コンタクトプラグ
5 6 a、5 6 b	配線層
6 1 b、6 1 c、6 1 d	絶縁被覆
6 2、6 2 a、6 2 b	絶縁層
1 0 0、1 0 0 a、1 1 0、5 0 0	撮像装置
1 5 0、1 5 1	光電変換構造
1 5 0 e、1 5 1 e	電子ブロッキング層
1 5 0 h、1 5 1 h	正孔ブロッキング層
1 5 0 m、1 5 1 m	混合層
1 5 0 n、1 5 1 n	n型半導体層
1 5 0 p、1 5 1 p	p型半導体層
2 0 0	照明装置
2 1 0 a	第1光源
2 1 0 b	第2光源
3 0 0	制御部
6 0 0	被写体
6 0 2	照明光
6 0 4	反射光
P A	画素アレイ

請求の範囲

- [請求項1] 第1画素と、
第2画素と、を備え、
前記第1画素は、
光電変換により信号電荷を生成し、不可視である第1波長域に感度を有する第1光電変換部と、
前記第1光電変換部に接続された第1信号検出回路と、を含み、
前記第2画素は、
光電変換により信号電荷を生成し、第2波長域に感度を有する第2光電変換部と、
前記第2光電変換部に接続された第2信号検出回路と、を含み、
前記第2光電変換部の露光期間は、前記第1光電変換部に入射する、照明による光であって、前記第1波長域に発光ピークを有する光の発光期間に重ならない、
撮像装置。
- [請求項2] 前記第1画素および前記第2画素はそれぞれ、有効画素である、
請求項1に記載の撮像装置。
- [請求項3] 前記第1光電変換部と前記第2光電変換部とは積層されている、
請求項1に記載の撮像装置。
- [請求項4] 前記第1光電変換部と前記第2光電変換部とは積層されている、
請求項2に記載の撮像装置。
- [請求項5] さらに、少なくとも1つの電圧供給回路を備え、
前記第1光電変換部および前記第2光電変換部はそれぞれ、
画素電極と、
前記画素電極に対向する対向電極と、
前記画素電極と前記対向電極との間に位置する光電変換層と、を含み、
前記第1光電変換部および前記第2光電変換部のうちの少なくとも

一方の感度は、前記少なくとも 1 つの電圧供給回路が前記画素電極と前記対向電極との間に印加する電圧の変更により可変である、

請求項 1 から 4 のいずれか一項に記載の撮像装置。

[請求項6] 前記第 1 光電変換部および前記第 2 光電変換部のうちの前記少なくとも一方は、前記少なくとも 1 つの電圧供給回路が前記画素電極と前記対向電極との間に印加する前記電圧の前記変更により露光期間が規定されるグローバルシャッタ方式で駆動する、

請求項 5 に記載の撮像装置。

[請求項7] 前記第 1 光電変換部および前記第 2 光電変換部の各々は、前記少なくとも 1 つの電圧供給回路が前記画素電極と前記対向電極との間に印加する前記電圧の前記変更により露光期間が規定されるグローバルシャッタ方式で駆動する、

請求項 5 に記載の撮像装置。

[請求項8] 第 3 光電変換部と、
前記第 3 光電変換部に接続された第 3 信号検出回路と、をさらに備える、

請求項 1 から 4 のいずれか一項に記載の撮像装置。

[請求項9] 前記第 1 波長域は、近赤外線波長領域内の波長域であり、
前記第 2 波長域は、可視光波長領域内の波長域である、
請求項 1 から 4 のいずれか一項に記載の撮像装置。

[請求項10] 前記第 1 光電変換部の露光期間は、前記第 2 光電変換部の前記露光期間よりも短い、

請求項 9 に記載の撮像装置。

[請求項11] 前記第 1 波長域は、紫外線波長領域内の波長域であり、
前記第 2 波長域は、可視光波長領域内の波長域である、
請求項 1 から 4 のいずれか一項に記載の撮像装置。

[請求項12] 前記第 1 波長域および前記第 2 波長域はそれぞれ、近赤外線波長領域内の波長域である、

請求項 1 から 4 のいずれか一項に記載の撮像装置。

[請求項13] 前記第 2 光電変換部は、シリコンフォトダイオードを含む、
請求項 1 から 4 のいずれか一項に記載の撮像装置。

[請求項14] 請求項 1 から 4 のいずれか一項に記載の撮像装置と、
前記第 1 波長域に発光ピークを有する光を発する照明装置と、を備え、


前記照明装置は、前記第 2 光電変換部の前記露光期間に前記光を発しない、

カメラシステム。


[請求項15] 前記照明装置は、前記第 1 光電変換部の露光期間と重なる期間に前記光を発する、

請求項 1 4 に記載のカメラシステム。


[図1]




[図2]




[図3A]




[図3B]




[図4]




[図5]




[図6]




[図7A]




[図7B]




[図8]




[図9]




[図10]




[図11]




[図12]



[図13]



[図14]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2022/041784

A. CLASSIFICATION OF SUBJECT MATTER**H04N 25/17**(2023.01)i; **H01L 27/146**(2006.01)i; **H04N 25/53**(2023.01)i; **H04N 25/60**(2023.01)i

FI: H04N25/17; H04N25/53; H04N25/60; H01L27/146 E; H01L27/146 A

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H04N25/17; H01L27/146; H04N25/53; H04N25/60

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan 1922-1996

Published unexamined utility model applications of Japan 1971-2023

Registered utility model specifications of Japan 1996-2023

Published registered utility model applications of Japan 1994-2023

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP 2014-207493 A (PANASONIC CORP.) 30 October 2014 (2014-10-30) paragraphs [0047]-[0069], fig. 4, 6-8	1-2, 8-15
Y		3-7
Y	JP 2019-186738 A (CANON INC.) 24 October 2019 (2019-10-24) paragraphs [0010]-[0013], fig. 1	3-4
Y	WO 2017/094229 A1 (PANASONIC INTELLECTUAL PROPERTY MANAGEMENT CO., LTD.) 08 June 2017 (2017-06-08) paragraphs [0042]-[0070], fig. 1, 2	5-7



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search

13 January 2023

Date of mailing of the international search report

24 January 2023

Name and mailing address of the ISA/JP

Japan Patent Office (ISA/JP)

3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915

Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/JP2022/041784

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
JP	2014-207493	A	30 October 2014	WO 2013/027340 A1 paragraphs [0043]-[0056], fig. 4, 6-8	
JP	2019-186738	A	24 October 2019	US 2019/0312071 A1 paragraphs [0038]-[0041], fig. 1	
WO	2017/094229	A1	08 June 2017	US 2018/0020171 A1 paragraphs [0067]-[0095], fig. 1, 2	
				EP 3386189 A1	
				CN 107113385 A	
				JP 6202512 B1	

A. 発明の属する分野の分類（国際特許分類（IPC）） H04N 25/17(2023.01)i; H01L 27/146(2006.01)i; H04N 25/53(2023.01)i; H04N 25/60(2023.01)i FI: H04N25/17; H04N25/53; H04N25/60; H01L27/146 E; H01L27/146 A														
B. 調査を行った分野														
調査を行った最小限資料（国際特許分類（IPC）） H04N25/17; H01L27/146; H04N25/53; H04N25/60														
最小限資料以外の資料で調査を行った分野に含まれるもの <table border="0"> <tr> <td>日本国実用新案公報</td> <td>1922 - 1996年</td> </tr> <tr> <td>日本国公開実用新案公報</td> <td>1971 - 2023年</td> </tr> <tr> <td>日本国実用新案登録公報</td> <td>1996 - 2023年</td> </tr> <tr> <td>日本国登録実用新案公報</td> <td>1994 - 2023年</td> </tr> </table>			日本国実用新案公報	1922 - 1996年	日本国公開実用新案公報	1971 - 2023年	日本国実用新案登録公報	1996 - 2023年	日本国登録実用新案公報	1994 - 2023年				
日本国実用新案公報	1922 - 1996年													
日本国公開実用新案公報	1971 - 2023年													
日本国実用新案登録公報	1996 - 2023年													
日本国登録実用新案公報	1994 - 2023年													
国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）														
C. 関連すると認められる文献														
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号												
X	JP 2014-207493 A（パナソニック株式会社）30.10.2014（2014 - 10 - 30） 段落 [0047] - [0069] , 図4, 6-8	1-2, 8-15												
Y		3-7												
Y	JP 2019-186738 A（キヤノン株式会社）24.10.2019（2019 - 10 - 24） 段落 [0010] - [0013] , 図1	3-4												
Y	WO 2017/094229 A1（パナソニックIPマネジメント株式会社）08.06.2017（2017 - 06 - 08） 段落 [0042] - [0070] , 図1, 2	5-7												
☐ C欄の続きにも文献が列挙されている。 ☒ パテントファミリーに関する別紙を参照。														
<table border="0"> <tr> <td>* 引用文献のカテゴリー</td> <td>“T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの</td> </tr> <tr> <td>“A” 特に関連のある文献ではなく、一般的技术水準を示すもの</td> <td>“X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの</td> </tr> <tr> <td>“E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの</td> <td>“Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの</td> </tr> <tr> <td>“L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）</td> <td>“&” 同一パテントファミリー文献</td> </tr> <tr> <td>“O” 口頭による開示、使用、展示等に言及する文献</td> <td></td> </tr> <tr> <td>“P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献</td> <td></td> </tr> </table>			* 引用文献のカテゴリー	“T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの	“A” 特に関連のある文献ではなく、一般的技术水準を示すもの	“X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの	“E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの	“Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの	“L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）	“&” 同一パテントファミリー文献	“O” 口頭による開示、使用、展示等に言及する文献		“P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献	
* 引用文献のカテゴリー	“T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの													
“A” 特に関連のある文献ではなく、一般的技术水準を示すもの	“X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの													
“E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの	“Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの													
“L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）	“&” 同一パテントファミリー文献													
“O” 口頭による開示、使用、展示等に言及する文献														
“P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献														
国際調査を完了した日 13.01.2023	国際調査報告の発送日 24.01.2023													
名称及びあて先 日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号	権限のある職員（特許庁審査官） 鈴木 明 5V 9185 電話番号 03-3581-1101 内線 3571													

国際調査報告
パテントファミリーに関する情報

国際出願番号

PCT/JP2022/041784

引用文献			公表日	パテントファミリー文献			公表日
JP	2014-207493	A	30.10.2014	WO	2013/027340	A1	
				段落 [0043] - [0056] , 図			
				4, 6-8			
JP	2019-186738	A	24.10.2019	US	2019/0312071	A1	
				段落 [0038] - [0041] , 図1			
WO	2017/094229	A1	08.06.2017	US	2018/0020171	A1	
				段落 [0067] - [0095] , 図			
				1, 2			
				EP	3386189	A1	
				CN	107113385	A	
				JP	6202512	B1	