

(12) NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES
PATENTWESENS (PCT) VERÖFFENTLICHTE INTERNATIONALE ANMELDUNG

(19) Weltorganisation für geistiges Eigentum
Internationales Büro



(43) Internationales Veröffentlichungsdatum
19. Februar 2004 (19.02.2004)

PCT

(10) Internationale Veröffentlichungsnummer
WO 2004/015850 A1

(51) Internationale Patentklassifikation⁷: **H02M 3/335**
(21) Internationales Aktenzeichen: PCT/AT2003/000175
(22) Internationales Anmeldedatum:
23. Juni 2003 (23.06.2003)

(72) Erfinder; und
(75) Erfinder/Anmelder (nur für US): **SCHWEIGERT, Harald** [AT/AT]; Ehrenfelsgasse 20/1, A-1120 Wien (AT).
GUT, Stefan [AT/AT]; Paradisgasse 30/6/8, A-1190 Wien (AT).

(25) Einreichungssprache: Deutsch
(26) Veröffentlichungssprache: Deutsch

(74) Anwalt: **MATSCHNIG, Franz**; Siebensterngasse 54, A-1071 Wien (AT).

(30) Angaben zur Priorität:
A 1218/2002 12. August 2002 (12.08.2002) AT

(81) Bestimmungsstaaten (national): CN, US.


(71) Anmelder (für alle Bestimmungsstaaten mit Ausnahme von US): **SIEMENS AG ÖSTERREICH** [AT/AT]; Siemensstrasse 88-92, A-1210 Wien (AT).

(84) Bestimmungsstaaten (regional): europäisches Patent (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR).

[Fortsetzung auf der nächsten Seite]

(54) Title: DC-TO-DC CONVERTER

(54) Bezeichnung: SCHALTWANDLER



(57) Abstract: A dc-to-dc converter comprises a transformer (UET), which has at least one primary winding (WP) and at least one secondary winding (WS), and comprises at least one controlled primary switch (SP1, SP2) via which an input direct current voltage (U_E) can be applied periodically and with a preset pulse duty factor and/or with a preset frequency to the at least one primary winding. The dc-to-dc converter also comprises at least one controlled synchronous switch (SS1, SS2), which is assigned to the at least one secondary winding and which is provided for synchronous rectification. A trigger circuit (AST) common to the primary and secondary side is provided with a digital processor (DSP) that, derived from a common clock generator (CLK), generates both the switching pulses for the at least one primary switch (SP1, SP2) as well as those for the at least one synchronous switch (SS1, SS2).

(57) Zusammenfassung: Ein Schaltwandler mit einem Übertrager (UET), der zumindest eine Primärwicklung (WP) und zumindest eine Sekundärwicklung (WS) aufweist, mit zumindest einem gesteuerten Primärschalter (SP1, SP2) über welchen eine Eingangsspannung (U_E) periodisch und mit vorgebbaren Tastverhältnis und/oder vorgebbarer Frequenz an die

[Fortsetzung auf der nächsten Seite]

WO 2004/015850 A1



Veröffentlicht:

— mit internationalem Recherchenbericht

Zur Erklärung der Zweibuchstaben-Codes und der anderen Abkürzungen wird auf die Erklärungen ("Guidance Notes on Codes and Abbreviations") am Anfang jeder regulären Ausgabe der PCT-Gazette verwiesen.

zumindest eine Primärwicklung legbar ist, und mit zumindest einem, der zumindest einen Sekundärwicklung zugeordneten gesteuerten Synchroschalter (SS1, SS2) zur Synchrongleichrichtung, wobei eine für die Primär- und die Sekundärseite gemeinsame Ansteuerschaltung (AST) mit einem digitalen Prozessor (DSP) vorgesehen ist, welche, abgeleitet von einem gemeinsamen Taktgeber (CLK), sowohl die Schaltimpulse für den zumindest einen Primärschalter (SP1, SP2) als auch jene für den zumindest einen Synchroschalter (SS1, SS2) erzeugt.

SCHALTWANDLER

Die Erfindung bezieht sich auf einen Schaltwandler mit einem Übertrager, der zumindest eine Primärwicklung und zumindest eine Sekundärwicklung aufweist, mit zumindest einem gesteuerten Primärschalter über welchen eine Eingangsgleichspannung periodisch und mit vorgebbaren Tastverhältnis und/oder vorgebbarer Frequenz an die zumindest eine Primärwicklung legbar ist, und mit zumindest einem, der zumindest eine Sekundärwicklung zugeordneten gesteuerten Synchronschalter zur Synchrongleichrichtung.

Ein Schaltwandler dieser Art geht beispielsweise aus der EP 1 148 624 A1 hervor. Die in diesem Dokument geoffenbarten Schaltwandler sind als Fluss- oder Sperrwandler ausgebildet, wobei der oder die primärseitigen gesteuerten Schalter von einer üblichen Ansteuerung mit Pulsweitenmodulation angesteuert werden.

Synchrongleichrichtung an der Sekundärseite von Schaltwandlern, meist unter Verwendung von Mosfets, bringt den Vorteil geringerer Verluste, da die Vorwärtsflusswiderstände beispielsweise von Mosfets geringer sind als bei üblichen Dioden. Allerdings ergeben sich andere Probleme, die mit den Schalt- und Schaltverzugszeiten gesteuerter Schalter zusammenhängen, welche vor allem bei höheren Spannungen ins Gewicht fallen.

Bei Schaltnetzteilen mit z.B. 24 V Ausgangsspannung muss die Spannungsfertigkeit der Gleichrichterdiode oder -schaltelemente in der Praxis zwischen 150 bis 200 V betragen, was vor allem durch das Übersetzungsverhältnis des Übertragers und den Eingangs(Netz)-spannungsbereich, ganz allgemein durch Spannungsspitzen und/oder Überspannungen bedingt ist. Die einem Mosfet inhärenten Bodydioden sind jedoch bei Mosfets mit Sperrspannungen von 150 bis 200 V deutlich langsamer als bei Mosfets mit lediglich 50 V Sperrspannung; genauer gesagt betragen die Sperrverzugszeiten im ersten Fall mindestens 200 ns, im zweiten Fall mindestens 80 ns. Dem gegenüber erreichen konventionelle Gleichrichterdiode mit 200 V Sperrspannung Sperrverzugszeiten von 35 ns.

Ein Problem liegt nun darin, dass es während der Sperrverzugszeit zu einem Kurzschluss auf der Sekundärseite des Übertragers kommt, da, beispielsweise bei einem Flusswandler mit zwei sekundären Dioden oder Schaltern, bei der Stromkommutierung eine Diode noch leitet, während die andere bereits zu leiten begonnen hat. Der daraus folgende Kurzschlussstrom magnetisiert die Streuinduktivität des Transformators auf und erzeugt nach dem Abschluss des Kommutierungsvorganges einen energiereichen Überspannungsimpuls, der entweder in einem besonderen spannungsbegrenzenden Netzwerk oder in den Wicklungskapazitäten der Übertragerwicklungen gespeichert und beim Einschalten des Primärtransistors oder der Primärtransistoren in Wärme umgesetzt wird. Überdies können die Überspan-

nungsspitzen über elektrische und Kernverluste wegen ihrer hohen Frequenzanteile zu einer weiteren Erwärmung des Wickelgutes führen.

Die Ansteuerung sekundärseitiger Synchrongleichrichter, deren Schalter Mosfets sind, nach der obengenannten EP 1 148 624 A1, verwendet einen sekundärseitigen digitalen Signalprozessor zur Ansteuerung des oder der Synchronschalter, wobei die für den Signalprozessor benötigten Ansteuerimpulse aus der Sekundärspannung des Übertragers abgeleitet werden.

Wenngleich die Ansteuerung der sekundären Synchronschalter mit Hilfe eines digitalen Signalprozessors unbestreitbare Vorteile hinsichtlich der Flexibilität bietet, ist die Ableitung des Ansteuerungstaktes aus der Sekundärspannung des Übertragers als ausgesprochen nachteilig zu bezeichnen, da hierdurch eine starre Bindung an den Takt der primären Pulsbreitenmodulationsimpulse erfolgt, überdies beeinträchtigt durch die Verzögerung der Impulse über den Übertrager. Die Vorteile, die der Einsatz eines digitalen Signalprozessors bringt, werden durch diesen Umstand weitgehend beeinträchtigt.

Es ist somit eine Aufgabe der Erfindung, einen möglichst idealen Betrieb ohne unerwünschte Kurzschlusszustände oder Überspannungen zu ermöglichen.

Diese Aufgabe wird mit einem Schaltwandler der eingangs angegebenen Art gelöst, bei welchem erfindungsgemäß eine für die Primär- und die Sekundärseite gemeinsame Ansteuerung mit einem digitalen Signalprozessor vorgesehen ist, welche, abgeleitet von einem gemeinsamen Taktgeber, sowohl die Schaltimpulse für den zumindest einen Primärschalter als auch jene für den zumindest einen Synchronschalter erzeugt.

Dank der Erfindung ist eine völlig unabhängige Ansteuerung der primärseitigen und sekundärseitigen Schalter möglich, wobei eine Optimierung des Betriebes durch geeignetes Versetzen der Einschalt- und Ausschaltzeiten der gesteuerten Schalter erreicht werden kann.

Besondere Vorteile zeigt die Erfindung, falls der zumindest eine sekundärseitige Synchronschalter als Mosfet ausgebildet ist, da hier das Vorhandensein der Bodydioden besonders gut berücksichtigt werden kann.

Bei einer vorteilhaften Ausführung ist vorgesehen, dass in dem Primärkreis ein Stromsensor zur Lieferung einer Information an die Ansteuerschaltung vorgesehen ist.

In vielen Fällen ist es vorteilhaft, wenn er als Flusswandler ausgebildet ist. Dabei kann vorgesehen sein, dass die Ansteuerschaltung dazu eingerichtet ist, die sekundären Schalter

vor den primären Schaltern zu schließen. Dies ermöglicht ein spannungsloses Schalten, schützt die gesteuerten Schalter vor gefährlichen Überspannungen und erlaubt die Verwendung von Schaltern geringerer Spannungsfestigkeit.

Zweckmäßig ist es weiters, wenn die Ansteuerschaltung dazu eingerichtet ist, die primären und sekundären Schalter im Sinne einer Energierückspeisung anzusteuern.

Bei einer anderen vorteilhaften Ausführungsform ist vorgesehen, dass die Ansteuerschaltung dazu eingerichtet ist, die primären und sekundären Schalter im Sinne eines Pendelns der Leistung zwischen der Primär- und der Sekundärseite zur Aufrechterhaltung von Hilfsversorgungsspannungen anzusteuern. Dadurch lässt sich insbesondere im Leerlauf, der bei Schaltwandlern immer einen kritischen Betriebszustand darstellt, eine Versorgung der Ansteuerschaltung oder anderer Hilfsschaltungen gewährleisten.

Die Vorteile der Erfindung kommen auch dann besonders zum Tragen, wenn die Ansteuerschaltung dazu eingerichtet ist, die Verzögerungszeiten zwischen ihren Schaltbefehlen und dem Schalten der jeweiligen gesteuerten Schalter abzuspeichern und beim Steuerungsablauf zu berücksichtigen.

Falls die Ansteuerschaltung auf einer einzigen Potenzialebene liegt, wobei die primären und/oder sekundären Schalter potential getrennt angesteuert sind, kann die Ansteuerschaltung einfacher aufgebaut werden. Beispielsweise ist bei Verwendung mehrerer Prozessoren kein Opto-Bus zu deren Kommunikation nötig.

Die Erfindung ist im Folgenden anhand beispielsweise Ausgangsformen näher erläutert, die in der Zeichnung veranschaulicht sind. In dieser zeigen

Fig. 1 ein vereinfachtes Schaltbild einer ersten Ausführungsform eines Schaltwandlers nach der Erfindung,

Fig. 2 in einem Diagramm den zeitlichen Verlauf der Schaltsignale für die Schalter der Ausführung nach Fig. 1,

Fig. 3 in vereinfachter Darstellung das Prinzipschaltbild einer als Sperrwandler ausgeführten Erfindungsvariante,

Fig. 4 ein Prinzipschaltbild einer Variante der Erfindung in Gegentaktschaltung,

Fig. 5 in einem Blockschaltbild eine Möglichkeit der potentialgetrennten Ansteuerung der Leistungsschalter, und

Fig. 6 ein logisches Ablaufdiagramm der Schaltersteuerung.

Bei der Schaltung nach Fig. 1, welche einen Flusswandler mit sekundärseitigen Synchrongleichrichtung darstellt, wird eine Eingangsgleichspannung U_E , die hier an einem Kondensator C_{ZK} liegt, über zwei gesteuerte Primärschalter SP1, SP2 symmetrisch der Primärwicklung WP eines Übertragers UET zugeführt. Die Eingangsgleichspannung U_A kann beispielsweise bei Schaltnetzteilen eine durch Gleichrichtung einer 230/400 V-Netzspannung gewonnene Zwischenkreisspannung sein.

Die gesteuerten Primärschalter SP1, SP2 sind hier Mosfets mit integrierten Bodydioden, wobei die doppelte und symmetrische Anordnung dieser Schalter die benötigten Sperrspannungswerte – verglichen mit der Verwendung nur eines Primärschalters – halbiert. In bekannter Weise sind zwei Abmagnetisierungsdioden D1, D2 vorgesehen, welche die Strecke WP-SP1 bzw. WP-SP2 überbrücken. Wie üblich ist in dem Primärstromkreis ein primärer Sensorwiderstand R_P oder ein anderer Stromfühler angeordnet, welcher Information über den primären Stromverlauf liefert.

Sekundärseitig sind zwei gesteuerte Synchronschalter SS1, SS2 vorgesehen, nämlich ein erster Synchronschalter SS1 nach der Sekundärwicklung WS im Längszweig und ein zweiter Synchronschalter SS2 darauffolgend im Querzweig. Der erste Synchronschalter SS1, der ebenso im positiven Zweig liegen könnte, arbeitet als Synchrongleichrichter, der zweite gesteuerte Schalter als Freilaufschalter. Eine Längsinduktivität LS, auf welche ein Kondensator C_S folgt, an dem die Ausgangsspannung U_A liegt, vervollständigen den Flusswandler. Falls die Streuinduktivität des Übertragers nicht zu groß ist, kann auch über die Wicklungskapazität abmagnetisiert werden und die Abmagnetisierungsdioden D1, D2 können entfallen. In diesem Fall ist eine längere Einschaltzeit als 50 % der Periode möglich. Im negativen Zweig der Sekundärseite ist als Stromfühler ein Längswiderstand R_S vorgesehen. Gegebenenfalls könnte der Stromfühler auch primärseitig liegen.

Zur Ansteuerung sämtlicher gesteuerter Schalter ist eine Ansteuerschaltung AST vorgesehen, welche als Kernstück einen digitalen Prozessor DSP enthält, aber auch die für die unmittelbare Ansteuerung der Schalter erforderlichen Treiberstufen etc. Der Ansteuerschaltung werden auch die Istwerte des Eingangsstroms I_E , des Ausgangsstroms I_A und der Ausgangsspannung U_A zugeführt, um mit abgespeicherten bzw. vorgegebenen Sollwerten verglichen zu werden. Abhängig unter anderem von diesem Vergleich wird das Tastverhältnis

nis der pulswertenmodulierten Ansteuerung der primären Schalter SP1, SP2 bestimmt. Dieses Tastverhältnis bleibt wegen des für das Abmagnetisieren erforderlichen Zeitbedarfs immer kleiner als 1 : 1. Die Spannungsversorgung der Ansteuerschaltung AST ist nicht näher gezeigt, sie kann von der Zwischenkreisspannung aus erfolgen oder während des Betriebes über eine Hilfswicklung des Übertragers. Dem Fachmann sind hierfür eine Anzahl von Varianten bekannt.

Es soll betont werden, dass unter einem Prozessor DSP nicht notwendigerweise eine physische Einstückigkeit zu verstehen ist, sondern dass beispielsweise mehrere Mikroprozessoren, die über einen gemeinsamen Datenbus verbunden sind, einen solchen digitalen Prozessor realisieren können.

Unter Bezugnahme auf die Schaltung der Fig. 1 und das Zeitdiagramm nach Fig. 2 erfolgt nun eine eingehendere Erläuterung der Erfindung.

In den einzelnen Zeilen der Fig. 2 ist eine vollständige Periode der Ansteuerung enthalten, wobei die Ansteuersignale für die gesteuerten Schalter SP1, SP2 (primär) und SS1, SS2 (sekundär) in den ersten vier Zeilen gezeigt sind, in der fünften Zeile hingegen der annähernde Verlauf des Magnetisierungsstroms i_m . Für den Ablauf der Ansteuerung markante und wesentliche Zeitpunkte innerhalb einer Periode sind mit t_1 bis t_7 bezeichnet.

Während der Zeitspanne ($t_3 - t_1$) erfolgt eine Aufteilung des von der Längsinduktivität LS getriebenen Freilaufstroms auf die Synchronschalter SS1 und SS2. Eine vollständige Übernahme des gesamten Freilaufstroms auf den Synchronschalter SS2 erfolgt dann während der Zeitspanne ($t_2 - t_1$). Dabei kommutiert der Strom durch das Abschalten des MOS-Kanals wegen der hohen Flussspannung der Bodydiode des Synchronschalters SS2 und wegen der niedrigohmigen Sekundärwicklung WS auf den bereits eingeschalteten Synchronschalter SS1.

Zur Zeit t_3 schalten nun beide Primärschalter SP1, SP2 gleichzeitig ein und Energie fließt von der Primärseite in die Längsinduktivität LS der Sekundärseite. An den sekundären Synchronschaltern SS1, SS2 treten keine Überspannungsimpulse auf, da deren Kommutierung bereits in an der Primärseite spannungslosen Zustand erfolgte.

Zu dem Zeitpunkt t_4 schaltet der Primärschalter SP2 ab, wodurch der Magnetisierungsstrom und der Strom in der primären Streuinduktivität über den Primärschalter SP1 und die Diode D1 kurzgeschlossen wird. Daher bricht die Spannung an allen Wicklungen auf nahezu null Volt zusammen, wobei die Ströme aufrecht bleiben.

Zum Zeitpunkt t_5 wird der Freilauf-Synchrone-Schalter SS2 eingeschaltet und zwar lediglich um sicherzustellen, dass der Strom kommutieren kann. Die Sekundärwicklung WS des Übertragers verhindert wegen des primären Kurzschlusses das Weiterführen des Stromes über den Gleichrichter-Synchrone-Schalter SS1 und der Strom kommutiert auf den Freilauf-Synchrone-Schalter SS4.

Zum Zeitpunkt t_6 wird der Kanal des Synchrone-Schalters SS1 in nahezu stromlosen Zustand abgeschaltet, da der Strom, wie oben erwähnt, auf den Synchrone-Schalter SS2 gewechselt hat.

Zum Zeitpunkt t_7 wird auch der Primärschalter SP1 abgeschaltet und es erfolgt die Entmagnetisierung des Übertragers UET über die Entmagnetisierungsdioden D1 und D2, wobei diese Entmagnetisierung vor dem Zeitpunkt t_1 der nächsten Periode abgeschlossen sein muss.

Man erkennt aus dem obigen Ablauf, dass dank der Erfindung die Schaltzeitpunkte primär und sekundär im Prinzip völlig unabhängig voneinander gewählt werden können. Man wird diese Wahlmöglichkeit selbstverständlich dahingehend ausnützen, dass möglichst keine ungewollten Kurzschlüsse oder Überspannungen während des gesamten Schaltablaufes auftreten. Dazu gehört beispielsweise die Maßnahme, dass die sekundären Synchrone-Schalter innerhalb jeder Taktperiode vor den primären Schaltern eingeschaltet werden. Auch das „stufenweise“ Aus- bzw. Umschalten der Schalter, wie in Fig. 2 gezeigt, wird problemlos dank der Erfindung realisierbar.

Die Darstellung nach Fig. 2 betrifft einen stationären Betriebszustand, doch muss es klar sein, dass die Schaltzeiten bzw. die Verzögerung oder das Versetzen der Schaltzeiten an unterschiedliche Betriebsbedingungen dynamisch angepasst werden können, z.B. an Schwankungen der Eingangsspannung oder an Lastschwankungen und/oder an Temperaturschwankungen etc.

Die Ansteuerschaltung kann unter Verwendung von Mikroprozessoren realisiert werden, wobei die Anmelderin guten Resultate beispielsweise mit folgenden Mikroprozessoren erzielt hat: Texas Instruments, TMS 320LF2406A, 40 Mips/40 MHz/2.5 k-RAM/32 k-Flash, 16 PWM Kanäle, 16 ADC oder Motorola DSP56F803, 64 k-Flash/4 k-RAM, 6 PWM Kanäle 8 ACD.

Bei den Ausführungsbeispielen ist die gesamte Ansteuerschaltung AST als ein einziger Block gezeichnet, doch sollte es dem Fachmann klar sein, dass hier auch eine Aufteilung auf

verschiedene Blöcke erfolgen kann, ohne dass an dem Gesamtkonzept der unabhängigen Ansteuerung etwas geändert wird.

Ein wesentlicher Punkt ist die galvanische Trennung von Primär- und Sekundärseite, was bei dem gezeigten Ausführungsbeispiels mittels eines Transformators, hier genannt Übertrager UET, erfolgt. Abgesehen davon, dass auch eine andere galvanische Trennung, z. B. durch lichtelektrische Elemente, möglich wäre, ist es natürlich erforderlich, bei der Konzeption der Ansteuerschaltung auf die notwendige galvanische Trennung zwischen Primär- und Sekundärseite zu achten. Um den benötigten Aufwand gering zu halten, können beispielsweise die Ansteuerimpulse für jeden Kanal (Schalter) über trennende Übertrager zu den gesteuerten Schaltern geführt werden. Zweckmäßigerweise werden die Ansteuerimpulse über Treiber zuvor auf genügende Energie gebracht, sodass an der Sekundärseite der genannten Übertrager aus diesen Ansteuerimpulsen zusätzlich Energie für eigene Treiberstufen der gesteuerten Schalter gewonnen werden kann. Ebenso sind Lösungen mit Optokopplern möglich, wobei für jeden Einzelfall entschieden werden muss, welches Konzept der galvanischen Trennung auch kostengünstig ist.

Die genannte galvanische Trennung mit Hilfe eines Übertragers ist in Fig. 5 skizziert. Und ein digitaler Signalprozessor DSP der Ansteuerschaltung liefert die Ansteuerimpulse für einen gesteuerten Schalter über einen Treiber TR1 an den galvanisch trennenden Übertrager TRF. Eine Hilfsversorgung HVS kann dabei den Treiber TR1 versorgen. An der anderen, galvanisch getrennten Übertragerseite erfolgt eine Trennung von Signal und Energie, dargestellt durch ein Kästchen SIG für das Signal und ein Kästchen ESP für einen Energiespeicher. Einem weiteren Treiber TR2 werden nun einerseits das Signal und andererseits die benötigte Energie zugeführt und der Treiber steuert einen gesteuerten Schalter GES an.

Es soll auch erwähnt sein, dass die Erfindung ohne zusätzlichen Hardwareaufwand eine Energierückspeisung von der Sekundärseite auf die Primärseite durch geeignetes Verändern der Ansteuerimpulse der Schalter ermöglicht. Zu diesem Zweck wird der sekundäre Synchroschalter SS2 eingeschaltet, wodurch sich ein negativer Strom durch die Induktivität LS einstellt. Bei Ausschalten des sekundären Synchroschalters SS2 und gleichzeitigem Einschalten des sekundären Synchroschalters SS1 wird dieser Strom durch die Sekundärwicklung WS des Übertragers UET geleitet. Über die Bodydioden der nicht angesteuerten primären Schalter SP1 und SP2 wird der Kondensator C_{ZK} wieder aufgeladen, wobei die sekundäre Induktivität LS bzw. Drossel als Hochsetzer wirkt. Eine Energierückspeisung wird dann nötig und von der Ansteuerschaltung AST mit ihrem Prozessor DSP veranlasst, wenn der Pendelbetrieb zur Aufrechterhaltung von Hilfsversorgungen benötigt wird oder wenn, ausgelöst durch eine geeignete Zusatzschaltung, ein Netzpufferbetrieb erforderlich wird.

Dies ist z.B. bei einem Batterieladegerät der Fall, bei welchem der Pufferbetrieb in den Zwischenkreis zurückgespeist wird, um weitere primäre Verbraucher zu versorgen.

Eine solche Rückspeisung ermöglicht zum Beispiel ein Aufrechterhalten einer primären und/oder sekundären Hilfsversorgung durch Hin- und Herspeisen von Energie. Dabei ist der Übertrager immer angesteuert und zusätzliche, hier nicht gezeigte, jedoch vorhin bereits erwähnte Hilfswicklungen werden weiterhin versorgt. Dies ist vor allem im Leerlauf interessant, bei welchem nach Erreichen der Ausgangsspannung de facto alle Impulse gestoppt werden, wenn keine Last angeschlossen ist. Die genannte Rückspeisung kann beispielsweise auch für eine gezielte Entladung einer sekundärseitig vorgesehenen Batterie vorgesehen werden oder für eine Versorgung des Zwischenkreises (Eingangsspannung U_E) im Notfall.

Die Schaltung nach Fig. 3 zeigt, dass die Erfindung auch auf Sperrwandler angewendet werden kann. Dabei sind vergleichbare Teile oder Größen mit gleichen Bezugszeichen benannt, wie in Fig. 1. Bei der Schaltung nach Fig. 3 liegt lediglich ein einziger Primärschalter SP vor und nur ein einziger Synchrongleichrichter-Schalter SS an der Sekundärseite. Die Ansteuerschaltung AST erhält wieder Informationen über den Primärstrom I_E und über den Ausgangsstrom I_A bzw. die Ausgangsspannung U_A . Natürlich können andere Informationen, z.B. über die Temperatur, gleichfalls zur Ansteuerschaltung AST zugeführt werden und auch bei dieser Schaltung ist eine dynamische Anpassung an Betriebsbedingungen möglich. Da es bei einem Sperrwandler keine Überspannungen wie bei einem Flusswandler gibt, liegt hier der Hauptvorteil der Erfindung in der Kompensationsmöglichkeit der Verzögerungszeiten. Auch bei einem Sperrwandler ist eine Energierückspeisung möglich.

Im Zusammenhang mit Fig. 4 soll nun eine weitere Variante der Erfindung besprochen werden. Der Übertrager UET besitzt hier eine Primärwicklung WP mit Mittelanzapfung und zwei Sekundärwicklungen WS1 und WS2. Über primäre Schalter SPA, SPB kann die obere bzw. die untere Hälfte der Primärwicklung WP von dem positiven Pol der Eingangsspannung U_E gegen Masse geschaltet werden. Sekundärseitig kann mit Hilfe der gesteuerten Synchronschalter SSa und SSb eine Zweiweg-Gleichrichtung erfolgen, wobei hier ein weiterer Synchronschalter SSQ als Freilaufschalter verwendet wird. Durch diesen Schalter, der ebenso wie alle übrigen Schalter, gleichfalls als Mosfet ausgebildet sein kann, wird der Freilaufstrom der sekundären Induktivität LS von dem Übertrager fern gehalten, sodass er diesen auch nicht erwärmen kann. Der Freilauf-Synchronschalter SSQ benötigt eine geringere Sperrspannung als die Gleichrichter-Synchronschalter SSA und SSB, da er nur die Sperrspannung einer der beiden Übertragerwicklungen WS1 oder WS2 sperren muss und er kann somit auch niederohmiger ausgebildet sein. Dadurch sinken auch die Kupferverluste des Transformators bzw. Übertragers, nämlich zirka um ein Drittel bei völliger Übernahme des

Freilaufstroms durch den Synchroschalter SSQ. Zur Vereinfachung sind in Fig. 4 die einzelnen primär- bzw. sekundärseitigen Strom- und Spannungssensoren nicht gezeigt, über welche der Ansteuerschaltung AST Informationen über den Istzustand zugeführt werden.

Eine nicht gezeigte Variante der Erfindung bei welcher ein eigener Freilauf-Synchroschalter SSQ wie in Fig. 4 nicht erforderlich ist, kann realisiert werden, wenn die beiden sekundären Synchroschalter SSA und SSB gezielt zum Freilaufen angesteuert werden. Der Freilaufstrom fließt dann zwar vollständig über die Sekundärwicklungen WS1 bzw. WS2 des Übertragers UET, produziert jedoch in den Schalter SSA und SSB insgesamt geringere Verluste, da es bei eingeschalteten Schaltern SSA und SSB es zu einer Stromaufteilung kommt und dementsprechend zu einer Reduktion der Verlustleistung.

Fig. 6 zeigt einen möglichen Ablauf der intelligenten Ansteuerung gemäß der Erfindung. Es wird eine Anlaufsequenz für die Primärtransistoren festgelegt und sodann erfolgt eine Übergabe der wesentlichen Parameter, insbesondere der Schaltzeiten, für einen stabilen stationären Zustand. Darauf erfolgt der gesteuerte Periodenablauf, beispielsweise so wie in Fig. 2 dargestellt. Ein Soll-/Istwertvergleich, der insbesondere die Ausgangsspannung und den Ausgangsstrom, jedoch auch die Temperatur betreffen kann, schließt an und dem entsprechend können die Parameter wieder geändert werden. Mit I-Limit, eingreifend auf den gesteuerten Periodenablauf, ist die festgelegte Grenze für den Primärstrom bezeichnet. In einer ersten Phase des Periodenablaufes erfolgt der Aufbau der Hilfsversorgungen über ein getrenntes Netzteil oder Längsregler oder Hilfsanlaufwiderstände. In der zweiten Phase erfolgt der Start des Prozessors, d.h. seines Programms, eventuell mit einem Selbsttest. Die dritte Phase beinhaltet die Ansteuerung der Primärtransistoren. Die Sekundärtransistoren(schalter) können erst später angesteuert werden, da zunächst die Gleichrichtung über die Bodydioden erfolgt, sofern solche vorhanden sind. Dadurch ist ein einfacherer Programmablauf möglich und die Anforderungen an die Leistungsfähigkeit der Prozessoren (des Prozessors) können geringer sein. In der vierten Phase ist ein stabiler Betriebszustand mit stabiler Ausgangsspannung erreicht. Nun werden auch die sekundären Schalter (Mosfets) angesteuert und die Verluste reduziert.

Ein wesentlicher Vorteil, den die Erfindung bietet, ist, dass zur Sicherstellung eines optimalen Betriebs die Verzögerungszeiten jedes einzelnen Ansteuerkreises berücksichtigt werden können. Beispielsweise können diese Verzögerungen in einem Testlauf beim Abgleich der Baugruppe mit Hilfe des Mikroprozessors selbst gemessen werden, und sodann im Programm Berücksichtigung finden. Auch die Höhe der Eingangsspannung U_E hat einen Einfluss auf die Schaltgeschwindigkeiten der primären Transistoren, da die Rückwirkung der Drain-Gate-Kapazität bei höherer Eingangsspannung die Gate-Ansteuerung stärker belastet

und die Schaltgeschwindigkeit reduziert. Somit kann die Höhe der Eingangsspannung beim Abgleich der Schaltung Berücksichtigung finden, bzw. im Betrieb berücksichtigt werden.

Wie bereits erwähnt können die Verzögerungszeiten zwischen der Ansteuerschaltung und dem jeweiligen gesteuerten Schalter berücksichtigt werden. Man speichert diese Verzögerungszeiten zweckmäßigerweise in der Ansteuerschaltung für jeden der einzelnen Zweige – gemäß Fig. 1, beispielsweise vier Zweige – ab. Die Verzögerungszeiten für jeden Zweig sind im allgemeinen unterschiedlich, was seinen Grund in den unvermeidbaren Bauteiltoleranzen hat, sowie in den Toleranzen, beispielsweise der Gate-Kapazität bei Mosfets. Man kann beispielsweise beim Abgleich durch Überbrückung der Isolationsstrecke (z. B. Optokoppler) mittels direkter Leitungen die individuellen Verzögerungen lernen und abspeichern. Die Ansteuerung bzw. der Digitalsignalprozessor kann über einen getrennten Eingang die Differenz zwischen einem ausgesendeten Schaltbefehl und dem tatsächlich umgesetzten Schaltbefehl errechnen und abspeichern.

Der digitale Prozessor DSP der Ansteuerschaltung AST kann die Einschaltzeiten auch ausschließlich digital errechnen, wobei dann keine derzeit allgemein üblichen Rampengeneratoren vorhanden sind, die von dem Prozessor lediglich gestartet werden. Diese Lösung bietet viel Flexibilität, jedoch muss der Prozessor ausreichend schnell takten, damit die nötige Regelfinheit erreicht werden kann. Bei einem praktischen Ausführungsbeispiel mit einer Schaltnetzteil-Taktfrequenz von 50 kHz liegen 25ns-Schritte des Prozessors vor.

PATENTANSPRÜCHE

1. Schaltwandler mit einem Übertrager (UET), der zumindest eine Primärwicklung (WP) und zumindest eine Sekundärwicklung (WS) aufweist,

mit zumindest einem gesteuerten Primärschalter (SP1, SP2) über welchen eine Eingangsspannung (U_E) periodisch und mit vorgebbaren Tastverhältnis und/oder vorgegebbarer Frequenz an die zumindest eine Primärwicklung legbar ist,


und mit zumindest einem, der zumindest einen Sekundärwicklung zugeordneten gesteuerten Synchronschalter (SS1, SS2) zur Synchrongleichrichtung,

dadurch gekennzeichnet, dass

eine für die Primär- und die Sekundärseite gemeinsame Ansteuerschaltung (AST) mit einem digitalen Prozessor (DSP) vorgesehen ist, welche, abgeleitet von einem gemeinsamen Taktgeber (CLK), sowohl die Schaltimpulse für den zumindest einen Primärschalter (SP1, SP2) als auch jene für den zumindest einen Synchronschalter (SS1, SS2) erzeugt.

2. Schaltwandler nach Anspruch 1, **dadurch gekennzeichnet, dass** der zumindest eine sekundärseitige Synchronschalter (SS1, SS2) als Mosfet ausgebildet ist.
3. Schaltwandler nach Anspruch 1 oder 2, **dadurch gekennzeichnet, dass** in dem Primärkreis ein Stromsensor (R_P) zur Lieferung einer Information an die Ansteuerschaltung (AST) vorgesehen ist.
4. Schaltwandler nach einem der Ansprüche 1 bis 3, **dadurch gekennzeichnet, dass** er als Flusswandler ausgebildet ist.
5. Schaltwandler nach Anspruch 4, **dadurch gekennzeichnet, dass** die Ansteuerschaltung (AST) dazu eingerichtet ist, die sekundären Schalter (SS1, SS2) vor den primären Schaltern (SP1, SP2) zu schließen.
6. Schaltwandler nach einem der Ansprüche 1 bis 5, **dadurch gekennzeichnet, dass** die Ansteuerschaltung (AST) dazu eingerichtet ist, die primären und sekundären Schalter (SP1, SP2; SS1, SS2) im Sinne einer Energierückspeisung anzusteuern.

7. Schaltwandler nach einem der Ansprüche 1 bis 6, **dadurch gekennzeichnet, dass** die Ansteuerschaltung (AST) dazu eingerichtet ist, die primären und sekundären Schalter (SP1, SP2; SS1, SS2) im Sinne eines Pendelns der Leistung zwischen der Primär- und der Sekundärseite zur Aufrechterhaltung von Hilfsversorgungsspannungen anzusteuern.
8. Schaltwandler nach einem der Ansprüche 1 bis 7, **dadurch gekennzeichnet, dass** die Ansteuerschaltung (AST) dazu eingerichtet ist, die Verzögerungszeiten zwischen ihren Schaltbefehlen und dem Schalten der jeweiligen gesteuerten Schalter abzuspeichern und beim Steuerungsablauf zu berücksichtigen.
9. Schaltwandler nach einem der Ansprüche 1 bis 8, **dadurch gekennzeichnet, dass** die Ansteuerschaltung (AST) auf einer einzigen Potenzialebene liegt, wobei die primären und/oder sekundären Schalter (SP1, SP2, SPA, SPB, SP; SS1, SS2, SSA, SSB, SSQ, SS) potential getrennt angesteuert sind.

$1/4$ 

2/4




Fig. 2




Fig. 3

3/4




Fig. 4

4/4




Fig. 5




Fig. 6

INTERNATIONAL SEARCH REPORT

International Application No
PCT/AT 03/00175

A. CLASSIFICATION OF SUBJECT MATTER
IPC 7 H02M3/335

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

IPC 7 H02M

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practical, search terms used)

EPO-Internal, WPI Data, PAJ, INSPEC, COMPENDEX, IBM-TDB

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	US 6 069 804 A (MULLETT CHARLES E ET AL) 30 May 2000 (2000-05-30) figures 2-5,9 column 4, line 18 - line 21 column 4, line 35 - line 46 column 9, line 39 - line 57 column 10, line 24 - line 54 column 11, line 45 - line 49 column 14, line 10 - line 15 column 18, line 51 - line 56 column 19, line 35 - line 44	1-6,9
A	--- -/--	7,8

☒ Further documents are listed in the continuation of box C.

☒ Patent family members are listed in annex.

* Special categories of cited documents :

- *A* document defining the general state of the art which is not considered to be of particular relevance
- *E* earlier document but published on or after the international filing date
- *L* document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
- *O* document referring to an oral disclosure, use, exhibition or other means
- *P* document published prior to the international filing date but later than the priority date claimed

- *T* later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
- *X* document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
- *Y* document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art.
- *&* document member of the same patent family

Date of the actual completion of the international search

15 October 2003

Date of mailing of the international search report

27/10/2003

Name and mailing address of the ISA

European Patent Office, P.B. 5818 Patentlaan 2
NL - 2280 HV Rijswijk
Tel. (+31-70) 340-2040, T.X. 31 651 epo nl,
Fax: (+31-70) 340-3016

Authorized officer

Zettler, K-R

INTERNATIONAL SEARCH REPORT

International Application No
PCT/AT 03/00175

C.(Continuation) DOCUMENTS CONSIDERED TO BE RELEVANT		
Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	US 6 351 396 B1 (JACOBS MARK ELLIOTT) 26 February 2002 (2002-02-26) abstract figures 1-4 column 2, line 53 -column 3, line 26 column 3, line 47 -column 5, line 24 column 4, line 49 -column 5, line 24 ---	1,2,4
X	US 4 953 068 A (HENZE CHRISTOPHER P) 28 August 1990 (1990-08-28) figures 1,2,10,11 abstract column 3, line 10-36 column 4, line 13 -column 7, line 65 ---	1,2,4
A	---	5,6,8
A	US 6 049 471 A (KORCHARZ DROR ET AL) 11 April 2000 (2000-04-11) figures 6,19,20 column 1, line 65 -column 3, line 29 column 28, line 30 - line 36 ---	1-4,9
A	EP 1 148 624 A (ST MICROELECTRONICS SRL) 24 October 2001 (2001-10-24) cited in the application paragraphs '0047!,'0056!-'0067! figures 1A,1B,12,13,14,20 ---	1,2,4,8
A	US 5 907 481 A (SVAERDSJOE CLAES) 25 May 1999 (1999-05-25) abstract figures 2,3 column 3, line 42 -column 7, line 3 ---	1,2,4,5
A	"ADVERTISEMENT" ELECTRONIQUE, CEP COMMUNICATION, PARIS, FR, no. 23, 1 December 1992 (1992-12-01), pages 69-70, XP000331167 ISSN: 1157-1152 the whole document ---	1-4,9
A	LI XIAO ET AL: "Soft switched PWM DC/DC converter with synchronous rectifiers" TELECOMMUNICATIONS ENERGY CONFERENCE, 1996. INTELEC '96., 18TH INTERNATIONAL BOSTON, MA, USA 6-10 OCT. 1996, NEW YORK, NY, USA, IEEE, US, 6 October 1996 (1996-10-06), pages 476-484, XP010204357 ISBN: 0-7803-3507-4 abstract figures 2,4 page 477, right-hand column -page 478, right-hand column --- -/--	1-4

INTERNATIONAL SEARCH REPORT

International Application No
PCT/AT 03/00175

C.(Continuation) DOCUMENTS CONSIDERED TO BE RELEVANT

Category °	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	US 6 084 792 A (HUA GUICHAO ET AL) 4 July 2000 (2000-07-04) figures 5C, 5D	1, 2, 4, 5
A	DE 100 59 644 A (SIEMENS AG) 13 June 2002 (2002-06-13) abstract figure 9 paragraphs '0001!', '0007!', '0044!', '0050!', '0051!', '0058!'	1-5

INTERNATIONAL SEARCH REPORT

Information on patent family members

International Application No

PCT/AT 03/00175

Patent document cited in search report		Publication date	Patent family member(s)	Publication date
US 6069804	A	30-05-2000	WO 0007287 A2	10-02-2000
US 6351396	B1	26-02-2002	NONE	
US 4953068	A	28-08-1990	NONE	
US 6049471	A	11-04-2000	US 5828558 A	27-10-1998
			AU 2542199 A	30-08-1999
			CA 2320161 A1	19-08-1999
			CN 1292944 T	25-04-2001
			EP 1078444 A1	28-02-2001
			WO 9941826 A1	19-08-1999
			JP 2002503938 T	05-02-2002
EP 1148624	A	24-10-2001	EP 1148624 A1	24-10-2001
			US 2002001204 A1	03-01-2002
US 5907481	A	25-05-1999	AU 9768398 A	24-05-1999
			CA 2307575 A1	14-05-1999
			CN 1285971 T	28-02-2001
			EP 1034612 A1	13-09-2000
			JP 2001522220 T	13-11-2001
			WO 9923747 A1	14-05-1999
			TW 463461 B	11-11-2001
US 6084792	A	04-07-2000	NONE	
DE 10059644	A	13-06-2002	DE 10059644 A1	13-06-2002
			WO 0245249 A2	06-06-2002

INTERNATIONALER RECHERCHENBERICHT

Internationales Aktenzeichen
PCT/AT 03/00175

A. KLASSIFIZIERUNG DES ANMELDUNGSGEGENSTANDES
IPK 7 H02M3/335

Nach der Internationalen Patentklassifikation (IPK) oder nach der nationalen Klassifikation und der IPK

B. RESEARCHIERTE GEBIETE

Recherchierte Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole)
IPK 7 H02M

Recherchierte aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherchierten Gebiete fallen

Während der internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe)

EPO-Internal, WPI Data, PAJ, INSPEC, COMPENDEX, IBM-TDB

C. ALS WESENTLICH ANGESEHENE UNTERLAGEN

Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
X	US 6 069 804 A (MULLETT CHARLES E ET AL) 30. Mai 2000 (2000-05-30) Abbildungen 2-5,9 Spalte 4, Zeile 18 - Zeile 21 Spalte 4, Zeile 35 - Zeile 46 Spalte 9, Zeile 39 - Zeile 57 Spalte 10, Zeile 24 - Zeile 54 Spalte 11, Zeile 45 - Zeile 49 Spalte 14, Zeile 10 - Zeile 15 Spalte 18, Zeile 51 - Zeile 56 Spalte 19, Zeile 35 - Zeile 44	1-6,9
A	---	7,8
	--- -/--	

☒ Weitere Veröffentlichungen sind der Fortsetzung von Feld C zu entnehmen

☒ Siehe Anhang Patentfamilie

* Besondere Kategorien von angegebenen Veröffentlichungen :

A Veröffentlichung, die den allgemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist

E älteres Dokument, das jedoch erst am oder nach dem internationalen Anmeldedatum veröffentlicht worden ist

L Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft erscheinen zu lassen, oder durch die das Veröffentlichungsdatum einer anderen im Recherchenbericht genannten Veröffentlichung belegt werden soll oder die aus einem anderen besonderen Grund angegeben ist (wie ausgeführt)

O Veröffentlichung, die sich auf eine mündliche Offenbarung, eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht

P Veröffentlichung, die vor dem internationalen Anmeldedatum, aber nach dem beanspruchten Prioritätsdatum veröffentlicht worden ist

T Spätere Veröffentlichung, die nach dem internationalen Anmeldedatum oder dem Prioritätsdatum veröffentlicht worden ist und mit der Anmeldung nicht kollidiert, sondern nur zum Verständnis des der Erfindung zugrundeliegenden Prinzips oder der ihr zugrundeliegenden Theorie angegeben ist

X Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf erfinderischer Tätigkeit beruhend betrachtet werden

Y Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann nicht als auf erfinderischer Tätigkeit beruhend betrachtet werden, wenn die Veröffentlichung mit einer oder mehreren anderen Veröffentlichungen dieser Kategorie in Verbindung gebracht wird und diese Verbindung für einen Fachmann naheliegend ist

Z Veröffentlichung, die Mitglied derselben Patentfamilie ist

Datum des Abschlusses der internationalen Recherche

15. Oktober 2003

Absendedatum des internationalen Recherchenberichts

27/10/2003

Name und Postanschrift der Internationalen Recherchenbehörde
Europäisches Patentamt, P.B. 5818 Patentlaan 2
NL - 2280 HV Rijswijk
Tel. (+31-70) 340-2040, Tx. 31 651 epo nl,
Fax: (+31-70) 340-3016

Bevollmächtigter Bediensteter

Zettler, K-R

INTERNATIONALER RECHERCHENBERICHT

Internationales Aktenzeichen

PCT/AT 03/00175

C.(Fortsetzung) ALS WESENTLICH ANGESEHENE UNTERLAGEN

Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
X	US 6 351 396 B1 (JACOBS MARK ELLIOTT) 26. Februar 2002 (2002-02-26) Zusammenfassung Abbildungen 1-4 Spalte 2, Zeile 53 -Spalte 3, Zeile 26 Spalte 3, Zeile 47 -Spalte 5, Zeile 24 Spalte 4, Zeile 49 -Spalte 5, Zeile 24 ---	1,2,4
X	US 4 953 068 A (HENZE CHRISTOPHER P) 28. August 1990 (1990-08-28) Abbildungen 1,2,10,11 Zusammenfassung Spalte 3, Zeile 10-36 Spalte 4, Zeile 13 -Spalte 7, Zeile 65 ---	1,2,4
A	---	5,6,8
A	US 6 049 471 A (KORCHARZ DROR ET AL) 11. April 2000 (2000-04-11) Abbildungen 6,19,20 Spalte 1, Zeile 65 -Spalte 3, Zeile 29 Spalte 28, Zeile 30 - Zeile 36 ---	1-4,9
A	EP 1 148 624 A (ST MICROELECTRONICS SRL) 24. Oktober 2001 (2001-10-24) in der Anmeldung erwähnt Absätze '0047!', '0056!'-'0067! Abbildungen 1A,1B,12,13,14,20 ---	1,2,4,8
A	US 5 907 481 A (SVAERDSJOE CLAES) 25. Mai 1999 (1999-05-25) Zusammenfassung Abbildungen 2,3 Spalte 3, Zeile 42 -Spalte 7, Zeile 3 ---	1,2,4,5
A	"ADVERTISEMENT" ELECTRONIQUE, CEP COMMUNICATION, PARIS, FR, Nr. 23, 1. Dezember 1992 (1992-12-01), Seiten 69-70, XP000331167 ISSN: 1157-1152 das ganze Dokument ---	1-4,9
A	LI XIAO ET AL: "Soft switched PWM DC/DC converter with synchronous rectifiers" TELECOMMUNICATIONS ENERGY CONFERENCE, 1996. INTELEC '96., 18TH INTERNATIONAL BOSTON, MA, USA 6-10 OCT. 1996, NEW YORK, NY, USA, IEEE, US, 6. Oktober 1996 (1996-10-06), Seiten 476-484, XP010204357 ISBN: 0-7803-3507-4 Zusammenfassung Abbildungen 2,4 Seite 477, rechte Spalte -Seite 478, rechte Spalte --- -/--	1-4

INTERNATIONALER RECHERCHENBERICHT

Internationales Aktenzeichen

PCT/AT 03/00175

C.(Fortsetzung) ALS WESENTLICH ANGESEHENE UNTERLAGEN		
Kategorie°	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
A	US 6 084 792 A (HUA GUICHAO ET AL) 4. Juli 2000 (2000-07-04) Abbildungen 5C,5D ---	1,2,4,5
A	DE 100 59 644 A (SIEMENS AG) 13. Juni 2002 (2002-06-13) Zusammenfassung Abbildung 9 Absätze '0001!', '0007!', '0044!', '0050!', '0051!', '0058! -----	1-5

INTERNATIONALER RECHERCHENBERICHT

Angaben zu Veröffentlichungen, die zur selben Patentfamilie gehören

Internationales Aktenzeichen

PCT/AT 03/00175

Im Recherchenbericht angeführtes Patentedokument		Datum der Veröffentlichung	Mitglied(er) der Patentfamilie	Datum der Veröffentlichung
US 6069804	A	30-05-2000	WO 0007287 A2	10-02-2000
US 6351396	B1	26-02-2002	KEINE	
US 4953068	A	28-08-1990	KEINE	
US 6049471	A	11-04-2000	US 5828558 A	27-10-1998
			AU 2542199 A	30-08-1999
			CA 2320161 A1	19-08-1999
			CN 1292944 T	25-04-2001
			EP 1078444 A1	28-02-2001
			WO 9941826 A1	19-08-1999
			JP 2002503938 T	05-02-2002
EP 1148624	A	24-10-2001	EP 1148624 A1	24-10-2001
			US 2002001204 A1	03-01-2002
US 5907481	A	25-05-1999	AU 9768398 A	24-05-1999
			CA 2307575 A1	14-05-1999
			CN 1285971 T	28-02-2001
			EP 1034612 A1	13-09-2000
			JP 2001522220 T	13-11-2001
			WO 9923747 A1	14-05-1999
			TW 463461 B	11-11-2001
US 6084792	A	04-07-2000	KEINE	
DE 10059644	A	13-06-2002	DE 10059644 A1	13-06-2002
			WO 0245249 A2	06-06-2002